JP2013509731A5 - - Google Patents

Claims (15)

1. ドレインとゲートとソースとを有する電界効果トランジスタを備える電子素子であって、該ドレインおよびソースは、第１の型の半導体領域を含み、該第１の型のさらなるドープされた領域が、該ゲートと該ドレインとの中間にあり、該さらなるドープされた領域は、第２の型の半導体領域によって、少なくとも部分的に該ドレインから分離され、かつ、浮動するように構成され、該第１の型は、該第２の型とは反対である、素子。
2. 前記さらなるドープされた領域は、ソース電圧とドレイン電圧との中間の電圧に浮動するように構成されている、請求項１に記載の素子。
3. 前記さらなるドープされた領域は、中間ドレイン領域を形成する、請求項１に記載の素子。
4. 前記ゲートは、前記第２の型の半導体材料を含む、請求項１に記載の素子。
5. 前記トランジスタは、接合型電界効果トランジスタである、請求項１に記載の素子。
6. 前記ドレインおよび前記さらなるドープされた領域のうちの少なくとも１つは、前記電界効果トランジスタのチャネルに対向する側に、低下されたドーパント濃度の修正されたドーピングプロファイルを有する、請求項１に記載の素子。
7. 前記第１の型は、Ｎ型半導体である、請求項１に記載の素子。
8. 前記電界効果トランジスタは、半導体材料の接合型分離井戸および半導体材料の絶縁井戸のうちの１つ内に形成されている、請求項１に記載の素子。
9. 前記ドレインおよび前記さらなるドープされた領域は、前記トランジスタのチャネルの一部によって、相互から分離されている、請求項１に記載の素子。
10. ソースと、チャネルと、ドレインと、該ドレインと同一導電性型の中間ドレインとを備える電界効果トランジスタであって、該中間ドレインは、該チャネル内において該ドレインに隣接して配置され、かつ、該ドレインおよび該中間ドレインと反対の導電性型の半導体材料によって、少なくとも部分的に該ドレインから離間され、該中間ドレインが、浮動するように構成されている、電界効果トランジスタ。
11. 前記中間ドレインは、前記ドレインと実質的に同一ドーピング濃度および型を有する、請求項１０に記載の電界効果トランジスタ。
12. ソース領域と、第１のドレイン領域および第２のドレイン領域と、該第１のドレイン領域と該ソース領域との間に配置されたゲート領域とを備える電界効果トランジスタであって、該電界効果トランジスタは、該第１のドレイン領域と該ソース領域との間の該ゲートの周りに非対称であり、該第２のドレイン領域は、該第１のドレイン領域と該ソース領域との間の中間にあって、該第１のドレイン領域および該ソース領域から離間され、該第２のドレイン領域が、浮動するように構成され、該第１のドレイン領域および該第２のドレイン領域は、第１の導電性型の半導体材料を備え、該第１のドレイン領域は、第２の導電性型の半導体材料によって、少なくとも部分的に該第２のドレイン領域から分離され、該第１の導電性型は、該第２の導電性型とは異なる、電界効果トランジスタ。
13. 前記第２のドレインは、ソース電圧と第１のドレイン電圧との間の電圧に浮動するように構成されている、請求項１２に記載の電界効果トランジスタ。
14. 前記ソースおよび前記ドレインは、前記ゲートの周りに非対称的に配設されている、請求項１に記載の素子。
15. 前記電界効果トランジスタは、接合型電界効果トランジスタである、請求項１０〜１３のうちのいずれか１項に記載の電界効果トランジスタ。