JP2013258428A

JP2013258428A - 半導体装置および半導体装置の製造方法

Info

Publication number: JP2013258428A
Application number: JP2013177958A
Authority: JP
Inventors: Osamu Koike; 理小池; Yutaka Kadokawa; 裕門川
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2013-08-29
Filing date: 2013-08-29
Publication date: 2013-12-26
Anticipated expiration: 2028-07-10
Also published as: JP5588553B2

Abstract

【課題】半導体基板に形成されたダミーパターンを有するフィールド領域を有し、このフ
ィールド領域をよぎる貫通電極が形成される半導体装置において、貫通電極の側壁に生じ
るノッチの発生を確実に防止することにより、品質および信頼性の安定性を図る。
【解決手段】
基板の基材を除去して得られるトレンチに絶縁膜を形成した絶縁部と基板の基材を残すことにより形成された複数のダミー部とからなる素子分離領域と、電極パッドとを第１の主面に有する半導体基板を準備する工程と、半導体基板の第２の主面から、外縁が前記ダミー部をよぎることなく半導体基板を貫通する貫通孔を素子分離領域に形成し、電極パッドを露出させる工程と、貫通孔の側壁に絶縁層を形成する工程と、絶縁層の表面に導電膜を形成する工程と、を含む。
【選択図】図４

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に貫通電極構造を有する半導体装置およびその製造方法に関する。

近年のカメラ付き携帯電話やデジタルカメラに代表される情報機器は、小型化、高密度、高機能化が著しく進展している。これらの機器に搭載されるＣＣＤセンサやＣＭＯＳセンサ等の撮像素子の小型化を達成する技術としてチップサイズと同一のパッケージを実現するウエハレベルチップサイズパッケージ（以下Ｗ−ＣＳＰと称する）が知られている。Ｗ−ＣＳＰはウエハ状態で全ての組立工程を完了させる新しいコンセプトのパッケージである。

Ｗ−ＣＳＰ構造のイメージセンサでは、信頼性向上およびを装置の小型化を図ることが可能となることから、貫通電極構造が採用されている。通常、半導体デバイスが外部と信号をやりとりするための電極は半導体素子の形成面と同じ面に形成される。これに対して、貫通電極では微細加工技術によってチップの裏面側からチップの厚み方向に貫通孔を形成し、この貫通孔の内部に導体配線を形成し、これを表面電極と繋げることによって通常は使用しないチップの裏面からも信号がやり取りできるようにしている。また、貫通電極技術を用いて複数のチップを積層し、チップの厚み方向に信号伝達経路を形成することにより、従来のワイヤー配線と比較して配線距離が短縮され、高速化および高信頼性化を図るとともに実装密度を飛躍的に向上させることも可能となる。

特開２００６−１２８１７１号公報特開２００５−２３５８５８号公報

例えばＣＭＯＳセンサは、フォトダイオードに蓄積した電荷をそれぞれの画素で電圧に変換し増幅した後に読み出す撮像素子であり、単位セル内にフォトダイオードおよびセルアンプ等を備えている。ＣＭＯＳセンサは、半導体基板上に上記フォトダイオードおよびセルアンプを構成する複数の能動素子が形成され、各能動素子間の絶縁分離には、ＳＴＩ（shallow trench isolation）が用いられている。半導体基板上にトランジスタやダイオード等の能動素子を形成する領域をアクティブ領域という。一方、アクティブ領域以外の領域をフィールド領域という。つまり、ＳＴＩ等の素子分離領域はフィールド領域に属することとなる。ところで、半導体基板上にＳＴＩを形成する工程では、ＣＭＰ（Chemical Mechanical Polishing）平坦化が行われるが、ＳＴＩ領域の面積が広くなると研磨の際のストッパーとして設けられる窒化膜とＳＴＩを構成する酸化膜との研磨レートの差によってＳＴＩの中央部が皿状に凹むディッシングが発生する。ディッシングが発生すると基板上の平坦性が損なわれるためその後の工程が困難となる。かかるディッシングを防止する手法としてディッシングの発生部位であるフィールド領域内に複数の島状のダミー部を有するダミーパターンを形成することが行われている。このダミーパターンは、ＳＴＩ領域内にシリコン基板の母材を島状に残すことにより形成されることからダミーアクティブと称される。フィールド領域（ＳＴＩ領域）内に均一にダミーアクティブを形成することによって、ＣＭＰ工程において前記研磨レートの差が緩和されるためディッシングを防止することができる。

Ｗ−ＣＳＰ構造のイメージセンサでは、貫通電極は能動素子が形成されていないフィールド領域に形成されるのが一般的であるが、フィールド領域には、上記の如くディッシングを防止するために複数のダミーアクティブが形成されている。つまり、イメージセンサの製造工程には、複数のダミーアクティブが形成されているフィールド領域内に貫通孔を形成するためのドライエッチング工程が含まれる。しかし、複数のダミーアクティブが均一に配置されているフィールド領域をよぎるように貫通孔を形成すると、貫通孔の側壁にノッチ（貫通孔の外側に広がる窪み）が生じるといった問題があった。

図１（ａ）は、従来のイメージセンサにおける貫通電極の形成部分における半導体基板の表面構造を示す平面図である。略円筒形状をなす貫通孔２１は、フォトダイオードやトランジスタ等の能動素子が形成されていないフィールド領域１００内に形成される。フィールド領域１００は、主としてＳｉＯ２膜からなるＳＴＩ領域によって構成される。フィールド領域（ＳＴＩ領域）内には、ディッシング防止のために複数の島状のダミーアクティブ２００が均一に配置されている。貫通孔２１は、この複数のダミーアクティブ２００が配列しているフィールド領域を貫通するように形成される。このとき、ダミーアクティブ２００の寸法および配列間隔が貫通孔２１の大きさと比較して小さいため、貫通孔２１の外縁がよぎる位置にダミーアクティブ２００が存在することとなっていた。

図１（ｂ）は図１（ａ）における１ｂ−１ｂ線断面図である。半導体基板１０の上には層間絶縁膜１２が積層されている。層間絶縁膜１２内には、センサ部に電気的に接続された電極パッド１３が形成されている。貫通電極は、半導体基板裏面からこの電極パッド１３に向けてドライエッチングにより貫通孔２１を形成することにより形成される。このドライエッチング処理において、貫通孔の外縁がよぎる位置にダミーアクティブ２００が存在していると、すなわち、貫通孔の外縁がダミーアクティブ２００と交差すると半導体基板１０と層間絶縁膜１２との界面近傍の深さ位置において貫通孔２１の側壁が窪むノッチ３００が発生する。図１（ａ）ではノッチの発生部位を斜線で示している。同図に示すように、ノッチ３００は貫通孔２１の外縁がダミーアクティブ２００と交差している箇所に限って発生していることが理解できる。

貫通電極を形成する工程においては、貫通孔２１を形成した後、貫通孔内壁にバリアメタル、めっきシード膜および貫通電極の導体配線を構成するめっき膜を順次成膜する処理が行われる。めっき膜としてはＣｕが用いられるのが一般的であるが、Ｃｕはシリコンデバイスにおける金属汚染の代表的な材料であり、比較的低温でシリコン基板や層間絶縁膜へ拡散し、接合リークや層間絶縁膜の絶縁破壊といったデバイスの性能および信頼性の低下を招くといった不具合が生じるおそれがある。このため、半導体基板と貫通電極の導体配線を構成するＣｕ膜との間にはＣｕのシリコン基板中への拡散を防止するためにＴｉやＴｉ／Ｎｉ等からなるバリアメタルを形成する。

しかしながら、貫通孔の側壁にノッチが発生していると、ノッチ発生部分に十分なバリアメタルを形成することが困難となり、当該部分においてバリアメタルが欠落してしまうおそれがある。すると、このバリアメタルが欠落した部分においてＣｕの半導体基板中への拡散が生じ、デバイスの性能や信頼性に深刻な影響を及ぼす原因となっていた。

本発明は上記した点に鑑みてなされたものであり、半導体基板に形成されたダミーパターンが形成されたフィールド領域を有し、このフィールド領域よぎる貫通電極が形成される半導体装置において、貫通電極の側壁に生じるノッチの発生を確実に防止することにより半導体装置の品質および信頼性の安定性向上を図ることを目的とする。

本発明の半導体装置の製造方法は、基板の基材を除去して得られるトレンチに絶縁膜を形成した絶縁部と前記基板の基材を残すことにより形成された複数のダミー部とからなる素子分離領域と、電極パッドとを第１の主面に有する半導体基板を準備する工程と、
前記半導体基板の第２の主面から、外縁が前記ダミー部をよぎることなく前記半導体基板を貫通する貫通孔を前記素子分離領域に形成し、前記電極パッドを露出させる貫通孔形成工程と、
前記貫通孔の側壁に絶縁層を形成する絶縁層形成工程と、
前記絶縁層の表面に導電膜を形成する導電膜形成工程と、
を含むことを特徴としている。

また、本発明の半導体装置は、素子分離領域と電極パッドとを第１の主面に有する半導体基板と、前記半導体基板の第２の主面から前記半導体基板を貫通して形成されるとともに前記電極パッドに接続された貫通電極と、を有する半導体装置であって、
前記素子分離領域は、前記半導体基板の前記第１の主面の基材を除去して得られるトレンチに絶縁膜を形成した絶縁部と、前記半導体基板の基材を残すことにより得られるダミー部とからなり、
前記貫通電極は、前記素子分離領域に形成されるとともに、前記半導体基板の第２の主面から、外縁が前記ダミー部をよぎることなく前記半導体基板を貫通して形成された貫通孔と、前記貫通孔の側壁に形成された絶縁層と、前記絶縁層の表面に形成された導電膜とを備えることを特徴としている。

本発明の半導体装置および半導体装置の製造方法によれば、フィールド領域に形成されたダミーパターンによってＳＴＩ領域のディッシングを防止することができる。そして、このフィールド領域のうち貫通電極形成部については、貫通電極の外縁がダミー部と交差する部分が生じないように、ダミーパターンを形成しているので、貫通孔の側壁近傍でエッチングイオンの散乱が生じることはなく、貫通孔の側壁のノッチの発生を未然に防止することができる。従って、欠落部分を生じることなく貫通孔の側壁にバリアメタルを形成することができ、めっき膜を構成するＣｕ等の汚染物質の半導体基板中への拡散を確実に防止することができる。

（ａ）はフィールド領域に形成された従来のダミーパターンの構成を示す平面図である。（ｂ）は（ａ）における１ｂ−１ｂ線に沿った断面図である。本発明の実施例であるイメージセンサの断面図である。本発明の実施例であるイメージセンサの裏面側の構成を示す平面図である。（ａ）は本発明の実施例である貫通電極形成部におけるダミーパターンの構成を示す平面図である。（ｂ）は（ａ）における４ｂ−４ｂ線に沿った断面図である。本発明の他の実施例である貫通電極形成部におけるダミーパターンの構成を示す平面図である。本発明の他の実施例である貫通電極形成部におけるダミーパターンの構成を示す平面図である。本発明の他の実施例である貫通電極形成部におけるダミーパターンの構成を示す平面図である。本発明の他の実施例である貫通電極形成部におけるダミーパターンの構成を示す平面図である。（ａ）〜（ｄ）は本発明の実施例であるイメージセンサの製造工程を示す断面図である。（ｅ）〜（ｇ）は本発明の実施例であるイメージセンサの製造工程を示す断面図である。

本発明の実施例について説明する前に、均一に配置された複数のダミーアクティブが形成されたフィールド領域を貫通する貫通電極を形成すると、貫通孔の側壁にノッチが発生する推定メカニズムについて図１（ａ）および（ｂ）を参照しつつ説明する。

貫通孔の側壁に生じるノッチは、貫通孔を形成する際に行われる半導体基板のドライエッチング工程において発生することが解っている。このドライエッチング工程のうち、半導体基板１０の母材であるシリコンをエッチングするステップにおいては、エッチングの選択性によりＳｉＯ₂からなるＳＴＩ領域１１はエッチングされない。このため、エッチング装置から照射されたエッチングイオンがＳＴＩ領域１１で反射して横方向に散乱し、貫通孔２１の側壁に衝突することにより貫通孔の側壁がエッチングされてノッチ３００が発生しているものと本発明の発明者は推定している。すなわち、貫通孔２１の側壁近傍にダミーアクティブ２００とＳＩＴ領域との界面が存在するとこの界面で散乱したエッチングイオンが高いエネルギーを持った状態で貫通孔の側壁に衝突してノッチを生じさせているものと考えられる。

以下に示す本発明の各実施例は、貫通電極形成部におけるフィールド領域のダミーパターンの構成を改良したものであり、貫通孔の外縁がＳＴＩ領域とダミー部との界面と交差する部分が生じないようにダミーパターンを配置することにより、エッチングイオンの散乱を生ぜしめるＳＴＩ領域とダミー部の界面を貫通孔の側壁近傍に形成しないこととしたものである。以下、本発明の実施例について図面を参照しつつ説明する。

図２は、本発明の実施例であるイメージセンサの構成を示す断面図である。シリコン単結晶等からなる半導体基板１０は、イメージセンサの本体を構成し、その表面にはフォトダイオードやフォトダイオードによって光電変換された信号を処理するための周辺回路を構成するトランジスタ等の能動素子３０が形成されている。半導体基板１０上には、受光素子が画素数分だけ形成されており、外部に設けられるレンズ等の光学系によって撮像対象から発せられた光が受光素子の受光面に結像されるようになっている。受光素子は受光した光の強度に応じた光電変換信号を検知出力信号として出力する。そして、各受光素子の位置と検知出力信号から画像データが生成される。

半導体基板１０の表面にはＳｉＯ₂等からなる層間絶縁膜１２が形成される。層間絶縁膜１２の内部には能動素子３０に電気的に接続された多層構造を有する導体配線１４が形成されている。また、層間絶縁膜１２の内部には、センサ部を構成する能動素子３０が形成されている領域より外側の領域に導体配線１４に電気的に接続された電極パッド１３が設けられている。層間絶縁膜１２の表面には、受光した光を三原色に色分解を行うためのカラーフィルタ１５が設けられている。層間絶縁膜１２の上には接着シート１６を介してカバーガラス１７が貼り付けられている。

半導体基板１０には、その裏面から層間絶縁膜１２内部の電極パッド１３に達する貫通電極２０が設けられている。貫通電極２０は、貫通孔の側壁および底面に例えばＴｉ又はＴｉ/Ｎｉ等からなるバリアメタル２２とＣｕ等からなるめっきシード膜２３と、Ｃｕ等からなるめっき膜２４とを順次成膜することにより形成される。貫通電極２０を構成するこれらの導電膜は貫通孔の底面において電極パッド１３に接続されるとともに、半導体基板１０の裏面に延在している裏面配線２５に接続されている。貫通電極２０の導体膜および裏面配線２５と半導体基板１０との間の絶縁性は、貫通孔の側壁および半導体基板１０の裏面に沿って形成されたＳｉＯ₂等からなる絶縁膜１８によって確保されている。半導体基板１０の裏面には貫通電極２０の貫通孔を埋め込むようにソルダーレジスト４０が形成されている。ソルダーレジスト４０には開口部が形成され、この開口部において裏面配線２５の一部をなす裏面電極パッドが設けられている。この裏面電極パッドには半田バンプ４１が設けられ、これにより貫通電極２０および裏面配線２５を介して電極パッド１３と電気的に接続された外部接続端子が構成される。このように、本実施例のイメージセンサのパッケージは、半導体基板１０と同一サイズであるＷ−ＣＳＰとしての構成を有する。

図３は、本実施例のイメージセンサを半導体基板１０の裏面側から眺めた平面図である。同図に示すように、複数の貫通電極２０が半導体基板１０の外縁に沿って形成されている。半田バンプ４１は、半導体基板１０の裏面上に格子状に配列され、それぞれ対応する貫通電極２０と裏面配線２５を介して電気的に接続されている。図中破線で囲まれた領域は、フォトダイオードやトランジスタ等の能動素子が形成されているセンサ回路の形成領域を示している。貫通電極２０の各々は、能動素子が形成されていないフィールド領域に対応する部分に形成されている。

図４（ａ）は、貫通電極２０の形成部における半導体基板１０の表面構造を示す平面図である。図中において貫通電極２０の形成位置が明示されている。略円筒形状をなす貫通電極の貫通孔２１は、フォトダイオード等の能動素子が形成されないフィールド領域１００内に形成される。フィールド領域１００には、半導体基板１０の表面に形成したトレンチにＳｉＯ₂膜を埋め込むことによって形成されたＳＴＩ領域１１が全面に亘って延在している。このフィールド領域１００内に形成されるＳＴＩ領域１１は比較的大きな面積を有しているため、ＳＴＩ領域１１を形成する際に行われるＣＭＰ工程においてディッシングが発生することが懸念されるので、これを防止するためにフィールド領域１００内にはダミーパターンが形成されている。ダミーパターンはフィールド領域１００内に複数の島状のダミーアクティブ２００を配置させることにより構成される。ダミーアクティブ２００はＳＴＩ領域を構成するＳｉＯ₂膜内に部分的にシリコン母材を露出させることによって形成される。従って、ダミーアクティブ上に能動素子を形成することは可能であるが、ダミーアクティブは専らディッシング防止のために形成されるものであってイメージセンサの機能に何ら寄与するものではないことから、ダミーアクティブ上にはトランジスタ等の能動素子を形成することを要しない。しかしながら、本発明においては、ダミーアクティブ上に能動素子が形成されても構わない。つまり、ダミーアクティブ上にゲート電極やドレインソース領域が形成されていても、これらがイメージセンサとしての機能に寄与するものではなく、実質的にダミーパターンとしての機能を有するものはダミーアクティブに含まれる。この場合、ダミーアクティブ上に形成された能動素子が動作しないように本体回路から分離されている必要がある。

本実施例では、ダミーアクティブ２００は、貫通電極２０と重なる領域には形成されていない。すなわち、ダミーアクティブ２００は貫通電極形成部よりも外側の領域にのみ形成されており、貫通電極形成部内には形成されていない。

図４（ｂ）は、図４（ａ）における４ｂ−４ｂ線に沿った断面図である。上記の如く、貫通電極形成部内にはダミーアクティブ２００が存在しておらず、貫通孔２１は、ＳＴＩ領域１１を構成するＳｉＯ₂膜のみが延在している領域に形成されることとなり、貫通電極２０の外縁がＳＴＩ領域とダミーアクティブとの界面と交差する部分は存在しない。従って、貫通孔２１の側壁近傍には、エッチングイオンの散乱を生ぜしめるダミーアクティブとＳＴＩ領域との界面が存在しないことになり、貫通孔２１を形成する際のドライエッチング工程においてエッチングイオンの横方向の散乱を完全に防止することができるので、貫通孔２１の側壁部におけるノッチの発生を効果的に防止することができる。これにより、貫通孔２１の側壁に欠落部分を生じることなくバリアメタル２２を成膜することができるので、めっき膜２４を構成するＣｕの半導体基板中への拡散を防止することができる。

図５は、本発明の第２の実施例に係る半導体装置の貫通電極の形成部分における半導体基板１０の表面構造を示す平面図である。図中において貫通電極２０の形成位置が明示されている。本実施例において、ダミーアクティブが貫通電極の形成部と重なる領域に形成されていない点は、上記第１実施例と同様である。本実施例では、これに加えて貫通電極形成部分を囲む矩形リング状のダミーアクティブ２０１が更に設けられている。すなわち、矩形リング状のダミーアクティブ２０１の内周部に延在するダミーアクティブが形成されていないＳＴＩ領域１１ａに貫通電極２０の形成部が配置されている。この矩形リング状のダミーアクティブ２０１の周囲には、複数の島状のダミーアクティブ２００が均一に配置されたＳＴＩ領域１１が延在している。貫通電極形成部におけるフィールド領域１００をかかる構造とする場合でも、貫通電極２０の外縁がＳＴＩ領域とダミーアクティブとの界面と交差する部分は存在しないことになる。従って、第１の実施例の場合と同様、貫通孔２１を形成する際のドライエッチング工程においてエッチングイオンの横方向の散乱を完全に防止することできるので、貫通孔２１の側壁部におけるノッチの発生を効果的に防止することができる。これにより、貫通孔２１の側壁に欠落部分を生じることなくバリアメタル２２を成膜することができるので、めっき膜２４を構成するＣｕの半導体基板中への拡散を防止することができる。また、本実施例では、貫通電極形成部の外周に矩形リング状のダミーアクティブ２０１を設けたことにより、ディッシング防止効果を向上させることができる。つまり、本実施例では貫通電極形成部内にはダミーアクティブを配置しないこととしているため、ＳＴＩ領域のみからなる部分の面積が拡大し、当該部分においてディッシングが発生し易い構造となるが、貫通電極形成部をリング状のダミーアクティブ２０１で囲むことにより、貫通電極形成部周辺におけるダミーアクティブの密度が高くなるので、上記第１実施例と比較してディッシング防止効果が高い。尚、リング状ダミーアクティブ２０１の外形は矩形状に限定されるものではなく、例えば四角形以外の多角形、円形又は貫通孔２１の外縁に沿った形状とすることも可能である。

図６は、本発明の第３の実施例に係る半導体装置の貫通電極の形成部分における半導体基板１０の表面構造を示す平面図である。図中において、貫通電極２０の形成位置が明示されている。同図に示すように、本実施例では、貫通電極形成部の内側に複数の島状のダミーアクティブ２０２が形成されている点が上記第１の実施例（図４（ａ））と異なる。つまり、本実施例はダミーアクティブを貫通孔２１の外縁がよぎる位置に配置しないこととし、貫通電極形成部の中央および外側の領域にダミーアクティブを配置したものである。図１（ａ）に示すように、貫通孔２１の外縁がダミーアクティブをよぎる部分に限ってノッチが発生しているという現象を鑑みれば、貫通孔２１の外縁上にダミーアクティブを配置しないこととすれば、エッチングイオンの散乱の影響は殆ど及ばないものと考えられる。従って、本実施例の如く、エッチングイオンの横方向の散乱の影響が及ばない範囲で貫通電極形成部の内側にダミーアクティブ２０２を形成することは可能である。貫通電極形成部におけるフィールド領域１００をかかる構造とする場合でも、貫通電極２０の外縁がＳＴＩ領域とダミーアクティブとの界面と交差する部分は存在しないことになる。一方、貫通電極形成部の内側にはダミーアクティブ２０２が存在し、これに起因してダミーアクティブ２０２とＳＴＩ領域と界面においてエッチングイオンの散乱が生じても、貫通孔２１の側壁までの距離が確保されていることから散乱したエッチングイオンによって、貫通孔２１の側壁がエッチングされてノッチが発生する可能性は低いものと考えられる。従って、貫通孔２１の側壁に欠落部分を生じることなくバリアメタルを成膜することができるので、めっき膜を構成するＣｕの半導体基板中への拡散を防止することができる。また、ダミーアクティブ２０２を貫通電極形成部の内側に設けたことにより、貫通電極形成部周辺におけるダミーアクティブの密度が高くなるので、上記第１実施例と比較してディッシング防止効果が高い。

図７は、本発明の第４の実施例に係る半導体装置の貫通電極の形成部における半導体基板１０の表面構造を示す平面図である。図中において、貫通孔２１の形成位置が明示されている。同図に示すように、本実施例では貫通孔２１の開口面の面積よりも大きい面積を有する矩形状のダミーアクティブ２０３を貫通電極形成部に配置している。ダミーアクティブ２０３の周囲には、複数の島状のダミーアクティブ２００が均一に配置されたＳＴＩ領域１１が延在している。貫通電極形成部におけるフィールド領域１００をかかる構造とする場合でも、貫通電極２０の外縁がＳＴＩ領域とダミーアクティブとの界面と交差する部分は存在しないことになり、従って、貫通孔２１を形成する際のドライエッチング工程においてエッチングイオンの横方向の散乱を完全に防止することできるので、貫通孔２１の側壁部におけるノッチの発生を効果的に防止することができる。これにより、貫通孔２１の側壁に欠落部分を生じることなくバリアメタルを成膜することができるので、めっき膜の半導体基板中への拡散を確実に防止することができる。また、比較的面積の大きいダミーアクティブ２０３を貫通電極形成部に設けたことにより、貫通電極形成部周辺におけるダミーアクティブの密度が高くなるので、上記第１実施例と比較してディッシング防止効果が高い。尚、本実施例ではダミーアクティブ２０３の外形を矩形状としているがこれに限定されるものではなく、その他の多角形、円形又は貫通孔２１の外縁に沿った形状とすることも可能である。

図８は、本発明の第５の実施例に係る半導体装置の貫通電極の形成部における半導体基板１０の表面構造を示す平面図である。図中において貫通電極の形成位置が明示されている。本実施例では、貫通電極２０の外縁を含む一定範囲を占める領域に矩形リング状のダミーアクティブ２０４が貫通電極形成部の内側に設けられたＳＴＩ領域１１ｂを囲むように形成されている。ＳＴＩ領域１１ｂ内には複数の島状のダミーアクティブ２０５が設けられている。ダミーアクティブ２０４の周囲には、複数の島状のダミーアクティブ２００が均一に配置されたＳＴＩ領域１１が延在している。貫通電極形成部におけるフィールド領域１００をかかる構造とする場合でも、貫通電極２０の外縁がＳＴＩ領域とダミーアクティブとの界面と交差する部分は存在しないことになり、ダミーアクティブ２０４とＳＴＩ領域１１ｂとの界面から貫通孔２１の側壁までの距離がある程度確保されていれば、この界面においてエッチングイオンの散乱が生じても、これによって貫通孔２１の側壁がエッチングされてノッチが発生する可能性は低いものと考えられる。従って、貫通孔２１の側壁に欠落部分を生じることなくバリアメタルを成膜することができるので、めっき膜の半導体基板中への拡散を確実に防止することができる。また、ダミーアクティブ２０４および２０５を貫通電極形成部に設けたことにより、貫通電極形成部周辺におけるダミーアクティブの密度が高くなるので、上記第１実施例と比較してディッシング防止効果が高い。

次に、上記各実施例において示した構造を有する半導体装置を用いてイメージセンサのパッケージを製造する方法について図９（ａ）〜（ｄ）および図１０（ｅ）〜（ｈ）に示す製造工程図を参照しつつ説明する。

まず、フォトダイオードやセルアンプ等のセンサ部を構成する能動素子３０、カラーフィルタ１５および電極パッド１３等が形成された半導体基板１０を含むウエハを用意する。尚、半導体基板１０の貫通電極形成部におけるフィールド領域には、上記各実施例で示した構成のダミーパターンが形成されている。（図９（ａ））。

他方、表面に保護フィルム１９を貼着させたカバーガラス１７を用意する。保護フィルム１９は、カバーガラス１７が製造工程において傷付かないように保護のために設けられるものであり、カバーガラス１７の上面を全面に亘って被覆するように貼り付ける。そして、半導体基板１０の受光素子形成面に接着シート１６を介してカバーガラス１７を貼り付ける（図９（ｂ））。

次に、半導体基板１０の厚さが所定値となるように半導体基板１０の裏面を研削する（図９（ｃ））。

次に、貫通電極形成部に対応する部分に開口部を有するフォトマスクを半導体基板１０の裏面に形成する。その後、ドライエッチングによりフォトマスクの開口部から露出した半導体基板１０を裏面側からエッチングして層間絶縁膜１２内の電極パッド１３に達する貫通孔２１を形成する（図９（ｄ））。貫通孔２１は、上記各実施例において示したダミーパターンが形成されているフィールド領域に形成される。すなわち、貫通孔２１の側壁近傍にはダミーアクティブとＳＴＩ領域との界面が存在せず、エッチングイオンの横方向の散乱が生じないので、貫通孔２１の側壁にノッチが発生することはない。

次に、ＣＶＤ法により、貫通孔２１の内壁と半導体基板１０の裏面を覆うようにＳｉＯ₂等からなる絶縁膜１８を堆積させる。その後、貫通孔２１の底面に堆積している絶縁膜１８をエッチングして、貫通孔２１の内部において電極パッド１３を露出させる（図１０（ｅ））。

次に、スパッタ法によりＴｉ又はＴｉ/Ｎｉ等からなるバリアメタル２２およびＣｕからなるめっきシード膜２３を貫通孔２１の側壁および底面と、半導体基板１０の裏面上に順次形成する。このとき、貫通孔２１の側壁にはノッチが発生していないため、欠落部分を生じることなくバリアメタルを成膜することができる。続いて、めっきシード膜２３に電極を取り付けて電解めっき法により貫通孔２１の内壁にＣｕからなるめっき膜２４を形成することにより貫通電極２０を形成するとともに、半導体基板１０の裏面に裏面配線２５を形成する。その後、裏面配線２５に対しては、感光性のドライフィルム等を用いてレジストを形成した後、このレジストを介してエッチングすることにより所望の裏面配線パターンを形成する。貫通電極２０は貫通孔２１の底面において電極パッド１３に電気的に接続される。裏面配線２５は貫通電極２０を介して電極パッド１３に電気的に接続される（図１０（ｆ））。

次に、裏面配線２５が形成された半導体基板１０の裏面全体を覆うように光硬化性エポキシ樹脂からなる絶縁膜としてのソルダーレジスト４０を塗布し、乾燥後、所定のフォトマスクを介して露光部分を光硬化させる。貫通孔２１の内部はソルダーレジスト４０で満たされる。その後、ソルダーレジスト４０の未露光部分を選択的に除去することにより、半田バンプ形成位置に開口部を形成する。次に、電界めっき法等により、ソルダーレジスト４０の開口部から露出している裏面配線２５のパッド部に半田バンプ４１を形成する（図１０（ｈ））。

次に、カバーガラス１７に貼り付けられた保護フィルム１９を剥がし、カバーガラス側をウエハテープに貼り付けて、ダイシングすることによりイメージセンサをチップ状に個片化する。以上の各工程を経てイメージセンサパッケージが完成する。

以上の説明から明らかなように、本発明の半導体装置および半導体装置の製造方法によれば、フィールド領域に形成されたダミーパターンによってＳＴＩ領域のディッシングを防止することができる。そして、このフィールド領域のうち貫通電極形成部については、貫通電極の外縁がダミーアクティブと交差する部分が生じないように、換言すれば貫通孔の側壁近傍にダミーアクティブとＳＴＩ領域とが隣接する部分が生じないようにダミーアクティブを配置しているので、貫通孔の側壁近傍でエッチングイオンの散乱が生じることはなく、貫通孔の側壁のノッチの発生を未然に防止することができる。従って、欠落部分を生じることなく貫通孔の側壁にバリアメタルを形成することができ、めっき膜を構成するＣｕ等の汚染物質の半導体基板中への拡散を確実に防止することができる。

１０半導体基板
１１ＳＴＩ領域
１２絶縁膜
１３電極パッド
１８絶縁膜
２０貫通電極
２１貫通孔
２２バリアメタル
２３めっきシード膜
２４めっき膜
２５裏面配線
３０能動素子
１００フィールド領域
２００〜２０５ダミーアクティブ

Claims

基板の基材を除去して得られるトレンチに絶縁膜を形成した絶縁部と前記基板の基材を残すことにより形成された複数のダミー部とからなる素子分離領域と、電極パッドとを第１の主面に有する半導体基板を準備する工程と、
前記半導体基板の第２の主面から、外縁が前記ダミー部をよぎることなく前記半導体基板を貫通する貫通孔を前記素子分離領域に形成し、前記電極パッドを露出させる貫通孔形成工程と、
前記貫通孔の側壁に絶縁層を形成する絶縁層形成工程と、
前記絶縁層の表面に導電膜を形成する導電膜形成工程と、
を含むことを特徴とする半導体装置の製造方法。
前記素子分離領域は、前記貫通孔の形成領域内に配置された島状ダミー部を含むことを特徴とする請求項１に記載の製造方法。
素子分離領域と電極パッドとを第１の主面に有する半導体基板と、前記半導体基板の第２の主面から前記半導体基板を貫通して形成されるとともに前記電極パッドに接続された貫通電極と、を有する半導体装置であって、
前記素子分離領域は、前記半導体基板の前記第１の主面の基材を除去して得られるトレンチに絶縁膜を形成した絶縁部と、前記半導体基板の基材を残すことにより得られるダミー部とからなり、
前記貫通電極は、前記素子分離領域に形成されるとともに、前記半導体基板の第２の主面から、外縁が前記ダミー部をよぎることなく前記半導体基板を貫通して形成された貫通孔と、前記貫通孔の側壁に形成された絶縁層と、前記絶縁層の表面に形成された導電膜とを備えることを特徴とする半導体装置。