JP2013251266A - 対称的で均一な混合光を生成するためのマルチチップパッケージ構造 - Google Patents

対称的で均一な混合光を生成するためのマルチチップパッケージ構造 Download PDF

Info

Publication number
JP2013251266A
JP2013251266A JP2013115104A JP2013115104A JP2013251266A JP 2013251266 A JP2013251266 A JP 2013251266A JP 2013115104 A JP2013115104 A JP 2013115104A JP 2013115104 A JP2013115104 A JP 2013115104A JP 2013251266 A JP2013251266 A JP 2013251266A
Authority
JP
Japan
Prior art keywords
light emitting
emitting elements
electrically connected
substrate body
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013115104A
Other languages
English (en)
Other versions
JP5579307B2 (ja
Inventor
Chen-Chung Huang
建中 黄
Shimei Go
志明 呉
Yi Hsun Chen
逸勳 陳
Chi Wei Liao
チ維 廖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BRIGHTEK OPTOELECTRONIC (SHENZHEN) CO Ltd
Brightek Optoelectronic Co Ltd
Original Assignee
BRIGHTEK OPTOELECTRONIC (SHENZHEN) CO Ltd
Brightek Optoelectronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW101119937A external-priority patent/TWI475664B/zh
Priority claimed from TW101122974A external-priority patent/TWI495165B/zh
Application filed by BRIGHTEK OPTOELECTRONIC (SHENZHEN) CO Ltd, Brightek Optoelectronic Co Ltd filed Critical BRIGHTEK OPTOELECTRONIC (SHENZHEN) CO Ltd
Publication of JP2013251266A publication Critical patent/JP2013251266A/ja
Application granted granted Critical
Publication of JP5579307B2 publication Critical patent/JP5579307B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)
  • Arrangement Of Elements, Cooling, Sealing, Or The Like Of Lighting Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

【課題】本発明は、対称的で均一な混合光を生成するためのマルチチップパッケージ構造を提供することを課題とする。
【解決手段】本発明に係る対称的で均一な混合光を生成するためのマルチチップパッケージ構造は、基板ユニット、発光ユニット、フレームユニット及びレンズユニットを含む。基板ユニットは、基板本体と、基板本体の上表面に設けられる少なくとも一つのジャンパー接続式導電層と、を含む。発光ユニットは、対角線をなす位置関係で基板本体にそれぞれ設置されると共に基板本体に電気的に接続される少なくとも二つの第１の発光素子と、対角線をなす位置関係で基板本体にそれぞれ設置されると共に基板本体に電気的に接続される少なくとも二つの第２の発光素子と、を含む。パッケージユニットは、少なくとも二つの第１の発光素子をそれぞれ覆うための少なくとも二つの第１の透光性パッケージ体と、少なくとも二つの第２の発光素子をそれぞれ覆うための少なくとも二つの第２の透光性パッケージ体と、を含む。
【選択図】図３

Description

本発明は、マルチチップパッケージ構造に関するものであり、特に対称的で均一な混合光を生成するためのマルチチップパッケージ構造に関するものである。
ここ数年、発光ダイオードが幅広く使用されている。昔は、発光ダイオードの輝度や照度が不足であるため、伝統の照明光源に取って代わることはできなかったが、ここ数年、技術の向上に従い、伝統の照明光源に取って代わることのできる、高輝度光や高照度光を発することのできる高パワー発光ダイオードが既に開発されていた。しかしながら、従来の複数の発光ダイオードを使用する発光構造は依然として対称的で均一な混合光を生成することができないのが現状である。そこで、如何にして構造設計の改良により対称的で均一な混合光を生成することのできる発光構造を提供するかが、重要な課題となる。
本発明は、対称的で均一な混合光を生成するためのマルチチップパッケージ構造を提供することを課題とする。
本発明に係る対称的で均一な混合光を生成するためのマルチチップパッケージ構造は、基板ユニット、発光ユニット、及びパッケージユニットを含む。基板ユニットは、基板本体と、基板本体の上表面に設けられる少なくとも一つのジャンパー接続式導電層と、を含む。発光ユニットは、対角線をなす位置関係で基板本体にそれぞれ設置されると共に基板本体に電気的に接続される少なくとも二つの第１の発光素子と、対角線をなす位置関係で基板本体にそれぞれ設置されると共に基板本体に電気的に接続される少なくとも二つの第２の発光素子と、を含む。パッケージユニットは、少なくとも二つの第１の発光素子をそれぞれ覆うための少なくとも二つの第１の透光性パッケージ体と、少なくとも二つの第２の発光素子をそれぞれ覆うための少なくとも二つの第２の透光性パッケージ体と、を含む。
また、本発明に係る対称的で均一な混合光を生成するためのマルチチップパッケージ構造は、基板ユニット、発光ユニット、及びパッケージユニットを含む。基板ユニットは、基板本体を含む。発光ユニットは、対角線をなす位置関係で基板本体にそれぞれ設置されると共に基板本体に電気的に接続される少なくとも二つの第１の発光素子と、対角線をなす位置関係で基板本体にそれぞれ設置されると共に基板本体に電気的に接続される少なくとも二つの第２の発光素子と、を含む。前記少なくとも二つの第１の発光素子は、直列に電気的に接続され、前記少なくとも二つの第２の発光素子は、直列に電気的に接続されている。パッケージユニットは、少なくとも二つの第１の発光素子をそれぞれ覆うための少なくとも二つの第１の透光性パッケージ体と、少なくとも二つの第２の発光素子をそれぞれ覆うための少なくとも二つの第２の透光性パッケージ体と、を含む。
本発明に係る対称的で均一な混合光を生成するためのマルチチップパッケージ構造によれば、「対角線をなす位置関係で基板本体にそれぞれ設置されると共に基板本体に電気的に接続される少なくとも二つの第１の発光素子」及び「対角線をなす位置関係で基板本体にそれぞれ設置されると共に基板本体に電気的に接続される少なくとも二つの第２の発光素子」のデザインにより、対称的で均一な混合光を生成することができる。
本発明の第１の実施例の基板ユニットの立体模式図を示すものである。 本発明の第１の実施例の基板ユニットの他の角度の立体模式図を示すものである。 本発明の第１の実施例において発光ユニットとフレームユニットが基板ユニットに設置された状態の立体模式図を示すものである。 本発明の第１の実施例において発光ユニットが基板ユニットとフレームユニットに電気的に接続された状態の立体模式図を示すものである。 本発明の第１の実施例において発光ユニットを覆うようにパッケージユニットが基板ユニットに設けられた状態の立体模式図を示すものである。 本発明の第１の実施例においてパッケージユニットを覆うようにレンズユニットが基板ユニットに設けられた状態の立体模式図を示すものである。 本発明の第２の実施例の基板ユニットの立体模式図を示すものである。 本発明の第２の実施例の基板ユニットの他の角度の立体模式図を示すものである。 本発明の第２の実施例において発光ユニットが基板ユニットに設けられた状態の立体模式図を示すものである。 本発明の第２の実施例において発光ユニットを囲むようにフレームユニットが基板ユニットに設けられた状態の立体模式図を示すものである。 本発明の第２の実施例において発光ユニットを覆うようにパッケージユニットが基板ユニットに設けられた状態の立体模式図を示すものである。 本発明の第３の実施例の基板ユニットの立体模式図を示すものである。 本発明の第３の実施例の基板ユニットの他の角度の立体模式図を示すものである。 本発明の第３の実施例において発光ユニットが基板ユニットに設けられた状態の立体模式図を示すものである。 本発明の第３の実施例において発光ユニットを囲むようにフレームユニットが基板ユニットに設けられた状態の立体模式図を示すものである。 本発明の第３の実施例において発光ユニットを覆うようにパッケージユニットが基板ユニットに設けられた状態の立体模式図を示すものである。 本発明の第３の実施例においてパッケージユニットを覆うようにレンズユニットが基板ユニットに設けられた状態の立体模式図を示すものである。 本発明の第４の実施例において発光ユニットが基板ユニットに設けられた状態の立体模式図を示すものである。 図１５のＡ部分の拡大模式図である。
以下、本明細書と図面に開示された本発明の実施形態は、本発明の技術内容をより分かりやすく説明し、本発明の理解を助けるために実施例を挙げたに過ぎず、本発明の範囲を限定するものではない。ここに開示された実施形態以外にも、本発明の技術的思想に基づく他の変形例も実施可能であることは、本発明の属する技術分野における当業者に自明なことである。
（第１の実施例）
図１Ａ〜図５に示すように、本発明に係る対称的で均一な混合光を生成するためのマルチチップパッケージ構造Ｚは、基板ユニット１、発光ユニット２、フレームユニット３、パッケージユニット４及びレンズユニット５を含む。
図１Ａ及び図１Ｂに示すように、基板ユニット１は、基板本体１０と、基板本体１０の上表面に設けられるジャンパー接続式導電層１１と、を含む。例を挙げて説明すると、基板本体１０の上表面には、対角線をなす位置関係で設置される少なくとも二つの第１のチップ載置領域（ｃｈｉｐ−ｐｌａｃｉｎｇ ｒｅｇｉｏｎ）Ａ１と、対角線をなす位置関係で設置される少なくとも二つの第２のチップ載置領域Ａ２と、を有する。基板ユニット１は、対角線をなす位置関係で基板本体１０の上表面に設けられる少なくとも二つの第１の頂部導電パッド１２Ａと、対角線をなす位置関係で基板本体１０の上表面に設けられる少なくとも二つの第２の頂部導電パッド１３Ａと、を含む。
また、基板ユニット１は、発光ユニット２に対応するように基板本体１０の下表面に設けられる少なくとも一つの放熱層１４と、基板本体１０の下表面に設けられており、少なくとも二つの第１の頂部導電パッド１２Ａにそれぞれ電気的に接続される少なくとも二つの第１の底部導電パッド１２Ｂと、基板本体１０の下表面に設けられており、少なくとも二つの第２の頂部導電パッド１３Ａにそれぞれ電気的に接続される少なくとも二つの第２の底部導電パッド１３Ｂと、を含む。
また、基板ユニット１は、基板本体１０を貫通した少なくとも二つの第１の導電体１５と、基板本体１０を貫通した少なくとも二つの第２の導電体１６と、を含む。各第１の導電体１５は、対応する各第１の頂部導電パッド１２Ａと対応する各第１の底部導電パッド１２Ｂとの間を電気的に接続する。各第２の導電体１６は、対応する各第２の頂部導電パッド１３Ａと対応する各第２の底部導電パッド１３Ｂとの間を電気的に接続する。
図１Ａ、図２及び図３に示すように、発光ユニット２は、対角線をなす位置関係で基板本体１０に設けられると共に基板本体１０に電気的に接続される少なくとも二つの第１の発光素子２１と、対角線をなす位置関係で基板本体１０に設けられると共に基板本体１０に電気的に接続される少なくとも二つの第２の発光素子２２と、を含む。少なくとも二つの第１の発光素子２１は、少なくとも二つの第１の頂部導電パッド１２Ａ同士の間で電気的に接続される。少なくとも二つの第２の発光素子２２は、少なくとも二つの第２の頂部導電パッド１３Ａ同士の間で電気的に接続される。フレームユニット３は、少なくとも二つの第１の発光素子２１をそれぞれ囲むように対角線をなす位置関係で基板本体１０に設けられる少なくとも二つの第１の導電フレーム３１ａと、少なくとも二つの第２の発光素子２２をそれぞれ囲むように対角線をなす位置関係で基板本体１０に設けられる少なくとも二つの第２の導電フレーム３２ａと、を含む。図２に示すように、少なくとも二つの第１の導電フレーム３１ａは、ジャンパー接続式導電層１１により互いに電気的に接続される。図３に示すように、少なくとも二つの第２の導電フレーム３２ａは、ジャンパー接続式リード線Ｗ２０により互いに電気的に接続される。また、本発明において、第１の導電フレーム３１ａと第２の導電フレーム３２ａは、連続のフレーム体であってもよく、非連続のフレーム体であってもよい。
また、少なくとも二つの第１の発光素子２１と少なくとも二つの第２の発光素子２２は、互いに対称的にマトリクス状に配置されるようにしてもよい。少なくとも二つの第１の導電フレーム３１ａと少なくとも二つの第２の導電フレーム３２ａは、互いに対称的にマトリクス状に配置されるようにしてもよい。少なくとも二つの第１の発光素子２１は、基板本体１０の少なくとも二つの第１のチップ載置領域Ａ１にそれぞれ設置される。少なくとも二つの第２の発光素子２２は、基板本体１０の少なくとも二つの第２のチップ載置領域Ａ２にそれぞれ設置される。各第１の発光素子２１の上表面には、対応する各第１の頂部導電パッド１２Ａと対応する各第１の導電フレーム３１ａにそれぞれ電気的に接続される少なくとも二つの第１の電極２１０を有する。各第２の発光素子２２の上表面には、対応する各第２の頂部導電パッド１３Ａと対応する各第２の導電フレーム３２ａにそれぞれ電気的に接続される少なくとも二つの第２の電極２２０を有する。ジャンパー接続式リード線Ｗ２０は、ジャンパー接続式導電層１１に対応すると共にジャンパー接続式導電層１１に跨る。
少なくとも二つの第１の発光素子２１が少なくとも二つの第１の外側リード線Ｗ１１により少なくとも二つの第１の頂部導電パッド１２Ａにそれぞれ電気的に接続され、且つ少なくとも二つの第１の発光素子２１が少なくとも二つの第１の内側リード線Ｗ１２により少なくとも二つの第１の導電フレーム３１ａにそれぞれ電気的に接続されるようにすれば、各第１の発光素子２１の少なくとも二つの第１の電極２１０は、対応する各第１の外側リード線Ｗ１１と対応する各第１の内側リード線Ｗ１２により、対応する各第１の頂部導電パッド１２Ａと対応する各第１の導電フレーム３１ａにそれぞれ電気的に接続されることができる。また、少なくとも二つの第２の発光素子２２が少なくとも二つの第２の外側リード線Ｗ２１により少なくとも二つの第２の頂部導電パッド１３Ａにそれぞれ電気的に接続され、且つ少なくとも二つの第２の発光素子２２が少なくとも二つの第２の内側リード線Ｗ２２により少なくとも二つの第２の導電フレーム３２ａにそれぞれ電気的に接続されるようにすれば、各第２の発光素子２２の少なくとも二つの第２の電極２２０は、対応する各第２の外側リード線Ｗ２１と対応する各第２の内側リード線Ｗ２２により、対応する各第２の頂部導電パッド１３Ａと対応する各第２の導電フレーム３２ａにそれぞれ電気的に接続されることができる。また、図３及び図４に示すように、パッケージユニット４は、少なくとも二つの第１の発光素子２１をそれぞれ覆うと共に少なくとも二つの第１の導電フレーム３１ａにそれぞれ囲まれる少なくとも二つの第１の透光性パッケージ体４１と、少なくとも二つの第２の発光素子２２をそれぞれ覆うと共に少なくとも二つの第２の導電フレーム３２ａにそれぞれ囲まれる少なくとも二つの第２の透光性パッケージ体４２と、を含む。少なくとも二つの第１の透光性パッケージ体４１は、蛍光樹脂体（ｐｈｏｓｐｈｏｒ ｒｅｓｉｎ ｂｏｄｙ）であってもよく、透明樹脂体（ｌｉｇｈｔ−ｔｒａｎｓｍｉｔｔｉｎｇ ｒｅｓｉｎ ｂｏｄｙ）であってもよい。少なくとも二つの第２の透光性パッケージ体４２は、蛍光樹脂体であってもよく、透明樹脂体であってもよい。例を挙げて説明すると、各第１の発光素子２１が青色発光ダイオードであり、且つ第１の透光性パッケージ体４１が対応する各第１の発光素子２１（青色発光ダイオード）を覆うための蛍光樹脂体である場合、各第１の発光素子２１が生成する青色光は、対応する各第１の透光性パッケージ体４１により白色光に転換されることができる。各第２の発光素子２２が青色発光ダイオードであり、且つ第２の透光性パッケージ体４２が対応する各第２の発光素子２２（青色発光ダイオード）を覆うための透明樹脂体である場合、各第２の発光素子２２が生成する青色光は、波長転換を行うことなく、対応する各第２の透光性パッケージ体４２から直接出射することができる。
図４及び図５に示すように、レンズユニット５は、フレームユニット３とパッケージユニット４を覆うように基板本体１０の上に設置されるレンズ樹脂体（Ｌｅｎｓ ｒｅｓｉｎ ｂｏｄｙ）５０を含む。レンズ樹脂体５０は、例えば集光特性を有する透明樹脂体であってもよい。また、本発明に係る対称的で均一な混合光を生成するためのマルチチップパッケージ構造において、下記の三つの点灯方式がある。二つの第１の発光素子２１が通電されることによって発光する場合、二つの第１の発光素子２１が生成する光は、第１の透光性パッケージ体４１とレンズ樹脂体５０を順に透過することによって、対称的で均一な第１の混合光を生成する。また、二つの第２の発光素子２２が通電されることによって発光する場合、二つの第２の発光素子２２が生成する光は、第２の透光性パッケージ体４２とレンズ樹脂体５０を順に透過することによって、対称的で均一な第２の混合光を生成する。また、二つの第１の発光素子２１と二つの第２の発光素子２２が同時に通電されることによって発光する場合、二つの第１の発光素子２１が生成する光は第１の透光性パッケージ体４１とレンズ樹脂体５０を順に透過すると同時に、二つの第２の発光素子２２が生成する光は第２の透光性パッケージ体４２とレンズ樹脂体５０を順に透過することによって、対称的で均一な第３の混合光を生成する。
（第２の実施例）
図６Ａ〜図９に示すように、本発明に係る対称的で均一な混合光を生成するためのマルチチップパッケージ構造Ｚは、基板ユニット１、発光ユニット２、フレームユニット３及びパッケージユニット４を含む。
図６Ａ及び図６Ｂに示すように、基板ユニット１は、基板本体１０と、基板本体１０の上表面に設けられており、互いに電気的に接続する少なくとも二つのジャンパー接続式導電層１１Ａ、１１Ｂと、基板本体１０の上表面に設けられており、少なくとも二つのジャンパー接続式導電層１１Ａ、１１Ｂと電気的に絶縁する少なくとも一つの連接式導電層１１Ｃと、を含む。例を挙げて説明すると、基板本体１０の上表面には、対角線をなす位置関係で設置される少なくとも二つの第１のチップ載置領域Ａ１と、対角線をなす位置関係で設置される少なくとも二つの第２のチップ載置領域Ａ２と、を有する。基板ユニット１は、対角線をなす位置関係で基板本体１０の上表面に設けられる少なくとも二つの第１の頂部導電パッド１２Ａと、対角線をなす位置関係で基板本体１０の上表面に設けられる少なくとも二つの第２の頂部導電パッド１３Ａと、を含む。
また、基板ユニット１は、発光ユニット２に対応するように基板本体１０の下表面に設けられる少なくとも一つの放熱層１４と、基板本体１０の下表面に設けられており、少なくとも二つの第１の頂部導電パッド１２Ａにそれぞれ電気的に接続される少なくとも二つの第１の底部導電パッド１２Ｂと、基板本体１０の下表面に設けられており、少なくとも二つの第２の頂部導電パッド１３Ａにそれぞれ電気的に接続される少なくとも二つの第２の底部導電パッド１３Ｂと、を含む。
また、基板ユニット１は、基板本体１０を貫通した少なくとも二つの第１の導電体１５と、基板本体１０を貫通した少なくとも二つの第２の導電体１６と、を含む。各第１の導電体１５は、対応する各第１の頂部導電パッド１２Ａと対応する各第１の底部導電パッド１２Ｂとの間を電気的に接続する。各第２の導電体１６は、対応する各第２の頂部導電パッド１３Ａと対応する各第２の底部導電パッド１３Ｂとの間を電気的に接続する。
図６Ａ及び図７に示すように、発光ユニット２は、対角線をなす位置関係で基板本体１０に設けられると共に基板本体１０に電気的に接続される少なくとも二つの第１の発光素子２１と、対角線をなす位置関係で基板本体１０に設けられると共に基板本体１０に電気的に接続される少なくとも二つの第２の発光素子２２と、を含む。少なくとも二つのジャンパー接続式導電層１１Ａ、１１Ｂは、少なくとも二つの第１の発光素子２１同士の間を電気的に接続する。連接式導電層１１Ｃは、少なくとも二つの第２の発光素子２２同士の間を電気的に接続する。少なくとも二つの第１の発光素子２１は、少なくとも二つの第１の頂部導電パッド１２Ａ同士の間で電気的に接続される。少なくとも二つの第２の発光素子２２は、少なくとも二つの第２の頂部導電パッド１３Ａ同士の間で電気的に接続される。
また、図７に示すように、少なくとも二つの第１の発光素子２１と少なくとも二つの第２の発光素子２２は、互いに対称的にマトリクス状に配置されるようにしてもよい。少なくとも二つの第１の発光素子２１は、基板本体１０の少なくとも二つの第１のチップ載置領域Ａ１にそれぞれ設置される。少なくとも二つの第２の発光素子２２は、基板本体１０の少なくとも二つの第２のチップ載置領域Ａ２にそれぞれ設置される。各第１の発光素子２１の上表面には、対応する各第１の頂部導電パッド１２Ａと対応する各ジャンパー接続式導電層１１Ａ、１１Ｂにそれぞれ電気的に接続される少なくとも二つの第１の電極２１０を有する。各第２の発光素子２２の上表面には、対応する各第２の頂部導電パッド１３Ａと対応する各連接式導電層１１Ｃにそれぞれ電気的に接続される少なくとも二つの第２の電極２２０を有する。
少なくとも二つの第１の発光素子２１が少なくとも二つの第１の外側リード線Ｗ１１により少なくとも二つの第１の頂部導電パッド１２Ａにそれぞれ電気的に接続され、且つ少なくとも二つの第１の発光素子２１が少なくとも二つの第１の内側リード線Ｗ１２により少なくとも二つのジャンパー接続式導電層１１Ａ、１１Ｂにそれぞれ電気的に接続されるようにすれば、各第１の発光素子２１の少なくとも二つの第１の電極２１０は、対応する各第１の外側リード線Ｗ１１と対応する各第１の内側リード線Ｗ１２により、対応する各第１の頂部導電パッド１２Ａと対応する各ジャンパー接続式導電層１１Ａ、１１Ｂにそれぞれ電気的に接続されることができる。また、少なくとも二つの第２の発光素子２２が少なくとも二つの第２の外側リード線Ｗ２１により少なくとも二つの第２の頂部導電パッド１３Ａにそれぞれ電気的に接続され、且つ少なくとも二つの第２の発光素子２２が少なくとも二つの第２の内側リード線Ｗ２２により連接式導電層１１Ｃの相対する両側の端部にそれぞれ電気的に接続されるようにすれば、各第２の発光素子２２の少なくとも二つの第２の電極２２０は、対応する各第２の外側リード線Ｗ２１と対応する各第２の内側リード線Ｗ２２により、対応する各第２の頂部導電パッド１３Ａと連接式導電層１１Ｃにそれぞれ電気的に接続されることができる。また、少なくとも二つのジャンパー接続式導電層１１Ａ、１１Ｂは、少なくとも一つのジャンパー接続式リード線Ｗ２０により互いに電気的に接続される。
フレームユニット３は、少なくとも二つの第１の発光素子２１をそれぞれ囲むように対角線をなす位置関係で基板本体１０に設けられる少なくとも二つの第１の絶縁フレーム３１ｂと、少なくとも二つの第２の発光素子２２をそれぞれ囲むように対角線をなす位置関係で基板本体１０に設けられる少なくとも二つの第２の絶縁フレーム３２ｂと、を含む。少なくとも二つの第１の絶縁フレーム３１ｂと少なくとも二つの第２の絶縁フレーム３２ｂは、一体成形してなる単一のフレームエレメントであってもよい。例を挙げて説明すると、少なくとも二つの第１の絶縁フレーム３１ｂと少なくとも二つの第２の絶縁フレーム３２ｂは、互いに対称的にマトリクス状に配置されるようにしてもよい。各第１の絶縁フレーム３１ｂは、対応する各第１の外側リード線Ｗ１１、対応する各第１の内側リード線Ｗ１２及び対応する各第１の透光性パッケージ体４１を収容するための第１の収容空間３１０ｂを有する。各第２の絶縁フレーム３２ｂは、対応する各第２の外側リード線Ｗ２１、対応する各第２の内側リード線Ｗ２２及び対応する各第２の透光性パッケージ体４２を収容するための第２の収容空間３２０ｂを有する。また、ジャンパー接続式リード線Ｗ２０は、そのうちの一つの第１の絶縁フレーム３１ｂの第１の収容空間３１０ｂの内部に収容される。また、本発明において、第１の絶縁フレーム３１ｂと第２の絶縁フレーム３２ｂは、連続のフレーム体であってもよく、非連続のフレーム体であってもよい。
図８及び図９に示すように、パッケージユニット４は、少なくとも二つの第１の発光素子２１をそれぞれ覆うと共に少なくとも二つの第１の絶縁フレーム３１ｂにそれぞれ囲まれる少なくとも二つの第１の透光性パッケージ体４１と、少なくとも二つの第２の発光素子２２をそれぞれ覆うと共に少なくとも二つの第２の絶縁フレーム３２ｂにそれぞれ囲まれる少なくとも二つの第２の透光性パッケージ体４２と、を含む。少なくとも二つの第１の透光性パッケージ体４１は、蛍光樹脂体であってもよく、透明樹脂体であってもよい。少なくとも二つの第２の透光性パッケージ体４２は、蛍光樹脂体であってもよく、透明樹脂体であってもよい。例を挙げて説明すると、各第１の発光素子２１が青色発光ダイオードであり、且つ第１の透光性パッケージ体４１が対応する各第１の発光素子２１（青色発光ダイオード）を覆うための蛍光樹脂体である場合、各第１の発光素子２１が生成する青色光は、対応する各第１の透光性パッケージ体４１により白色光に転換されることができる。各第２の発光素子２２が青色発光ダイオードであり、且つ第２の透光性パッケージ体４２が対応する各第２の発光素子２２（青色発光ダイオード）を覆うための透明樹脂体である場合、各第２の発光素子２２が生成する青色光は、波長転換を行うことなく、対応する各第２の透光性パッケージ体４２から直接出射することができる。
（第３の実施例）
図１０Ａ〜図１４に示すように、本発明に係る対称的で均一な混合光を生成するためのマルチチップパッケージ構造Ｚは、基板ユニット１、発光ユニット２、フレームユニット３及びパッケージユニット４を含む。
まず、基板ユニット１は、基板本体１０を含む。発光ユニット２は、第１の対角線（図示せず）に沿って対角線をなす位置関係で基板本体１０にそれぞれ設置されると共に基板本体１０に電気的に接続される少なくとも二つの第１の発光素子２１と、第２の対角線（図示せず）に沿って対角線をなす位置関係で基板本体１０にそれぞれ設置されると共に基板本体１０に電気的に接続される少なくとも二つの第２の発光素子２２と、を含み、第１の対角線と第２の対角線とは互いに交差している。少なくとも二つの第１の発光素子２１は、直列に電気的に接続され、少なくとも二つの第２の発光素子２２は、直列に電気的に接続されるようにしてもよい。また、パッケージユニット４は、少なくとも二つの第１の発光素子２１をそれぞれ覆うための少なくとも二つの第１の透光性パッケージ体４１と、少なくとも二つの第２の発光素子２２をそれぞれ覆うための少なくとも二つの第２の透光性パッケージ体４２と、を含む。
図１０Ａ及び図１０Ｂに示すように、基板ユニット１は、対角線をなす位置関係で基板本体１０の上表面に設けられた少なくとも二つの第１の外側導電パッド１１’と、少なくとも二つの第１の外側導電パッド１１’の間に設けられた少なくとも一つの第１の内側導電パッド１２’と、対角線をなす位置関係で基板本体１０の上表面に設けられた少なくとも二つの第２の外側導電パッド１３’と、少なくとも二つの第２の外側導電パッド１３’の間に設けられた少なくとも二つの第２の内側導電パッド１４’と、を含む。さらに詳しくは、基板ユニット１は、対角線をなす位置関係で基板本体１０の下表面に設けられると共に少なくとも二つの第１の外側導電パッド１１’に電気的に接続される少なくとも二つの第１の底部導電パッド１２Ｂと、対角線をなす位置関係で基板本体１０の下表面に設けられると共に少なくとも二つの第２の外側導電パッド１３’に電気的に接続される少なくとも二つの第２の底部導電パッド１３Ｂと、基板本体１０の下表面に設けられると共に少なくとも二つの第１の底部導電パッド１２Ｂの間及び少なくとも二つの第２の底部導電パッド１３Ｂの間に位置する少なくとも一つの第３の底部導電パッド１４Ｂと、を含む。
また、基板ユニット１は、基板本体１０を貫通すると共に少なくとも二つの第１の外側導電パッド１１’及び少なくとも二つの第１の底部導電パッド１２Ｂを電気的に接続する少なくとも二つの第１の導電体１５と、基板本体１０を貫通すると共に少なくとも二つの第２の外側導電パッド１３’及び少なくとも二つの第２の底部導電パッド１３Ｂを電気的に接続する少なくとも二つの第２の導電体１６と、基板本体１０を貫通すると共に少なくとも二つの第２の内側導電パッド１４’及び少なくとも一つの第３の底部導電パッド１４Ｂを電気的に接続する少なくとも二つの第３の導電体１７と、を含む。さらに詳しくは、各第１の導電体１５は、対応する各第１の外側導電パッド１１’と対応する各第１の底部導電パッド１２Ｂとの間を電気的に接続し、各第２の導電体１６は、対応する各第２の外側導電パッド１３’と対応する各第２の底部導電パッド１３Ｂとの間を電気的に接続し、各第３の導電体１７は、対応する各第２の内側導電パッド１４’と少なくとも一つの第３の底部導電パッド１４Ｂとの間を電気的に接続する。
図１０Ａ及び図１１に示すように、いずれかの第１の発光素子２１は、ワイヤボンディング方式（上述第１、第２の実施例のワイヤボンディング方式と同様である）によりいずれかの第１の外側導電パッド１１’と少なくとも一つの第１の内側導電パッド１２’との間で電気的に接続され、他のいずれかの第１の発光素子２１は、ワイヤボンディング方式により他のいずれかの第１の外側導電パッド１１’と少なくとも一つの第１の内側導電パッド１２’との間で電気的に接続される。また、いずれかの第２の発光素子２２は、ワイヤボンディング方式によりいずれかの第２の外側導電パッド１３’といずれかの第２の内側導電パッド１４’との間で電気的に接続され、他のいずれかの第２の発光素子２２は、ワイヤボンディング方式により他のいずれかの第２の外側導電パッド１３’と他のいずれかの第２の内側導電パッド１４との間で電気的に接続される。これにより、少なくとも二つの第１の発光素子２１は、共通の少なくとも一つの第１の内側導電パッド１２’を介して直列に電気的に接続され、少なくとも二つの第２の発光素子２２は、共通の少なくとも一つの第３の底部導電パッド１４Ｂを介して直列に電気的に接続される。
図１１及び図１３に示すように、フレームユニット３は、少なくとも二つの第１の発光素子２１をそれぞれ囲むように対角線をなす位置関係で基板本体１０に設けられる少なくとも二つの第１の絶縁フレーム３１ｂと、少なくとも二つの第２の発光素子２２をそれぞれ囲むように対角線をなす位置関係で基板本体１０に設けられる少なくとも二つの第２の絶縁フレーム３２ｂと、を含む。少なくとも二つの第１の透光性パッケージ体４１は、少なくとも二つの第１の絶縁フレーム３１ｂにそれぞれ囲まれ、少なくとも二つの第２の透光性パッケージ体４２は、少なくとも二つの第２の絶縁フレーム３２ｂにそれぞれ囲まれるようにしてもよい。さらに詳しくは、各第１の絶縁フレーム３１ｂは、対応する各第１の発光素子２１及び各第１の透光性パッケージ体４１を収容するための第１の収容空間３１０ｂを有し、各第２の絶縁フレーム３２ｂは、対応する各第２の発光素子２２及び各第２の透光性パッケージ体４２を収容するための第２の収容空間３２０ｂを有する。
図１３及び図１４に示すように、レンズユニット５は、フレームユニット３とパッケージユニット４を覆うように基板本体１０の上に設置されるレンズ樹脂体（Ｌｅｎｓ ｒｅｓｉｎ ｂｏｄｙ）５０を含む。一つの例として、レンズ樹脂体５０は、例えば集光特性を有する透明樹脂体であってもよい。しかしながら、本発明において使用するレンズユニット５は、上述の例に限定されるものではない。さらに、本発明では、下記の三つの点灯方式がある。二つの第１の発光素子２１が通電されることによって発光する場合、二つの第１の発光素子２１が生成する光は、第１の透光性パッケージ体４１とレンズ樹脂体５０を順に透過することによって、対称的で均一な第１の混合光を生成する。また、二つの第２の発光素子２２が通電されることによって発光する場合、二つの第２の発光素子２２が生成する光は、第２の透光性パッケージ体４２とレンズ樹脂体５０を順に透過することによって、対称的で均一な第２の混合光を生成する。また、二つの第１の発光素子２１と二つの第２の発光素子２２が同時に通電されることによって発光する場合、二つの第１の発光素子２１が生成する光は第１の透光性パッケージ体４１とレンズ樹脂体５０を順に透過すると同時に、二つの第２の発光素子２２が生成する光は第２の透光性パッケージ体４２とレンズ樹脂体５０を順に透過することによって、対称的で均一な第３の混合光を生成する。
（第４の実施例）
図１５〜図１６に示すように、本発明に係る対称的で均一な混合光を生成するためのマルチチップパッケージ構造Ｚは、基板ユニット１、発光ユニット２、フレームユニット３及びパッケージユニット４を含む。図１５と図１１との比較から分かるように、本発明の第４の実施例と第３の実施例との最大の相違点は、第４の実施例において、基板ユニット１は、少なくとも一つの第１の内側導電パッド１２’のジャンパー接続部１２０’を覆うと共に少なくとも二つの第２の内側導電パッド１４’の間に設けられたジャンパー接続式絶縁層１２１’と、ジャンパー接続式絶縁層１２１’を覆うと共に少なくとも二つの第２の内側導電パッド１４’の間を電気的に接続するジャンパー接続式導電層１２２’とを含む点である。これにより、少なくとも二つの第１の発光素子２１は、共通の少なくとも一つの第１の内側導電パッド１２’を介して直列に電気的に接続され、少なくとも二つの第２の発光素子２２は、共通のジャンパー接続式導電層１２２’（しかしながら、少なくとも一つの第３の底部導電パッド１４Ｂを介する又は使用する必要はない）を介して直列に電気的に接続される。
（実施例の効果）
本発明に係る対称的で均一な混合光を生成するためのマルチチップパッケージ構造によれば、「対角線をなす位置関係で基板本体にそれぞれ設置されると共に基板本体に電気的に接続される少なくとも二つの第１の発光素子」及び「対角線をなす位置関係で基板本体にそれぞれ設置されると共に基板本体に電気的に接続される少なくとも二つの第２の発光素子」のデザインにより、対称的で均一な混合光を生成することができる。
上述した実施例は、本発明の好ましい実施態様に過ぎず、本発明の実施の範囲を限定するものではなく、本発明の明細書及び図面内容に基づいてなされた均等な変更および付加は、いずれも本発明の特許請求の範囲内に含まれるものとする。
１ 基板ユニット
１０ 基板本体
１１、１１Ａ、１１Ｂ ジャンパー接続式導電層
１１Ｃ 連接式導電層
１２Ａ 第１の頂部導電パッド
１２Ｂ 第１の底部導電パッド
１３Ａ 第２の頂部導電パッド
１３Ｂ 第２の底部導電パッド
１４ 放熱層
１５ 第１の導電体
１６ 第２の導電体
２ 発光ユニット
２１ 第１の発光素子
２１０ 第１の電極
２２ 第２の発光素子
２２０ 第２の電極
３ フレームユニット
３１ａ 第１の導電フレーム
３１ｂ 第１の絶縁フレーム
３１０ｂ 第１の収容空間
３２ａ 第２の導電フレーム
３２ｂ 第２の絶縁フレーム
３２０ｂ 第２の収容空間
４ パッケージユニット
４１ 第１の透光性パッケージ体
４２ 第２の透光性パッケージ体
５ レンズユニット
５０ レンズ樹脂体
Ａ１ 第１のチップ載置領域
Ａ２ 第２のチップ載置領域
Ｗ１１ 第１の外側リード線
Ｗ１２ 第１の内側リード線
Ｗ２０ ジャンパー接続式リード線
Ｗ２１ 第２の外側リード線
Ｗ２２ 第２の内側リード線
Ｚ マルチチップパッケージ構造

Claims (18)

  1. 基板本体と、前記基板本体の上表面に設けられる少なくとも一つのジャンパー接続式導電層と、を含む基板ユニットと、
    対角線をなす位置関係で前記基板本体にそれぞれ設置されると共に前記基板本体に電気的に接続される少なくとも二つの第１の発光素子と、対角線をなす位置関係で前記基板本体にそれぞれ設置されると共に前記基板本体に電気的に接続される少なくとも二つの第２の発光素子と、を含む発光ユニットと、
    前記少なくとも二つの第１の発光素子をそれぞれ覆うための少なくとも二つの第１の透光性パッケージ体と、前記少なくとも二つの第２の発光素子をそれぞれ覆うための少なくとも二つの第２の透光性パッケージ体と、を含むパッケージユニットと、
    を含むことを特徴とする対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  2. 前記少なくとも二つの第１の発光素子をそれぞれ囲むように対角線をなす位置関係で前記基板本体に設けられる少なくとも二つの第１の導電フレームと、前記少なくとも二つの第２の発光素子をそれぞれ囲むように対角線をなす位置関係で前記基板本体に設けられる少なくとも二つの第２の導電フレームと、を含むフレームユニットを更に含み、
    前記少なくとも二つの第１の導電フレームは、前記少なくとも一つのジャンパー接続式導電層により互いに電気的に接続され、
    前記少なくとも二つの第２の導電フレームは、前記少なくとも一つのジャンパー接続式リード線により互いに電気的に接続され、
    前記少なくとも二つの第１の透光性パッケージ体は、前記少なくとも二つの第１の導電フレームにそれぞれ囲まれ、
    前記少なくとも二つの第２の透光性パッケージ体は、前記少なくとも二つの第２の導電フレームにそれぞれ囲まれることを特徴とする請求項１に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  3. 前記基板ユニットは、
    対角線をなす位置関係で前記基板本体の上表面に設けられる少なくとも二つの第１の頂部導電パッドと、
    対角線をなす位置関係で前記基板本体の上表面に設けられる少なくとも二つの第２の頂部導電パッドと、を含み、
    前記少なくとも二つの第１の発光素子は、前記少なくとも二つの第１の頂部導電パッド同士の間で電気的に接続され、
    前記少なくとも二つの第２の発光素子は、前記少なくとも二つの第２の頂部導電パッド同士の間で電気的に接続されることを特徴とする請求項２に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  4. 前記基板ユニットは、
    前記発光ユニットに対応するように前記基板本体の下表面に設けられる少なくとも一つの放熱層と、
    前記基板本体の下表面に設けられており、前記少なくとも二つの第１の頂部導電パッドにそれぞれ電気的に接続される少なくとも二つの第１の底部導電パッドと、
    前記基板本体の下表面に設けられており、前記少なくとも二つの第２の頂部導電パッドにそれぞれ電気的に接続される少なくとも二つの第２の底部導電パッドと、
    前記基板本体を貫通した少なくとも二つの第１の導電体と、
    前記基板本体を貫通した少なくとも二つの第２の導電体と、
    を含み、
    各前記第１の導電体は、対応する各前記第１の頂部導電パッドと対応する各前記第１の底部導電パッドとの間を電気的に接続し、
    各前記第２の導電体は、対応する各前記第２の頂部導電パッドと対応する各前記第２の底部導電パッドとの間を電気的に接続することを特徴とする請求項３に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  5. 前記少なくとも二つの第１の発光素子は、少なくとも二つの第１の外側リード線により前記少なくとも二つの第１の頂部導電パッドにそれぞれ電気的に接続され、
    前記少なくとも二つの第１の発光素子は、少なくとも二つの第１の内側リード線により前記少なくとも二つの第１の導電フレームにそれぞれ電気的に接続され、
    前記少なくとも二つの第２の発光素子は、少なくとも二つの第２の外側リード線により前記少なくとも二つの第２の頂部導電パッドにそれぞれ電気的に接続され、
    前記少なくとも二つの第２の発光素子は、少なくとも二つの第２の内側リード線により前記少なくとも二つの第２の導電フレームにそれぞれ電気的に接続されることを特徴とする請求項３に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  6. 前記少なくとも二つの第１の発光素子と前記少なくとも二つの第２の発光素子は、互いに対称的にマトリクス状に配置され、
    前記少なくとも二つの第１の導電フレームと前記少なくとも二つの第２の導電フレームは、互いに対称的にマトリクス状に配置されることを特徴とする請求項３に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  7. 前記フレームユニットと前記パッケージユニットを覆うように前記基板本体の上に設置されるレンズ樹脂体を含むレンズユニットを更に含むことを特徴とする請求項２に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  8. 基板ユニット、発光ユニット及びパッケージユニットを含み、
    前記基板ユニットは、基板本体と、前記基板本体の上表面に設けられており、互いに電気的に接続された少なくとも二つのジャンパー接続式導電層と、前記基板本体の上表面に設けられており、前記少なくとも二つのジャンパー接続式導電層と電気的に絶縁された少なくとも一つの連接式導電層と、を含み、
    前記発光ユニットは、対角線をなす位置関係で前記基板本体に設けられると共に前記基板本体に電気的に接続される少なくとも二つの第１の発光素子と、対角線をなす位置関係で前記基板本体に設けられると共に前記基板本体に電気的に接続される少なくとも二つの第２の発光素子と、を含み、
    前記少なくとも二つのジャンパー接続式導電層は、前記少なくとも二つの第１の発光素子同士の間を電気的に接続し、
    前記少なくとも一つの連接式導電層は、前記少なくとも二つの第２の発光素子同士の間を電気的に接続し、
    前記パッケージユニットは、前記少なくとも二つの第１の発光素子をそれぞれ覆う少なくとも二つの第１の透光性パッケージ体と、前記少なくとも二つの第２の発光素子をそれぞれ覆う少なくとも二つの第２の透光性パッケージ体と、を含むことを特徴とする対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  9. 前記少なくとも二つの第１の発光素子をそれぞれ囲むように対角線をなす位置関係で前記基板本体に設けられる少なくとも二つの第１の絶縁フレームと、前記少なくとも二つの第２の発光素子をそれぞれ囲むように対角線をなす位置関係で前記基板本体に設けられる少なくとも二つの第２の絶縁フレームと、を含むフレームユニットを更に含み、
    前記少なくとも二つの第１の絶縁フレームと前記少なくとも二つの第２の絶縁フレームは、一体成形してなる単一のフレームエレメントであり、
    前記少なくとも二つの第１の透光性パッケージ体は、前記少なくとも二つの第１の絶縁フレームにそれぞれ囲まれ、
    前記少なくとも二つの第２の透光性パッケージ体は、前記少なくとも二つの第２の絶縁フレームにそれぞれ囲まれることを特徴とする請求項８に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  10. 前記基板ユニットは、
    対角線をなす位置関係で前記基板本体の上表面に設けられる少なくとも二つの第１の頂部導電パッドと、
    対角線をなす位置関係で前記基板本体の上表面に設けられる少なくとも二つの第２の頂部導電パッドと、を含み、
    前記少なくとも二つの第１の発光素子は、前記少なくとも二つの第１の頂部導電パッド同士の間で電気的に接続され、
    前記少なくとも二つの第２の発光素子は、前記少なくとも二つの第２の頂部導電パッド同士の間で電気的に接続されることを特徴とする請求項９に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  11. 前記基板ユニットは、
    前記発光ユニットに対応するように前記基板本体の下表面に設けられる少なくとも一つの放熱層と、
    対角線をなす位置関係で前記基板本体の下表面に設けられており、前記少なくとも二つの第１の頂部導電パッドにそれぞれ電気的に接続される少なくとも二つの第１の底部導電パッドと、
    対角線をなす位置関係で前記基板本体の下表面に設けられており、前記少なくとも二つの第２の頂部導電パッドにそれぞれ電気的に接続される少なくとも二つの第２の底部導電パッドと、
    前記基板本体を貫通した少なくとも二つの第１の導電体と、
    前記基板本体を貫通した少なくとも二つの第２の導電体と、
    を含み、
    各前記第１の導電体は、対応する各前記第１の頂部導電パッドと対応する各前記第１の底部導電パッドとの間を電気的に接続し、
    各前記第２の導電体は、対応する各前記第２の頂部導電パッドと対応する各前記第２の底部導電パッドとの間を電気的に接続することを特徴とする請求項１０に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  12. 前記少なくとも二つの第１の発光素子は、少なくとも二つの第１の外側リード線により前記少なくとも二つの第１の頂部導電パッドにそれぞれ電気的に接続され、
    前記少なくとも二つの第１の発光素子は、少なくとも二つの第１の内側リード線により前記少なくとも二つのジャンパー接続式導電層にそれぞれ電気的に接続され、
    前記少なくとも二つの第２の発光素子は、少なくとも二つの第２の外側リード線により前記少なくとも二つの第２の頂部導電パッドにそれぞれ電気的に接続され、
    前記少なくとも二つの第２の発光素子は、少なくとも二つの第２の内側リード線により前記少なくとも一つの連接式導電層の相対する両側の端部にそれぞれ電気的に接続され、
    前記少なくとも二つのジャンパー接続式導電層は、少なくとも一つのジャンパー接続式リード線により互いに電気的に接続され、
    各前記第１の絶縁フレームは、対応する各第１の外側リード線、対応する各第１の内側リード線及び対応する各第１の透光性パッケージ体を収容するための第１の収容空間を有し、
    各前記第２の絶縁フレームは、対応する各第２の外側リード線、対応する各第２の内側リード線及び対応する各第２の透光性パッケージ体を収容するための第２の収容空間を有し、
    前記少なくとも一つのジャンパー接続式リード線は、そのうちの一つの前記第１の絶縁フレームの前記第１の収容空間の内部に収容されることを特徴とする請求項１０に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  13. 基板本体を含む基板ユニットと、
    対角線をなす位置関係で前記基板本体にそれぞれ設置されると共に前記基板本体に電気的に接続される少なくとも二つの第１の発光素子と、対角線をなす位置関係で前記基板本体にそれぞれ設置されると共に前記基板本体に電気的に接続される少なくとも二つの第２の発光素子と、を含み、前記少なくとも二つの第１の発光素子が直列に電気的に接続され、前記少なくとも二つの第２の発光素子が直列に電気的に接続される発光ユニットと、
    少なくとも前記二つの第１の発光素子をそれぞれ覆うための少なくとも二つの第１の透光性パッケージ体と、少なくとも前記二つの第２の発光素子をそれぞれ覆うための少なくとも二つの第２の透光性パッケージ体とを含むパッケージユニットと、
    を備えることを特徴とする対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  14. 前記少なくとも二つの第１の発光素子をそれぞれ囲むように対角線をなす位置関係で前記基板本体に設けられる少なくとも二つの第１の絶縁フレームと、前記少なくとも二つの第２の発光素子をそれぞれ囲むように対角線をなす位置関係で前記基板本体に設けられる少なくとも二つの第２の絶縁フレームと、を含むフレームユニットをさらに備え、
    前記少なくとも二つの第１の透光性パッケージ体は、前記少なくとも二つの第１の絶縁フレームにそれぞれ囲まれ、前記少なくとも二つの第２の透光性パッケージ体は、前記少なくとも二つの第２の絶縁フレームにそれぞれ囲まれることを特徴とする請求項１３に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  15. 前記基板ユニットは、対角線をなす位置関係で前記基板本体の上表面に設けられた少なくとも二つの第１の外側導電パッドと、前記少なくとも二つの第１の外側導電パッドの間に設けられた少なくとも一つの第１の内側導電パッドと、対角線をなす位置関係で前記基板本体の上表面に設けられた少なくとも二つの第２の外側導電パッドと、前記少なくとも二つの第２の外側導電パッドの間に設けられた少なくとも二つの第２の内側導電パッドと、を含み、
    いずれかの第１の発光素子は、ワイヤボンディング方式によりいずれかの第１の外側導電パッドと前記少なくとも一つの第１の内側導電パッドとの間で電気的に接続され、他のいずれかの第１の発光素子は、ワイヤボンディング方式により他のいずれかの第１の外側導電パッドと前記少なくとも一つの第１の内側導電パッドとの間で電気的に接続され、いずれかの第２の発光素子は、ワイヤボンディング方式によりいずれかの第２の外側導電パッドといずれかの第２の内側導電パッドとの間で電気的に接続され、他のいずれかの第２の発光素子は、ワイヤボンディング方式により他のいずれかの第２の外側導電パッドと他のいずれかの第２の内側導電パッドとの間で電気的に接続されることを特徴とする請求項１３に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  16. 前記基板ユニットは、対角線をなす位置関係で前記基板本体の下表面に設けられると共に前記少なくとも二つの第１の外側導電パッドに電気的に接続される少なくとも二つの第１の底部導電パッドと、対角線をなす位置関係で前記基板本体の下表面に設けられると共に前記少なくとも二つの第２の外側導電パッドに電気的に接続される少なくとも二つの第２の底部導電パッドと、前記基板本体の下表面に設けられると共に前記少なくとも二つの第１の底部導電パッドの間及び前記少なくとも二つの第２の底部導電パッドの間に位置する少なくとも一つの第３の底部導電パッドと、を含むことを特徴とする請求項１３に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  17. 前記基板ユニットは、前記基板本体を貫通すると共に前記少なくとも二つの第１の外側導電パッド及び前記少なくとも二つの第１の底部導電パッドに電気的に接続される少なくとも二つの第１の導電体と、前記基板本体を貫通すると共に前記少なくとも二つの第２の外側導電パッド及び前記少なくとも二つの第２の底部導電パッドに電気的に接続される少なくとも二つの第２の導電体と、前記基板本体を貫通すると共に前記少なくとも二つの第２の内側導電パッド及び前記少なくとも１つの第３の底部導電パッドに電気的に接続される少なくとも二つの第３の導電体と、を含み、
    各第１の導電体は、対応する前記各第１の外側導電パッドと対応する前記各第１の底部導電パッドとの間を電気的に接続し、各第２の導電体は、対応する前記各第２の外側導電パッドと対応する前記各第２の底部導電パッドとの間を電気的に接続し、各第３の導電体は、対応する前記各第２の内側導電パッドと少なくとも一つの前記第３の底部導電パッドとの間を電気的に接続し、前記少なくとも二つの第２の発光素子は、前記少なくとも一つの第３の底部導電パッドを介して直列に電気的に接続されることを特徴とする請求項１４に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
  18. 前記基板ユニットは、前記少なくとも一つの第１の内側導電パッドのジャンパー接続部を覆うと共に前記少なくとも二つの第２の内側導電パッドの間に設けられたジャンパー接続式絶縁層と、前記ジャンパー接続式絶縁層を覆うと共に前記少なくとも二つの第２の内側導電パッドの間を電気的に接続するジャンパー接続式導電層とを含み、前記少なくとも二つの第２の発光素子は、前記ジャンパー接続式導電層を介して直列に電気的に接続されることを特徴とする請求項１３に記載の対称的で均一な混合光を生成するためのマルチチップパッケージ構造。
JP2013115104A 2012-06-04 2013-05-31 対称的で均一な混合光を生成するためのマルチチップパッケージ構造 Expired - Fee Related JP5579307B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW101119937A TWI475664B (zh) 2012-06-04 2012-06-04 用於產生對稱性均勻混光光源的多晶片封裝結構
TW101119937 2012-06-04
TW101122974A TWI495165B (zh) 2012-06-27 2012-06-27 用於產生對稱性均勻混光光源的多晶片封裝結構
TW101122974 2012-06-27

Publications (2)

Publication Number Publication Date
JP2013251266A true JP2013251266A (ja) 2013-12-12
JP5579307B2 JP5579307B2 (ja) 2014-08-27

Family

ID=48670352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013115104A Expired - Fee Related JP5579307B2 (ja) 2012-06-04 2013-05-31 対称的で均一な混合光を生成するためのマルチチップパッケージ構造

Country Status (4)

Country Link
US (1) US9048367B2 (ja)
EP (1) EP2672513B1 (ja)
JP (1) JP5579307B2 (ja)
CN (1) CN103456727B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174120A (ja) * 2015-03-18 2016-09-29 日亜化学工業株式会社 発光装置
JP2021010015A (ja) * 2020-09-26 2021-01-28 日亜化学工業株式会社 発光装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290436B1 (en) 2013-03-15 2019-05-14 Innovative Switchgear IP, LLC Insulated interrupter
CN104835896B (zh) * 2014-02-07 2017-10-17 弘凯光电(深圳)有限公司 Led发光装置及其承载座
USD741821S1 (en) * 2014-04-10 2015-10-27 Kingbright Electronics Co., Ltd. LED component
JP6646969B2 (ja) * 2015-08-03 2020-02-14 シチズン電子株式会社 発光装置
KR20230093541A (ko) 2015-11-10 2023-06-27 고쿠리쓰다이가쿠호진 규슈다이가쿠 디시아노피라진 화합물, 발광 재료, 그것을 사용한 발광 소자, 및 2,5-디시아노-3,6-디할로게노피라진의 제조 방법
KR102487411B1 (ko) * 2017-10-31 2023-01-12 엘지디스플레이 주식회사 발광소자 패키지 및 전자기기
CN208723309U (zh) * 2018-08-08 2019-04-09 光宝光电(常州)有限公司 光源装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310613A (ja) * 2005-04-28 2006-11-09 Sharp Corp 半導体発光装置
JP2010109170A (ja) * 2008-10-30 2010-05-13 Stanley Electric Co Ltd 半導体発光装置
JP2012084733A (ja) * 2010-10-13 2012-04-26 Toshiba Lighting & Technology Corp 発光装置および照明器具

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125137B2 (en) 2005-01-10 2012-02-28 Cree, Inc. Multi-chip light emitting device lamps for providing high-CRI warm white light and light fixtures including the same
US7479660B2 (en) 2005-10-21 2009-01-20 Perkinelmer Elcos Gmbh Multichip on-board LED illumination device
DE102007021042A1 (de) * 2006-07-24 2008-01-31 Samsung Electro-Mechanics Co., Ltd., Suwon Leuchtdiodenmodul für Lichtquellenreihe
CN101153992A (zh) 2006-09-29 2008-04-02 鸿富锦精密工业（深圳）有限公司 背光源及其发光二极管模组
CN201028321Y (zh) * 2006-12-26 2008-02-27 栾新源 一种采用特殊方式电连接led的led光源装置
US20090046201A1 (en) * 2007-08-14 2009-02-19 Shoppertrak Rct Corporation Holding apparatus for a camera lens
TWI376783B (en) * 2008-08-25 2012-11-11 Young Green Energy Co Electronic assembly and backlight module
JP2010129583A (ja) 2008-11-25 2010-06-10 Citizen Electronics Co Ltd 照明装置
JP5342867B2 (ja) 2008-12-19 2013-11-13 スタンレー電気株式会社 半導体発光装置及び駆動方法
US8339029B2 (en) 2009-02-19 2012-12-25 Cree, Inc. Light emitting devices and systems having tunable chromaticity
JP5277085B2 (ja) * 2009-06-18 2013-08-28 スタンレー電気株式会社 発光装置及び発光装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310613A (ja) * 2005-04-28 2006-11-09 Sharp Corp 半導体発光装置
JP2010109170A (ja) * 2008-10-30 2010-05-13 Stanley Electric Co Ltd 半導体発光装置
JP2012084733A (ja) * 2010-10-13 2012-04-26 Toshiba Lighting & Technology Corp 発光装置および照明器具

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174120A (ja) * 2015-03-18 2016-09-29 日亜化学工業株式会社 発光装置
JP2021010015A (ja) * 2020-09-26 2021-01-28 日亜化学工業株式会社 発光装置
JP7041375B2 (ja) 2020-09-26 2022-03-24 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
EP2672513B1 (en) 2019-10-30
US9048367B2 (en) 2015-06-02
US20130320361A1 (en) 2013-12-05
CN103456727A (zh) 2013-12-18
EP2672513A1 (en) 2013-12-11
JP5579307B2 (ja) 2014-08-27
CN103456727B (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
JP5579307B2 (ja) 対称的で均一な混合光を生成するためのマルチチップパッケージ構造
TWI610465B (zh) 發光二極體組件及製作方法
US8729681B2 (en) Package structure and LED package structure
JP5509307B2 (ja) 発光ダイオードパッケージ
JP6080053B2 (ja) 発光モジュール
CN106997888B (zh) 发光二极管显示装置
JP2018041843A (ja) 発光装置、及び、照明装置
JPWO2011129383A1 (ja) 発光装置
JP2011192703A (ja) 発光装置及び照明装置
JP2010129615A (ja) 発光装置及び照明装置
WO2008082098A1 (en) Light emitting diode package
JP2014007342A (ja) 発光モジュール及び照明装置
TWI472011B (zh) 發光二極體封裝結構
JP2014192407A (ja) 半導体発光装置
JP2014107369A (ja) 半導体発光装置
US8791482B2 (en) Light emitting device package
TWI475664B (zh) 用於產生對稱性均勻混光光源的多晶片封裝結構
TWM445259U (zh) 用於產生對稱性均勻混光光源的多晶片封裝結構
JP2016162860A (ja) Ｌｅｄ発光装置
TWI495165B (zh) 用於產生對稱性均勻混光光源的多晶片封裝結構
TWM445265U (zh) 用於產生對稱性投射光源的多晶片封裝結構
JP2019145700A (ja) 発光装置、及び、照明装置
JP2021163517A (ja) 発光素子、発光装置及び照明装置
JP3160244U (ja) 発光ダイオードのパッケージ構造
CN103715186A (zh) 用于产生对称性均匀混光光源的多芯片封装结构

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140708

R150 Certificate of patent or registration of utility model

Ref document number: 5579307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees