JP2013236498A - スイッチング素子の駆動装置 - Google Patents

Abstract

【課題】スイッチング素子Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）の過電流保護機能を有するスイッチング素子Ｓ＊＃の駆動装置において、スイッチング素子Ｓ＊＃に過電流が流れていることを迅速に検出できる上記駆動装置を提供する。
【解決手段】スイッチング素子Ｓ＊＃がオフ状態とされている場合のコレクタ・エミッタ間電圧Ｖｓが第１の規定電圧未満であると判断された場合、抵抗体３６及び接点Ｐ２を接続するようにスイッチ４０を操作する。これにより、その後操作信号ｇ＊＃がオン操作指令に切り替えられた場合において、スイッチング素子Ｓ＊＃の駆動を禁止することができる。
【選択図】 図２

Description

本発明は、過電流保護機能を有するスイッチング素子の駆動装置に関する。

この種の装置としては、例えば下記特許文献１に見られるように、スイッチング素子（例えばＩＧＢＴ）を過電流から保護する過電流保護回路を備えるものが知られている。詳しくは、この装置には、スイッチング素子のセンス端子及びスイッチング素子の出力端子間を接続する抵抗体と、抵抗体の両端の電位差であるセンス電圧及び閾値電圧を比較するコンパレータとが備えられている。ここで、センス端子とは、スイッチング素子の入出力端子間に流れる電流と相関を有する微少電流を出力する端子である。

こうした構成において、コレクタ電流が過度に大きくなってセンス電圧が閾値電圧を超えると判断された場合、スイッチング素子に過電流が流れていると判断し、スイッチング素子をオフ状態に切り替える。これにより、スイッチング素子を過電流から保護し、スイッチング素子の信頼性が低下する事態の回避を図っている。

特許第３４７４７７５号公報

ここで、本発明者らは、スイッチング素子に過電流が流れている場合であっても、実際のセンス電圧がコレクタ電流に応じた当初の想定値よりも低くなることに起因して、スイッチング素子に過電流が流れていることを迅速に検出できないといった問題に直面した。過電流を迅速に検出できない場合、スイッチング素子の信頼性が低下する懸念がある。

本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子の過電流保護機能を有するスイッチング素子の駆動装置において、スイッチング素子に過電流が流れていることを迅速に検出できる新たなスイッチング素子の駆動装置を提供することにある。

上記課題を解決すべく、請求項１記載の発明は、スイッチング素子（Ｓ＊＃；＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）の入出力端子間に流れる電流（Ｉｃｅ）と相関を有する微少電流を出力するセンス端子（Ｓｔ）について、その出力電流（Ｖｓｅ）を検出する電流検出手段（３２）と、前記電流検出手段によって検出された出力電流が閾値（Ｖｔｈ）を超えることに基づき、前記スイッチング素子の駆動を制限する制限手段と、前記スイッチング素子の入出力端子間の電位差（Ｖｓ）に基づき前記閾値を変更する変更手段と、を備えることを特徴とする。

本発明者らは、スイッチング素子に過電流が流れている状況下において、センス端子の実際の出力電流が上記入出力端子間に流れる電流に応じた当初の想定値よりも低くなる要因について検討・実験等を行った。そして、その要因がスイッチング素子の入出力端子間の電位差にあることを見出した。この点に鑑み、上記発明では、変更手段を備え、上記電位差に基づき、スイッチング素子に過電流が流れている場合にスイッチング素子の駆動を制限するための閾値を変更する。これにより、スイッチング素子に過電流が流れていることを迅速に検出でき、ひいてはスイッチング素子の信頼性の低下を回避することができる。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの構成図。 同実施形態にかかる過電流流通時のセンス電圧等の推移の計測結果。 同実施形態にかかる過電流流通時のセンス電圧等の推移の計測結果。 同実施形態にかかる閾値電圧変更処理の手順を示す流れ図。 第２の実施形態にかかる相間短絡の概要を示す図。 同実施形態にかかる相間短絡時のコレクタ・エミッタ間電圧の推移を示す図。 同実施形態にかかる閾値電圧変更処理の手順を示す流れ図。 第３の実施形態にかかるコレクタ・エミッタ間電圧の温度依存性を示す図。 同実施形態にかかる補正処理の手順を示す流れ図。 第４の実施形態にかかる補正処理の手順を示す流れ図。

（第１の実施形態）
以下、本発明にかかるスイッチング素子の駆動装置を車載主機として回転機及び内燃機関を備えるハイブリッド車両に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかるシステムの全体構成を示す。

モータジェネレータ１０は、車載主機であり、図示しない駆動輪に連結されている。モータジェネレータ１０は、インバータＩＶ及び直流電源としてのコンバータＣＶを介して高電圧バッテリ１２に接続されている。ここで、コンバータＣＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。詳しくは、コンバータＣＶは、スイッチング素子Ｓｃｐ，Ｓｃｎのオンオフ操作によって、高電圧バッテリ１２の電圧（例えば「２８８Ｖ」）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧する機能を有する。

一方、インバータＩＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えている。これら各直列接続体の接続点は、モータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。

なお、本実施形態では、スイッチング素子Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ；＃＝ｐ，ｎ）として、電圧制御形のものが用いられており、より具体的には、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。また、これらスイッチング素子Ｓ＊＃にはそれぞれ、フリーホイールダイオードＤ＊＃が逆並列に接続されている。さらに、図示しないが、スイッチング素子Ｓ＊＃付近には、スイッチング素子Ｓ＊＃の温度を検出する感温ダイオードが備えられている。感温ダイオードＳＤについては、後に詳述する。

制御装置１４は、低電圧バッテリ１６を電源とし、モータジェネレータ１０の制御量（例えばトルク）を所望に制御すべく、インバータＩＶやコンバータＣＶを操作する。詳しくは、制御装置１４は、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力することで、コンバータＣＶのスイッチング素子Ｓｃｐ，Ｓｃｎを操作する。また、制御装置１４は、周知の正弦波ＰＷＭ制御等によって生成された操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力することで、インバータＩＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作する。ここで、高電位側の操作信号ｇ＊ｐと、対応する低電位側の操作信号ｇ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。

インターフェース１８は、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとの間を絶縁しつつ、これらの間の信号の授受を行うための機器である。本実施形態では、インターフェース１８として、光絶縁素子（フォトカプラ）が用いられている。

次に、図２を用いて本実施形態にかかる上記ドライブユニットＤＵの構成を説明する。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。ドライブＩＣ２０の端子Ｔ１には、充電用抵抗体２２を介して定電圧電源２４が接続されている。定電圧電源２４は、その端子電圧が所定の低電圧（例えば１５Ｖ）であり、スイッチング素子Ｓ＊＃の開閉制御端子（ゲート）に電圧を印加する機能を有する。なお、図２では、上記フリーホイールダイオードＤ＊＃の図示を省略している。

また、上記端子Ｔ１は、ＰチャネルＭＯＳＦＥＴ（充電用スイッチング素子２６）を介してドライブＩＣ２０の端子Ｔ２に接続されている。端子Ｔ２は、スイッチング素子Ｓ＊＃のゲートに接続されている。

スイッチング素子Ｓ＊＃のゲートは、放電用抵抗体２８を介してドライブＩＣ２０の端子Ｔ３に接続されており、端子Ｔ３は、ＮチャネルＭＯＳＦＥＴ（放電用スイッチング素子３０）を介してドライブＩＣ２０の端子Ｔ４に接続されている。そして、端子Ｔ４は、スイッチング素子Ｓ＊＃の出力端子（エミッタ）に接続されている。

上記スイッチング素子Ｓ＊＃は、自身の入力端子（コレクタ）及びエミッタ間に流れる電流（以下、コレクタ電流Ｉｃｅ）と相関を有する微少電流（例えば、コレクタ電流Ｉｃｅの「１／１００００」）を出力するセンス端子Ｓｔを備えている。センス端子Ｓｔは、抵抗体（センス抵抗３２）を介してスイッチング素子Ｓ＊＃のエミッタに接続されている。これにより、センス端子Ｓｔから出力される微少電流によってセンス抵抗３２に電圧降下が生じるため、センス抵抗３２のうちセンス端子Ｓｔ側の電位（以下、センス電圧Ｖｓｅ）を、コレクタ電流と相関を有する電気的な状態量とすることができる。

ちなみに、本実施形態では、センス抵抗３２の両端のうちセンス端子Ｓｔ側の電位がエミッタの電位よりも高い場合のセンス電圧Ｖｓｅを正と定義する。また、エミッタの電位を「０」とする。

センス抵抗３２の両端のうちセンス端子Ｓｔ側は、ドライブＩＣ２０の端子Ｔ５を介してコンパレータ３４の非反転入力端子に接続されている。コンパレータ３４の反転入力端子には、抵抗体３６を介して定電圧電源３８が接続されている。抵抗体３６の両端のうち定電圧電源３８側と反対側は、スイッチ４０によって接点Ｐ１又は接点Ｐ２に接続可能とされている。接点Ｐ１は、抵抗体４２を介して端子Ｔ４に接続されており、接点Ｐ２は、端子Ｔ４に直接接続されている。ここで、本実施形態では、抵抗体３６及びスイッチ４０の接続点の電位を閾値電圧Ｖｔｈと称することとする。スイッチ４０の操作によって抵抗体３６の一端と接点Ｐ１とが接続されると、閾値電圧Ｖｔｈは、定電圧電源３８の端子電圧を抵抗体３６，４２によって分圧した電圧とされる。一方、スイッチ４０の操作によって抵抗体３６の一端と接点Ｐ２とが接続されると、閾値電圧Ｖｔｈは「０」とされる。

スイッチング素子Ｓ＊＃付近には、スイッチング素子Ｓ＊＃の温度（以下、素子温度）を検出するための感温ダイオードＳＤ＊＃が設けられている。感温ダイオードＳＤ＊＃は、ドライブＩＣ２０に対して外付けされた定電圧電源４４からの電荷が定電流源４６を介して供給されるものである。感温ダイオードＳＤ＊＃のカソードは、スイッチング素子Ｓ＊＃のエミッタに接続され、アノードは、ドライブＩＣ２０の端子Ｔ６に接続されている。こうした構成によれば、感温ダイオードＳＤ＊＃は、スイッチング素子Ｓ＊＃の温度に応じた電圧を出力する。

電圧検出部４８は、スイッチング素子Ｓ＊＃のコレクタ・エミッタ間電圧Ｖｃｅを検出する機能を有する。なお、本実施形態では、電圧検出部４８として、スイッチング素子Ｓ＊＃のコレクタ電流Ｉｃｅの流通経路側とドライブユニットＤＵ側とを絶縁しつつ、コレクタ・エミッタ間電圧Ｖｃｅを検出可能なものを用いている。

スイッチング素子Ｓ＊＃のゲートは、さらに、ソフト遮断用抵抗体５０、ドライブＩＣ２０の端子Ｔ７及びＮチャネルＭＯＳＦＥＴ（ソフト遮断用スイッチング素子５２）を介して端子Ｔ４に接続されている。

上記コンパレータ３４の出力信号や、感温ダイオードＳＤ＊＃の出力電圧、更には電圧検出部４８によって検出されたコレクタ・エミッタ間電圧は、駆動制御部５４に入力される。詳しくは、駆動制御部５４は、端子Ｔ６を介して入力された感温ダイオードＳＤ＊＃の出力電圧に基づき素子温度ＴＤを検出したり、端子Ｔ８を介してコレクタ・エミッタ間電圧を検出したり、スイッチ４０を操作したりする。

次に、駆動制御部５４によって実行されるゲート電荷の充放電処理と、過電流保護処理とを行う。

まず、ゲート電荷の充放電処理について説明する。

本実施形態では、充電処理を定電流制御によって行う。詳しくは、定電流制御は、ドライブＩＣ２０の端子Ｔ９を介して入力される操作信号ｇ＊＃がオン操作指令とされることで、充電用抵抗体２２の電圧降下量をその目標値（例えば１Ｖ）とすべく、充電用スイッチング素子２６のゲート電圧を操作するものである。これにより、スイッチング素子Ｓ＊＃のゲートの充電電流を一定値に制御することで、スイッチング素子Ｓ＊＃がオン状態に切り替えられる場合に生じるサージ電圧を抑制する。なお、充電処理が行われる期間においては、放電用スイッチング素子３０をオフ状態とする。

一方、ゲートの放電処理について説明すると、操作信号ｇ＊＃がオフ操作指令とされることで、放電用抵抗体２８をオン状態としてかつ、充電用スイッチング素子２６をオフ状態とする。これにより、スイッチング素子Ｓ＊＃がオフ状態に切り替えられる。

続いて、過電流保護処理について説明する。

この処理は、コンパレータ３４の出力信号の論理が所定時間（例えば数μｓｅｃ）に渡って「Ｈ」になると判断された場合、スイッチング素子Ｓ＊＃を強制的にオフ状態とすべく、ソフト遮断用スイッチング素子５２をオン操作してソフト遮断機能を動作させる処理である。ここで、本実施形態において、上記スイッチ４０は、基本的には、抵抗体３６及び接点Ｐ１を接続するように操作されている。そして、スイッチング素子Ｓ＊＃に過電流が流れている場合に対応するセンス電圧Ｖｓｅよりもやや小さい値が閾値電圧Ｖｔｈとなるように、抵抗体３６，４２の抵抗値が設定されている。

この処理によれば、スイッチング素子Ｓ＊＃に過電流が流れる時間が所定時間継続された場合、ソフト遮断用スイッチング素子５２がオン状態とされてゲート電荷が放電される。これにより、スイッチング素子Ｓ＊＃が強制的にオフ状態とされる。ここで、ソフト遮断用抵抗体５０は、ゲート電荷の放電経路の抵抗値を高抵抗とするためのものである。より具体的には、ソフト遮断用抵抗体５０の抵抗値Ｒａは、放電用抵抗体２８の抵抗値Ｒｂよりも高く設定されている。これは、コレクタ電流Ｉｃｅが過大である状況下にあっては、スイッチング素子Ｓ＊＃をオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージ電圧が過大となるおそれがあることに鑑みたものである。

なお、過電流保護処理が行われた場合、駆動制御部５４は、フェール信号ＦＬを出力する処理と、充電用スイッチング素子２６及び放電用スイッチング素子３０の駆動を禁止する駆動禁止処理とを併せて行う。上記フェール信号ＦＬは、ドライブＩＣ２０の端子Ｔ１０及びインターフェース１８を介して低電圧システムに出力される。そして、このフェール信号ＦＬによって、種々のフェールセーフ処理が行われる。

ところで、本発明者らは、インバータＩＶの入力電圧が過度に低いことに起因して、スイッチング素子Ｓ＊＃がオフ状態とされている場合のコレクタ・エミッタ間電圧Ｖｃｅが低いと、その後スイッチング素子Ｓ＊＃に過電流が流れる場合であってもこれを迅速に検出することができなくなる問題に直面した。ここで、インバータＩＶの入力電圧が過度に低い状況とは、例えば、インバータＩＶの通常使用時に想定される入力電圧範囲の下限値を下回る異常な状況が挙げられる。以下、この問題について、図３及び図４を用いて説明する。

図３及び図４は、スイッチング素子Ｓ＊＃に過電流が流れる場合におけるスイッチング素子Ｓ＊＃のゲート電圧Ｖｇｅ、センス電圧Ｖｓｅ、コレクタ・エミッタ間電圧Ｖｃｅ、コレクタ電流Ｉｃｅ及びスイッチング素子Ｓ＊＃における損失（コレクタ・エミッタ間電圧Ｖｃｅ及びコレクタ電流Ｉｃｅの乗算値）の推移である。詳しくは、図３は、コレクタ・エミッタ間電圧Ｖｃｅが高い場合（インバータＩＶの入力電圧ＶＬが２００Ｖの場合）の推移であり、図４は、コレクタ・エミッタ間電圧Ｖｃｅが低い場合（インバータＩＶの入力電圧ＶＬが１００Ｖの場合）の推移である。なお、図３及び図４において、横軸スケール（時間スケール）は互いに同一であり、縦軸スケール（電圧等のスケール）も互いに同一である。

図示されるように、コレクタ・エミッタ間電圧Ｖｃｅが低い場合には、コレクタ・エミッタ間電圧Ｖｃｅが高い場合と比較して、スイッチング素子Ｓ＊＃のオン操作が開始されたタイミング（時刻ｔ１）から、センス電圧Ｖｓｅが閾値電圧Ｖｔｈに到達するタイミング（時刻ｔ２）までの時間が長くなっている（ＴＨ＜ＴＬ）。これは、スイッチング素子Ｓ＊＃がオフ状態とされる場合のコレクタ・エミッタ間電圧Ｖｃｅが低いほど、図４に示すように、スイッチング素子Ｓ＊＃の駆動状態が過渡状態とされる状況下における実際のセンス電圧Ｖｓｅが、コレクタ電流Ｉｃｅに応じた当初の想定値Ｖｄｌよりも低くなることに起因する。すなわち、スイッチング素子Ｓ＊＃のオン操作が開始された後、センス電圧Ｖｓｅはコレクタ電流Ｉｃｅの上昇に応じて基本的には上昇するものの、オフ時のコレクタ・エミッタ間電圧Ｖｃｅが低いほど、センス電圧Ｖｓｅの上昇速度が当初の想定値よりも低くなる。

センス電圧Ｖｓｅが閾値電圧Ｖｔｈに到達するまでの時間が長くなると、その後ソフト遮断機能の動作による電流遮断タイミング（時刻ｔ３）が遅延し、スイッチング素子Ｓ＊＃に過電流が流れる時間が長くなる。これにより、スイッチング素子Ｓ＊＃における損失が増大する。また、ソフト遮断機能の動作開始時におけるコレクタ電流Ｉｃｅが大きくなることによるオフ時のサージ電圧が高くなる（図４の時刻ｔ２〜ｔ３のコレクタ・エミッタ間電圧Ｖｃｅ参照）。そしてこれにより、スイッチング素子Ｓ＊＃の信頼性が低下するおそれがある。

こうした問題に対処すべく、本実施形態では、以下に説明する閾値電圧変更処理を行う。これにより、スイッチング素子Ｓ＊＃の信頼性の低下の回避を図る。

図５に、駆動制御部５４によって実行される閾値電圧変更処理の手順を示す。なお、本実施形態にかかる駆動制御部５４は、ハードウェアであるため、図５に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ１０において、操作信号ｇ＊＃がオン操作指令からオフ操作指令に切り替えられたか否かを判断する。

ステップＳ１０において肯定判断された場合には、ステップＳ１２に進み、オフ操作指令に切り替えられてから第１の規定時間Ｔａが経過するまで待機する。ここで、上記第１の規定時間Ｔａは、過電流の検出が遅延するおそれがあるか否かを精度よく把握する観点から設定すればよい。具体的には、例えば、第１の規定時間Ｔａは、操作信号ｇ＊＃がオフ操作指令とされる期間であってかつコレクタ・エミッタ間電圧Ｖｃｅが変動しないタイミングのコレクタ・エミッタ間電圧を後述するステップＳ１４の処理で用いることが可能な時間に設定すればよい。

続くステップＳ１４では、電圧検出部４８によって検出されたコレクタ・エミッタ間電圧Ｖｓが第１の規定電圧Ｖα未満であるか否かを判断する。この処理は、その後スイッチング素子Ｓ＊＃の駆動状態がオフ状態からオン状態に移行される過渡状態とされた場合に、実際のセンス電圧Ｖｓｅがコレクタ電流Ｉｃｅに応じた当初の想定値よりも低くなるか否かを判断するための処理である。換言すれば、スイッチング素子Ｓ＊＃の過電流の検出が遅延するおそれがあるか否かを判断するための処理である。

なお、上記第１の規定電圧Ｖαは、例えば、過電流の検出の遅延によってスイッチング素子Ｓ＊＃の信頼性が低下する事態を回避する観点から、あらかじめ実験等に基づき設定すればよい。

ステップＳ１４において否定判断された場合には、過電流の検出が遅延するおそれがないと判断し、ステップＳ１６に進む。ステップＳ１６では、抵抗体３６の一端と接点Ｐ１とを接続するようにスイッチ４０を操作する。

一方、上記ステップＳ１４において肯定判断された場合には、過電流の検出が遅延するおそれがあると判断し、ステップＳ１８に進む。ステップＳ１８では、抵抗体３６の一端と接点Ｐ２とを接続するようにスイッチ４０を操作する。これにより、閾値電圧Ｖｔｈは、エミッタ電位（０Ｖ）とされる。すなわち、閾値電圧Ｖｔｈは、スイッチング素子Ｓ＊＃の駆動が制限される方向に変更される。このようにして閾値電圧Ｖｔｈが変更されることで、その後操作信号ｇ＊＃がオン操作指令に切り替えられる場合であっても、駆動禁止処理によってスイッチング素子Ｓ＊＃の駆動（オン状態への切り替え）が禁止される。

ちなみに、スイッチング素子Ｓ＊＃の駆動が一旦制限された場合であっても、スイッチング素子Ｓ＊＃が次回オフ状態とされる場合のコレクタ・エミッタ間電圧Ｖｓが規定電圧Ｖα以上になると判断された場合には、駆動禁止処理を解除してもよい。

なお、上記ステップＳ１０において否定判断された場合や、ステップＳ１６、Ｓ１８の処理が完了した場合には、この一連の処理を一旦終了する。

このように、本実施形態では、スイッチング素子Ｓ＊＃がオフ状態とされている場合のコレクタ・エミッタ間電圧Ｖｓが第１の規定電圧Ｖα未満であると判断された場合、閾値電圧Ｖｔｈを「０」に変更した。こうした構成によれば、スイッチング素子Ｓ＊＃のオンオフ１周期毎に閾値電圧Ｖｔｈを変更する機会を得ることとなり、過電流の検出が遅延する状況を迅速に把握することができる。

また、上記駆動禁止処理を行うこととしたため、過電流の検出が遅延するおそれのある状況下においてスイッチング素子Ｓ＊＃の駆動を禁止することができ、スイッチング素子Ｓ＊＃の信頼性の低下を好適に回避することもできる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、閾値電圧変更処理として、スイッチング素子Ｓ＊＃がオン状態とされている場合のコレクタ・エミッタ間電圧Ｖｓに基づき閾値電圧Ｖｔｈを変更する処理を行う。この処理は、上記オン状態とされている場合のコレクタ・エミッタ間電圧Ｖｓによっても、過電流の検出が遅延するおそれがあるか否かを判断可能なことに鑑みた処理である。

ここで、過電流の検出が遅延するおそれがあるか否かを判断可能な理由について説明する。センス電圧Ｖｓｅは、スイッチング素子Ｓ＊＃がオン状態とされている場合のコレクタ・エミッタ間電圧Ｖｃｅ以上とならない。これは、エミッタからスイッチング素子Ｓ＊＃のコレクタ電流流通部（メインセル部）を介してコレクタに至る経路における電圧降下量と、エミッタからセンス抵抗３２及びセンス端子Ｓｔ（センスセル部）を介してコレクタに至る経路における電圧降下量とが同一であることによる。

このため、過電流が流れる状況下においてスイッチング素子Ｓ＊＃の駆動状態が過渡状態とされる場合の実際のセンス電圧Ｖｓｅは、スイッチング素子Ｓ＊＃がオン状態とされている場合のコレクタ・エミッタ間電圧Ｖｃｅが低いほど、コレクタ電流Ｉｃｅに応じた当初の想定値に対して低くなるおそれがある。すなわち、上記オン状態とされている場合のコレクタ・エミッタ間電圧Ｖｃｅによれば、過電流の検出が遅延するおそれがあるか否かを判断することができる。

ちなみに、スイッチング素子Ｓ＊＃がオン状態とされている場合のコレクタ・エミッタ間電圧Ｖｃｅが低くなる状況としては、例えば、相間短絡が生じる場合にスイッチング素子Ｓ＊＃がオン状態とされる状況が挙げられる。以下、相間短絡について、図６を用いて説明する。

図６は、先の図１に示したシステムの全体構成のうち、インバータＩＶのＶ，Ｗ相アーム部とモータジェネレータ１０とを示す図である。

上記相間短絡とは、インバータＩＶ及びモータジェネレータ１０を接続する３相の電気経路（例えばバスバ）のうち２つが短絡したり、モータジェネレータ１０における上記電気経路の接続部同士が短絡したりする状況下、短絡した相に対応する高電位側のスイッチング素子Ｓ￥ｐ（￥＝ｕ，ｖ，ｗ）と低電位側のスイッチング素子Ｓ￥ｎとがオン状態とされることである。なお、図６では、相間短絡として、Ｖ，Ｗ相の上記電気経路同士が短絡する状況下、Ｖ相の高電位側のスイッチング素子Ｓｖｐと、Ｗ相の低電位側のスイッチング素子Ｓｗｎとがオン状態とされている例を示している。

相間短絡が生じると、例えば、高電位側のスイッチング素子Ｓ￥ｐ及び低電位側のスイッチング素子Ｓ￥ｎのうち一方にショート故障が生じる状況下、他方がオン状態とされる上下アーム短絡が生じる場合と比較して、スイッチング素子Ｓ￥＃がオン状態とされる場合のコレクタ・エミッタ間電圧Ｖｃｅが低くなる（図７参照）。これは、相間短絡が生じる場合の短絡電流の流通経路の抵抗値のうち、高電位側のスイッチング素子Ｓ￥ｐのエミッタから低電位側のスイッチング素子Ｓ￥ｎのコレクタまでの経路（例えば、上記バスバ）の抵抗値が占める割合が上下アーム短絡の場合よりも高いことによるものである。ここで、上記割合が高くなる要因としては、主に、上下アーム短絡が生じる場合の短絡電流の流通経路よりも相間短絡が生じる場合の短絡電流の流通経路の方が長いことが挙げられる。

なお、コンバータＣＶが備えるスイッチング素子Ｓｃｐ，Ｓｃｎについても、相間短絡が生じる場合と同様に、スイッチング素子Ｓ＊＃がオン状態とされている場合のコレクタ・エミッタ間電圧Ｖｃｅが低くなる状況が生じるならば、コレクタ・エミッタ間電圧Ｖｓによって過電流の検出が遅延するおそれがあるか否かを判断可能である。

図８に、駆動制御部５４によって実行される本実施形態にかかる閾値電圧変更処理の手順を示す。なお、本実施形態にかかる駆動制御部５４は、ハードウェアであるため、図８に示す処理は、実際にはロジック回路によって実行される。また、図８において、先の図５に示した処理については、便宜上、同一の符号を付している。

この一連の処理では、まずステップＳ２０において、操作信号ｇ＊＃がオフ操作指令からオン操作指令に切り替えられたか否かを判断する。

ステップＳ２０において肯定判断された場合には、ステップＳ２２に進み、オン操作指令に切り替えられてから第２の規定時間Ｔｂが経過するまで待機する。ここで、上記第２の規定時間Ｔｂは、過電流の検出が遅延するおそれがあるか否かを精度よく把握してかつ、スイッチング素子Ｓ＊＃に過電流が流れる時間を短くする観点から設定すればよい。具体的には、例えば、第２の規定時間Ｔｂは、操作信号ｇ＊＃がオン操作指令に切り替えられた直後のタイミング（例えば、先の図３の時刻ｔ２近傍のタイミング）におけるコレクタ・エミッタ間電圧を後述するステップＳ２４、Ｓ２５の処理で用いることが可能な時間に設定すればよい。

続くステップＳ２４では、電圧検出部４８によって検出されたコレクタ・エミッタ間電圧Ｖｓが第２の規定電圧Ｖβを超えるか否かを判断する。ここで、上記第２の規定電圧Ｖβは、スイッチング素子Ｓ＊＃に過電流が流れているか否かを判断可能な値に設定すればよい。具体的には、例えば、第２の規定電圧Ｖβは、スイッチング素子Ｓ＊＃に過電流が流れない正常時におけるコレクタ電流Ｉｃｅの上限値（換言すれば、上下アーム短絡や相間短絡が生じない状況下、スイッチング素子Ｓ＊＃がオン状態とされている場合のコレクタ電流Ｉｃｅの上限値）に対応するコレクタ・エミッタ間電圧Ｖｃｅに設定すればよい。

ステップＳ２４において肯定判断された場合には、過電流が流れていると判断し、ステップＳ２５に進む。ステップＳ２５では、コレクタ・エミッタ間電圧Ｖｓが第２の規定電圧Ｖβよりも高い第３の規定電圧Ｖγ未満であるか否かを判断する。この処理は、スイッチング素子Ｓ＊＃の過電流の検出が遅延するおそれがあるか否かを判断するための処理である。ここで、上記第３の規定電圧Ｖγは、例えば、過電流が流れるにもかかわらずコレクタ・エミッタ間電圧Ｖｃｅによってセンス電圧Ｖｓｅが制限される状況（例えば、相間短絡が発生する状況）を把握可能な観点から、あらかじめ実験等に基づき設定すればよい。

上記ステップＳ２４、Ｓ２５において否定判断された場合には、ステップＳ１６に進む。一方、上記ステップＳ２５において肯定判断された場合には、ステップＳ１８に進む。

なお、上記ステップＳ２０において否定判断された場合や、ステップＳ１６、Ｓ１８の処理が完了した場合には、この一連の処理を一旦終了する。

以上説明した本実施形態にかかる閾値電圧変更処理によれば、操作信号ｇ＊＃がオン操作指令に切り替えられた直後において、過電流の検出が遅延するおそれがあると判断された場合、スイッチング素子Ｓ＊＃の駆動を迅速に禁止することができる。

（第３の実施形態）
以下、第３の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、感温ダイオードＳＤ＊＃の出力電圧から算出される素子温度ＴＤに基づき、閾値電圧変更処理で用いられるコレクタ・エミッタ間電圧Ｖｓを補正する処理を行う。この処理は、図９に示すように、同一のコレクタ電流Ｉｃｅに対して、素子温度ＴＤが高いほど通常、スイッチング素子Ｓ＊＃がオン状態とされている場合のコレクタ・エミッタ間電圧Ｖｃｅが低くなる傾向があることによるものである。

図１０に、駆動制御部５４によって実行される上記補正処理の手順を示す。なお、本実施形態にかかる駆動制御部５４は、ハードウェアであるため、図１０に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ２６において素子温度ＴＤを取得する。ここで、素子温度ＴＤの取得タイミングは、例えば、スイッチング素子Ｓ＊＃がオン状態とされた直後のタイミング（例えば、先の図３の時刻ｔ２近傍のタイミング）とすればよい。

続くステップＳ２８では、取得された素子温度ＴＤに基づき、スイッチング素子Ｓ＊＃がオン状態とされている場合に取得されたコレクタ・エミッタ間電圧Ｖｓを補正する。本実施形態では、基準温度Ｔｂ（あらかじめ定められた値であり、例えば２５℃）に対して素子温度ＴＤが高い場合にコレクタ・エミッタ間電圧Ｖｓを増大補正し、基準温度Ｔｂに対して素子温度ＴＤが低い場合にコレクタ・エミッタ間電圧Ｖｓを減少補正する。

なお、ステップＳ２８の処理が完了した場合には、この一連の処理を一旦終了する。

ちなみに、補正されたコレクタ・エミッタ間電圧Ｖｓが先の図８のステップＳ２４、Ｓ２５の処理で用いられることとなる。

以上説明した補正処理によれば、素子温度ＴＤに起因したコレクタ・エミッタ間電圧Ｖｓのばらつきが過電流検出遅延の有無の判断に及ぼす影響を低減できる。すなわち、過電流の検出が遅延するか否かの判断精度を高めることができる。

（第４の実施形態）
以下、第４の実施形態について、先の第３の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、素子温度ＴＤに起因したコレクタ・エミッタ間電圧Ｖｓのばらつきが過電流検出遅延の有無の判断に及ぼす影響の低減手法を変更する。詳しくは、素子温度ＴＤに基づき、閾値電圧変更処理で用いられる上記第３の規定電圧Ｖγを補正する処理を行う。

図１１に、駆動制御部５４によって実行される上記補正処理の手順を示す。なお、本実施形態にかかる駆動制御部５４は、ハードウェアであるため、図１１に示す処理は、実際にはロジック回路によって実行される。また、図１１において、先の図１０に示した処理については、便宜上、同一の符号を付している。

この一連の処理では、ステップＳ２８ａにおいて、素子温度ＴＤに基づき第３の規定電圧Ｖγを補正する。本実施形態では、上記基準温度Ｔｂに対して素子温度ＴＤが高い場合に第３の規定電圧Ｖγを減少補正し、基準温度Ｔｂに対して素子温度ＴＤが低い場合に第３の規定電圧Ｖγを増大補正する。

なお、ステップＳ２８ａの処理が完了した場合には、この一連の処理を一旦終了する。

以上説明した補正処理によっても、過電流の検出が遅延するか否かの判断精度を高めることができる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・閾値電圧Ｖｔｈを変更するための回路構成としては、上記第１の実施形態に例示したものに限らない。例えば、出力電位の相違する複数（２つ）の電源と、複数の電源のうち１つ及びコンパレータ３４の反転入力端子を接続可能なスイッチとを備え、スイッチの操作によって閾値電圧Ｖｔｈを変更する回路構成を採用してもよい。また、例えば、コンパレータ３４の反転入力端子に印加する電圧を可変設定可能な電源を備え、電源の出力電位の変更によって閾値電圧Ｖｔｈを変更する回路構成を採用してもよい。

・閾値電圧Ｖｔｈの設定手法としては、上記第１の実施形態に例示したものに限らない。例えば、接点Ｐ２の接続先をエミッタではなく、エミッタ電位よりも低い電位を有する部材とし、２つの閾値電圧Ｖｔｈとして正のものと負のものとを設定してもよい。また、例えば、抵抗体４２の抵抗値よりも低い抵抗値を有する抵抗体によって接点Ｐ２及び端子Ｔ４を接続し、２つの閾値電圧Ｖｔｈとして「０」よりも高いものを設定してもよい。ここでは、スイッチ４０の操作によって接点Ｐ２及び抵抗体３６の一端が接続された場合の閾値電圧Ｖｔｈが、スイッチング素子Ｓ＊＃がオフ状態とされている場合のセンス電圧Ｖｓｅ未満の値となるように接点Ｐ２に接続された抵抗体の抵抗値を設定すればよい。

また、閾値電圧Ｖｔｈの設定手法としては、２値的に変更するものに限らず、例えば、Ｎ段階（Ｎは３以上の整数）以上に設定するものであってもよい。これは、例えば、先の図２において、互いに抵抗値の相違する３つ以上の抵抗体の一端を端子Ｔ４に接続し、スイッチ４０の切り替えによってこれら抵抗体のうちいずれかと抵抗体３６の一端とを選択的に接続可能な構成を採用することによって実現できる。なお、この場合、例えば上記第１の実施形態において、コレクタ・エミッタ間電圧Ｖｓと比較する規定電圧を「Ｎ−１」個設定することとなる。

さらに、閾値電圧Ｖｔｈの設定手法としては、段階的に設定するものに限らず、連続的に設定するものであってもよい。これは、例えば、先の図２において、上述したコンパレータ３４の反転入力端子に印加する電圧を可変設定可能な電源を備えることで実現することができる。この場合、例えば、上記第１の実施形態において、スイッチング素子Ｓ＊＃がオフ状態とされている場合のコレクタ・エミッタ間電圧Ｖｓが小さいほど、閾値電圧Ｖｔｈを低く設定する手法を採用してもよい。

・制限手段としては、高電圧システム側でスイッチング素子Ｓ＊＃の駆動を禁止するものに限らない。例えば、先の図５のステップＳ１４において肯定判断された場合、その旨を制御装置１４に伝達し、制御装置１４において操作信号ｇ＊＃を強制的にオフ操作指令に変更するシャットダウン処理を行うことで、スイッチング素子Ｓ＊＃の駆動を禁止してもよい。

また、制限手段としては、スイッチング素子Ｓ＊＃の駆動を禁止するものに限らず、例えば、スイッチング素子Ｓ＊＃の駆動を許容しつつも、ゲート電圧を通常時よりも低下させるなどしてコレクタ電流を低下させるものであってもよい。

・上記第３，第４の実施形態では、素子温度ＴＤに基づく補正対象をコレクタ・エミッタ間電圧Ｖｓ及び第３の規定電圧Ｖγのいずれかとしたがこれに限らず、双方を補正対象としてもよい。この場合、コレクタ・エミッタ間電圧Ｖｓ及び第３の規定電圧Ｖγの補正量は、これらのうちいずれかが補正対象とされる場合の補正量よりも小さく設定される。

・高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎの直列接続体が並列接続された直流電源としては、コンバータＣＶに限らない。例えば、上記第１の実施形態においてコンバータＣＶが備えられない場合や、コンバータＣＶの動作が停止される場合、高電圧バッテリ１２が直流電源となる。

・電流検出手段としては、センス端子Ｓｔから出力される電流をセンス電圧Ｖｓｅとして検出するセンス抵抗３２を備えるものに限らず、ホール素子を備えるもの等、他の電流検出手段であってもよい。

・スイッチング素子の温度を検出する手段としては、感温ダイオードに限らず、例えば、サーミスタや測温抵抗体であってもよい。

・スイッチング素子Ｓ＊＃としては、ＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。

・本願発明の適用対象としては、車載主機を駆動するための電力変換回路に限らず、例えば、空調用の圧縮機を駆動するための電力変換回路であってもよい。また、本願発明の適用対象としては、車両に搭載される電力変換回路に限らず、また、コンバータやインバータ等の電力変換回路に限らない。

３２…センス抵抗、Ｓｔ…センス端子、Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）…スイッチング素子。

Claims (9)

1. スイッチング素子（Ｓ＊＃；＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）の入出力端子間に流れる電流（Ｉｃｅ）と相関を有する微少電流を出力するセンス端子（Ｓｔ）について、その出力電流（Ｖｓｅ）を検出する電流検出手段（３２）と、
   前記電流検出手段によって検出された出力電流が閾値（Ｖｔｈ）を超えることに基づき前記スイッチング素子の駆動を制限する制限手段と、
   前記スイッチング素子の入出力端子間の電位差（Ｖｓ）に基づき前記閾値を変更する変更手段と、を備えることを特徴とするスイッチング素子の駆動装置。
2. 前記変更手段は、前記スイッチング素子がオフ状態とされている場合における該スイッチング素子の入出力端子間の電位差に基づき、前記閾値を変更することを特徴とする請求項１記載のスイッチング素子の駆動装置。
3. 前記変更手段は、前記スイッチング素子がオフ状態とされている場合における該スイッチング素子の入出力端子間の電位差が規定値（Ｖα）未満となることに基づき、前記制限手段によって前記スイッチング素子の駆動が制限される方向に前記閾値を変更することを特徴とする請求項２記載のスイッチング素子の駆動装置。
4. 前記変更手段は、前記スイッチング素子がオフ状態とされている場合における該スイッチング素子の入出力端子間の電位差が前記規定値未満となることに基づき、前記スイッチング素子がオフ状態とされている場合における前記センス端子の出力電流未満の値に前記閾値を変更し、
   前記制限手段は、前記出力電流が前記閾値を超えることに基づき前記スイッチング素子の駆動を禁止することを特徴とする請求項３記載のスイッチング素子の駆動装置。
5. 前記変更手段は、前記スイッチング素子がオン状態とされている場合における該スイッチング素子の入出力端子間の電位差に基づき、前記閾値を変更することを特徴とする請求項１記載のスイッチング素子の駆動装置。
6. 前記変更手段は、前記スイッチング素子がオン状態とされている場合における該スイッチング素子の入出力端子間の電位差が所定値（Ｖγ）未満となることに基づき、前記制限手段によって前記スイッチング素子の駆動が制限される方向に前記閾値を変更することを特徴とする請求項５記載のスイッチング素子の駆動装置。
7. 前記変更手段は、前記スイッチング素子がオン状態とされている場合における該スイッチング素子の入出力端子間の電位差が前記所定値未満となることに基づき、前記スイッチング素子がオフ状態とされている場合における前記センス端子の出力電流未満の値に前記閾値を変更し、
   前記制限手段は、前記出力電流が前記閾値を超えることに基づき記スイッチング素子の駆動を禁止することを特徴とする請求項６記載のスイッチング素子の駆動装置。
8. 前記スイッチング素子の温度（ＴＤ）に基づき、前記閾値の変更に用いる前記スイッチング素子の入出力端子間の電位差及び前記所定値のうち少なくとも１つを補正する補正手段を更に備えることを特徴とする請求項６又は７記載のスイッチング素子の駆動装置。
9. 前記スイッチング素子は、回転機（１０）と電力の授受を行うインバータ（ＩＶ）に備えられることを特徴とする請求項５〜８のいずれか１項に記載のスイッチング素子の駆動装置。