JP2013201169A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013201169A
JP2013201169A JP2012066997A JP2012066997A JP2013201169A JP 2013201169 A JP2013201169 A JP 2013201169A JP 2012066997 A JP2012066997 A JP 2012066997A JP 2012066997 A JP2012066997 A JP 2012066997A JP 2013201169 A JP2013201169 A JP 2013201169A
Authority
JP
Japan
Prior art keywords
semiconductor device
joint portion
chip mounting
tab
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012066997A
Other languages
English (en)
Other versions
JP5851906B2 (ja
Inventor
Yukihiro Sato
幸弘 佐藤
Shinya Koike
信也 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012066997A priority Critical patent/JP5851906B2/ja
Priority to US13/771,235 priority patent/US8975733B2/en
Publication of JP2013201169A publication Critical patent/JP2013201169A/ja
Priority to US14/613,179 priority patent/US9230831B2/en
Priority to US14/805,218 priority patent/US9396971B2/en
Application granted granted Critical
Publication of JP5851906B2 publication Critical patent/JP5851906B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】別々に構成されているチップ搭載部とリードフレームを物理的に固定して製造される半導体装置の信頼性向上を図ることができる半導体装置およびその製造方法を提供する。
【解決手段】チップ搭載部ＴＡＢに形成されている第１接合部分ＪＵ１に、吊りリードＨＬに形成されている第２接合部分ＪＵ２を嵌め込むことにより、チップ搭載部ＴＡＢと吊りリードＨＬとを物理的に固定する。具体的に、第１接合部分ＪＵ１は、チップ搭載部ＴＡＢの表面に設けられた凹部から構成されており、第２接合部分ＪＵ２は、吊りリードＨＬの一部を構成している。
【選択図】図８

Description

本発明は、半導体装置およびその製造技術に関し、特に、半導体チップを搭載するチップ搭載部を物理的に固定したリードフレームを使用して製造された半導体装置（パッケージ）およびその製造技術に適用して有効な技術に関する。
特開２００９−２８９８９２号公報（特許文献１）には、リードフレームと放熱板とを結合孔と突起により、結合する技術が記載されている。具体的には、放熱板に突起を形成し、この突起に対応するリードフレームの所定箇所に結合孔を形成する。そして、放熱板に形成した突起を、リードフレームに形成した結合孔に嵌め込むことにより、放熱板とリードフレームとを、結合するとしている。
特開２００９−２８９８９２号公報
半導体装置は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体素子と多層配線を形成した半導体チップと、この半導体チップを覆うように形成されたパッケージから形成されている。パッケージには、（１）半導体チップに形成されている半導体素子と外部回路とを電気的に接続するという機能や、（２）湿度や温度などの外部環境から半導体チップを保護し、振動や衝撃による破損や半導体チップの特性劣化を防止する機能がある。さらに、パッケージには、（３）半導体チップのハンドリングを容易にするといった機能や、（４）半導体チップの動作時における発熱を放散し、半導体素子の機能を最大限に発揮させる機能なども合わせ持っている。
このようなパッケージの一形態として、例えば、ＱＦＰ（Quad Flat Package）に代表されるように、リードフレームを使用することにより、パッケージ（半導体装置）を製造する技術が確立している。通常、リードフレームと、半導体チップを搭載するチップ搭載部（ヘッダ）は一体化して形成されていることが多いが、チップ搭載部の放熱効率を向上させるため、チップ搭載部をリードフレームよりも厚くする技術がある。この技術では、チップ搭載部の厚さとリードフレームの厚さが異なるため、チップ搭載部とリードフレームとを一体的に形成することが困難である。このことから、チップ搭載部とリードフレームとを別体で構成し、別々に構成されているチップ搭載部とリードフレームとを物理的に固定することが行なわれている。この場合、例えば、チップ搭載部にエンボス加工を施し、この加工箇所に合致するリードフレームの位置に穴（孔）を開ける。これにより、チップ搭載部に形成した突起を、リードフレームに形成した穴に挿入し、挿入した突起の上部を潰すことで、チップ搭載部をリードフレームに固定する方法が一般的に使用されている。
ここで、上述した固定方法では、突起の製造ばらつきや突起を穴にスムーズに挿入することを考慮して、突起径に比べて穴径は大きくなっている。このため、突起は穴に挿入された状態で動くことができることから、挿入した突起の上部を潰す工程が、突起の中心と穴の中心がずれた状態で行なわれることも起り得る。この場合、突起上部の潰された部分は穴の周囲を均一に押さえるようには形成されず、穴の周囲の一部だけを押さえるように形成されることになる。このような固定状態では、チップ搭載部とリードフレームとをしっかり固定することができず、がたつきが発生することになる。
このようながたつきが発生すると、例えば、リードフレームが変形することにより、ワイヤボンディング工程で圧着不良が発生する場合がある。また、モールド工程（樹脂封止工程）において、リードフレームを金型でクランプした際にリードフレームの変形が発生し、ワイヤの変形や断線、樹脂封止体の形状異常などが発生する場合がある。つまり、チップ搭載部とリードフレームとを上述した一般的な方法で物理的に固定する場合、製造される半導体装置（パッケージ）の信頼性に影響を与える可能性が高いのである。
本発明の目的は、別々に構成されているチップ搭載部とリードフレームを物理的に固定して製造される半導体装置の信頼性向上を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態における半導体装置において、半導体チップを搭載する第１部材と吊りリードとの固定は、第１部材に形成された凹部からなる第１接合部分に、吊りリードの第２接合部分を嵌め込むことにより行なわれるものである。
また、一実施の形態における半導体装置の製造方法は、半導体チップを搭載する第１部材に形成された凹部からなる第１接合部分に、吊りリードの第２接合部分を嵌め込むことにより、第１部材を吊りリードに固定したリードフレームを使用して、半導体装置を製造することを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
一実施の形態によれば、別々に構成されているチップ搭載部とリードフレームを物理的に固定して製造される半導体装置の信頼性向上を図ることができる。
従来技術における半導体装置の構成を示す図である。 図１のＡ−Ａ線で切断した断面図である。 従来の半導体装置を製造する際に使用されるリードフレームの構成を示す平面図である。 図３のＡ−Ａ線で切断した断面図である。 チップ搭載部と吊りリードとのエンボス加工による理想的な固定状態を示す断面図である。 チップ搭載部と吊りリードとのエンボス加工による固定状態の一例を示す断面図である。 本発明の実施の形態における半導体装置の構成を示す図である。 図７のＡ−Ａ線で切断した断面図である。 実施の形態の半導体装置を製造する際に使用されるリードフレームの構成を示す平面図である。 図９のＡ−Ａ線で切断した断面図である。 チップ搭載部をリードフレームに固定する工程の流れを示すフローチャートである。 チップ搭載部のうち、凹部からなる第１接合部分近傍の領域を拡大した図である。 （ａ）〜（ｃ）は、第１固定構造を製造する過程を示す図である。 （ａ）〜（ｃ）は、第２固定構造を製造する過程を示す図である。 （ａ）〜（ｂ）は、第３固定構造を製造する過程を示す図である。 （ａ）〜（ｃ）は、第４固定構造を製造する過程を示す図である。 後工程処理の流れを示すフローチャートである。 変形例１におけるリードフレームの構成を示す図である。 図１８のＡ−Ａ線で切断した断面図である。 （ａ）は、変形例１におけるリードフレームの構成を示す平面図であり、（ｂ）は、検討例におけるリードフレームの構成を示す平面図である。 （ａ）は、変形例１における半導体装置の構成を示す平面図であり、（ｂ）は、検討例における半導体装置の構成を示す平面図である。 （ａ）は、変形例１を示す図２１（ａ）のＡ−Ａ線で切断した断面図であり、（ｂ）は、検討例を示す図２１（ｂ）のＢ−Ｂ線で切断した断面図である。 （ａ）は、変形例１における半導体装置の外観構成を示す上面図であり、（ｂ）は、検討例における半導体装置の外観構成を示す上面図である。 （ａ）は、変形例１における半導体装置の外観構成を示す下面図であり、（ｂ）は、検討例における半導体装置の外観構成を示す下面図である。 変形例２におけるリードフレームに対して、チップ搭載工程（ダイボンディング工程）およびワイヤボンディング工程を施した後の状態を示す図である。 変形例２における半導体装置の外観構成を示す下面図である。 角部の定義を説明する図である。 変形例３におけるリードフレームに対して、チップ搭載工程（ダイボンディング工程）およびワイヤボンディング工程を施した後の状態を示す図である。 変形例３における半導体装置の外観構成を示す下面図である。 変形例４における半導体装置の構成を示す図である。 図３０のＡ−Ａ線で切断した断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
＜本発明者が見出した課題の詳細＞
半導体装置を構成するパッケージの一形態として、例えば、ＱＦＰ（Quad Flat Package）に代表されるように、リードフレームを使用することにより、パッケージ（半導体装置）を製造する技術が確立している。通常、リードフレームと、半導体チップを搭載するチップ搭載部（ヘッダ）は一体化して形成されていることが多いが、チップ搭載部の放熱効率を向上させるため、チップ搭載部をリードフレームよりも厚くする技術がある。この技術では、チップ搭載部の厚さとリードフレームの厚さが異なるため、チップ搭載部とリードフレームとを一体的に形成することが困難である。このことから、チップ搭載部とリードフレームとを別体で構成し、別々に構成されているチップ搭載部とリードフレームとを物理的に固定することが行なわれている。
以下に示す本実施の形態では、このようにチップ搭載部とリードフレームが別体で構成され、チップ搭載部とリードフレームとを物理的に固定するタイプのパッケージを対象にしている。まず、上述したタイプの従来のパッケージについて簡単に説明し、この従来のパッケージが有する課題の詳細について説明する。
図１は、従来技術における半導体装置ＰＫＰの構成を示す図である。図１において、従来の半導体装置ＰＫＰは、矩形形状のチップ搭載部ＴＡＢを有し、このチップ搭載部ＴＡＢ上に、例えば、矩形形状をした半導体チップＣＨＰが搭載されている。この半導体チップＣＨＰの外縁部には、複数のパッドＰＤが配列されている。そして、チップ搭載部ＴＡＢの周囲には、複数のリードＬＤと吊りリードＨＬが配置されており、半導体チップＣＨＰに形成されているパッドＰＤとリードＬＤが、例えば、金属線からなるワイヤＷで電気的に接続されている。一方、チップ搭載部ＴＡＢにはエンボス部（突起部）ＥＢが形成されており、このエンボス部ＥＢが吊りリードＨＬに形成された開口部（孔）ＯＰに挿入されることによって、チップ搭載部ＴＡＢと吊りリードＨＬが物理的に固定されている。なお、図１で説明した半導体装置ＰＫＰの構成要素は、例えば、樹脂からなる封止体で封止されているが、図１では、封止体の内部の構成要素を説明するため、封止体を透視して示している。
続いて、図２は、図１のＡ−Ａ線で切断した断面図である。図２に示すように、チップ搭載部ＴＡＢ上には、例えば、半田（図示せず）を介して半導体チップＣＨＰが搭載されており、半導体チップＣＨＰに形成されているパッドＰＤと、チップ搭載部ＴＡＢの周囲（例えば、図２に示すチップ搭載部ＴＡＢの左側）に配置されているガルウィング形状のリードＬＤが、ワイヤＷで電気的に接続されている。一方、図２において、チップ搭載部ＴＡＢの右側には、吊りリードＨＬが配置されており、この吊りリードＨＬとチップ搭載部ＴＡＢが物理的に固定されている。具体的には、チップ搭載部ＴＡＢに形成された突起状のエンボス部ＥＢを吊りリードＨＬに形成された開口部（孔）ＯＰに挿入し、かつ、エンボス部ＥＢの上部を物理的に潰すことにより、チップ搭載部ＴＡＢと吊りリードＨＬが物理的に固定されている。そして、チップ搭載部ＴＡＢの上面、半導体チップＣＨＰ、ワイヤＷ、リードＬＤの一部、および、吊りリードＨＬは、封止体ＭＲで封止されている。なお、図２から明らかなように、チップ搭載部ＴＡＢの厚さは、リードＬＤの厚さや吊りリードＨＬの厚さよりも充分に厚くなっていることから、チップ搭載部ＴＡＢの熱容量は大きくなる。また、チップ搭載部ＴＡＢの裏面（下面）は、封止体ＭＲから露出しているため、半導体チップＣＨＰで発生した熱は、チップ搭載部ＴＡＢから効率的に半導体装置ＰＫＰの外部へ放散される。
従来技術における半導体装置ＰＫＰは、上記のように構成されており、以下では、さらに、半導体装置ＰＫＰの製造工程中で使用されるリードフレームＬＦＰの構成について説明する。図３は、従来の半導体装置ＰＫＰを製造する際に使用されるリードフレームＬＦＰの構成を示す平面図であり、図４は、図３のＡ−Ａ線で切断した断面図である。図３に示すように、従来のリードフレームＬＦＰは、中央部に別体で構成されるチップ搭載部ＴＡＢが配置され、このチップ搭載部ＴＡＢの周囲に複数のリードＬＤおよび吊りリードＨＬが配置されている。これらの複数のリードＬＤと吊りリードＨＬとは、タイバーで接続されている。このタイバーによって、樹脂封止する際、複数のリードＬＤの間の隙間から樹脂が漏れ出すことを防止することができる。そして、リードフレームＬＦＰの一部を構成する吊りリードＨＬと、チップ搭載部ＴＡＢとは、チップ搭載部ＴＡＢに形成された突起状のエンボス部ＥＢを、吊りリードＨＬに形成した開口部ＯＰに挿入して固定されている。具体的には、図４に示すように、チップ搭載部ＴＡＢの一部領域に対してエンボス加工を施すことにより、チップ搭載部ＴＡＢの上面（表面）から突出したエンボス部ＥＢを形成する。ここで、エンボス加工とは、チップ搭載部ＴＡＢの裏面を押し上げ、押し上げた裏面に対応する表面を浮かすことにより、チップ搭載部ＴＡＢの裏面をへこませるとともに、チップ搭載部ＴＡＢの表面に突起状のエンボス部ＥＢを形成する加工方法として定義される。そして、エンボス部ＥＢを形成した位置に対応する位置に配置される吊りリードＨＬの一部に開口部（孔）ＯＰを設け、この開口部ＯＰにエンボス部ＥＢを挿入する。その後、開口部ＯＰに挿入したエンボス部ＥＢの上部を潰す。これにより、エンボス部ＥＢを開口部ＯＰに挿入した状態で固定することができる。このようにして、従来技術では、チップ搭載部ＴＡＢに対してエンボス加工することにより形成されたエンボス部ＥＢを、吊りリードＨＬに形成された開口部ＯＰに挿入し、エンボス部ＥＢの上部を潰すことにより、互いに別体として分離されているチップ搭載部ＴＡＢと吊りリードＨＬとを物理的に固定していることがわかる。
ところが、本発明者が上述したエンボス加工による固定方法を検討したところ、以下に示す問題点が存在することを新たに見出したので、この問題点について、図面を参照しながら説明する。
まず、図５は、チップ搭載部ＴＡＢと吊りリードＨＬとのエンボス加工による理想的な固定状態を示す断面図である。図５に示すように、チップ搭載部ＴＡＢに形成されたエンボス部ＥＢがしっかりと吊りリードＨＬに形成された開口部（孔）ＯＰに挿入され、挿入されたエンボス部ＥＢの上部が潰されることにより、チップ搭載部ＴＡＢと吊りリードＨＬが確実に固定されている。このような理想状態では、エンボス部ＥＢと開口部ＯＰの間に隙間が生じないため、固定不良の問題は生じないが、実際には、上述した理想的なエンボス加工による固定は実現されにくく、図６に示すような固定状態になることが懸念される。
図６は、チップ搭載部ＴＡＢと吊りリードＨＬとのエンボス加工による固定状態の一例を示す断面図である。図６に示すように、実際には、チップ搭載部ＴＡＢに形成されるエンボス部ＥＢの形状や径（幅）にばらつきが生じることやエンボス部ＥＢをスムーズに開口部ＯＰに挿入できるようにすることを考慮して、吊りリードＨＬに形成される開口部ＯＰの径をエンボス部ＥＢの径よりも大きくして余裕を持たせている。
これにより、エンボス部ＥＢの径にある程度のばらつきがあっても、開口部ＯＰの径にマージンを持たせているため、エンボス部ＥＢが開口部ＯＰに挿入できなくなる不都合を回避することができる。
このように開口部ＯＰの径にマージンを持たせる構成は、開口部ＯＰにエンボス部ＥＢを確実に挿入する観点から望ましい構成ということができるが、一方で、図６に示すような固定不良が発生する可能性が高まる。
つまり、チップ搭載部ＴＡＢに形成されているエンボス部ＥＢの径よりも、吊りリードＨＬに形成されている開口部ＯＰの径のほうが大きいため、エンボス部ＥＢは開口部ＯＰに挿入された状態で動くことができる。このことから、挿入したエンボス部ＥＢの上部を潰す工程が、エンボス部ＥＢの中心と開口部ＯＰの中心がずれた状態で行なわれることも起り得る。すなわち、エンボス部ＥＢの上部を潰すタイミングによっては、図６に示すように、エンボス部ＥＢの中心と開口部ＯＰの中心がずれた状態で固定される場合がある。
特に、エンボス部ＥＢが開口部ＯＰの中で片寄せされた状態で固定される場合、片寄せされたエンボス部ＥＢの反対側には大きな隙間が生じてしまう。この場合、エンボス部ＥＢの上部を潰した部分は、開口部ＯＰの周囲を均一に押さえるようには形成されず、開口部ＯＰの周囲の一部だけを押さえるように形成されることになる。
この結果、エンボス部ＥＢと開口部ＯＰの間に固定不良が生じ、チップ搭載部ＴＡＢと吊りリードＨＬの固定が不安定となる。つまり、チップ搭載部ＴＡＢと吊りリードＨＬが確実に固定されずに、がたつきが発生することになる。
特に、このようながたつきが発生すると、開口部ＯＰとエンボス部ＥＢの上部を潰した部分とが干渉し、互いに磨耗することで、開口部ＯＰの径は大きくなるとともに、エンボス部ＥＢの上部を潰した部分は細ることになる。これにより、がたつきは、悪化することとなり、ひどい場合には、開口部ＯＰからエンボス部ＥＢが抜けることも起こり得る。
さらには、エンボス加工では、チップ搭載部ＴＡＢの裏面が凹むことから、チップ搭載部ＴＡＢを固定した状態で、エンボス部ＥＢの上部を潰すにしても、エンボス部ＥＢに相対する裏面に凹みが形成されているため、チップ搭載部ＴＡＢ自体を固定しても、エンボス部ＥＢに対応した裏面は浮くことになる。
このことから、エンボス部ＥＢに対応した裏面をしっかり固定した状態で、エンボス部ＥＢの上面を潰すことができず、図６に示すように、エンボス部ＥＢがずれた状態で固定される可能性が高くなる。すなわち、エンボス加工による固定方法では、吊りリードＨＬに形成される開口部ＯＰの径をエンボス部ＥＢの径よりも大きくしていることと、エンボス部ＥＢに対応した裏面が浮いていることを主要因として、チップ搭載部ＴＡＢと吊りリードＨＬとの固定が確実に行なわれずに、がたつきが発生する可能性が高まるのである。
このように、チップ搭載部ＴＡＢと吊りリードＨＬとの固定にがたつきが発生すると、リードフレームＬＦＰが変形しやすくなる。そして、リードフレームＬＦＰに変形が発生すると、半導体チップＣＨＰに形成されているパッドと、リードフレームに形成されているリードとを電気的に接続するワイヤボンディング工程に悪影響を及ぼすことになる。具体的に、ワイヤボンディング工程では、例えば、キャピラリを使用して半導体チップＣＨＰに形成されたパッド上に金属線からなるボールをファーストボンディングし、その後、キャピラリから金属線（ワイヤ）を繰り出しながら、キャピラリをリードへ移動し、キャピラリをリードに押し当てることにより、金属線（ワイヤ）をリードにセカンドボンディングする。このとき、キャピラリをパッドに押し当てる際だけでなく、キャピラリをリードに押し当てる際にも、キャピラリからリードへ超音波を印加することにより、ワイヤの圧着性を向上させている。ところが、チップ搭載部ＴＡＢと吊りリードＨＬとの固定にがたつきが発生して、リードフレームが変形していると、キャピラリでリードをしっかり押さえることができなくなる。その結果、キャピラリからリードへ超音波が充分に伝達されず、ワイヤのリードへの圧着不良が起こりやすくなる。また、樹脂封止工程においては、金型でリードフレームをクランプした状態で樹脂封止が行なわれるが、チップ搭載部ＴＡＢと吊りリードＨＬとの固定にがたつきが発生すると、金型でリードフレームをクランプする際、リードフレームの変形が発生しやすくなる。このようなリードフレームの変形が樹脂封止工程で発生すると、パッドとリードとを接続するワイヤに負担がかかり、ワイヤの変形や断線が発生したり、樹脂封止工程で形成される封止体の形状異常などが発生する可能性が高まる。以上のように、チップ搭載部ＴＡＢと吊りリードＨＬとの固定にがたつきが発生すると、これによって、リードフレームの変形が生じやすくなり、ワイヤの圧着特性の悪化や封止体の形状異常に代表される問題点が顕在化する。この結果、従来のエンボス加工による固定構造では、半導体装置の信頼性低下を招くことになる。
そこで、本実施の形態では、チップ搭載部ＴＡＢと吊りリードＨＬとの固定にがたつきが発生することを防止できる工夫を施している。以下に、この工夫を施した本実施の形態における技術的思想について、図面を参照しながら説明する。
＜実施の形態におけるパッケージ（半導体装置）の構成＞
図７は、本実施の形態における半導体装置ＰＫ１の構成を示す図である。図７において、半導体装置ＰＫ１の構成要素は、例えば、樹脂からなる封止体で封止されているが、図７では、封止体の内部の構成要素を説明するため、封止体を透視して示している。
まず、図７に示すように、本実施の形態における半導体装置ＰＫ１の中央部には、略矩形形状をしたチップ搭載部（ダイパッド）ＴＡＢが配置されており、このチップ搭載部ＴＡＢの上面上に、平面視において、チップ搭載部ＴＡＢよりも面積の小さな矩形形状をした半導体チップＣＨＰが搭載されている。言い換えれば、平面視において、チップ搭載部ＴＡＢが半導体チップＣＨＰを内包するように、チップ搭載部ＴＡＢの上面上に半導体チップＣＨＰが配置されている。ここで、チップ搭載部ＴＡＢは、ヘッダやタブといった様々な呼び方もされるため、本明細書において、チップ搭載部ＴＡＢとヘッダとタブは、同じ意味の単語として使用する。
上述した半導体チップＣＨＰには集積回路が形成されている。具体的に、半導体チップＣＨＰを構成する半導体基板には、複数のＭＯＳＦＥＴなどの半導体素子が形成されている。そして、半導体基板の上層には層間絶縁膜を介して多層配線が形成されており、これらの多層配線が半導体基板に形成されている複数のＭＯＳＦＥＴと電気的に接続されて集積回路が構成されている。つまり、半導体チップＣＨＰは、複数のＭＯＳＦＥＴが形成されている半導体基板と、この半導体基板の上方に形成された多層配線を有している。このように半導体チップＣＨＰには、複数のＭＯＳＦＥＴと多層配線によって集積回路が形成されているが、この集積回路と外部回路とのインタフェースをとるために、半導体チップＣＨＰにはパッドＰＤが形成されている。このパッドＰＤは、多層配線の最上層に形成されている最上層配線の一部を露出することにより形成されている。そして、複数のパッドＰＤは、半導体チップＣＨＰの外縁部に沿って配置されている。このことから、半導体チップＣＨＰに形成されている半導体素子は、多層配線を介してパッドＰＤと電気的に接続されていることになる。つまり、半導体チップＣＨＰに形成されている半導体素子と多層配線により集積回路が形成され、この集積回路と半導体チップＣＨＰの外部とを接続する端子として機能するものがパッドＰＤである。
次に、チップ搭載部ＴＡＢの周囲には、複数のリードＬＤと吊りリードＨＬが配置されている。そして、パッドＰＤは、例えば、金属線からなるワイヤＷでリードＬＤと接続されている。このことから、半導体チップＣＨＰに形成されている集積回路は、パッドＰＤ→ワイヤＷ→リードＬＤ→外部接続機器の経路によって、半導体装置ＰＫ１（パッケージ）の外部と電気的に接続することができることがわかる。つまり、半導体装置ＰＫ１に形成されているリードＬＤから電気信号を入力することにより、半導体チップＣＨＰに形成されている集積回路を制御することができることがわかる。また、集積回路からの出力信号をリードＬＤから外部へ取り出すこともできることがわかる。そして、本実施の形態では、チップ搭載部ＴＡＢと吊りリードＨＬとが物理的に固定されている。本実施の形態では、チップ搭載部ＴＡＢと吊りリードＨＬとを物理的に固定する構造に特徴がある。具体的に、チップ搭載部ＴＡＢに形成された第１接合部分ＪＵ１と、吊りリードに形成された第２接合部分ＪＵ２により、チップ搭載部ＴＡＢと吊りリードＨＬが物理的に固定されている。
続いて、半導体装置ＰＫ１の断面構造について説明する。図８は、図７のＡ−Ａ線で切断した断面図である。図８に示すように、チップ搭載部ＴＡＢ上には、例えば、半田を介して半導体チップＣＨＰが搭載されており、半導体チップＣＨＰに形成されているパッドＰＤと、チップ搭載部ＴＡＢの周囲（例えば、図８に示すチップ搭載部ＴＡＢの左側）に配置されているガルウィング形状のリードＬＤが、ワイヤＷで電気的に接続されている。一方、図８において、チップ搭載部ＴＡＢの右側には、吊りリードＨＬが配置されており、この吊りリードＨＬとチップ搭載部ＴＡＢが物理的に固定されている。そして、チップ搭載部ＴＡＢの上面、半導体チップＣＨＰ、ワイヤＷ、リードＬＤの一部、吊りリードＨＬ、第１接合部分ＪＵ１、および、第２接合部分ＪＵ２は、封止体ＭＲで封止されている。なお、図８から明らかなように、チップ搭載部ＴＡＢの厚さは、リードＬＤの厚さや吊りリードＨＬの厚さよりも充分に厚くなっていることから、チップ搭載部ＴＡＢの熱容量は大きくなる。また、チップ搭載部ＴＡＢの裏面（下面）は、封止体ＭＲから露出しているため、半導体チップＣＨＰで発生した熱は、チップ搭載部ＴＡＢから効率的に半導体装置ＰＫ１の外部へ放散されるようになっている。なお、このチップ搭載部ＴＡＢの裏面（下面）は、半導体装置ＰＫ１を実装基板に実装した際、実装基板の対応するパターンと半田付けされる（半田付け可能な）面である。
チップ搭載部ＴＡＢ、リードＬＤ、および、吊りリードＨＬは、例えば、銅材や鉄とニッケルとの合金である４２アロイ（４２Alloy）などから形成されており、ワイヤＷは、例えば、金（Ａｕ）や銅（Ｃｕ）、および、アルミニウム（Ａｌ）などから構成されている。また、半導体チップＣＨＰは、例えば、シリコンや化合物半導体（ＧａＡｓなど）から形成されている。
ここで、本実施の形態における特徴は、図８に示すように、チップ搭載部ＴＡＢに形成されている第１接合部分ＪＵ１に、吊りリードＨＬに形成されている第２接合部分ＪＵ２を嵌め込むことにより、チップ搭載部ＴＡＢと吊りリードＨＬとを物理的に固定している点にある。具体的に、第１接合部分ＪＵ１は、チップ搭載部ＴＡＢの表面に設けられた凹部から構成されており、第２接合部分ＪＵ２は、吊りリードＨＬの一部を構成している。そして、凹形状をした第１接合部分ＪＵ１に、吊りリードＨＬと一体化した第２接合部分ＪＵ２を嵌め込むことにより、チップ搭載部ＴＡＢと吊りリードＨＬが物理的に固定されていることになる。これにより、本実施の形態によれば、チップ搭載部ＴＡＢと吊りリードＨＬとの接続信頼性を向上させることができ、この結果、半導体装置ＰＫ１の信頼性を向上させることができる。
例えば、図４に示す従来技術のように、エンボス加工されたエンボス部ＥＢを開口部ＯＰに挿入した後、エンボス部ＥＢの上部を潰して、チップ搭載部ＴＡＢと吊りリードＨＬとを物理的に固定する場合は、開口部ＯＰの径にマージンを持たせる必要があるため、がたつきが発生しやすくなる。これに対し、本実施の形態では、例えば、図８に示すように、凹形状をした第１接合部分ＪＵ１に、吊りリードＨＬの一部を構成する第２接合部分ＪＵ２を嵌め込むことにより、チップ搭載部ＴＡＢと吊りリードＨＬとを物理的に固定しているため、第１接合部分ＪＵ１と第２接合部分ＪＵ２との間に隙間が存在しない。つまり、がたつきの発生起因となる隙間が、第１接合部分ＪＵ１と第２接合部分ＪＵ２との間に存在しないので、チップ搭載部ＴＡＢと吊りリードＨＬとを確実に固定できるのである。
さらに、例えば、図４に示す従来技術によれば、チップ搭載部ＴＡＢの下面のうち、エンボス部ＥＢに相対するチップ搭載部ＴＡＢの下面の領域にエンボス加工による凹みが形成されている。このため、チップ搭載部ＴＡＢ自体を固定しても、エンボス部ＥＢに対応した下面は浮くことになる。このことから、エンボス部ＥＢに対応した下面をしっかり固定した状態で、エンボス部ＥＢの上面を潰すことができず、例えば、図６に示すように、エンボス部ＥＢがずれた状態で固定される可能性が高くなる。これに対し、本実施の形態では、チップ搭載部ＴＡＢの上面に凹部からなる第１接合部分ＪＵ１が形成されており、この第１接合部分ＪＵ１に、吊りリードＨＬの一部である第２接合部分ＪＵ２が嵌め込まれている。この場合、例えば、チップ搭載部ＴＡＢに形成される凹部からなる第１接合部分ＪＵ１は、チップ搭載部ＴＡＢの上面に対してプレス加工することにより形成される。つまり、本実施の形態では、図４に示す従来技術のように、チップ搭載部ＴＡＢにエンボス加工を施して、チップ搭載部ＴＡＢから突出するエンボス部ＥＢを形成するものではない。このことから、本実施の形態では、チップ搭載部ＴＡＢの下面のうち、第１接合部分ＪＵ１と第２接合部分ＪＵ２の接合領域に相対するチップ搭載部ＴＡＢの下面の領域に凹みは存在せず、平坦なままである。したがって、凹部からなる第１接合部分ＪＵ１に、吊りリードＨＬの一部からなる第２接合部分ＪＵ２を嵌め込む際、第１接合部分ＪＵ１に相対するチップ搭載部ＴＡＢの下面領域をしっかり押さえつけた状態にすることができる。このため、第１接合部分ＪＵ１に第２接合部分ＪＵ２を確実に嵌め込むことができる。
以上のように、本実施の形態は、凹形状をした第１接合部分ＪＵ１に、吊りリードＨＬの一部を構成する第２接合部分ＪＵ２を嵌め込むことにより、チップ搭載部ＴＡＢと吊りリードＨＬとを物理的に固定するという第１特徴点を備える。また、本実施の形態では、第１接合部分ＪＵ１に相対するチップ搭載部ＴＡＢの下面領域を平坦に維持することができるため、この下面領域をしっかり押さえつけた状態で、凹部からなる第１接合部分ＪＵ１に、吊りリードＨＬの一部からなる第２接合部分ＪＵ２を嵌め込むことができるという第２特徴点を備える。このように、本実施の形態によれば、上述した第１特徴点と第２特徴点を備えることにより、チップ搭載部ＴＡＢと吊りリードＨＬとの接続信頼性を向上することができるのである。
なお、吊りリードＨＬの一部を構成する第２接合部分ＪＵ２の幅は、吊りリードＨＬの他の部分の幅と同じであってもよいし、異なっていてもよい。ただし、凹部（溝部）からなる第１接合部分ＪＵ１と第２接合部分ＪＵ２の間の接合強度を向上する観点からは、吊りリードＨＬの一部を構成する第２接合部分ＪＵ２の幅が、吊りリードＨＬの他の部分の幅よりも大きいことが望ましい。なぜなら、この場合、第１接合部分ＪＵ１と第２接合部分ＪＵ２とが接触する面積が大きくなるので、第１接合部分ＪＵ１と第２接合部分ＪＵ２との接合強度を向上できるからである。
＜実施の形態におけるリードフレームの構成＞
本実施の形態における半導体装置ＰＫ１は、上記のように構成されており、以下では、さらに、半導体装置ＰＫ１の製造工程中で使用されるリードフレームＬＦ１の構成について説明する。図９は、本実施の形態の半導体装置ＰＫ１を製造する際に使用されるリードフレームＬＦ１の構成を示す平面図であり、図１０は、図９のＡ−Ａ線で切断した断面図である。また、図１１は、チップ搭載部をリードフレームに固定する工程の流れを示すフローチャートである。図９に示すように、本実施の形態のリードフレームＬＦ１は、中央部に別体で構成されるチップ搭載部ＴＡＢが配置され、このチップ搭載部ＴＡＢの周囲に複数のリードＬＤおよび吊りリードＨＬが配置されている。これらの複数のリードＬＤと吊りリードＨＬとは、タイバーで接続されている。このタイバーによって、樹脂封止する際、複数のリードＬＤの間の隙間から樹脂が漏れ出すことを防止することができる。そして、リードフレームＬＦ１の一部を構成する吊りリードＨＬと、チップ搭載部ＴＡＢとは、チップ搭載部ＴＡＢに形成された凹部からなる第１接合部分ＪＵ１に、吊りリードＨＬと一体的に形成された第２接合部分ＪＵ２嵌め込むことにより、固定されている。具体的には、図１０に示すように、チップ搭載部ＴＡＢの一部領域に対してプレス加工やエッチング加工を施すことにより、チップ搭載部ＴＡＢの上面（表面）に凹部からなる第１接合部分ＪＵ１を形成する（図１１のＳ１０１）。そして、第１接合部分ＪＵ１を形成した位置に対応する位置に配置される吊りリードＨＬの一部に、例えば、折り曲げ加工によって第２接合部分ＪＵ２を設ける（図１１のＳ１０２）。その後、第１接合部分ＪＵ１を形成したチップ搭載部ＴＡＢの下面を押さえた（支えた）状態で、この第２接合部分ＪＵ２を第１接合部分ＪＵ１に嵌め込む（図１１のＳ１０３）。これにより、第２接合部分ＪＵ２を第１接合部分ＪＵ１に嵌め込んだ状態で、チップ搭載部ＴＡＢをリードフレームＬＦ１の吊りリードＨＬに固定することができる。このようにして、本実施の形態では、チップ搭載部ＴＡＢに形成された第１接合部分ＪＵ１に、吊りリードＨＬの一部を構成する第２接合部分ＪＵ２を嵌め込むことにより、互いに別体として分離されているチップ搭載部ＴＡＢと吊りリードＨＬとを物理的に固定できることがわかる。
上記では、凹部からなる第１接合部分ＪＵ１に、吊りリードＨＬの一部を構成する第２接合部分ＪＵ２に嵌め込むことにより、チップ搭載部ＴＡＢを吊りリードＨＬに固定することについて説明したが、詳細には、第１接合部分ＪＵ１に第２接合部分ＪＵ２を嵌め込む固定構造には、様々なバリエーションがある。以下では、このような様々なバリエーションの固定構造について、図面を参照しながら説明する。
＜第１固定構造＞
図１２は、チップ搭載部ＴＡＢのうち、凹部からなる第１接合部分ＪＵ１近傍の領域を拡大した図であり、第１接合部分ＪＵ１の上方には、吊りリードと一体化した第２接合部分ＪＵ２の断面が示されている。図１２において、第１接合部分ＪＵ１の深さをＴ１とし、第１接合部分ＪＵ１の幅をＷ１としている。一方、第２接合部分ＪＵ２の厚さをＴ２とし、第２接合部分ＪＵ２の幅をＷ２としている。このとき、第１接合部分ＪＵ１の幅Ｗ１は、第２接合部分ＪＵ２の幅Ｗ２以上であり（幅Ｗ１≧幅Ｗ２）、具体的には、例えば、幅Ｗ１＝幅Ｗ２＋１０μｍ〜２０μｍとなっている。また、第２接合部分ＪＵ２の幅Ｗ２は、第２接合部分ＪＵ２の厚さＴ２以上となっている（幅Ｗ２≧厚さＴ２）。さらに、第２接合部分ＪＵ２の厚さＴ２は、例えば、０．１ｍｍ〜０．２５ｍｍとなっている。
このような前提のもと、まず、第１固定構造について説明する。図１３（ａ）〜図１３（ｃ）は、第１固定構造を製造する過程を示す図である。第１固定構造は、第１接合部分ＪＵ１の深さＴ１に比べて、第２接合部分ＪＵ２の厚さＴ２が小さいことを前提とした構造である。まず、図１３（ａ）に示すように、凹部からなる第１接合部分ＪＵ１に第２接合部分ＪＵ２を嵌め込む。このとき、第１接合部分ＪＵ１の深さＴ１に比べて、第２接合部分ＪＵ２の厚さＴ２が小さいため、第２接合部分ＪＵ２の全体が第１接合部分ＪＵ１に埋め込まれるとともに、第２接合部分ＪＵ２の表面がチップ搭載部ＴＡＢの上面よりも低くなるように嵌め込まれる。
続いて、図１３（ｂ）に示すように、大パンチＰＳ１により、第２接合部分ＪＵ２を嵌め込んだチップ搭載部ＴＡＢに圧力を加えながら押し当てる。このとき、大パンチＰＳ１の一端は、第１接合部分ＪＵ１の端部よりも２０μｍ〜３０μｍ程度外側に配置される。つまり、大パンチＰＳ１の接触面積は、第１接合部分ＪＵ１を内包するとともに、第１接合部分ＪＵ１の外側領域までも包含する。
この結果、図１３（ｃ）に示すように、第１接合部分ＪＵ１の外側領域に存在するチップ搭載部ＴＡＢの上面が圧縮され、これによって、第２接合部分ＪＵ２が第１接合部分ＪＵ１に圧着される。つまり、チップ搭載部ＴＡＢと吊りリードＨＬの固定が、第１接合部分ＪＵ１に第２接合部分ＪＵ２を挿入して圧着することにより行なわれる。すなわち、大パンチＰＳ１を使用した圧着により、第１接合部分ＪＵ１の端部は潰され、これによって、図１３（ｃ）に示すように、第２接合部分ＪＵ２の端部は、第１接合部分ＪＵ１の端部で覆われることになる。言い換えれば、第１接合部分ＪＵ１から露出している第２接合部分ＪＵ２の表面領域の面積は、第１接合部分ＪＵ１の底面（凹部の底面）の面積よりも小さくなる。このようにして、第１固定構造が形成される。この第１固定構造によれば、確実に、第２接合部分ＪＵ２が第１接合部分ＪＵ１に圧着されるため、チップ搭載部ＴＡＢと吊りリードとの接続信頼性を向上することができる。特に、第１固定構造によれば、第２接合部分ＪＵ２の端部は、第１接合部分ＪＵ１の端部で覆われることになることから、圧着後に、第２接合部分ＪＵ２が第１接合部分ＪＵ１から抜け出るポテンシャルを小さくすることができる。さらに、第１固定構造は、大パンチＰＳ１による圧着工程により形成することができ、接着部材などを使用しないため、工程の簡略化を図ることができるとともに、不要なコスト上昇を抑制できる利点が得られる。
＜第２固定構造＞
続いて、第２固定構造について説明する。図１４（ａ）〜図１４（ｃ）は、第２固定構造を製造する過程を示す図である。このとき、第２固定構造において、第１接合部分ＪＵ１の深さをＴ１とし、第１接合部分ＪＵ１の幅をＷ１としている。一方、第２接合部分ＪＵ２の厚さをＴ２とし、第２接合部分ＪＵ２の幅をＷ２としている。ここで、第１接合部分ＪＵ１の幅Ｗ１は、第２接合部分ＪＵ２の幅Ｗ２以上であり（幅Ｗ１≧幅Ｗ２）である。また、第２固定構造は、第１接合部分ＪＵ１の深さＴ１と、第２接合部分ＪＵ２の厚さＴ２が、ほぼ等しいことを前提とした構造である。
まず、図１４（ａ）に示すように、凹部からなる第１接合部分ＪＵ１に第２接合部分ＪＵ２を嵌め込む。このとき、第１接合部分ＪＵ１の深さＴ１と、第２接合部分ＪＵ２の厚さＴ２が、ほぼ等しいことから、第２接合部分ＪＵ２の全体が第１接合部分ＪＵ１に埋め込まれるとともに、第２接合部分ＪＵ２の表面の高さとチップ搭載部ＴＡＢの上面の高さが、ほぼ面一になるように嵌め込まれる。
次に、図１４（ｂ）に示すように、小パンチＰＳ２により、第１接合部分ＪＵ１に嵌め込んだ第２接合部分ＪＵ２の表面の一部に圧力を加えながら押し当てる。このとき、小パンチＰＳ２の一端は、第１接合部分ＪＵ１の端部よりも１０μｍ程度内側に配置される。つまり、小パンチＰＳ１の接触面積は、第２接合部分ＪＵ２の表面に内包される。
この結果、図１４（ｃ）に示すように、第２接合部分ＪＵ２の内側領域の上面の一部が圧縮され、これによって、第２接合部分ＪＵ２が第１接合部分ＪＵ１に圧着される。つまり、チップ搭載部ＴＡＢと吊りリードＨＬの固定が、第１接合部分ＪＵ１に第２接合部分ＪＵ２を挿入して圧着することにより行なわれる。すなわち、第１接合部分ＪＵ１を構成する凹部の側面間の幅の中には、凹部の底面の幅よりも大きいものが存在するように、第２接合部分ＪＵ２が第１接合部分ＪＵ１に嵌め込まれる。これにより、圧着された第２接合部分ＪＵ２は、容易に第１接合部分ＪＵ１から外れずに、しっかり、第１接合部分ＪＵ１に固定することができる。言い換えれば、第２接合部分ＪＵ２の上面には、へこみ部が形成されていることになる。そして、このへこみ部の高さは、第１接合部分ＪＵ１の上面（チップ搭載部ＴＡＢの上面）の高さよりも低くなる。このようにして、第２固定構造が形成される。この第２固定構造によれば、確実に、第２接合部分ＪＵ２が第１接合部分ＪＵ１に圧着されるため、チップ搭載部ＴＡＢと吊りリードＨＬとの接続信頼性を向上することができる。特に、第２固定構造によれば、第１接合部分ＪＵ１を構成する凹部の側面間の距離が、凹部の底面の幅よりも大きくなることから、圧着後に、第２接合部分ＪＵ２が第１接合部分ＪＵ１から抜け出るポテンシャルを小さくすることができる。さらに、第２固定構造は、小パンチＰＳ２による圧着工程により形成することができ、接着部材などを使用しないため、工程の簡略化を図ることができるとともに、不要なコスト上昇を抑制できる利点が得られる。
＜第３固定構造＞
次に、第３固定構造について説明する。図１５（ａ）〜図１５（ｂ）は、第３固定構造を製造する過程を示す図である。第３固定構造は、第１接合部分ＪＵ１の深さＴ１と、第２接合部分ＪＵ２の厚さＴ２が、ほぼ等しいことを前提とした構造である。さらに、第３固定構造では、第１接合部分ＪＵ１を構成する凹部の幅と、第２接合部分ＪＵ２の幅が、ほぼ等しくなっている。
まず、図１５（ａ）に示すように、凹部からなる第１接合部分ＪＵ１に第２接合部分ＪＵ２を嵌め込む準備をする。その後、図１５（ｂ）に示すように、例えば、大パンチＰＳ１を用意する。このとき、大パンチＰＳ１の底面の面積は、第１接合部分ＪＵ１を内包するとともに、第１接合部分ＪＵ１の外側領域までも包含する大きさとなっている。そして、この大パンチＰＳ１を使用することにより、第１接合部分ＪＵ１を構成する凹部に、第２接合部分ＪＵ２を嵌め込む。このとき、第１接合部分ＪＵ１の深さＴ１と、第２接合部分ＪＵ２の厚さＴ２が、ほぼ等しいことから、第２接合部分ＪＵ２の全体が第１接合部分ＪＵ１に埋め込まれるとともに、第２接合部分ＪＵ２の表面の高さとチップ搭載部ＴＡＢの上面の高さが、ほぼ面一になるように嵌め込まれる。さらに、第３固定構造では、第１接合部分ＪＵ１を構成する凹部の幅と、第２接合部分ＪＵ２の幅が、ほぼ等しいため、第２接合部分ＪＵ２が第１接合部分ＪＵ１に、しっかり嵌め込まれる。つまり、第１接合部分ＪＵ１を構成する凹部の幅と、第２接合部分ＪＵ２の幅が、ほぼ等しいことから、凹部の内部に第２接合部分ＪＵ２を嵌め込みにくくなるが、これによって、一端、第２接合部分ＪＵ２を第１接合部分ＪＵ１に嵌め込んでしまうと、第１接合部分ＪＵ１から第２接合部分ＪＵ２が外れにくくなるのである。
ここで、第３固定構造において、第１接合部分ＪＵ１を構成する凹部の幅と、第２接合部分ＪＵ２の幅が、ほぼ等しいという構成は、第２接合部分ＪＵ２を第１接合部分ＪＵ１に嵌め込んだ際、第２接合部分ＪＵ２が第１接合部分ＪＵ１に、しっかり固定されることを念頭においたものである。
なお、第３固定構造においては、第１接合部分ＪＵ１の幅をＷ１とし、第２接合部分ＪＵ２の幅をＷ２とした場合、幅Ｗ１＜幅Ｗ２のように構成することもできる。この場合、第１接合部分ＪＵ１を構成する凹部の幅Ｗ１が、第２接合部分ＪＵ２の幅Ｗ２よりも小さくなっていることから、凹部の内部に第２接合部分ＪＵ２を嵌め込みにくくなるが、一端、第２接合部分ＪＵ２を第１接合部分ＪＵ１に嵌め込んでしまうと、第１接合部分ＪＵ１から第２接合部分ＪＵ２が外れにくくなる。つまり、幅Ｗ１＜幅Ｗ２のように構成する場合、より強固な固定力を得ることができる。
このような第３固定構造によれば、第２接合部分ＪＵ２を第１接合部分ＪＵ１に挿入するだけで固定することができるとともに、接着部材などを使用しない。このことから、第３固定構造によれば、工程の簡略化を図ることができるとともに、不要なコスト上昇を抑制できる利点が得られる。
＜第４固定構造＞
続いて、第４固定構造について説明する。図１６（ａ）〜図１６（ｃ）は、第４固定構造を製造する過程を示す図である。第４固定構造は、第１接合部分ＪＵ１の幅Ｗ１よりも、第２接合部分ＪＵ２の幅Ｗ２が小さいことを前提とした構造である。
まず、例えば、図１６（ａ）に示すように、プレス加工やエッチング加工によって形成された凹部からなる第１接合部分ＪＵ１をチップ搭載部ＴＡＢに形成する。そして、図１６（ｂ）に示すように、凹部の内壁に、例えば、半田や接着材からなる接着部材ＡＤＨを塗布する。その後、図１６（ｃ）に示すように、接着部材ＡＤＨを塗布した凹部に、第２接合部分ＪＵ２を嵌め込む。この結果、第１接合部分ＪＵ１と第２接合部分ＪＵ２の間に接着部材ＡＤＨが介在することになる。これにより、第２接合部分ＪＵ２は、接着部材ＡＤＨによって、確実に第１接合部分ＪＵ１へ固定されることになる。つまり、第４固定構造によれば、第１接合部分ＪＵ１と第２接合部分ＪＵ２を接着部材ＡＤＨで接着していることから、第１接合部分ＪＵ１と第２接合部分ＪＵ２の接着強度を向上させることができる。このことから、第４固定構造によれば、第１接合部分ＪＵ１と第２接合部分ＪＵ２との接続信頼性を向上することができ、これによって、チップ搭載部ＴＡＢと吊りリードの確実な固定を実現することができる。
＜第１固定構造〜第４固定構造に共通する本質（特徴）＞
上述したように、本実施の形態において、互いに別体から構成されるチップ搭載部ＴＡＢと吊りリードＨＬとを固定する技術として、例えば、第１固定構造〜第４固定構造を挙げることができる。これらの第１固定構造〜第４固定構造に共通する本質（特徴）は、凹部からなる第１接合部分ＪＵ１に、吊りリードＨＬの一部を構成する第２接合部分ＪＵ２に嵌め込むことにより、チップ搭載部ＴＡＢを吊りリードＨＬに固定する点にある。
そして、第１固定構造から第４固定構造には、上述した共通する特徴が存在するため、この特徴点により、第２接合部分ＪＵ２を第１接合部分ＪＵ１に固定する際、最終的には、第１接合部分ＪＵ１と第２接合部分ＪＵ２の間に隙間が存在せず、これによって、チップ搭載部ＴＡＢと吊りリードＨＬとを確実に固定できるという顕著な効果を得ることができるのである。
言い換えれば、従来技術においては、エンボス加工により、チップ搭載部ＴＡＢに凸部を形成し、この凸部に吊りリードＨＬに形成した開口部ＯＰを挿入する構成を取っている。この場合、凸部の形状ばらつきを考慮して形成された開口部ＯＰのマージンは、凸部の上部を潰して固定した最終形態後にも残存するため、このマージンに起因するがたつきが存在して問題点として顕在化する。
これに対し、本実施の形態１における技術的思想では、プレス加工やエッチング加工により、チップ搭載部ＴＡＢに凹部を形成し、この凹部に吊りリードＨＬの一部を嵌め込んでいる。この場合、例えば、第１固定構造〜第４固定構造から明らかなように、第２接合部分ＪＵ２を第１接合部分ＪＵ１に嵌め込んだ後の最終固定形態においては、第１接合部分ＪＵ１と第２接合部分ＪＵ２の間に隙間が存在しない。このことから、本実施の形態１においては、第１接合部分ＪＵ１と第２接合部分ＪＵ２との固定部にがたつきが発生しにくく、これによって、チップ搭載部ＴＡＢと吊りリードＨＬとを確実に固定できるのである。
このように、本実施の形態１における技術的思想と、従来技術とは、チップ搭載部ＴＡＢと吊りリードＨＬを固定する構造がまったく逆であり、チップ搭載部ＴＡＢと吊りリードＨＬの確実な固定は、本実施の形態にように、チップ搭載部ＴＡＢに凹部を形成し、この凹部に吊りリードＨＬの一部を嵌め込む構成によってこそ実現できるものである。つまり、本実施の形態１における技術的思想は、従来技術では得ることが困難な顕著な効果を得ることができるのである。
ここで、本明細書でいう「隙間が存在しない」とは以下に示すような概念である。すなわち、本明細書でいう「隙間が存在しない」とは、隙間がまったくないということに限定するものではなく、実質的に隙間がないということが妥当と考えられる場合も含む概念である。例えば、実質的に隙間がない場合とは、第１接合部分ＪＵ１と第２接合部分ＪＵ２とが接触し合っている部分（接着材を介して密着している場合も含む）の面積が、第１接合部分ＪＵ１と第２接合部分ＪＵ２とが接触し合っていない部分の面積よりも大きくなっている接合状態を含むものである。また、例えば、第１接合部分ＪＵ１と第２接合部分ＪＵ２のそれぞれの表面のわずかな凹凸によって微視的に接触していない部分が存在しても、この部分を本明細書では「隙間」と呼ばないものとする。さらに、例えば、第１接合部分ＪＵ１のコーナ部において、第２接合部分ＪＵ２の一部が変形しきれずに若干の隙間を形成していても、第２接合部分ＪＵ２のその他の部分が第１接合部分ＪＵ１に接触し、課題を解決する程度に接合力が得られている状態であれば、この状態も、実質的に隙間が存在しない状態というものとする。
＜実施の形態における半導体装置の製造方法＞
本実施の形態における半導体装置は、上記のように構成されており、以下に、その製造方法について説明する。
まず、平面視において、略円盤形状をした半導体ウェハを用意する。そして、半導体ウェハ上に半導体素子を形成する。半導体素子を形成する工程は、例えば、成膜技術、エッチング技術、熱処理技術、イオン注入技術、あるいは、フォトリソグラフィ技術などの製造技術を使用することにより形成される。例えば、半導体素子としては、シリコン基板上に形成されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、バイポーラトランジスタを挙げることができる。さらに半導体素子として、抵抗素子、容量素子あるいはインダクタ素子に代表される受動素子も形成される。
続いて、半導体素子を形成した半導体ウェハ上に配線層を形成する。配線層は、層間絶縁膜上に形成された金属膜をパターニングすることにより形成される。通常、配線層は、多層配線構造とすることが多いが単層の配線層としてもよい。配線層を構成する配線は、例えば、アルミニウム膜を使用した配線や、銅膜を使用した配線（ダマシン配線）から構成される。その後、配線層の最上層にパッドを形成する。以上のようにして、前工程処理が実施された半導体ウェハを得ることができる。
そして、半導体ウェハに対してバックグラインド処理を施すことにより、半導体ウェハの厚さを薄くした後、後工程処理を実施する。図１７は、後工程処理の流れを示すフローチャートである。まず、後工程処理を実施する前に、本実施の形態におけるリードフレームを用意する。具体的には、図１１に示すような工程を経ることにより、チップ搭載部を吊りリードに固定したリードフレームを準備する。例えば、チップ搭載部の一部領域に対してプレス加工やエッチング加工を施すことにより、チップ搭載部の上面（表面）に凹部からなる第１接合部分を形成する（図１１のＳ１０１）。そして、第１接合部分を形成した位置に対応する位置に配置される吊りリードの一部に、例えば、折り曲げ加工によって第２接合部分を設ける（図１１のＳ１０２）。その後、第１接合部分を形成したチップ搭載部の下面を押さえつけた状態で、この第２接合部分を第１接合部分に嵌め込む（図１１のＳ１０３）。これにより、第２接合部分を第１接合部分に嵌め込んだ状態で、チップ搭載部をリードフレームの吊りリードに固定することができる。このようにして、チップ搭載部を吊りリードに固定したリードフレームを形成することができる。
続いて、後工程処理を実施する。まず、集積回路が形成された半導体ウェハをダイシングすることにより、半導体ウェハに形成されている各チップ領域を切断して、半導体チップを取得する（図１７のＳ２０１）。そして、リードフレームに固定されているチップ搭載部に、取得した半導体チップを搭載した後（図１７のＳ２０２）、半導体チップに形成されているパッドと、リードフレームに形成されているリードとをワイヤで接続する（図１７のＳ２０３）。その後、半導体チップ、ワイヤ、吊りリードの一部、リードの一部を樹脂で封止する（図１７のＳ２０４）。そして、リードフレームに形成されているタイバーを切断した後（図１７のＳ２０５）、樹脂から露出しているリードの表面にめっき膜を形成する（図１７のＳ２０６）。続いて、樹脂の表面に、例えば、レーザー光を使用することにより、マークを形成した後（図１７のＳ２０７）、樹脂から突き出ているリードを成形する（図１７のＳ２０８）。このようにして半導体装置（パッケージ）を形成した後、電気的特性検査が実施され、良品と判断された半導体装置が製品として出荷される。以上のようにして、本実施の形態における半導体装置を製造することができる。
以上のように、本実施の形態における半導体装置の製造方法によれば、チップ搭載部ＴＡＢが吊りリードＨＬが確実に固定された状態のリードフレームを使用することができる、このため、チップ搭載部ＴＡＢと吊りリードＨＬとの間に発生するがたつきを抑制することができる。このことは、半導体装置の製造工程中にリードフレームＬＦが変形しにくくなることを意味している。つまり、本実施の形態によれば、チップ搭載部ＴＡＢと吊りリードＨＬとの固定にがたつきが発生しにくくなっていることから、例えば、ワイヤボンディング工程において、キャピラリによりリードの押さえムラを抑制できる。この結果、キャピラリからリードへの超音波の伝達を確実に行なうことができ、これによって、ワイヤのリードへの圧着不良を防止することができる。
また、樹脂封止工程においては、金型でリードフレームをクランプした状態で樹脂封止が行なわれる。このとき、本実施の形態では、チップ搭載部ＴＡＢと吊りリードＨＬとの固定にがたつきが発生しにくくなっていることから、金型でリードフレームをクランプする際に発生するリードフレームの変形を抑制することができる。したがって、本実施の形態によれば、リードフレームの変形が樹脂封止工程で発生しにくくなるため、パッドとリードとを接続するワイヤにかかる負担を低減することができる。この結果、本実施の形態によれば、ワイヤの断線や、樹脂封止工程で形成される封止体の形状異常などの発生を抑制することができる。以上のように、本実施の形態では、チップ搭載部ＴＡＢと吊りリードＨＬとの固定を確実に行なうことができるので、リードフレームの変形を抑制することができる。これにより、本実施の形態によれば、リードフレームの変形に起因するワイヤの圧着特性の悪化や封止体の形状異常を防止することができ、これによって、半導体装置の信頼性向上を図ることができる。
＜変形例１＞
次に、変形例１について説明する。本変形例１では、チップ搭載部ＴＡＢの角部に、チップ搭載部ＴＡＢと吊りリードＨＬとの接続部を設けている例について説明する。
図１８は、本変形例１におけるリードフレームＬＦ２の構成を示す図である。図１８に示すように、中央部には、矩形形状をしたチップ搭載部ＴＡＢが配置されており、このチップ搭載部ＴＡＢの周囲を囲むように、複数のリードＬＤが形成されている。そして、本変形例１の特徴は、吊りリードＨＬがチップ搭載部ＴＡＢの角部（コーナ部）に配置されており、この角部において、チップ搭載部ＴＡＢが吊りリードＨＬに固定されている点にある。つまり、本変形例１においては、チップ搭載部ＴＡＢの角部において、チップ搭載部ＴＡＢに形成された第１接合部分ＪＵ１に、吊りリードＨＬの一部を構成する第２接合部分ＪＵ２が固定されている。図１９は、図１８のＡ−Ａ線で切断した断面図である。具体的に、図１９に示すように、チップ搭載部ＴＡＢに形成された第１接合部分ＪＵ１は、凹部形状をしており、この凹部からなる第１接合部分ＪＵ１に、吊りリードＨＬを折り曲げ加工して形成された第２接合部分ＪＵ２が嵌め込まれていることがわかる。
このように構成されている本変形例１においても、前記実施の形態と同様に、第２接合部分ＪＵ２を第１接合部分ＪＵ１に固定する際、最終的には、第１接合部分ＪＵ１と第２接合部分ＪＵ２の間に隙間が存在せず、これによって、チップ搭載部ＴＡＢと吊りリードとを確実に固定できるという顕著な効果を得ることができる。
さらに、本変形例１においては、チップ搭載部ＴＡＢと吊りリードＨＬとを接続する接続部を、矩形形状をしたチップ搭載部ＴＡＢの角部に配置しているので、接続部に邪魔されることなく、複数のリードＬＤを高密度に配置することができる。すなわち、本変形例１では、チップ搭載部ＴＡＢと吊りリードＨＬとを接続する接続部が、チップ搭載部ＴＡＢの角部に配置されているため、チップ搭載部ＴＡＢの４辺の周囲全体に複数のリードＬＤを配置することができるのである。これにより、本変形例１によれば、互いに別体から構成されるチップ搭載部ＴＡＢと吊りリードＨＬとを固定するタイプのリードフレームであっても、接続部に邪魔されることなく、チップ搭載部ＴＡＢの周囲に複数のリードＬＤを高密度に配置することができる。このことは、半導体装置の小型化を図ることができることを意味している。つまり、本変形例１では、前記実施の形態と同様に、チップ搭載部ＴＡＢと吊りリードＨＬとの接続信頼性を向上できるとともに、半導体装置の小型化を実現できるという顕著な効果を得ることができるのである。
以下では、本変形例１における半導体装置の優位性を、本発明者が検討した検討例と対比しながら説明する。図２０（ａ）は、本変形例１におけるリードフレームＬＦ２の構成を示す平面図であり、図２０（ｂ）は、検討例におけるリードフレームＬＦＰ２の構成を示す平面図である。図２０（ａ）において、本変形例１におけるリードフレームＬＦ２では、矩形形状をしたチップ搭載部ＴＡＢの角部（コーナ部）に第１接合部分ＪＵ１と第２接合部分ＪＵ２による接続部が形成されている。つまり、本変形例１では、チップ搭載部ＴＡＢの角部において、凹部からなる第１接合部分ＪＵ１に、吊りリードＨＬの一部を構成する第２接合部分ＪＵ２が嵌め込まれている。これにより、チップ搭載部ＴＡＢと吊りリードＨＬが接続部によって固定されている。この結果、本変形例１によれば、接続部に邪魔されることなく、矩形形状をしたチップ搭載部ＴＡＢの４辺の周囲に沿って、複数のリードＬＤを高密度に配置することができる。特に、図２０（ａ）に示すように、例えば、本変形例においては、チップ搭載部ＴＡＢの１辺に沿って、２０本のリードＬＤを配置することができている。
これに対し、図２０（ｂ）に示す検討例でも、矩形形状をしたチップ搭載部ＴＡＢの角部に、チップ搭載部ＴＡＢと吊りリードＨＬを接続する接続部が形成されている。ただし、検討例において、この接続部は、エンボス加工されたエンボス部ＥＢを、吊りリードＨＬに設けられた開口部に挿入し、エンボス部ＥＢの上部を潰すことにより形成されている。このとき、図２０（ｂ）に示すように、エンボス部ＥＢのサイズが大きくなることから、図２０（ｂ）に示す検討例の接続部は、図２０（ａ）に示す本変形例１の接続部よりも占有面積が大きくなってしまうことがわかる。例えば、図２０（ｂ）に示すように、検討例においては、チップ搭載部ＴＡＢの１辺に沿って、１８本のリードＬＤしか配置することができなくなることがわかる。
つまり、図２０（ｂ）に示すように、エンボス加工による接続部を採用する場合、たとえ、チップ搭載部ＴＡＢの角部に接続部を設けても、図２０（ａ）に示す本変形例１における接続部よりもサイズが大きくなるのである。このように、凹部からなる第１接合部分ＪＵ１に、吊りリードＨＬの一部を構成する第２接合部分ＪＵ２を嵌め込む本変形例１における接続部の構成は、接続信頼性を向上できるとともに、接続部自体のサイズも小さくすることができるのである。このことから、例えば、図２０（ａ）に示すように、凹部からなる第１接合部分ＪＵ１に、吊りリードＨＬの一部を構成する第２接合部分ＪＵ２を嵌め込む本変形例１における接続部の構成を採用する場合、図２０（ｂ）に示す検討例に比べて、接続信頼性を向上できるだけでなく、接続部の占有面積も低減することができることがわかる。
具体的に、例えば、図２０（ａ）に示す本変形例１の場合、チップ搭載部ＴＡＢの１辺に沿って、２０本のリードＬＤを配置することができるのに対し、図２０（ｂ）に示す検討例の場合、チップ搭載部ＴＡＢの１辺に沿って、１８本のリードＬＤしか配置することができない。このことは、チップ搭載部ＴＡＢの４辺に沿って配置されているリードＬＤの本数の合計は、図２０（ａ）に示す本変形例１の場合、８０本になるのに対し、図２０（ｂ）に示す検討例の場合、７２本となり、その差は８本にもなる。このことは、リードフレームＬＦ２とリードフレームＬＦＰ２のサイズを同じにする場合、本変形例１のほうが検討例よりも高密度にリードＬＤを配置できることを意味する。言い換えれば、リードフレームＬＦ２とリードフレームＬＦＰ２に同じ本数のリードＬＤを形成する場合、本変形例１のリードフレームＬＦ２のサイズを検討例のリードフレームＬＦＰ２のサイズよりも小さくできることを意味している。
続いて、図２１（ａ）は、本変形例１における半導体装置ＰＫ２の構成を示す平面図であり、図２１（ｂ）は、検討例における半導体装置ＰＫＰ２の構成を示す平面図である。まず、図２１（ａ）において、本変形例１における半導体装置ＰＫ２は、図２０（ａ）に示すリードフレームＬＦ２を使用して形成されている。具体的には、チップ搭載部ＴＡＢ上に半導体チップＣＨＰが搭載されており、この半導体チップＣＨＰの外縁部に沿って、複数のパッドＰＤが配置されている。この複数のパッドＰＤのそれぞれは、半導体チップＣＨＰの周囲に配置されているリードＬＤとワイヤＷによって電気的に接続されている。
このとき、本変形例１における半導体装置ＰＫ２では、チップ搭載部ＴＡＢの角部において、第１接合部分ＪＵ１に第２接合部分ＪＵ２が嵌め込まれて、チップ搭載部ＴＡＢと吊りリードＨＬが固定されている。このことから、図２１（ａ）に示す本変形例１においては、チップ搭載部ＴＡＢの一辺に沿って、２０本のリードＬＤを配置することができる。したがって、本変形例１における半導体チップＣＨＰでは、矩形形状をした半導体チップＣＨＰの１辺に沿って、例えば、２０個のパッドＰＤを配置することができ、これらの２０個のパッドＰＤが２０本のリードＬＤとワイヤＷで電気的に接続されることになる。
一方、図２１（ｂ）において、検討例における半導体装置ＰＫＰ２は、図２０（ｂ）に示すリードフレームＬＦＰ２を使用して形成されている。具体的に、検討例における半導体装置ＰＫＰ２においても、チップ搭載部ＴＡＢ上に半導体チップＣＨＰが搭載されており、この半導体チップＣＨＰの外縁部に沿って、複数のパッドＰＤが配置されている。この複数のパッドＰＤのそれぞれは、半導体チップＣＨＰの周囲に配置されているリードＬＤとワイヤＷによって電気的に接続されている。このとき、検討例における半導体装置ＰＫＰ２では、チップ搭載部ＴＡＢの角部において、エンボス加工されたエンボス部ＥＢが吊りリードＨＬに形成された開口部に挿入されて、エンボス部ＥＢの上部を潰すことにより、チップ搭載部ＴＡＢと吊りリードＨＬが固定されている。このことから、図２１（ｂ）に示す検討例においては、チップ搭載部ＴＡＢの一辺に沿って、１８本のリードＬＤしか配置することができなくなる。したがって、検討例における半導体チップＣＨＰでは、矩形形状をした半導体チップＣＨＰの１辺に沿って、例えば、１８個のパッドＰＤしか配置することができず、これらの１８個のパッドＰＤが１８本のリードＬＤとワイヤＷで電気的に接続されることになる。
以上のことから、図２１（ａ）に示す本変形例１における半導体装置ＰＫ２のサイズと、図２１（ｂ）に示す検討例における半導体装置ＰＫＰ２のサイズを同じにする場合、本変形例１のほうが検討例よりも高密度にリードＬＤを配置できることがわかる。別の言い方をすれば、本変形例１における半導体装置ＰＫ２と検討例における半導体装置ＰＫＰ２に同じ本数のリードＬＤを形成する場合、本変形例１の半導体装置ＰＫ２のサイズを検討例の半導体装置ＰＫＰ２のサイズよりも小さくできることになる。したがって、本変形例１によれば、チップ搭載部ＴＡＢと吊りリードＨＬとの接続信頼性を向上できるだけでなく、半導体装置ＰＫ２のサイズを小型化できることがわかる。
次に、図２２（ａ）は、本変形例１を示す図２１（ａ）のＡ−Ａ線で切断した断面図を示し、図２２（ｂ）は、検討例を示す図２１（ｂ）のＢ−Ｂ線で切断した断面図を示している。まず、図２２（ａ）に示す本変形例１においては、チップ搭載部ＴＡＢ上に半導体チップＣＨＰが搭載されており、半導体チップＣＨＰに形成されているパッドＰＤと、ガルウィング形状に加工されたリードＬＤがワイヤＷで電気的に接続されている。また、チップ搭載部ＴＡＢと吊りリードＨＬは、チップ搭載部ＴＡＢに形成された凹部からなる第１接合部分ＪＵ１に、吊りリードＨＬの一部を構成する第２接合部分ＪＵ２を嵌め込むことにより接続されている。このため、本変形例１でも、前記実施の形態と同様に、第２接合部分ＪＵ２を第１接合部分ＪＵ１に固定する際、最終的には、第１接合部分ＪＵ１と第２接合部分ＪＵ２の間に隙間が存在せず、これによって、チップ搭載部ＴＡＢと吊りリードＨＬとを確実に固定できるという効果を得ることができる。
なお、図２２（ａ）において、半導体チップＣＨＰ、ワイヤＷ、リードＬＤの一部、および、吊りリードＨＬを覆うように、例えば、樹脂からなる封止体ＭＲが形成されている。そして、図２２（ａ）から明らかなように、チップ搭載部ＴＡＢの厚さは、リードＬＤの厚さや吊りリードＨＬの厚さよりも充分に厚くなっている。このことから、チップ搭載部ＴＡＢの熱容量は大きくなる。また、チップ搭載部ＴＡＢの裏面（下面）は、封止体ＭＲから露出しているため、半導体チップＣＨＰで発生した熱は、チップ搭載部ＴＡＢから効率的に半導体装置ＰＫ２の外部へ放散される。
一方、図２２（ｂ）に示す検討例においても、チップ搭載部ＴＡＢ上に半導体チップＣＨＰが搭載されており、半導体チップＣＨＰに形成されているパッドＰＤと、ガルウィング形状に加工されたリードＬＤがワイヤＷで電気的に接続されている。また、チップ搭載部ＴＡＢと吊りリードＨＬは、エンボス加工されたエンボス部ＥＢが吊りリードＨＬに形成された開口部に挿入されて、エンボス部ＥＢの上部を潰すことにより、固定されている。このため、図２２（ｂ）に示す検討例においては、開口部の径にマージンを持たせる必要があるため、がたつきが発生しやすくなる。これに対し、本変形例１では、例えば、図２２（ａ）に示すように、凹形状をした第１接合部分ＪＵ１に、吊りリードＨＬの一部を構成する第２接合部分ＪＵ２を嵌め込むことにより、チップ搭載部ＴＡＢと吊りリードＨＬとを物理的に固定している。このため、第１接合部分ＪＵ１と第２接合部分ＪＵ２の間に隙間が存在せず、これによって、チップ搭載部ＴＡＢと吊りリードＨＬとを確実に固定できることがわかる。
なお、図２２（ｂ）においても、半導体チップＣＨＰ、ワイヤＷ、リードＬＤの一部、および、吊りリードＨＬを覆うように、例えば、樹脂からなる封止体ＭＲが形成されている。そして、図２２（ｂ）から明らかなように、チップ搭載部ＴＡＢの厚さは、リードＬＤの厚さや吊りリードＨＬの厚さよりも充分に厚くなっている。このことから、チップ搭載部ＴＡＢの熱容量は大きくなる。また、チップ搭載部ＴＡＢの裏面（下面）は、封止体ＭＲから露出しているため、半導体チップＣＨＰで発生した熱は、チップ搭載部ＴＡＢから半導体装置ＰＫＰ２の外部へ放散される。
ただし、図２２（ｂ）に示す検討例においては、エンボス加工されたチップ搭載部ＴＡＢの下面にへこみ部が形成されており、このへこみ部に樹脂が充填されている。このため、図２２（ｂ）に示す検討例においては、封止体ＭＲから露出するチップ搭載部ＴＡＢの下面の面積が小さくなってしまう。これに対し、図２２（ａ）に示す本変形例１においては、エンボス加工を施していないことから、チップ搭載部ＴＡＢの下面が面一となっており、これによって、封止体ＭＲから露出するチップ搭載部ＴＡＢの下面の面積を大きくすることができる。別の表現をすると、平面視において、チップ搭載部ＴＡＢと吊りリードＨＬとが固定されている部分は、チップ搭載部ＴＡＢの下面と重なっているとも言える。
この結果、図２２（ａ）に示す本変形例１によれば、図２２（ｂ）に示す検討例よりも、封止体ＭＲから露出するチップ搭載部ＴＡＢの下面の面積を大きくすることができる。したがって、図２２（ａ）に示す本変形例１によれば、図２２（ｂ）に示す検討例よりも、半導体チップＣＨＰで発生した熱を効率良く外部へ放散させることができる。このことから、図２２（ａ）に示す本変形例１によれば、図２２（ｂ）に示す検討例よりも、封止体ＭＲの内部の温度上昇を抑制することができ、これによって、封止体ＭＲに封止されている半導体チップＣＨＰの熱による熱暴走を抑制することができる。つまり、図２２（ａ）に示す本変形例１の半導体装置ＰＫ２によれば、図２２（ｂ）に示す検討例の半導体装置ＰＫＰ２よりも、信頼性向上を図ることができる。
続いて、図２３（ａ）は、本変形例１における半導体装置ＰＫ２の外観構成を示す上面図であり、図２３（ｂ）は、検討例における半導体装置ＰＫＰ２の外観構成を示す上面図である。図２３（ａ）において、本変形例１における半導体装置ＰＫ２の外形形状は略矩形形状をしており、略矩形形状をした封止体ＭＲからリードＬＤの一部分（アウタリードと呼ばれる）が突出している。このとき、図２３（ａ）に示す本変形例１における半導体装置ＰＫ２では、封止体ＭＲの１辺から２０本のリードＬＤが突き出ていることから、封止体ＭＲの４辺全体からは、８０本のリードＬＤが突き出ていることになる。
これに対し、図２３（ｂ）においても、検討例における半導体装置ＰＫＰ２の外形形状は略矩形形状をしており、略矩形形状をした封止体ＭＲからリードＬＤの一部分（アウタリード）が突出している。このとき、図２３（ｂ）に示す検討例における半導体装置ＰＫＰ２では、封止体ＭＲの１辺から１８本のリードＬＤが突き出ていることから、封止体ＭＲの４辺全体からは、７２本のリードＬＤが突き出ていることになる。
したがって、図２３（ａ）に示す本変形例１における半導体装置ＰＫ２のサイズと、図２３（ｂ）に示す検討例における半導体装置ＰＫＰ２のサイズが同じ場合、本変形例１のほうが検討例よりも高密度にリードＬＤを配置できることがわかる。このことから、本変形例１によれば、半導体装置ＰＫ２のサイズを小型化できることがわかる。
さらに、図２４（ａ）は、本変形例１における半導体装置ＰＫ２の外観構成を示す下面図であり、図２４（ｂ）は、検討例における半導体装置ＰＫＰ２の外観構成を示す下面図である。図２４（ａ）に示す本変形例１では、封止体ＭＲの下面からチップ搭載部ＴＡＢの下面が露出していることがわかる。同様に、図２４（ｂ）に示す検討例でも、封止体ＭＲの下面からチップ搭載部ＴＡＢの下面が露出していることがわかる。ここで、図２４（ｂ）に示す検討例においては、チップ搭載部ＴＡＢの角部がエンボス加工されているため、エンボス加工されて凹んでいる領域は封止体ＭＲで覆われていることになる。一方、図２４（ａ）に示す本変形例１においては、エンボス加工されていないため、チップ搭載部ＴＡＢの下面が平坦になっており、チップ搭載部ＴＡＢの下面全面が封止体ＭＲから露出している。この結果、図２４（ａ）に示す本変形例におけるチップ搭載部ＴＡＢの露出面積は、図２４（ｂ）に示す検討例におけるチップ搭載部ＴＡＢの露出面積よりも大きくなり、放熱効率を向上させることができる。
＜変形例２＞
次に、変形例２について説明する。本変形例２では、チップ搭載部ＴＡＢにワイヤ接続部ＷＣＮを設ける例について説明する。
図２５は、本変形例２におけるリードフレームＬＦ３に対して、チップ搭載工程（ダイボンディング工程）およびワイヤボンディング工程を施した後の状態を示す図である。図２５において、本変形例２では、矩形形状をしたチップ搭載部ＴＡＢ上に半導体チップＣＨＰが搭載されており、この矩形形状をした半導体チップＣＨＰの外縁部に沿って複数のパッドＰＤが形成されている。一方、矩形形状をしたチップ搭載部ＴＡＢの周囲を囲むように複数のリードＬＤが配置されている。そして、半導体チップＣＨＰに形成されているパッドＰＤとリードＬＤがワイヤＷによって電気的に接続されている。
図２５に示す本変形例２においても、矩形形状をしたチップ搭載部ＴＡＢの角部（コーナ部）にチップ搭載部ＴＡＢと吊りリードＨＬとを接続する接続部を配置している。したがって、本変形例２においても、接続部に邪魔されることなく、複数のリードＬＤを高密度に配置することができる。すなわち、本変形例２でも、チップ搭載部ＴＡＢと吊りリードＨＬとを接続する接続部が、チップ搭載部ＴＡＢの角部に配置されているため、チップ搭載部ＴＡＢの４辺の周囲全体に複数のリードＬＤを配置することができるのである。これにより、本変形例２によれば、互いに別体から構成されるチップ搭載部ＴＡＢと吊りリードＨＬとを固定するタイプのリードフレームＬＦ３であっても、接続部に邪魔されることなく、チップ搭載部ＴＡＢの周囲に複数のリードＬＤを高密度に配置することができる。この結果、本変形例２においても、チップ搭載部ＴＡＢと吊りリードＨＬとの接続信頼性を向上できるとともに、半導体装置の小型化を実現できる。
このことから、本変形例２によれば、チップ搭載部ＴＡＢの上面領域を大きく取ることができる。言い換えれば、チップ搭載部ＴＡＢと吊りリードＨＬとを接続する接続部に邪魔されることなく、チップ搭載部ＴＡＢの面積を確保することができる。そこで、本変形例２では、この確保されるスペースを有効活用しようとするものである。
図２５に示すように、本変形例２の特徴は、チップ搭載部ＴＡＢ内にワイヤ接続部ＷＣＮを設けている点にある。つまり、本変形例２では、チップ搭載部ＴＡＢと吊りリードＨＬとを接続する接続部をチップ搭載部ＴＡＢの角部に形成することにより確保されるチップ搭載部ＴＡＢ内のスペースにワイヤ接続部ＷＣＮを設けている点に特徴がある。すなわち、本変形例２においては、図２５に示すように、チップ搭載部ＴＡＢ内にワイヤ接続部ＷＣＮが形成されている。そして、半導体チップＣＨＰに形成されているパッドＰＤの中には、基準電位（ＧＮＤ電位）を供給する基準電位供給用パッドが含まれており、この基準電位供給用パッドとワイヤ接続部ＷＣＮが基準電位用ワイヤＷＧで電気的に接続されている。これにより、半導体チップＣＨＰに供給される基準電位の安定性を向上させることができる。すなわち、チップ搭載部ＴＡＢに形成されているワイヤ接続部ＷＣＮに外部から基準電位を供給するとともに、このワイヤ接続部ＷＣＮと複数の基準電位用ワイヤＷＧで半導体チップＣＨＰを接続する。これにより、半導体チップＣＨＰとワイヤ接続部ＷＣＮとの間の抵抗を小さくすることができる結果、電位変動を少なくすることができ、安定した基準電位を半導体チップＣＨＰに供給することができるからである。
このとき、チップ搭載部ＴＡＢに形成されるワイヤ接続部ＷＣＮは、チップ搭載部ＴＡＢの上面領域のうち、半導体チップＣＨＰが搭載されているチップ搭載領域よりも外側の外縁領域に形成することができる。特に、本変形例２においては、図２５に示すように、半導体チップＣＨＰの中心が、チップ搭載部ＴＡＢの中心線ＣＬからずれるように配置することが望ましい。なぜなら、例えば、図２５に示すように、中心線ＣＬに対して、半導体チップＣＨＰを左側にずらすように配置することにより、チップ搭載部ＴＡＢの中心線ＣＬより右側の領域に大きなスペースを確保することができ、このスペースにワイヤ接続部ＷＣＮを形成しやすくなるからである。
ここで、本変形例２においては、図２５に示すように、平面視において、チップ搭載領域とワイヤ接続部ＷＣＮの間のチップ搭載部ＴＡＢの上面領域に、スリットＳＬが形成されている。以下に、このスリットＳＬを設ける理由について説明する。例えば、ワイヤ接続部ＷＣＮと半導体チップＣＨＰとを基準電位用ワイヤＷＧで接続する観点からは、上述したスリットＳＬを設ける必要はないように思われる。
ところが、スリットＳＬを設けない場合、半導体チップＣＨＰが中心線ＣＬから左側にずれて配置されていることから、ワイヤ接続部ＷＣＮの面積が大きくなる。このとき、ワイヤ接続部ＷＣＮも、例えば、樹脂からなる封止体で封止されることになる。この場合、ワイヤ接続部ＷＣＮ自体が樹脂と接触することになる。すると、例えば、半導体装置に熱負荷サイクルが印加された場合、ワイヤ接続部ＷＣＮを構成する銅材と、封止体を構成する樹脂との間の膨張率の相違により、ワイヤ接続部ＷＣＮが封止体から剥離してしまうおそれが高まる。さらには、ワイヤ接続部ＷＣＮを構成する銅材と、封止体を構成する樹脂との間の膨張率の相違により、ワイヤ接続部ＷＣＮに接続されている基準電位用ワイヤＷＧにせん断応力が加わり、断線に至る不具合が発生するポテンシャルが高まる。この現象は、ワイヤ接続部ＷＣＮと封止体の接触面積が大きくなればなるほど顕在化しやすいと考えることができる。
そこで、本変形例２では、チップ搭載領域とワイヤ接続部ＷＣＮの間のチップ搭載部ＴＡＢの上面領域に、スリットＳＬを形成している。これにより、図２５に示すように、ワイヤ接続部ＷＣＮの面積を小さくすることができ、これによって、ワイヤ接続部ＷＣＮと封止体との接触面積を低減することができるのである。この結果、本変形例２によれば、ワイヤ接続部ＷＣＮを構成する銅材と、封止体を構成する樹脂との間の膨張率の相違に起因するワイヤ接続部ＷＣＮの剥離や基準電位用ワイヤＷＧの断線を効果的に防止することができる。以上にように、スリットＳＬは、ワイヤ接続部ＷＣＮの剥離や基準電位用ワイヤＷＧの断線を抑制するために設けられていることがわかる。
図２６は、本変形例２における半導体装置ＰＫ３の外観構成を示す下面図である。図２６に示すように、略矩形形状をした封止体ＭＲから複数のリードＬＤの一部分（アウターリード）が突き出ていることがわかる。そして、例えば、樹脂からなる封止体ＭＲの下面には、チップ搭載部ＴＡＢの下面が露出している。このとき、本変形例２では、チップ搭載部ＴＡＢにスリットＳＬが形成されており、このスリットＳＬの内部には樹脂が充填されていることがわかる。そして、スリットＳＬの外側領域（チップ搭載部ＴＡＢの外縁領域）には、ワイヤ接続部ＷＣＮが設けられており、このワイヤ接続部ＷＣＮの下面も封止体ＭＲから露出していることがわかる。このようにして、本変形例２においても、ワイヤ接続部ＷＣＮを含むチップ搭載部ＴＡＢの下面が露出しているため、封止体ＭＲで覆われている半導体チップから発生した熱を効率良く、外部へ放散させることができる。
ここで、本明細書でいう矩形形状をしたチップ搭載部ＴＡＢの「角部（コーナ部）」の定義について説明する。図２７は、チップ搭載部ＴＡＢの平面形状を示す模式図である。図２７において、チップ搭載部ＴＡＢの中心を原点とし、この中心から横方向に延在する座標軸をＸ軸、チップ搭載部ＴＡＢの中心から縦方向に延在する座標軸をＹ軸とする。このようにＸ軸とＹ軸とを定義すると、チップ搭載部ＴＡＢは、Ｘ軸とＹ軸からなる座標軸によって第１象限から第４象限に分割される。このとき、各象限は、チップ搭載部ＴＡＢの「角ＣＮ」を含んでおり、本明細書でいう「角部ＣＮＲ」は、各象限に含まれる斜線を付した領域として定義される。具体的に、本明細書でいう「角部ＣＮＲ」は、矩形領域から構成される。そして、この矩形領域を構成する辺ＳＤＣ１は、チップ搭載部ＴＡＢの辺ＳＤ１の１／４よりも小さく、矩形領域を構成する辺ＳＤＣ２は、チップ搭載部ＴＡＢの辺ＳＤ２の１／４よりも小さくなっている。
＜変形例３＞
次に、変形例３について説明する。本変形例３では、チップ搭載部ＴＡＢの角部の延長上に、チップ搭載部ＴＡＢと吊りリードＨＬとを接続する接続部を設ける例について説明する。
図２８は、本変形例３におけるリードフレームＬＦ４に対して、チップ搭載工程（ダイボンディング工程）およびワイヤボンディング工程を施した後の状態を示す図である。図２８において、本変形例３では、矩形形状をしたチップ搭載部ＴＡＢ上に半導体チップＣＨＰが搭載されており、この矩形形状をした半導体チップＣＨＰの外縁部に沿って複数のパッドＰＤが形成されている。一方、矩形形状をしたチップ搭載部ＴＡＢの周囲を囲むように複数のリードＬＤが配置されている。そして、半導体チップＣＨＰに形成されているパッドＰＤとリードＬＤがワイヤＷによって電気的に接続されている。
図２８に示す本変形例３においては、矩形形状をしたチップ搭載部ＴＡＢの角部（コーナ部）の延長上にチップ搭載部ＴＡＢと吊りリードＨＬとを接続する接続部を配置している。ただし、本変形例３においては、第１接合部分ＪＵ１と第２接合部分ＪＵ２との接続部が封止体で封止される封止領域Ｒ１の外側に形成されている。この場合であっても、接続部に邪魔されることなく、複数のリードＬＤを高密度に配置することができる。すなわち、本変形例３でも、チップ搭載部ＴＡＢと吊りリードＨＬとを接続する接続部が、チップ搭載部ＴＡＢの角部の延長上に配置されているため、チップ搭載部ＴＡＢの４辺の周囲全体に複数のリードＬＤを配置することができるのである。これにより、本変形例３によれば、互いに別体から構成されるチップ搭載部ＴＡＢと吊りリードＨＬとを固定するタイプのリードフレームＬＦ４であっても、接続部に邪魔されることなく、チップ搭載部ＴＡＢの周囲に複数のリードＬＤを高密度に配置することができる。この結果、本変形例３においても、チップ搭載部ＴＡＢと吊りリードＨＬとの接続信頼性を向上できるとともに、半導体装置ＰＫ４の小型化を実現できる。
ここで、本変形例３においても、前記実施の形態と同様に、半導体チップＣＨＰ、ワイヤＷ、リードＬＤの一部を樹脂で封止した後、リードフレームＬＦ４に形成されているタイバーを切断する。このとき、凹部からなる第１接合部分ＪＵ１に第２接合部分ＪＵ２を嵌め込んで形成された接続部が封止領域Ｒ１の外側に形成されることから、タイバーの切断工程において、接続部も切り離される。すなわち、第１接合部分ＪＵ１および第２接合部分ＪＵ２を、封止体から分離するように切断される。この結果、本変形例３では、最終的に形成される半導体装置ＰＫ４から接続部が切り離されることになり、最終的な半導体装置ＰＫ４に接続部の痕跡は残らないことになる。
図２９は、本変形例３における半導体装置ＰＫ４の外観構成を示す下面図である。図２９に示すように、略矩形形状をした封止体ＭＲから複数のリードＬＤの一部分（アウターリード）が突き出ていることがわかる。そして、例えば、樹脂からなる封止体ＭＲの下面には、チップ搭載部ＴＡＢの下面が露出している。このようにして、本変形例３においても、チップ搭載部ＴＡＢの下面が露出しているため、封止体ＭＲで覆われている半導体チップから発生した熱を効率良く、外部へ放散させることができる。
＜変形例４＞
続いて、変形例４について説明する。本変形例４では、半導体チップＣＨＰ１上に別の半導体チップＣＨＰ２が搭載された半導体装置ＰＫ５について説明する。
図３０は、本変形例４における半導体装置ＰＫ５の構成を示す図であり、図３１は、図３０のＡ−Ａ線で切断した断面図である。図３０において、本変形例４における半導体装置ＰＫ５は、チップ搭載部ＴＡＢ上に半導体チップＣＨＰ１が搭載されており、この半導体チップＣＨＰ１の外縁部に沿って、複数のパッドＰＤ１が配置されている。この複数のパッドＰＤ１のそれぞれは、半導体チップＣＨＰ１の周囲に配置されているリードＬＤとワイヤＷによって電気的に接続されている。さらに、本変形例４においては、半導体チップＣＨＰ１上に別の半導体チップＣＨＰ２が搭載されている。つまり、本変形例４においては、チップ搭載部ＴＡＢ上に積層された半導体チップＣＨＰ１と半導体チップＣＨＰ２が搭載されている。そして、半導体チップＣＨＰ２の主面（表面）には、複数のパッドＰＤ１の内側に複数のパッドＰＤ１とは別の複数のパッドＰＤ３が形成されており、この複数のパッドＰＤ３のそれぞれは、半導体チップＣＨＰ１の表面に形成されているパッドＰＤ２とワイヤＷによって電気的に接続されている。ここで、本変形例４における半導体装置ＰＫ５においても、チップ搭載部ＴＡＢの角部において、第１接合部分ＪＵ１と第２接合部分ＪＵ２により、チップ搭載部ＴＡＢと吊りリードＨＬが固定されている。この結果、本変形例４においても、半導体装置ＰＫ５の小型化を実現できる。
次に、図３１に示すように、本変形例５における半導体装置ＰＫ５は、チップ搭載部ＴＡＢ上に半導体チップＣＨＰ１が搭載されており、半導体チップＣＨＰ１に形成されているパッドＰＤ１と、ガルウィング形状に加工されたリードＬＤがワイヤＷで電気的に接続されている。そして、半導体チップＣＨＰ１上に半導体チップＣＨＰ２が搭載されており、半導体チップＣＨＰ１に形成されているパッドＰＤ２と、半導体チップＣＨＰ２に形成されているパッドＰＤ３がワイヤＷで電気的に接続されている。
また、図３１に示すように、チップ搭載部ＴＡＢと吊りリードＨＬは、チップ搭載部ＴＡＢに形成された凹部からなる第１接合部分ＪＵ１に、吊りリードＨＬの一部を構成する第２接合部分ＪＵ２を嵌め込むことにより接続されている。このため、本変形例４でも、前記実施の形態と同様に、第２接合部分ＪＵ２を第１接合部分ＪＵ１に固定する際、最終的には、第１接合部分ＪＵ１と第２接合部分ＪＵ２の間に隙間が存在せず、これによって、チップ搭載部ＴＡＢと吊りリードＨＬとを確実に固定できるという効果を得ることができる。
なお、図３１において、半導体チップＣＨＰ１、半導体チップＣＨＰ２、ワイヤＷ、リードＬＤの一部、および、吊りリードＨＬを覆うように、例えば、樹脂からなる封止体ＭＲが形成されている。そして、図３１から明らかなように、チップ搭載部ＴＡＢの厚さは、リードＬＤの厚さや吊りリードＨＬの厚さよりも充分に厚くなっている。このことから、チップ搭載部ＴＡＢの熱容量は大きくなる。また、チップ搭載部ＴＡＢの裏面（下面）は、封止体ＭＲから露出しているため、半導体チップＣＨＰ１や半導体チップＣＨＰ２で発生した熱は、チップ搭載部ＴＡＢから効率的に半導体装置ＰＫ５の外部へ放散される。
特に、本変形例４においては、チップ搭載部ＴＡＢ上に積層して半導体チップＣＨＰ１と半導体チップＣＨＰ２が配置されている。このため、本変形例４においては、半導体チップＣＨＰ１と半導体チップＣＨＰ２がともに熱源となるため、より高い放熱効率が要求される。この点に関し、本変形例４では、上述したように、チップ搭載部ＴＡＢの厚さが厚くなって熱容量が大きくなっているとともに、チップ搭載部ＴＡＢの下面が封止体ＭＲから露出している。このことから、本変形例４においては、半導体チップＣＨＰ１および半導体チップＣＨＰ２という複数の熱源が存在する場合であっても、効率良く熱源から発生した熱を外部に放散することができる。このとき、本変形例４においては、より発熱しやすい半導体チップＣＨＰ１を下層に配置することが望ましい。なぜなら、下層に配置される半導体チップＣＨＰ１は、ヒートシンクとなるチップ搭載部ＴＡＢに直接接触しているため、下層に配置されている半導体チップＣＨＰ１で発生した熱を効率良く、チップ搭載部ＴＡＢから外部へ放散できるからである。例えば、積層半導体チップのうち、下層には、制御回路が形成された制御回路用半導体チップを配置し、上層にメモリ回路が形成されたメモリ用半導体チップを配置することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
なお、上述のＭＯＳＦＥＴは、ゲート絶縁膜を酸化膜から形成する場合に限定するものではなく、ゲート絶縁膜を広く絶縁膜から形成するＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor)をも含むものと想定している。つまり、本明細書では、便宜上ＭＯＳＦＥＴという用語を使用しているが、このＭＯＳＦＥＴは、ＭＩＳＦＥＴをも含む意図の用語として本明細書では使用している。
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
ＡＤＨ 接着部材
ＣＨＰ 半導体チップ
ＣＨＰ１ 半導体チップ
ＣＨＰ２ 半導体チップ
ＣＬ 中心線
ＣＮ 角
ＣＮＲ 角部
ＥＢ エンボス部
ＨＬ 吊りリード
ＪＵ１ 第１接合部分
ＪＵ２ 第２接合部分
ＬＤ リード
ＬＦＰ リードフレーム
ＬＦＰ２ リードフレーム
ＬＦ１ リードフレーム
ＬＦ２ リードフレーム
ＬＦ３ リードフレーム
ＬＦ４ リードフレーム
ＭＲ 封止体
ＯＰ 開口部
ＰＤ パッド
ＰＤ１ パッド
ＰＤ２ パッド
ＰＤ３ パッド
ＰＫＰ 半導体装置
ＰＫＰ２ 半導体装置
ＰＫ１ 半導体装置
ＰＫ２ 半導体装置
ＰＫ３ 半導体装置
ＰＫ４ 半導体装置
ＰＫ５ 半導体装置
ＰＳ１ 大パンチ
ＰＳ２ 小パンチ
Ｒ１ 封止領域
ＳＤ１ 辺
ＳＤ２ 辺
ＳＤＣ１ 辺
ＳＤＣ２ 辺
ＳＬ スリット
ＴＡＢ チップ搭載部
Ｔ１ 深さ
Ｔ２ 厚さ
Ｗ ワイヤ
ＷＣＮ ワイヤ接続部
ＷＧ 基準電位用ワイヤ
Ｗ１ 幅
Ｗ２ 幅

Claims (27)

  1. （ａ）表面に複数のパッドが形成された半導体チップと、
    （ｂ）前記半導体チップが搭載された上面と、前記上面とは反対側の下面と、を有する第１部材と、
    （ｃ）前記第１部材と固定された吊りリードと、
    （ｄ）前記第１部材の周囲に配置された複数のリードと、
    （ｅ）前記半導体チップに形成されている前記複数のパッドのそれぞれと、前記複数のリードのそれぞれとを電気的に接続する複数のワイヤと、
    （ｆ）前記半導体チップ、前記第１部材の一部、前記吊りリードの一部、前記複数のリードの一部、および、前記複数のワイヤを封止する封止体と、を有し、
    前記第１部材には、凹部からなる第１接合部分が形成され、
    前記吊りリードは、第２接合部分を含み、
    前記第１部材と前記吊りリードの固定は、前記第１接合部分に前記第２接合部分を嵌め込むことにより行なわれていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１部材と前記吊りリードの固定は、前記第１接合部分に前記第２接合部分を挿入して圧着することにより行なわれていることを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置であって、
    前記凹部の深さは、前記第２接合部分の厚さよりも大きいことを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置であって、
    前記第１接合部分の端部は潰されていることを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置であって、
    前記第２接合部分の端部は、前記第１接合部分の端部で覆われていることを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置であって、
    前記第１接合部分から露出している前記第２接合部分の上面領域の面積は、前記第１接合部分の底面の面積よりも小さいことを特徴とする半導体装置。
  7. 請求項２に記載の半導体装置であって、
    前記凹部の側面間の幅の中には、前記凹部の底面の幅よりも大きいものが存在することを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置であって、
    前記第２接合部分の上面には、へこみ部が形成されていることを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置であって、
    前記へこみ部の高さは、前記第１接合部分の上面の高さよりも低いことを特徴とする半導体装置。
  10. 請求項１に記載の半導体装置であって、
    前記第１接合部分を構成する前記凹部の幅は、前記第２接合部分の幅と等しいことを特徴とする半導体装置。
  11. 請求項１に記載の半導体装置であって、
    前記第１接合部分を構成する前記凹部の幅は、前記第２接合部分の幅よりも大きく、
    前記第１接合部分と前記第２接合部分との間に接着部材が介在することを特徴とする半導体装置。
  12. 請求項１に記載の半導体装置であって、
    前記第２接合部分の幅は、前記第２接合部分の厚さ以上であることを特徴とする半導体装置。
  13. 請求項１に記載の半導体装置であって、
    前記第２接合部分は、前記吊りリードの一部を構成していることを特徴とする半導体装置。
  14. 請求項１３に記載の半導体装置であって、
    前記第２接合部分の幅は、前記吊りリードの他の部分の幅よりも大きいことを特徴とする半導体装置。
  15. 請求項１に記載の半導体装置であって、
    前記第１部材は、矩形形状をしており、
    前記第１接合部分は、前記第１部材の角部領域に形成されていることを特徴とする半導体装置。
  16. 請求項１５に記載の半導体装置であって、
    前記第１部材は、ワイヤ接続部を有し、
    前記半導体チップの前記複数のパッドの中には、基準電位を供給する基準電位供給用パッドが含まれており、
    前記基準電位供給用パッドと前記ワイヤ接続部とは、基準電位供給用ワイヤで電気的に接続されていることを特徴とする半導体装置。
  17. 請求項１６に記載の半導体装置であって、
    前記ワイヤ接続部は、前記第１部材の上面領域のうち、前記半導体チップが搭載されているチップ搭載領域よりも外側の外縁領域に形成されていることを特徴とする半導体装置。
  18. 請求項１７に記載の半導体装置であって、
    前記半導体チップは、前記半導体チップの中心が、前記第１部材の中心線からずれるように配置されていることを特徴とする半導体装置。
  19. 請求項１８に記載の半導体装置であって、
    平面視において、前記チップ搭載領域と前記ワイヤ接続部の間の前記第１部材の上面領域には、スリットが形成されていることを特徴とする半導体装置。
  20. 請求項１に記載の半導体装置であって、
    前記第１部材の下面のうち、前記第１接合部分と前記第２接合部分の接合領域に相対する前記第１部材の下面の領域は平坦であることを特徴とする半導体装置。
  21. 請求項１に記載の半導体装置であって、
    前記第１接合部分と前記第２接合部分は、前記封止体で封止されていることを特徴とする半導体装置。
  22. 請求項１に記載の半導体装置であって、
    前記第１部材の下面は、前記封止体から露出していることを特徴とする半導体装置。
  23. 請求項１に記載の半導体装置であって、
    前記第１部材の厚さは、前記複数のリードの厚さ、および、前記吊りリードの厚さよりも厚いことを特徴とする半導体装置。
  24. 請求項１に記載の半導体装置であって、
    前記半導体チップの表面上に、さらに、別の半導体チップが搭載されていることを特徴とする半導体装置。
  25. （ａ）吊りリードと複数のリードとを有し、かつ、前記吊りリードと固定された第１部材とを有するリードフレームを準備する工程と、
    （ｂ）前記（ａ）工程後、前記第１部材上に、半導体チップを搭載する工程と、
    （ｃ）前記（ｂ）工程後、前記半導体チップの表面に配置された複数のパッドのそれぞれと、前記複数のリードのそれぞれとを、ワイヤで電気的に接続する工程と、
    （ｄ）前記（ｃ）工程後、前記半導体チップ、前記吊りリードの一部分、前記複数のリードの一部分、および、前記ワイヤを封止体により封止する工程と、
    （ｅ）前記（ｄ）工程後、前記封止体から露出している前記吊りリードの一部分および前記複数のリードの一部分を切断する工程と、を有し、
    前記第１部材と前記吊りリードの固定は、前記第１部材に形成された凹部からなる第１接合部分に、前記吊りリードの第２接合部分を嵌め込むことにより行なわれていることを特徴とする半導体装置の製造方法。
  26. 請求項２５に記載の半導体装置の製造方法であって、
    前記第１接合部分および前記第２接合部分は、前記封止体により封止されることを特徴とする半導体装置の製造方法。
  27. 請求項２５に記載の半導体装置の製造方法であって、
    前記第１接合部分および前記第２接合部分は、前記封止体の外側に形成されており、
    前記（ｅ）工程は、前記第１接合部分および前記第２接合部分を、前記封止体から分離するように切断することを特徴とする半導体装置の製造方法。
JP2012066997A 2012-03-23 2012-03-23 半導体装置およびその製造方法 Expired - Fee Related JP5851906B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012066997A JP5851906B2 (ja) 2012-03-23 2012-03-23 半導体装置およびその製造方法
US13/771,235 US8975733B2 (en) 2012-03-23 2013-02-20 Semiconductor device and a manufacturing method thereof
US14/613,179 US9230831B2 (en) 2012-03-23 2015-02-03 Semiconductor device and a manufacturing method thereof
US14/805,218 US9396971B2 (en) 2012-03-23 2015-07-21 Semiconductor device and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012066997A JP5851906B2 (ja) 2012-03-23 2012-03-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013201169A true JP2013201169A (ja) 2013-10-03
JP5851906B2 JP5851906B2 (ja) 2016-02-03

Family

ID=49233790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012066997A Expired - Fee Related JP5851906B2 (ja) 2012-03-23 2012-03-23 半導体装置およびその製造方法

Country Status (2)

Country Link
US (3) US8975733B2 (ja)
JP (1) JP5851906B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437520B2 (en) * 2013-03-13 2016-09-06 Toyota Jidosha Kabushiki Kaisha Semiconductor device including a semiconductor element and a fixed member to which the semiconductor element is fixed
US20150060123A1 (en) 2013-09-04 2015-03-05 Texas Instruments Incorporated Locking dual leadframe for flip chip on leadframe packages

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54111766A (en) * 1978-02-22 1979-09-01 Hitachi Ltd Coupling construction of lead and heat sink in semiconductor device
JPH08222673A (ja) * 1995-02-14 1996-08-30 Toppan Printing Co Ltd リードフレーム
JP2002134677A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
JP2005302905A (ja) * 2004-04-09 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006049842A (ja) * 2004-06-28 2006-02-16 Toshiba Corp 半導体装置及びその製造方法
JP2011138809A (ja) * 2009-12-25 2011-07-14 Toshiba Corp 半導体装置及びｄｃ−ｄｃコンバータ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889318A (en) * 1997-08-12 1999-03-30 Micron Technology, Inc. Lead frame including angle iron tie bar and method of making the same
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP3403699B2 (ja) * 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
US6818973B1 (en) * 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US7042071B2 (en) * 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
JP3849680B2 (ja) * 2003-10-06 2006-11-22 セイコーエプソン株式会社 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
US8063480B2 (en) * 2006-02-28 2011-11-22 Canon Kabushiki Kaisha Printed board and semiconductor integrated circuit
US7968998B1 (en) * 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7808084B1 (en) * 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
JP2009289892A (ja) 2008-05-28 2009-12-10 Mitsui High Tec Inc かしめ結合リードフレームの製造方法
TW201021119A (en) * 2008-09-25 2010-06-01 Lg Innotek Co Ltd Structure and manufacture method for multi-row lead frame and semiconductor package
US7989933B1 (en) * 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8089145B1 (en) * 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US7875963B1 (en) * 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US9235747B2 (en) * 2008-11-27 2016-01-12 Apple Inc. Integrated leadframe and bezel structure and device formed from same
US8076183B2 (en) * 2009-10-27 2011-12-13 Alpha And Omega Semiconductor, Inc. Method of attaching an interconnection plate to a semiconductor die within a leadframe package
WO2011121756A1 (ja) * 2010-03-31 2011-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8674485B1 (en) * 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
KR101366394B1 (ko) * 2012-04-09 2014-02-25 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54111766A (en) * 1978-02-22 1979-09-01 Hitachi Ltd Coupling construction of lead and heat sink in semiconductor device
JPH08222673A (ja) * 1995-02-14 1996-08-30 Toppan Printing Co Ltd リードフレーム
JP2002134677A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
JP2005302905A (ja) * 2004-04-09 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006049842A (ja) * 2004-06-28 2006-02-16 Toshiba Corp 半導体装置及びその製造方法
JP2011138809A (ja) * 2009-12-25 2011-07-14 Toshiba Corp 半導体装置及びｄｃ−ｄｃコンバータ

Also Published As

Publication number Publication date
US9230831B2 (en) 2016-01-05
US20150187606A1 (en) 2015-07-02
US8975733B2 (en) 2015-03-10
US20150325506A1 (en) 2015-11-12
US20130256860A1 (en) 2013-10-03
US9396971B2 (en) 2016-07-19
JP5851906B2 (ja) 2016-02-03

Similar Documents

Publication Publication Date Title
JP4945508B2 (ja) 半導体装置
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US20060255438A1 (en) Lead frame and resin-encapsulated semiconductor device
US8188583B2 (en) Semiconductor device and method of manufacturing same
US20140291825A1 (en) Semiconductor device and semiconductor module
JP4530863B2 (ja) 樹脂封止型半導体装置
CN107039368B (zh) 树脂密封型半导体装置
JP2012227445A (ja) 半導体装置及びその製造方法
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP5851906B2 (ja) 半導体装置およびその製造方法
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
JP4732138B2 (ja) 半導体装置及びその製造方法
WO2009081494A1 (ja) 半導体装置及びその製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JP2010040846A (ja) 半導体装置及び半導体装置の製造方法
JP2008288493A (ja) 半導体装置
JP4840305B2 (ja) 半導体装置の製造方法
JP2005175512A (ja) 半導体装置
JP2005142284A (ja) 半導体装置
JP2006032773A (ja) 半導体装置
CN116762166A (zh) 用于具有增加的可靠性的半导体封装件的引线框架以及相关的封装件和方法
JP2010050491A (ja) 半導体装置の製造方法
JP2008205347A (ja) 樹脂封止型電子部品
KR20070080736A (ko) 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151203

R150 Certificate of patent or registration of utility model

Ref document number: 5851906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees