CN101894830A - 堆叠式封装构造及其制造方法 - Google Patents

堆叠式封装构造及其制造方法 Download PDF

Info

Publication number
CN101894830A
CN101894830A CN2009102029427A CN200910202942A CN101894830A CN 101894830 A CN101894830 A CN 101894830A CN 2009102029427 A CN2009102029427 A CN 2009102029427A CN 200910202942 A CN200910202942 A CN 200910202942A CN 101894830 A CN101894830 A CN 101894830A
Authority
CN
China
Prior art keywords
wafer
lead
substrate
package structure
type package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009102029427A
Other languages
English (en)
Other versions
CN101894830B (zh
Inventor
郑宏祥
黄志亿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2009102029427A priority Critical patent/CN101894830B/zh
Publication of CN101894830A publication Critical patent/CN101894830A/zh
Application granted granted Critical
Publication of CN101894830B publication Critical patent/CN101894830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

一种堆叠式封装构造及其制造方法，该堆叠式封装构造包括基板、第一晶片、第二晶片、多个导电元件和黏胶。所述第一晶片配置于所述基板上方，并电性连接至所述基板。所述第二晶片配置于所述第一晶片上方，并具有主动表面。所述导电元件承载所述第二晶片，用于将所述第二晶片电性连接至所述基板，其中所述导电元件是由第一导线和第二导线构成的。所述黏胶用于将所述第二晶片固定于所述导电元件的表面，所述黏胶限定开口。所述第二导线由所述第二晶片的主动表面通过所述开口延伸至所述第一导线，且所述第一导线由所述开口外侧通过所述第一晶片和第二晶片之间延伸至所述基板，所述第一导线是通过一体成型制得的。本发明利用已成形或未成形的导线架，并使用表面黏着技术或打线接合技术完成第二晶片与基板的电性连接。可大大地减低导电元件的长度与高度以及其所造成的寄生电感，进而提高产品的信号完整性与效能。

Description

堆叠式封装构造及其制造方法
技术领域
本发明涉及一种堆叠式封装构造及其制造方法，该堆叠式封装构造利用已成形或未成形的导线架进行多晶片与基板之间的电性连接。
背景技术
参考图1，现有的凹槽向下(cavity down)型的堆叠式封装构造10是先将第一晶片30设于基板20上，再以背面对背面的方式将第二晶片40配置于第一晶片30上。第一和第二晶片30、40分别通过金焊线36、46将其主动表面32、42电性连接至基板20，并分别通过封胶体34、44将焊线包封。打线结构一般被认为具有高电感值、高阻抗的特性，因此在高速积体电路(IC)封装中不希望有太长的焊线。然而，由第二晶片40的主动表面42电性连接至基板20的打线方式会使得金焊线46的长度无法缩短，而较长的金焊线46的连接长度会造成较大的寄生电感，造成较差的信号完整性。
发明内容
有鉴于此，便有需要提出一种堆叠式封装构造，以解决上述问题。
本发明提供一种堆叠式封装构造，该堆叠式封装构造包括基板、第一晶片、第二晶片、多个导电元件和黏胶。所述第一晶片配置于所述基板上方，并电性连接至所述基板。所述第二晶片配置于所述第一晶片上方，并具有主动表面。所述导电元件承载所述第二晶片，用于将所述第二晶片电性连接至所述基板，其中所述导电元件是由第一导线和第二导线所构成。所述黏胶用于将所述第二晶片固定于所述导电元件的表面，所述黏胶限定开口。所述第二导线由所述第二晶片的主动表面，通过所述开口，延伸至所述第一导线，且所述第一导线由所述开口外侧，通过所述第一晶片和第二晶片之间，延伸至所述基板，所述第一导线是通过一体成型制得的。
本发明还提供一种制造堆叠式封装构造的方法，该方法包括下列步骤：将至少一个第一晶片配置于基板上方；提供导线架，该导线架具有导线区域和非导线区域，所述导线区域包括多个第一导线，该第一导线是通过一体成型制得的；通过多个第一黏胶，将第二晶片的主动表面固定于所述导线架的导线区域，同时将所述第一黏胶形成开口；提供多个第二导线，使该第二导线由所述第二晶片的主动表面，通过所述开口，延伸至所述第一导线；提供第一封胶体，用于包封所述第二导线，并覆盖所述第二晶片的主动表面、开口和部份的第一导线；将所述导线架的非导线区域切除，从而形成独立的封装构造，该封装构造包括所述第二晶片、第一黏胶、导电元件和第一封胶体；以及将所述封装构造配置于所述第一晶片上方，其中所述第一导线由所述开口外侧通过所述第一晶片和第二晶片之间延伸至所述基板，从而使所述第一导线和第二导线构成导电元件，该导电元件用于将所述第二晶片电性连接至所述基板。
本发明是利用已成形或未成形的导线架，并使用表面黏着技术或打线接合技术完成第二晶片与基板的电性连接。利用此种已成形或未成形的导线架进行多晶片之间的电性连接，将可大大地减低导电元件的长度与高度以及其所造成的寄生电感，进而提高产品的信号完整性与效能。因此，本发明具有下列优点：1.降低多晶片(两晶片以上)封装的金线长度。2.降低多晶片(两晶片以上)封装的寄生电感值。3.提高多晶片(两晶片以上)封装的信号完整性与效能。4.降低多晶片(两晶片以上)封装的尺寸与整体厚度。
为了让本发明的上述和其它目的、特征和优点能更明显，下文特举本发明实施方式，并配合附图，作详细说明如下。
附图说明
图1为现有的凹槽向下型的堆叠式封装构造的剖面示意图；
图2至9为根据本发明第一实施方式的堆叠式封装构造制造方法的剖面和平面示意图；
图10为本发明另一实施方式的半导体封装构造的剖面示意图；
图11至17为根据本发明第二实施方式的堆叠式封装构造制造方法的剖面和平面示意图；
图18为本发明另一实施方式的半导体封装构造的剖面示意图。
主要元件符号说明
10    堆叠式封装构造          20基板
30    第一晶片                32第一晶片的主动表面
34    封胶体                  36焊线
40    第二晶片                42第二晶片的主动表面
44    封胶体                  46焊线
100   堆叠式封装构造          100’堆叠式封装构造
120   基板                    120’基板
122   上表面                  124下表面
126   贯穿开口                128焊球
130   第一晶片                132第一晶片的主动表面
134   封胶体                  136焊线
136’ 凸块                    138黏胶
138’ 底充胶                  140第二晶片
142   第二晶片的主动表面      144封胶体
148   黏胶                    149开口
150  导线架          152    导线区域
154  非导线区域      160    导电元件
162  第一导线        164    第二导线
166  锡膏            170    封装构造
200  堆叠式封装构造  200’  堆叠式封装构造
220  基板            220’  基板
222  上表面          224    下表面
226  贯穿开口        228    焊球
230  第一晶片        232    第一晶片的主动表面
234  封胶体          236    焊线
236’凸块            238    黏胶
238’底充胶          239    黏胶
240  第二晶片        242    第二晶片的主动表面
248  黏胶            249    开口
250  导线架          252    导线区域
254  非导线区域      260    导电元件
262  第一导线        264    第二导线
具体实施方式
参考图2至图9，其显示根据本发明第一实施方式的堆叠式封装构造100的制造方法。该堆叠式封装构造100的制造方法包括下列步骤：参考图2，将至少一个第一晶片130配置于基板120上方。参考图3a和图3b，提供导线架150，该导线架150具有导线区域152和非导线区域154，导线区域152包括多个第一导线162，导线架150的第一导线162是一体成型被制造的。第一导线162可由铜制成。参考图4，通过黏胶148，将第二晶片140的主动表面142固定于导线架150，亦即导线架150承载第二晶片140。同时，将黏胶148形成有一开口149，亦即黏胶148为环状，该环状限定该开口149。参考图5，提供多个第二导线164，由第二晶片140的主动表面142，通过黏胶148的开口149，延伸至第一导线162。举例而言，第二导线164可为由金制成的焊线，并通过一般的打线接合(wire bonding)方式而由第二晶片140的主动表面142，通过黏胶148的开口149，延伸至第一导线。第一导线162和第二导线164可由不同金属制成。参考图6，提供封胶体144，用于包封第二导线164，并覆盖第二晶片140的主动表面142、开口149和部份的第一导线162。参考图7，将导线架150的非导线区域154切除，从而形成独立的封装构造170，该封装构造170包括第二晶片140、黏胶148、第一导线162和第二导线164和封胶体144。视需要而定，可先将独立的封装构造170进行电性测试，藉此提早发现不良品。参考图8，将包括有第二晶片140的封装构造170配置于第一晶片130上方，其中第一导线162由开口149外侧，通过第一晶片130和第二晶片140之间，延伸至基板120，从而使第一导线162和第二导线164所构成的导电元件160，可用于将第二晶片140电性连接至基板120。详细而言，提供锡膏166，并通过表面黏着技术(Surface Mounted Technology；SMT)，将导电元件160固定于基板120上方。在本实施方式中，封胶体144接触第一晶片130，从而使封装构造170更稳固配置于第一晶片130上方。在一替代实施方式中，封胶体144与第一晶片130之间可具有间隙(图未示)，从而使第一晶片130和第二晶片140的热容易散发至外面环境。
在本实施方式中，基板120具有上表面122和下表面124，并包括贯穿开口126，该贯穿开口126由基板120的上表面122延伸至下表面124。第一晶片130具有主动表面132，该主动表面132位于基板120的上表面122。参考图9，堆叠式封装构造100的制造方法还包括下列步骤：通过黏胶138，将第一晶片130固定于基板120的上表面122。提供多个焊线136，由第一晶片130的主动表面132，通过贯穿开口126，延伸至基板120的下表面124，用于将第一晶片130电性连接至基板120。提供封胶体134，用于包封焊线136。使多个焊球128形成于基板120的下表面124。最后，切割基板120，从而形成本发明的堆叠式封装构造100。
在另一实施方式中，基板120’具有上表面122和下表面124。第一晶片130具有主动表面132，该主动表面132位于基板120’的上表面122。参考图10，本发明的堆叠式封装构造100’的制造方法还包括下列步骤：将多个凸块136’配置于第一晶片130的主动表面132与基板120’的上表面122之间，用于将第一晶片130电性连接至基板120’。提供底充胶(underfill)138’，用于包封凸块136’，其中底充胶138’和凸块136’用于将第一晶片130固定于基板120’的上表面122。使多个焊球128形成于基板120’的下表面124。最后，切割基板120’，从而形成本发明的堆叠式封装构造100’。
本发明是利用已成形的导线架，并使用表面黏着技术完成第二晶片与基板的电性连接。利用这种已成形的导线架进行多晶片之间的电性连接，将可大大地减低导电元件的长度与高度以及其所造成的寄生电感，进而提高产品的信号完整性与效能。因此，本发明具有下列优点：1.降低多晶片(两晶片以上)封装的金线长度。2.降低多晶片(两晶片以上)封装的寄生电感值。3.提高多晶片(两晶片以上)封装的信号完整性与效能。4.降低多晶片(两晶片以上)封装的尺寸与整体厚度。再者，本发明由于第二晶片可被先制作完成一个可独立测试的封装构造，亦即可确知该独立的封装构造是否良好。因此，本发明可提早发现不良品，进而提高合格率。
表1为现有堆叠式封装构造(图1)与本发明的堆叠式封装构造(图9)的电阻、电感和特性阻抗模拟结果。在电阻、电感值和特性阻抗的控制上本发明的堆叠式封装构造都有显著的改善。
表1
  R(mOhm)   Ls(nH)   Z(Ohm)
  现有堆叠式封装构造   248.40   4.70   99.43
  本发明的堆叠式封装构造   36.16   3.95   84.33
  改善(Improvement)(％)   85.44％   15.94％   15.19％
参考图11至图17，其显示根据本发明第二实施方式的堆叠式封装构造200的制造方法。该堆叠式封装构造200的制造方法包括下列步骤：参考图11，将至少一个第一晶片230配置于基板220上方。参考图12a和图12b，提供导线架250，其中该导线架250具有导线区域252和非导线区域254、254’，导线区域252包括多个第一导线262和第二导线264，该第一导线262和第二导线264所构成的导电元件260是一体成型被制造的。参考图13，通过黏胶248，将第二晶片240的主动表面242固定于导线架250，亦即导线架250承载第二晶片240。同时，将黏胶248形成一开口249，亦即黏胶248为环状，该环状限定该开口249。参考图14，将第二导线264的一端通过打线接合方式接合于第二晶片240的主动表面242，因此使第二导线264由第二晶片240的主动表面242，通过黏胶248的开口249，延伸至第一导线262。然后，导线架250的非导线区域254须被移除。参考图15，通过黏胶239，将导线架250固定于第一晶片230上方，同时第二晶片240亦配置于第一晶片230上方。参考图16，将第一导线262的一端通过打线接合方式接合于基板220，因此使第一导线262由开口249外侧，通过第一晶片230和第二晶片240之间，延伸至基板220，第一导线262和第二导线264所构成的导电元件260用于将第二晶片240电性连接至基板220，且导线架250的非导线区域254’同时被移除。
在本实施方式中，基板220具有上表面222和下表面224，并包括贯穿开口226，该贯穿开口226由基板220的上表面222延伸至下表面224。第一晶片230具有主动表面232，该主动表面232位于基板220的上表面222。参考图17，堆叠式封装构造200的制造方法还包括下列步骤：通过黏胶238，将第一晶片230固定于基板220的上表面222。提供多个焊线236，由第一晶片230的主动表面232，通过贯穿开口226，延伸至基板220的下表面224，用于将第一晶片230电性连接至基板220。提供封胶体234，用于包封焊线236。使多个焊球228形成于基板220的下表面224。最后，切割基板220，从而形成本发明的堆叠式封装构造200。
在另一实施方式中，基板220’具有上表面222和下表面224。第一晶片230具有主动表面232，该主动表面232位于基板220’的上表面222。参考图18，本发明的堆叠式封装构造200’的制造方法还包括下列步骤：将多个凸块236’配置于第一晶片230的主动表面232与基板220’的上表面222之间，用于将第一晶片230电性连接至基板220’。提供底充胶238’，用于包封凸块236’，其中底充胶238’和凸块236’用于将第一晶片230固定于基板220’的上表面222。使多个焊球228形成于基板220’的下表面224。最后，切割基板220’，从而形成本发明的堆叠式封装构造200’。
本发明是利用未成形的导线架，并使用打线接合技术完成第二晶片与基板的电性连接。利用此种导线架进行多晶片之间的电性连接，将可大大地减低导电元件的长度与高度以及其所造成的寄生电感，进而提高产品的信号完整性与效能。因此，本发明具有下列优点：1.降低多晶片(两晶片以上)封装的金线长度。2.降低多晶片(两晶片以上)封装的寄生电感值。3.提高多晶片(两晶片以上)封装的信号完整性与效能。4.降低多晶片(两晶片以上)封装的尺寸与整体厚度。
表2为现有堆叠式封装构造(图1)与本发明的堆叠式封装构造(图17)的电感和特性阻抗模拟结果。在电感值和特性阻抗的控制上本发明的堆叠式封装构造都有显著的改善。
表2
  Ls(nH)   Z(Ohm)
  现有堆叠式封装构造   4.70   99.43
  本发明的堆叠式封装构造   3.01   75.55
  改善(％)   35.89％   24.02％
虽然本发明已通过上述优选实施方式所公开，但所述实施方式并非用于限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，应当可以作各种更动与修改。因此本发明的保护范围应当以所附权利要求书所界定的范围为准。

Claims (24)

1.一种堆叠式封装构造，该堆叠式封装构造包括：
基板；
第一晶片，该第一晶片配置于所述基板上方并电性连接至所述基板；
第二晶片，该第二晶片配置于所述第一晶片上方并具有主动表面；
多个导电元件，该多个导电元件承载所述第二晶片，用于将所述第二晶片电性连接至所述基板，其中所述导电元件是由第一导线和第二导线所构成；以及
第一黏胶，该第一黏胶用于将所述第二晶片固定于所述导电元件的表面，所述第一黏胶限定开口；
其中所述第二导线由所述第二晶片的主动表面通过所述开口延伸至所述第一导线，且所述第一导线由所述开口外侧，通过所述第一晶片和第二晶片之间，延伸至所述基板，所述第一导线是通过一体成型制得的。
2.根据权利要求1所述的堆叠式封装构造，其中，所述第一导线和第二导线由不同金属制成。
3.根据权利要求2所述的堆叠式封装构造，其中，所述第一导线由铜制成，且所述第二导线由金制成。
4.根据权利要求3所述的堆叠式封装构造，其中，所述第二导线为焊线。
5.根据权利要求1所述的堆叠式封装构造，该堆叠式封装构造还包括：
第一封胶体，该第一封胶体用于包封所述第二导线并覆盖所述第二晶片的主动表面、开口和部份的第一导线。
6.根据权利要求5所述的堆叠式封装构造，其中，所述第一封胶体与第一晶片之间具有间隙。
7.根据权利要求5所述的堆叠式封装构造，其中，所述第一封胶体接触所述第一晶片。
8.根据权利要求1所述的堆叠式封装构造，该堆叠式封装构造还包括：
锡膏，该锡膏用于将所述第一导线的一端接合于所述基板。
9.根据权利要求1所述的堆叠式封装构造，其中，所述第一导线和第二导线所构成的导电元件是通过一体成型制得的。
10.根据权利要求9所述的堆叠式封装构造，其中，所述第一导线和第二导线由相同的金属制成。
11.根据权利要求10所述的堆叠式封装构造，其中，所述第一导线和第二导线都由铜制成。
12.根据权利要求1所述的堆叠式封装构造，其中：
所述第一晶片具有背面；
所述堆叠式封装构造还包括：
第二黏胶，该第二黏胶用于将所述导电元件固定于所述第一晶片上方。
13.根据权利要求12所述的堆叠式封装构造，其中：
所述基板具有上表面和下表面，并包括贯穿开口，该贯穿开口由所述上表面延伸至所述下表面；
所述第一晶片具有主动表面，该主动表面位于所述基板的上表面；以及
所述堆叠式封装构造还包括：
第三黏胶，该第三黏胶用于将所述第一晶片固定于所述基板的上表面；
多个焊线，该多个焊线由所述第一晶片的主动表面，通过所述贯穿开口，延伸至所述基板的下表面，用于将所述第一晶片电性连接至所述基板；
第二封胶体，该第二封胶体包封所述焊线；以及
多个焊球，该多个焊球形成于所述基板的下表面。
14.根据权利要求12所述的堆叠式封装构造，其中：
所述基板具有上表面和下表面；
所述第一晶片具有主动表面，该主动表面位于所述基板的上表面；以及
所述堆叠式封装构造还包括：
多个凸块，该多个凸块配置于所述第一晶片的主动表面与所述基板的上表面之间，用于将所述第一晶片电性连接至所述基板；
底充胶，该底充胶包封所述凸块，其中所述底充胶和凸块用于将所述第一晶片固定于所述基板的上表面；以及
多个焊球，该多个焊球形成于所述基板的下表面。
15.一种制造堆叠式封装构造的方法，该方法包括下列步骤：
将至少一个第一晶片配置于基板上方；
提供导线架，该导线架具有导线区域和非导线区域，所述导线区域包括多个第一导线，该第一导线是通过一体成型制得的；
通过多个第一黏胶，将第二晶片的主动表面固定于所述导线架的导线区域，同时将所述第一黏胶形成开口；
提供多个第二导线，使该第二导线由所述第二晶片的主动表面，通过所述开口，延伸至所述第一导线；
提供第一封胶体，用于包封所述第二导线，并覆盖所述第二晶片的主动表面、开口和部份的第一导线；
将所述导线架的非导线区域切除，从而形成独立的封装构造，该封装构造包括所述第二晶片、第一黏胶、导电元件和第一封胶体；以及
将所述封装构造配置于所述第一晶片上方，其中所述第一导线由所述开口外侧通过所述第一晶片和第二晶片之间延伸至所述基板，从而使所述第一导线和第二导线构成导电元件，该导电元件用于将所述第二晶片电性连接至所述基板。
16.根据权利要求15所述的制造堆叠式封装构造的方法，其中，该方法还包括下列步骤：
形成所述封装构造后，将所述封装构造进行电性测试。
17.根据权利要求15所述的制造堆叠式封装构造的方法，该方法还包括下列步骤：
提供锡膏，用于将所述第一导线的一端接合于所述基板。
18.根据权利要求15所述制造的堆叠式封装构造的方法，其中：
所述基板具有上表面和下表面，并包括贯穿开口，该贯穿开口由所述上表面延伸至所述下表面；
所述第一晶片具有主动表面，该主动表面位于所述基板的上表面；以及
所述堆叠式封装构造的制造方法还包括下列步骤：
通过第二黏胶将所述第一晶片固定于所述基板的上表面；
提供多个焊线，该多个焊线由所述第一晶片的主动表面，通过所述贯穿开口，延伸至所述基板的下表面，用于将所述第一晶片电性连接至所述基板；
提供第二封胶体，用于包封所述焊线；以及
使多个焊球形成于所述基板的下表面。
19.根据权利要求15所述的制造堆叠式封装构造的方法，其中：
所述基板具有上表面和下表面；
所述第一晶片具有主动表面，该主动表面位于所述基板的上表面；以及
所述堆叠式封装构造还包括：
将多个凸块配置于所述第一晶片的主动表面与所述基板的上表面之间，用于将所述第一晶片电性连接至所述基板；
提供底充胶，用于包封所述凸块，其中所述底充胶和凸块用于将所述第一晶片固定于所述基板的上表面；以及
使多个焊球形成于所述基板的下表面。
20.一种制造堆叠式封装构造的方法，该方法包括下列步骤：
将至少一个第一晶片配置于基板上方；
提供导线架，其中该导线架具有导线区域和非导线区域，所述导线区域包括多个导电元件，该导电元件是由第一导线和第二导线所构成，所述导电元件是通过一体成型制得的；
通过第一黏胶将第二晶片的主动表面固定于所述导线架的导线区域，同时将所述第一黏胶形成开口；
将所述第二导线的一端接合于所述第二晶片的主动表面，以使所述第二导线由所述第二晶片的主动表面通过所述开口延伸至所述第一导线；
通过第二黏胶，将所述导线架固定于所述第一晶片上方；以及
将所述第一导线的一端接合于所述基板，以使所述第一导线由所述开口外侧，通过所述第一晶片和第二晶片之间，延伸至所述基板，所述第一导线和第二导线所构成的导电元件用于将所述第二晶片电性连接至所述基板，且所述导线架的非导线区域同时被移除。
21.根据权利要求20所述的制造堆叠式封装构造的方法，其中：
所述基板具有上表面和下表面，并包括贯穿开口，该贯穿开口由所述上表面延伸至所述下表面；
所述第一晶片具有主动表面，该主动表面位于所述基板的上表面；以及
所述制造堆叠式封装构造的方法还包括下列步骤：
通过第三黏胶将所述第一晶片固定于所述基板的上表面；
提供多个焊线，该多个焊线由所述第一晶片的主动表面，通过所述贯穿开口，延伸至所述基板的下表面，用于将所述第一晶片电性连接至所述基板；
提供第二封胶体，包封所述焊线；以及
使多个焊球形成于所述基板的下表面。
22.根据权利要求20所述的制造堆叠式封装构造的方法，其中：
所述基板具有上表面和下表面；
所述第一晶片具有主动表面，该主动表面位于所述基板的上表面；以及
所述堆叠式封装构造还包括：
将多个凸块配置于所述第一晶片的主动表面与所述基板的上表面之间，用于将所述第一晶片电性连接至所述基板；
提供底充胶，包封所述凸块，其中所述底充胶和凸块用于将所述第一晶片固定于所述基板的上表面；以及
使多个焊球形成于所述基板的下表面。
23.根据权利要求20所述的制造堆叠式封装构造的方法，其中，所述第二导线的一端通过打线接合方式接合于所述第二晶片的主动表面。
24.根据权利要求20所述的制造堆叠式封装构造的方法，其中，所述第一导线的一端通过打线接合方式接合于所述基板。
CN2009102029427A 2009-05-22 2009-05-22 堆叠式封装构造及其制造方法 Active CN101894830B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102029427A CN101894830B (zh) 2009-05-22 2009-05-22 堆叠式封装构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102029427A CN101894830B (zh) 2009-05-22 2009-05-22 堆叠式封装构造及其制造方法

Publications (2)

Publication Number Publication Date
CN101894830A true CN101894830A (zh) 2010-11-24
CN101894830B CN101894830B (zh) 2012-06-20

Family

ID=43103974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102029427A Active CN101894830B (zh) 2009-05-22 2009-05-22 堆叠式封装构造及其制造方法

Country Status (1)

Country Link
CN (1) CN101894830B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456656A (zh) * 2010-10-28 2012-05-16 英属维尔京群岛商杰群科技有限公司 芯片封装结构
US10903742B2 (en) 2017-10-19 2021-01-26 Huawei Technologies Co., Ltd. Switched-capacitor converter circuit, charging control system, and control method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546374B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
EP1560267A1 (en) * 2004-01-29 2005-08-03 Kingston Technology Corporation Integrated multi-chip chip scale package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456656A (zh) * 2010-10-28 2012-05-16 英属维尔京群岛商杰群科技有限公司 芯片封装结构
US10903742B2 (en) 2017-10-19 2021-01-26 Huawei Technologies Co., Ltd. Switched-capacitor converter circuit, charging control system, and control method

Also Published As

Publication number Publication date
CN101894830B (zh) 2012-06-20

Similar Documents

Publication Publication Date Title
CN100382290C (zh) 具有最优化的线接合配置的半导体封装
CN102593108B (zh) 功率半导体封装结构及其制造方法
US20010017410A1 (en) Mounting multiple semiconductor dies in a package
CN103946976A (zh) 具有翻转式球接合表面的双层级引线框架及装置封装
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
US9536798B2 (en) Package structure and the method to fabricate thereof
CN105814687A (zh) 半导体封装及其安装结构
CN103050467A (zh) 封装结构及其制造方法
CN103311207A (zh) 堆叠式封装结构
TWI420988B (zh) 垂直結構被動元件的裝置和方法
CN105280580A (zh) 引线封装体和电子部件的三维堆叠
TW200425456A (en) Multi-chip package with electrical interconnection
CN105814682A (zh) 半导体装置
CN101894830B (zh) 堆叠式封装构造及其制造方法
CN102222627B (zh) 具有晶圆尺寸贴片的封装方法
CN102169873B (zh) 一种应用于功率切换器电路的半导体封装结构
CN102222660B (zh) 双引线框架多芯片共同封装体及其制造方法
CN101714544A (zh) 一种集成三极管及其制造方法
CN212113711U (zh) 一种引线框架及to封装结构
CN110648991B (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
CN206003767U (zh) 一种超薄封装器件
CN218939662U (zh) 用于芯片封装的引线框架和芯片封装结构装置
CN101853845B (zh) 多芯片堆叠封装
CN101211883A (zh) 芯片封装结构
CN209843698U (zh) 半导体元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant