JP2013191658A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2013191658A
JP2013191658A JP2012055509A JP2012055509A JP2013191658A JP 2013191658 A JP2013191658 A JP 2013191658A JP 2012055509 A JP2012055509 A JP 2012055509A JP 2012055509 A JP2012055509 A JP 2012055509A JP 2013191658 A JP2013191658 A JP 2013191658A
Authority
JP
Japan
Prior art keywords
seed layer
opening
insulating film
wiring path
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012055509A
Other languages
English (en)
Inventor
Ken Hasegawa
研 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Priority to JP2012055509A priority Critical patent/JP2013191658A/ja
Priority to US13/760,952 priority patent/US9215810B2/en
Priority to KR1020130024929A priority patent/KR101408157B1/ko
Publication of JP2013191658A publication Critical patent/JP2013191658A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/32Holders for supporting the complete device in operation, i.e. detachable fixtures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical

Abstract

【課題】絶縁膜上に露出する導電部を覆うシード層を選択的に除去するためのエッチングマスクの配置が所定箇所からたとえずれても、前記導電部に接続される配線路に従来のような大きな電気抵抗の増大を招くことなく、断線を招き難い配線基板及びその製造方法を提供する。
【解決手段】絶縁膜上に露出する導電部を覆うシード層を選択的に除去するためのエッチングマスクを形成する露光マスクとして、該露光マスクの開口領域が、該開口領域の中央部から配線路の伸長方向へ進むに伴い相近づく二つの直線に沿った二つの辺を有する輪郭を備える露光マスクを用いる。
【選択図】図4

Description

本発明は、配線基板及びその製造方法に関し、特に、プローブカード内に電気的中継のために組み込まれるインタポーザとして用いるのに好適な多層配線基板及びその製造方法に関する。
多層配線基板では、層間絶縁層の両面に形成された両配線路は、必要に応じて、前記層間絶縁膜を貫通して形成される導電部を経て相互に接続される。このような多層配線基板の製造方法の一つに、例えば特許文献1に開示されていような方法がある。
この方法によれば、例えば図6(a)に示すように、ポリイミドのような絶縁体からなる下方基板50上にシード層52を介して堆積された導電材料によって、下方基板50上に下方配線路54が形成される。
次に、下方配線路54を覆うように、下方基板50の上面に絶縁性のボンディングシート56が結合される(図6(b)参照)。ボンディングシート56の上面には、ポリイミドのような絶縁体が上方基板58として固着されている。この上方基板58及びボンディングシート56を経て下方配線路54上に開放するビア開口60が開けられる(図6(c)参照)。このビア開口60内への導電材料の堆積により、下方配線路54上に導電部62が形成され、該導電部はボンディングシート56及び上方基板58で構成される層間絶縁膜内を経てその上方基板58上に露出する(図6(d)参照)。
その後、導電部62及び上方基板58の上面を覆うように、シード層64が形成される(図6(e)参照)。シード層64は、上方配線路のための導電材料の上方基板58上への堆積を促進する。このシード層64には、エッチングマスク68を用いた選択エッチング処理により、シード層64の直下の導電部62に開放する開口66が形成される(図6(f)参照)。
また、シード層64上には、エッチングマスク68の除去後に形成される新たなマスク70を用いた導電材料の選択的な堆積により、開口66を埋め込んでシード層64上に伸びる上方配線路72が形成される(図6(g))。マスク70の除去後、シード層64の、上方配線路72から露出する部分が除去される(図6(h))。
これにより、図6(h)に示したような層間絶縁膜(56、58)内を通る導電部62を経て相互に接続された下方配線路54及び上方配線路72を有する多層配線基板74が形成される。
この多層配線基板74によれば、図6(f)に示したように、上方配線路72の形成に先立ってシード層64に導電部62に至る開口66が形成されることから、導電部62と上方配線路72との間にシード層64が介在することはない。したがって、導電部62と上方配線路72との結合が弱められることはなく、両者62、72を強固に結合することができる。
ところで、導電部62と上方配線路72との直接の結合を許す開口66をシード層64に形成するために、図6(f)に沿って説明したように、エッチングマスク68が利用される。
図7(a)及び(b)は、図6(f)に示した工程の平面図を示す。図7(a)及び(b)に示す例では、導電部62は矩形横断面形状を有し、シード層64上に形成されるエッチングマスク68には、配置誤差を考慮したマージンでもって導電部62の横断面形状に相似な開口68aが形成されている。例えば、導電部62の横断面における縦寸法(Y)及び横寸法(X)がそれぞれ30μm及び40μmであり、エッチングマスク68の開口の縦寸法(y)及び横寸法(x)がそれぞれ20μm及び30μmであるとき、エッチングマスク68の配置に関して、配線路72の伸長方向であるその長手方向及びこれと直角な幅方向にはそれぞれ10μmの許容誤差が与えられる。
したがって、この許容誤差内でマスク68が形成されると、図7(a)に示すように、エッチングマスク68の開口68aは導電部62の横断面に対応した領域内に配置されることから、エッチングマスク68を用いた選択エッチング処理により、シード層64に形成される開口66は、確実に導電部62に対応する領域で開放する。これにより、引き続く上方配線路72のための導電材料の堆積では、該導電材料が導電部62の開口66に露出する領域及び開口66の周辺のシード層64上に確実に堆積する。したがって、図7(a)に破線で示すように、導電材料が充実した一様な幅寸法の上方配線路72が形成される。
しかしながら、図7(b)に示すように、エッチングマスク68の形成工程で、該エッチングマスクの開口68aの一方の辺68a−1が導電部62の対応する辺62aで示される縁を越えて上方配線路72の伸長方向へずれるような配置誤差を生じることがある。このような配置誤差が生じると、前記したシード層64のエッチング処理で、シード層64はエッチングマスク68の開口68aに対応した領域が除去されることから、導電部62の対応する辺62aを越えてシード層64が除去されることとなる。その結果、シード層64下の上方基板58が、導電部62の対応する辺62aを越えた両辺62a及び68a−1で挟まれる領域Aで、露出する。
上方基板58が露出した領域A上には、上方配線路72のための導電材料が適正に堆積しないことから、引き続く上方配線路72のための導電材料の堆積によって形成される上方配線路72には、上方基板58の前記露出領域Aに対応した空所が形成される。この空所は、上方配線路72を横断する方向に伸び、しかも開口66の一辺66aのほぼ全長に伸びることから、上方配線路72の電気抵抗値を大きく高め、また上方配線路72に断線を生じ易くする。
特開2011−258663号公報
したがって、本発明の目的は、絶縁膜上に露出する導電部を覆うシード層を選択的に除去するためのエッチングマスクの配置がたとえ所定箇所からずれても、前記導電部に接続される配線路に従来のような大きな電気抵抗の増大を招くことなく、断線を招き難い配線基板及びその製造方法を提供することにある。
本発明に係る配線基板の製造方法は、絶縁膜の厚さ方向に該絶縁膜の内部を伸長し該絶縁膜の面上に端面を一致させて導電部を形成すること、導電材料が前記絶縁膜の面上に堆積することを促進するシード層を前記導電部の前記端面及び前記絶縁膜の前記面上に形成すること、前記シード層上にエッチングマスクを形成し、前記シード層の前記エッチングマスクの開口部に対応する部分をエッチング処理で除去して前記導電部の前記端面に開放する開口を前記シード層に形成すること、及び前記エッチングマスクの除去後、前記シード層に形成された前記開口内に位置する前記導電部の前記端面から前記シード層に沿って該シード層上を一方向に伸長する配線路のための導電材料を前記導電部の前記端面及び前記シード層上に堆積することを含み、前記エッチングマスクの開口部が、該開口部の中央部から前記配線路の伸長方向へ進むに伴い相近づく二つの直線に沿った二つの辺を有する輪郭を備えることを特徴とする。
本発明に係る前記方法では、前記シード層下の前記導電部の前記端面を露出させるための前記エッチングマスクの開口部は、その中央部から前記二つの辺に沿って前記配線路の伸長方向へ先細る輪郭を有する。
このことから、前記エッチングマスクの配置誤差によって前記エッチングマスクが適正位置から前記配線の伸長方向へずれ、そのために、たとえ前記開口部の一部が前記導電部の縁を越えてはみ出しても、前記シード層は、前記エッチング処理で図7(b)で示した従来技術におけるような開口部の幅寸法のほぼ全域で除去されることはなく、これにより前記シード層下の前記絶縁膜が前記開口部の幅寸法のほぼ全域で露出することはない。
したがって、前記シード層は、前記エッチング処理で前記開口部の輪郭に沿って前記開口部のはみ出した領域に対応する僅かな部分が除去されるに過ぎず、前記導電材料の堆積によって形成される前記配線路にその幅寸法のほぼ全域に伸びるような従来のような大きな空所が形成されることはない。その結果、前記配線路の断線を確実に防止し、前記空所による配線路の抵抗値の増大を抑制することができる。
前記エッチングマスクの開口部は、前記二つの辺間で、前記配線路の伸長方向と直角な前記開口部の幅寸法を前記配線の伸長方向へ向けて漸減させることができる。
前記エッチングマスクは、前記シード層上に感光性のレジストを塗布した後、露光マスクを通して前記感光性レジストを露光及び現像処理することによって形成することができる。この場合、前記露光マスクとして、該露光マスクの開口領域は、該開口領域の中央部から前記配線路の伸長方向へ進むに伴い相近づく二つの直線に沿った二つの辺を有する輪郭を備えた露光マスクを用いることができる。
前記導電部は対向する一対の辺が前記配線路の伸長方向に沿う矩形断面形状又は円形断面形状を有することができる。この場合、前記エッチングマスクの前記開口領域は多角形断面形状を有することができる。
前記多角形断面形状は、四辺形、六角形又は八角形のいずれか一つとすることができる。
前記絶縁膜は層間絶縁膜であり、この場合、前記配線基板は多層配線基板である。
本発明に係る配線基板は、絶縁膜の厚さ方向に該絶縁膜の内部を伸長し該絶縁膜の面上に端面を一致させて形成された導電部と、導電材料が前記絶縁膜の前記面上に堆積することを促進すべく該面上に形成され、前記導電部の前記端面に開放する開口を有するシード層と、前記シード層の前記開口内及び前記シード層上に堆積された導電材料によって形成され、該シード層の前記開口を貫通して前記導電部の前記端面に連続し、前記シード層上を一方向に伸長する配線路とを含み、前記シード層の前記開口は、該開口の中央部から前記配線路の伸長方向へ進むに伴い相近づく二つの直線に沿った二つの辺を有する輪郭を備える。
そのため、前記シード層の前記開口は中央部から前記二つの辺に沿って前記配線路の伸長方向へ先細る輪郭を有し、この先細り部分が前記シード層下の前記導電部から前記配線路の伸長方向へはみ出すように前記シード層の前記開口が形成されても、このはみ出し部分に対応して形成される前記配線路の空所は、該配線路の幅寸法のほぼ全域にわたって伸びることはない。したがって、前記空所による前記配線路の断線や大きな抵抗増加を招くことが無い配線基板が提供される。
本発明に係る前記配線基板は多層基板とすることができる。この多層配線基板は、半導体ウエハに作り込まれた多数のIC回路の電気特性を各ICチップに分離するに先立って一括的あるいは複数個のIC毎に試験するための従来よく知られたプローブカードのインタポーザとして用いることができる。すなわち、プローブカードは、配線基板と、該配線基板に形成された配線路に対応する配線路及び該配線路に接続された多数のプローブが設けられたプローブ基板とを備え、本発明に係る前記多層配線基板は、前記配線基板と前記プローブ基板との間に挿入され、対応する両配線路を電気的に接続するインタポーザとして用いることができる。
本発明では、前記したように、絶縁膜上に露出する導電部を覆うシード層を選択的に除去するためのエッチングマスクの配置が所定箇所からたとえ前記配線路の伸長方向へずれても、前記導電部に接続される配線路に従来のような大きな空所による大きな欠陥が導入されることはない。したがって、本発明によれば、この欠陥による電気抵抗の増大を招くことなく、断線を招き難い配線基板及びその製造方法を提供することができる。
本発明に係る多層配線基板の製造工程を示す各工程図(a)〜(i)である。 本発明に係る多層配線基板の製造工程を示す図1の工程図(i)に引き続く各工程図(j)〜(p)である。 図2の工程図(k)に示されたエッチングマスクを形成すべくフォトレジスト膜を選択的に露光するための露光マスクの一例を示す平面図である。 図3に示された露光マスクを用いて形成されるエッチングマスクの一部を示す平面図である。 本発明の他の実施態様を示す図4と同様な図面である。 従来の多層配線基板の製造工程を示す各工程図(a)〜(h)である。 図6(f)の従来の製造工程に示されたエッチングマスクの平面図であり、図7(a)は適正に配置されたエッチングマスクを示し、図7(b)は適正位置から配線路の伸長方向へずれて配置されたエッチングマスクを示す。
図1(a)〜図1(i)及び図2(j)〜図2(p)図は、本発明に係る多層配線基板の製造方法の各工程を示す。
本発明に係る前記方法は、例えばポリイミドのような電気絶縁体からなる第1の基板10が準備され、基板10の一方の面10a上には、そのほぼ全域にわたって、シード層12が形成される(図1(a)参照)。シード層12は、従来よく知られているように、基板10上に後述する配線路のための例えば銅のような導電材料の堆積の促進を目的として形成される。シード層12には、例えばチタンのような金属材料が適宜選択され、この金属材料を例えば無電解メッキ法(スパッタ法)を用いて基板10の面10a上に堆積することにより、シード層12を形成することができる。
シード層12上に前記金属材料を選択的に堆積するためのマスクを形成すべく、感光性レジストが例えばスピンコート法を用いてシード層12上に堆積され、レジスト層14が形成される(図1(b)参照)。レジスト層14は、従来よく知られているように、図示しない配線パターンを有する露光マスクを通して選択露光を受けた後、現像及び乾燥処理を受ける。これにより、レジスト層14には配線パターン14aが転写される(図1(c)参照)。
レジスト層14を堆積マスクとして、その配線パターン14aに沿って例えば銅のような導電材料(16)が堆積される((図1(d)参照)。この導電材料(16)の堆積に電解メッキ法を用いる場合、電解メッキの適用を可能とすべく、従来よく知られているように、レジスト層14の形成に先立ってシード層12上に導電材料(16)の薄膜が無電解メッキ法(スパッタ法)で形成される。
配線パターン14aに沿って導電材料(16)を堆積した後、レジスト層14が除去され、基板10上には、シード層12を介して配線路16が形成される(図1(e)参照)。この配線路16の形成後、該配線路をエッチングマスクとして、シード層12の配線路16から露出した部分がエッチング処理により除去される(図1(f)参照)。
次に、配線路16を覆うように、粘着剤層を有する絶縁シートからなるボンディングシート18が基板10の面10aに接着され、またボンディングシート18の上面18aには例えばポリイミドからなる第2の基板20が固着される(図1(g)参照)。
従来よく知られたフォトリソグラフィ法びエッチング処理でもって、第2の基板20及びボンディングシート18を経て下方基板10上の配線路16に開放するビア開口22が形成される(図1(h)参照)。ビア開口22内には、例えば電解メッキ法を用いて銅のような導電材料(24)が堆積され、これによりビア開口22を充填する導電部24が形成される(図1(i)参照)。導電部24は、その下端で配線路16と一体的に接続される。導電部24は、配線路16から、ボンディングシート18及び上方基板20で構成される層間絶縁膜をその厚さ方向へ伸長し、また上方基板となる第2の基板20の上面20aに露出して該上面に一致する上端面24aを有する。
導電部24の形成後、該導電部の上端面24a及び上方基板20の上面20aを覆うように、再び前記したと同様なシード層26が形成される(図2(j)参照)。必要に応じて、シード層26上に前記したと同様な導電材料の薄膜を無電解メッキ法で形成することができる。
シード層26上には、該シード層の直下の導電部24に対応する領域で開口する開口部28aを有するエッチングマスク28が形成される。その後、エッチングマスク28を用いたエッチング処理により、シード層26には、該シード層の直下の導電部24の上端面24aに開放する開口26aが形成される(図2(k)参照)。
このエッチングマスク28は、従来よく知られているように、例えばスピンコート法により感光性レジストをシード層26上に塗布し、前記レジストに露光マスク30(図3参照)を用いた選択露光後、現像及び乾燥処理を施すことにより、形成することができる。この露光マスク30及びエッチングマスク28については、後で図3から図5に沿って詳細に説明する。
エッチングマスク28をシード層26上から除去した後、従来よく知られた感光性レジストが、シード層26の開口26aから露出する導電部24の上端面24a及びシード層26の上面を覆うように塗布され、これによりシード層26上にレジスト層32が形成される((図2(l)参照))。レジスト層32は、図示しないが上方配線路のための配線パターンを有する露光マスクを用いて選択露光を受けた後、現像及び乾燥処理を受ける。これにより、レジスト層32には、上方配線路のための配線パターン32aが転写される((図2(m)参照))。この配線パターン32aは、シード層26の開口26aに重複する。
上方配線路のための配線パターン32aが転写されたレジスト層32を堆積マスクとして、例えば電解メッキ法により、配線パターン32aに沿って配線路のための導電材料(34)が堆積される。このとき、前記したように配線パターン32aがシード層26の開口26aに重複することから、配線パターン32aに沿ったた前記導電材料の堆積によって、導電部24の上端面24aに一体的に連なりシード層26の面上を導電部24から一方向に伸長する配線路34が形成される((図2(n)参照))。
堆積マスクとして用いられたレジスト層32がシード層26上から除去されると((図2(o)参照)、シード層26の配線路34から露出する部分がエッチング処理により除去される(図2(p)参照)。シード層26上への導電材料の前記した電解メッキを可能とするための無電解メッキによる前記薄膜がシード層26上に形成されている場合、該薄膜の配線路34から露出する部分はシード層26を除去する前記エッチング処理によって該シード層と共に除去される。
これにより、図2(p)に示したような層間絶縁膜(12、20)内を通る導電部24を経て相互に接続された下方配線路16及び上方配線路34を有する多層配線基板36が形成される。
さらに、上方配線路34が形成された上方基板20上に、前記した図1(f)から図2(p)に示した工程を反復することにより、所望の階層に積層された3層以上の多層基板が形成される。
図2(k)は、前記したように、導電部24の上端面24aに開放する開口26aをシード層26に形成する工程を示す。この図2(k)及び該図に示されたエッチングマスク28の平面図を示す図4を参照して、このエッチングマスク28を詳細に説明する。
図4に示す例では、導電部24は矩形横断面形状を有し、その横断面における縦寸法(Y)及び横寸法(X)は例えばそれぞれ30μm及び40μmである。他方、エッチングマスク28に形成される開口部28aは、例えば配線路34の幅方向に沿った縦寸法(y1)及び配線路34の伸長方向に沿った横寸法(x1)がそれぞれ20μm及び30μmで描かれる矩形38を仮想すると、この仮想の矩形38の各隅部を4本の直線辺38a、38a、38a及び38aで面取して形成される八角形の輪郭を描く。
すなわち、開口部28aは、配線路34の伸長方向に沿った一対の互いに平行な辺38b、38bと、配線路34の伸長方向と直角な配線路34の幅方向に沿った一対の互いに平行な辺38c、38cと、前記した4本の辺38a、38a、38a及び38aとで構成される八角形の輪郭を有する。
エッチングマスク28の開口部28aは、エッチングマスク28下のシード層26を部分的に露出させ、このシード層26の、開口部28aから露出する部分は、引き続くエッチング処理で除去される。したがって、エッチング処理により、シード層26下の導電部24の上端面24aは、該面積領域下でシード層26から露出する。
この上端面24aと、該上端面に連続して形成される配線路34との確実な結合に必要とされる接合面積は、導電部24及び配線路34の材料によって異なるが、両者を銅で構成した場合の一例では、例えば550μm以上であり、望ましくは開口部28aの面積がその20%増の660μmに成るように、辺38a、38a、38a及び38aが設定される。図示の例では、辺38a、38a、38a及び38aが隣接する辺38b、38b、38c、38cと45度の角度をなす。この角度及び辺38a、38a、38a及び38aの長さは、適宜設定することができる。また、開口部28aの前記縦横寸法(y1及びx1)は、導電部24の縦寸法(Y)及び横寸法(X)との間で十分なマージンを確保できる範囲内で、必要に応じて増減することができる。
図4に示す例では、開口部28aには、4つの面取り辺38a、38a、38a及び38aが形成されている。このため開口部28aには、その中央部から配線路34の伸長方向の側に向けて幅寸法を漸減する先細り部が辺38aと辺38aとの間に形成され、また該先細り部と反対側にあって配線路34の伸長方向と逆の方向へ向けて幅寸法を漸減する先細り部が辺38aと辺38aとの間に形成されている。さらに、開口部28aには、配線路34の幅方向で見て両外方へ向けてそれぞれ先細る先細り部が辺38aと辺38aとの間及び辺38aと辺38aとの間にそれぞれ形成されている。
このような八角形の開口部28aを有するエッチングマスク28は、例えば図3に示すような露光マスク30を用いて、前記したように感光性レジストを選択的に露光、現像及び乾燥処理を施すことにより、形成することができる。
図3に示す例では、露光マスク30は、図中左方へ伸びる一対の配線路34a、34aのための開口部28aに対応した一対の開口領域30a、30aと、図中右方に伸びる配線路34bのために、一対の開口領域30a、30a間に形成された一つの開口領域30aとが設けられている。各開口領域30aは、開口部28aに相似の八角形状を有する。
露光マスク30の開口領域30aは、エッチングマスク28のためのフォトレジストがポジ型である場合、該フォトレジストの露光を受ける部分が現像処理によって除去されるように、透光領域で構成される。逆に、エッチングマスク28のためのフォトレジストがネガ型である場合、該フォトレジストの非露光部分が現像処理によって除去されるように、開口領域30aは遮光領域で構成される。
エッチングマスク28の形成のために、例えば図3に示したような露光マスク30を用いて、シード層26上の感光性レジストが前記したように選択露光を受ける。このとき、露光マスク30の基板10に対する配置が例えば図3の配線路34bの伸長方向にずれ、そのために図4に示すように、前記した露光後の現像及び乾燥処理によって形成されたエッチングマスク28の配置が、配線路34の伸長方向にずれると、エッチングマスク28の開口部28aの辺38a1が導電部24の対応する辺40からはみ出すことがある。
この場合、引き続く前記したエッチング処理でシード層26はエッチングマスク28の開口部28aに対応する領域で除去されることから、開口部28aの導電部24の辺40からはみ出す領域では、シード層26下に位置する上方基板20が露出する。シード層26の選択エッチング処理の後、図2(n)に沿って説明したとおり、配線路34のための導電材料が堆積されるが、この上方基板20が露出した部分には、導電部24の上端面24a及びシード層26上への堆積のようには前記導電材料が堆積することはない。そのため、前記したように、前記導電材料の堆積によって形成される配線路34には、導電部24の上方基板20が露出した部分に空所の様な欠陥が生じる。
しかしながら、本発明に係る前記方法によれば、図4に示すように、エッチングマスク28の開口部28aは、その辺38a及び38a間で配線路34の伸長方向に先細る領域Bで示す先端部分が導電部24からはみ出すに過ぎない。そのため、図7(b)に示したはみ出す領域Aがほぼ上方配線路72の幅方向の全域に広がるのに比較して、はみ出し領域Bは僅かに配線路34の中央部に存在するに過ぎない。
そのため、エッチングマスク28のずれに起因して配線路34に導入される前記空所による欠陥の縮小化を図り、それにより配線路34の断線やその大きな抵抗増加を抑制することができる。
図4に示した一対の面取りの辺38a及び38aを不要とし、開口部28aの平面形状を六角形状にすることができる。この場合、図4で見て、開口部28aは右方にのみ前記した先細り部が形成される。このエッチングマスク28は、図3に示す一方向へ伸びる配線路34bの導電部24に対しては前記したと同様な効果を発揮する。
しかしながら、図3に示すように、多層配線基板36には、一般的には配線路34bと逆方向へ伸びる配線路34aも形成されている。そのため、図4に示したように、各開口部28aの辺38aと辺38aとの間及び38aと辺38aとの間で形成される左右に一対の先細り部を有する多角形の輪郭を与えることにより、相互に逆方向に伸びる配線路34a、34bに対して対応することができる。したがって、相互に逆方向に伸びる配線路34a、34bに対しても、本願発明の所定の効果を発揮することができる。さらに、図4に示すように各開口部28aの辺38aと辺38aとの間及び38aと辺38aとの間で形成される上下に一対の先細り部を設けることにより、基板10に平行な面上で多層配線基板36を左右上下の四方向に伸びる配線路34に対応可能となる。
本願発明に係るエッチングマスク28は、図5に示すように、円形横断面形状を有する導電部24との組合せにも適用することができる。この場合、導電部24とのより広い接合面積を確保する上で、開口部28aは四つの辺38a、38a、38a、38aで構成される正四辺形の輪郭を有することが望ましい。一対の対向する頂点を結ぶ対角線は配線路34の長手方向に沿わせて配置され、他の一対の対向する頂点を結ぶ対角線は配線路34の幅方向に沿わせて配置される。
図5に示したエッチングマスク28は、図4に示した例におけると同様に、基板10に平行な面上で多層配線基板36を左右上下の四方向に伸びる配線路34に対応可能となる。
本発明は、上記実施例に限定されず、その趣旨を逸脱しない限り、種々に変更することができる。例えば、エッチングマスクの開口部の輪郭には、前記した例に限らず正六角形や正八角形等を適宜選択することができる。
10、20 基板
12、26 シード層
14、32 レジスト層
16、34(34a、34b) 配線路
18 ボンディングシート(層間絶縁膜)
22 ビア開口
24 導電部
28 エッチングマスク
30 露光マスク
36 多層配線基板

Claims (12)

  1. 絶縁膜の厚さ方向に該絶縁膜の内部を伸長し該絶縁膜の面上に端面を一致させて形成された導電部と、
    導電材料が前記絶縁膜の前記面上に堆積することを促進すべく該面上に形成され、前記導電部の前記端面に開放する開口を有するシード層と、
    前記シード層の前記開口内及び前記シード層上に堆積された導電材料によって形成され、該シード層の前記開口を貫通して前記導電部の前記端面に連続し、前記シード層上を一方向に伸長する配線路とを含み、前記シード層の前記開口が、該開口の中央部から前記配線路の伸長方向へ進むに伴い相近づく二つの直線に沿った二つの辺を有する輪郭を備える配線基板。
  2. 前記シード層の開口は、前記二つの辺間で、前記配線路の伸長方向と直角な前記開口の幅寸法を前記配線の伸長方向へ向けて漸減する、請求項1に記載の配線基板。
  3. 前記導電部は対向する一対の辺が前記配線路の伸長方向に沿う矩形断面形状又は円形断面形状を有し、前記シード層の前記開口は多角形断面形状を有する、請求項1に記載の配線基板。
  4. 前記多角形断面形状は、四辺形、六角形又は八角形のいずれか一つである、請求項3に記載の配線基板。
  5. 前記絶縁膜は層間絶縁膜であり、前記配線基板は多層配線基板である請求項1に記載の配線基板。
  6. 請求項5に記載の多層配線基板をインタポーザとして組み込んだプローブカード。
  7. 絶縁膜の厚さ方向に該絶縁膜の内部を伸長し該絶縁膜の面上に端面を一致させて導電部を形成すること、
    導電材料が前記絶縁膜の面上に堆積することを促進するシード層を前記導電部の前記端面及び前記絶縁膜の前記面上に形成すること、
    前記シード層上にエッチングマスクを形成し、前記シード層の前記エッチングマスクの開口部に対応する部分をエッチング処理で除去して前記導電部の前記端面に開放する開口を前記シード層に形成すること、及び
    前記エッチングマスクの除去後、前記シード層に形成された前記開口内に位置する前記導電部の前記端面から前記シード層に沿って該シード層上を一方向に伸長する配線路のための導電材料を前記導電部の前記端面及び前記シード層上に堆積することを含み、
    前記エッチングマスクの開口部が、該開口部の中央部から前記配線路の伸長方向へ進むに伴い相近づく二つの直線に沿った二つの辺を有する輪郭を備えることを特徴とする、配線基板の製造方法。
  8. 前記エッチングマスクの開口部は、前記二つの辺間で、前記配線路の伸長方向と直角な前記開口部の幅寸法を前記配線の伸長方向へ向けて漸減する、請求項7に記載の製造方法。
  9. 前記エッチングマスクは、前記シード層上に感光性のレジストを塗布した後、露光マスクを通して前記感光性レジストを露光及び現像処理することによって形成され、前記露光マスクとして、該露光マスクの開口領域が、該開口領域の中央部から前記配線路の伸長方向へ進むに伴い相近づく二つの直線に沿った二つの辺を有する輪郭を備えた露光マスクを用いる、請求項7に記載の製造方法。
  10. 前記導電部は対向する一対の辺が前記配線路の伸長方向に沿う矩形断面形状又は円形断面形状を有し、前記エッチングマスクの前記開口部は多角形断面形状を有する、請求項7に記載の製造方法。
  11. 前記多角形断面形状は、四辺形、六角形又は八角形のいずれか一つである、請求項10に記載の製造方法。
  12. 前記絶縁膜は層間絶縁膜であり、前記配線基板は多層配線基板である請求項7に記載の製造方法。
JP2012055509A 2012-03-13 2012-03-13 配線基板及びその製造方法 Pending JP2013191658A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012055509A JP2013191658A (ja) 2012-03-13 2012-03-13 配線基板及びその製造方法
US13/760,952 US9215810B2 (en) 2012-03-13 2013-02-06 Wiring base plate and method for manufacturing the same
KR1020130024929A KR101408157B1 (ko) 2012-03-13 2013-03-08 배선 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012055509A JP2013191658A (ja) 2012-03-13 2012-03-13 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013191658A true JP2013191658A (ja) 2013-09-26

Family

ID=49157046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012055509A Pending JP2013191658A (ja) 2012-03-13 2012-03-13 配線基板及びその製造方法

Country Status (3)

Country Link
US (1) US9215810B2 (ja)
JP (1) JP2013191658A (ja)
KR (1) KR101408157B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025329A (ja) * 2014-07-24 2016-02-08 学校法人福岡大学 プリント配線板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918142A (ja) * 1995-06-29 1997-01-17 Ibiden Co Ltd ビルドアップ多層プリント配線板
JP2004342750A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 電子デバイスの製造方法
JP2005026598A (ja) * 2003-07-01 2005-01-27 Tokyo Electron Ltd 多層配線基板形成用部材およびその製造方法ならびに多層配線基板
KR101004925B1 (ko) * 2008-08-29 2010-12-28 삼성전기주식회사 다층 세라믹 기판의 제조방법
US8436252B2 (en) * 2009-06-30 2013-05-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5608430B2 (ja) 2010-06-07 2014-10-15 新光電気工業株式会社 配線基板及び配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025329A (ja) * 2014-07-24 2016-02-08 学校法人福岡大学 プリント配線板及びその製造方法
CN106538076A (zh) * 2014-07-24 2017-03-22 学校法人福冈大学 印刷配线板及其制造方法
CN106538076B (zh) * 2014-07-24 2019-05-17 学校法人福冈大学 印刷配线板及其制造方法

Also Published As

Publication number Publication date
KR101408157B1 (ko) 2014-06-17
US20130241589A1 (en) 2013-09-19
KR20130105400A (ko) 2013-09-25
US9215810B2 (en) 2015-12-15

Similar Documents

Publication Publication Date Title
JP6373574B2 (ja) 回路基板及びその製造方法
TWI495416B (zh) 多層基板
JP7081090B2 (ja) 配線基板、プローブカード、及び、配線基板の製造方法
JP2006186104A (ja) 半導体装置およびその製造方法
TWI536508B (zh) Wiring board
TWI482255B (zh) 藉由嵌入跡線界定之導電墊
TWI517318B (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
TWI389275B (zh) Intermediate substrate and intermediate substrate manufacturing method
JP6303137B2 (ja) 半導体装置
KR102646248B1 (ko) 칩 재배선 구조 및 그 제조 방법
US8895868B2 (en) Wiring substrate
JP2013191658A (ja) 配線基板及びその製造方法
TW200537999A (en) Fabrication method of a printed circuit board
TWI607681B (zh) 線路基板的製作方法
JP4452232B2 (ja) プリント配線基板及びその製造方法
JP6120964B2 (ja) 半導体装置およびその製造方法
US9596767B2 (en) Electronic component, method of manufacturing electronic component, and electronic device
TW201545621A (zh) 印刷電路板的製造方法
TWI558284B (zh) 電路板元件與其製造方法
JP5550628B2 (ja) 半導体装置
KR101055857B1 (ko) 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법
JP2008085237A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
JP5226111B2 (ja) Icモジュール及びその製造方法、並びにicモジュールを用いる埋め込み印刷回路基板及びその製造方法
KR20140059074A (ko) 회로 기판의 제조 방법
JP2006024831A (ja) 半導体装置および半導体装置の製造方法