KR101004925B1 - 다층 세라믹 기판의 제조방법 - Google Patents

Abstract

본 발명은 다층 세라믹 기판의 제조방법에 관한 것으로서, 본 발명의 일 실시 형태는, 내부에 도전성 비아 및 도전성 패턴을 갖는 복수개의 유전체층을 적층하여 세라믹 적층체를 마련하는 단계; 상기 세라믹 적층체의 상면 및 하면 중 적어도 일면에 시드층을 형성하는 단계; 상기 시드층의 일부 영역이 노출된 개구영역을 갖는 구속층을 적층하는 단계; 상기 구속층이 적층된 세라믹 적층체를 소성하는 단계; 상기 시드층 중 개구영역으로 노출된 영역 상에 도금층을 형성하는 단계; 소결된 세라믹 적층체로부터 상기 구속층을 제거하는 단계; 및 상기 시드층 중 도금층이 형성되지 않은 영역을 식각하는 단계;를 포함함으로써 도금층의 두께 균일도 및 고착강도가 향상되어 신뢰성 및 전기적 특성이 향상되는 효과가 있다.

외부전극, 도금

Description

다층 세라믹 기판의 제조방법{MANUFACTURING METHOD OF MULTI-LAYER CERAMIC SUBSTRATE}

본 발명은 다층 세라믹 기판의 제조방법에 관한 것으로서, 특히, 고정세(fine pitch) 패턴의 정밀도와 도금층의 두께 균일도 및 고착강도의 향상에 따른 신뢰성 및 전기적 특성을 향상시킬 수 있는 외부전극이 형성된 다층 세라믹 기판의 제조방법에 관한 것이다.

일반적으로, HTCC, LTCC와 같은 MLC(Multi Layer Ceramic) 기판(이하, 다층 세라믹 기판이라 함)은 반도체 IC 칩과 같은 능동 소자와 캐패시터, 인덕터 및 저항과 같은 수동소자를 복합화한 부품으로 사용되거나, 또는 단순한 반도체 IC 패키지로 사용되고 있다. 보다 구체적으로, 다층 세라믹 기판은 PA 모듈 기판, RF 다이오드 스위치, 필터, 칩 안테나, 각종 패키지 부품, 복합 디바이스 등 다양한 전자 부품을 구성하기 위하여 널리 사용되고 있다.

이러한 다층 세라믹 기판의 외부 전극은 세라믹 기판 표면에 인쇄된 시드 층(Seed Layer) 상에 도금층을 형성하여 외부 전극을 형성한다. 구체적으로, 외부 전극은, 세라믹 기판 전면에 시드층을 형성한 후 포토 레지스트(Photo Resist: PR)를 도포하고 패터닝 한 후 식각하여 외부 전극을 완성하는 리소그래피(Lithography) 공정이 사용되고 있다. 상기 시드층은 스크린 인쇄 방법 또는 전자빕(E-Beam)을 이용한 증착 및 스퍼터링(Sputtering) 등 금속층을 형성시킬 수 있는 모든 방법을 사용하여 형성할 수 있다.

외부 전극의 형성은, 예를 들어, 다층 세라믹 기판에 MEMS 공정을 이용하여 프로브 팁 등을 제작한 후 마지막으로 다층 세라믹 기판과 프로브 팁을 접합하기 위해서, 소성된 다층 세라믹 기판의 표면에 리소그래피 공정으로 패드를 형성한 후, 이 패드 위에 도금 공정을 통해 도금층을 형성함으로써 전기적 신호를 전달하기 위한 외부 전극을 형성하게 된다. 이때, 도금 방법은 인쇄패턴된 시드층 위에 Ni/Au 도금층을 각각 무전해/전해 도금 공정을 통하여 형성하는 것이 일반적이다.

그러나, 이러한 방식에 의해 형성된 외부 전극은 도금 그 두께가 얇고 LTCC 기판 전체에 일정한 전류 밀도의 공급이 어려워져 두께 균일도가 떨어지고 충분한 두께의 도금층을 형성하지 못한다. 이에 따라, 외부 전극에 프로브 팁 등을 접합시킬 경우, 접합 결합력이 떨어지며 전기 저항은 높아지게 될 뿐만 아니라, 열충격에 의한 프로브 팁의 떨어짐이 발생하게 되어 신뢰성 약화를 초래하게 된다. 또한, 도금 과정에서 도금액이 다층 세라믹 기판 내부에 침투하는 경우 세라믹 기판의 탈색 및 침식을 가져오며, 이는 강도의 저하로 이어진다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 일 목적은 충분한 도금 두께를 확보하면서 고정세 패턴(fine pitch)의 정밀도, 전극의 두께 균일도 및 고착강도가 향상되고, 고정세 패턴의 레졸루션(resolution)이 우수한 도금층이 형성가능한 다층 세라믹 기판의 제조방법을 제공하는 데에 있다.

상술한 목적을 달성하기 위하여, 본 발명의 일 실시형태에 따른 다층 세라믹 기판의 제조방법은, 내부에 도전성 비아 및 도전성 패턴을 갖는 복수개의 유전체층을 적층하여 세라믹 적층체를 마련하는 단계; 상기 세라믹 적층체의 상면 및 하면 중 적어도 일면에 시드층을 형성하는 단계; 상기 시드층의 일부 영역이 노출된 개구영역을 갖는 구속층을 적층하는 단계; 상기 구속층이 적층된 세라믹 적층체를 소성하는 단계; 상기 시드층 중 개구영역으로 노출된 영역 상에 도금층을 형성하는 단계; 소결된 세라믹 적층체로부터 상기 구속층을 제거하는 단계; 및 상기 시드층 중 도금층이 형성되지 않은 영역을 식각하는 단계;를 포함한다.

바람직하게는, 상기 시드층을 형성하는 단계는 스퍼터링 또는 전자빔 증착 공정에 의해 수행되며, 상기 시드층은 Ti, Cr, ZnO, TiW, NiCr 및 그 조합으로 구성된 그룹으로부터 선택된 하나의 물질로 이루어진 제1층 및 상기 제1층 상에 형성 되며 Cu를 포함하는 제2층을 구비할 수 있다.

또한, 상기 시드층을 형성하는 단계는 상기 세라믹 적층체의 상면 및 하면 중 적어도 일면 전체 영역에 시드층을 형성할 수 있으며, 상기 제1층의 두께는 0.05 ~ 0.3㎛이며, 상기 제2층의 두께는 0.3 ~ 1㎛인 것을 특징으로 한다.

바람직하게는, 상기 구속층을 적층하는 단계는 상기 구속층에 펀칭을 통해 도금용 개구 영역을 형성한 뒤 수행되며, 상기 구속층은 알루미나, 바륨티타네이트, 질화알루미늄, 지르코니아 및 질화실리콘 분말 중 적어도 어느 하나를 포함하며, 상기 구속층의 두께는 20 ~30㎛인 것을 특징으로 한다.

바람직하게는, 상기 도금층을 형성하는 단계는 전해 도금 방식으로 수행되며, Cu층, Ni층 및 Au층을 순차적으로 형성하는 것을 특징으로 한다.

바람직하게는, 상기 시드층 중 도금층이 형성되지 않은 영역을 식각하는 단계는 상기 도금층을 마스크로 이용하여 수행된다.

본 발명에 따른 다층 세라믹 기판의 제조방법에 의하면, 종래에 비하여 고정세 패턴의 정밀도 및 전극의 두께 균일도가 향상되는 효과가 있다. 또한, 본 발명 에 따른 다층 세라믹 기판의 제조방법에 의하면, 충분한 도금 두께를 확보하면서 고착강도가 향상되어 열충격 및 고온 고습 등에 대한 신뢰성이 향상되며, 이에 의해 접촉저항, 전기적 노이즈 및 삽입손실 감소와 같은 전기적 특성이 향상되는 효과가 있다. 또한, 본 발명에 따른 다층 세라믹 기판의 제조방법에 의하면, 구속층을 이용한 도금 공정에 따른 공정 단순화와 일괄 공정을 통하여 양산 효율 증대 효과가 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 1a 내지 도 1e는 본 발명의 일 실시 형태에 따른 다층 세라믹 기판의 제조방법을 설명하기 위한 공정별 수직 단면도를 나타낸다.

우선, 도 1a에 도시된 바와 같이, 내부에 도전성 비아(111a) 및 도전성 패 턴(111b)을 갖는 복수개의 유전체층(101a, 101b, 101c, 101d)이 적층된 미소결의 세라믹 적층체(101)를 마련하고, 마련된 세라믹 적층체(101) 상면 및 하면 중 적어도 일면에 시드층(102)을 형성한다. 여기서, 세라믹 적층체(101)는 저온 또는 고온 동시 소성 세라믹과 같은 다층 세라믹 기판이 채용될 수 있으나, 본 발명은 이에 제한되지 않고, 외부 전극으로서 도금층이 필요한 어떠한 기판도 사용될 수 있다.

시드층(102)은 후술할 공정에 의해 형성되는 도금층을 위한 시드로서 기능 하며, 본 실시 형태의 경우, 세라믹 적층체(101)의 상면 또는 하면 중 적어도 일면 전체에 박막 공정, 예를 들어, 스퍼터링 또는 전자빔 증착 공정을 이용하여 형성될 수 있다. 이와 같이, 시드층(102)은 세라믹 적층체(101)의 상면 또는 하면 중 적어도 일면 전체에 박막 형태로 형성되며, 이에 따라, 시드층(102) 상에 도금층을 전해 도금 방식으로 용이하게 형성할 수 있다.

다음으로, 도 1b에 도시된 바와 같이, 시드층(102) 상에 구속층(103)을 형성한다. 이때, 구속층(103)의 개구영역(103a)은 도금층의 형성을 위한 영역으로 제공된다. 그리고, 구속층(103)에는 기계적 또는 레이저 펀칭을 통해 미리 개구영역(103a)을 형성한 후, 이를 시드층(102) 상에 적층한 후 소성을 실시한다.

이때, 본 실시 형태에서, 구속층(103)은 소결된 세라믹 적층체(101)의 소성 개시 온도보다 높은 온도에서 소성을 개시하는 난소결성 물질을 포함하며, 예를 들 어, 알루미나, 바륨티타네이트, 질화알루미늄, 지르코니아, 질화실리콘 분말 중 적어도 어느 하나를 포함하는 그린 시트(green sheet)이다. 이러한 구속층(103)은 도금층을 형성한 후에 에칭액에 의해 쉽게 제거될 수 있다. 이에 따라, 구속층(103) 제거 과정에서 세라믹 기판, 도금층 등에 미치는 손상을 최소화할 수 있다.

또한, 구속층(103)의 두께는 얻고자하는 도금층의 두께를 고려하여 정할 수 있으며, 본 실시 형태에서는 전해 도금에 의해 두꺼운 도금층을 얻는 것을 목적으로 하는바, 이를 고려하였을 때, 구속층(103)의 두께는 50 ~ 80㎛의 범위를 갖는 것이 바람직하다. 본 발명은 그린 시트 상태로 구속층을 형성하는 것으로 설명하고 있으나, 이에 한정되는 것은 아니며, 알루미나 타켓을 이용한 스퍼터링(sputter) 방식, 알루미나 또는 바륨티타네이트 나노파우더가 혼합된 잉크를 이용한 잉크젯 방식 및 에어로 졸을 이용한 방식 중 하나를 이용하여 개구영역을 갖는 구속층을 형성할 수도 있다.

다음으로, 도 1c에 도시된 바와 같이, 개구영역(103a)을 통하여 시드층(102) 상에 도금층(104)을 형성한다. 구체적으로 도시하지는 않았으나, 본 도금 공정은 시드층(102) 및 구속층(103)이 형성되어 있는 소결된 세라믹 적층체(101)를 도금액이 담겨있는 도금조에 담근 후 전기 화학 반응을 일으키는 전해 도금 방식에 의해 실행될 수 있다. 전해 도금 방식이 가능한 것은 상술한 바와 같이, 소결된 세라믹 적층체(101)의 상면 또는 하면 중 적어도 일면 전체에 박막 형태로 시드층(102)이 형성되어 있기 때문에, 도금액이 소결된 세라믹 적층체(101)로 침투하는 것을 방지한다. 또한, 구속층(103)을 사용하여 도금층(104)을 형성함으로써 소성 후의 도금층(104)의 가장자리가 선명하여 고정세, 즉 line/space 간의 간격에 대해 미세 패턴 형성이 가능하며, 미세 패턴의 레졸루션(resolution)이 우수한 도금층을 형성할 수 있다.

이와 같이, 본 실시 형태에서는 구속층(103)에 형성된 개구영역(103a)을 통하여 전해 도금 방식으로, 즉, 패턴 전체의 전류밀도를 일정하게 가함으로써 도금층(104)을 두껍게 형성할 수 있으며, 시드층(102)에 의해 소결된 세라믹 적층체(101)와 도금층(104)의 접착력도 우수하게 된다. 이 경우, 도금층(104)은 시드층(102)의 구성 물질에 따라 달라지기는 하나, Cu/Ni/Au의 3층 구조를 갖도록 형성될 수 있다.

다음으로, 도 1d에 도시된 바와 같이, 소결된 세라믹 적층체(101)로부터 구속층(103)을 제거한다. 구속층(103)은 화학적 에칭 공정을 통해 용이하게 제거된다. 이 경우, 바람직한 에칭 공정 조건으로서, 에칭액은 산성이며, 가열 온도는 25 ~ 80℃이며, 가열 시간은 3 ~ 5분 정도이다. 구체적인 에칭 공정은 산성의 에칭액에 구속층(103) 및 도금층(104)이 형성된 소결된 세라믹 적층체(101)를 넣은 후, 초음파 또는 버블(bubble) 발생기를 이용하여 세척함으로써 구속층(103)을 제거한다. 이때, 도금층(104)의 피해가 최소화되도록 도금층(104)을 세라믹 기판 등으로 가린 상태로 실행될 수 있다. 상술한 바와 같이, 구속층(103)은 화학적 에칭에 의해 손쉽게 제거된다. 하지만, 본 발명은 에칭액을 이용한 화학적 에칭으로 한정되는 것은 아니며, 랩핑(lapping) 설비를 이용한 기계적 연마, 알카리 용액과 고압 에어 분사기를 이용한 방법 중 하나를 이용하여 구속층을 제거할 수도 있다.

다음으로, 도 1e에 도시된 바와 같이, 시드층(102) 중 도금층(104)이 형성되지 않은 영역을 제거하여 도금층(104)의 형상과 같도록 함으로써 원하는 전극 구조를 얻을 수 있다. 이 경우, 시드층(102)은 도금층(104)을 마스크로 사용하여 당해 기술분야에서 공지된 식각 공정에 의해 제거될 수 있다.

이하에서는, 본 발명의 우수한 효과를 보이기 위한 실험을 수행하였으며, 이에 따른 종래기술과 본 발명에 의해 형성된 도금층을 비교하여 설명한다.

우선, 본 발명에 따른 구속층을 사용하지 않고, Cu/Ni/Au 3층 구조의 도금층을 형성한 종래 기술과, 본 발명에 의해 형성된 Cu/Ni/Au 3층 구조의 도금층을 비교하였다. 이 경우, 종래 기술에서는 Ni, Au를 무전해 도금으로 형성하였으며, 본 발명에서는 모두 전해 도금을 이용하였다. 종래 기술과 본 발명에 따라 형성된 도금층의 균일도를 비교한 결과, 종래 기술의 경우, 평균표면조도가 4.63㎛, 최대표면조도가 49.31㎛를 얻었으며, 본 발명의 경우, 평균표면조도가 3.27㎛, 최대표면조도 16.29㎛를 얻었다. 이와 같이, 본 발명에 의한 도금층은 종래 기술에 비하여 두께의 균일성이 높았다.

다음으로, 종래 기술과 본 발명의 고착 강도를 비교한 결과, 본 발명에 따라 도금층을 형성하고 이를 프로브 팁 등과 접합시킬 경우 고착 강도가 크게 향상됨을 확인할 수 있었다. 즉, 종래 기술의 경우, 도금층 및 이와 접착된 프로브 팁을 분리하기까지 필요한 전단 응력이 평균적으로 약 12.53 N/㎟ 였으며, 본 발명은 이보다 2배 이상 높은 38.76 N/㎟였다. 그리고, 종래 기술의 경우 최대 전단 응력이 19.41N/㎟, 최소 전단 응력이 9.26 N/㎟ 였으며, 본 발명의 경우, 최대 전단 응력이 48.13N/㎟, 최소 전단 응력이 30.39 N/㎟ 였다.

도 2는 도 1에 도시된 시드층을 보다 상세히 나타낸 단면도이다. 도 2를 참조하면 상기 시드층(102)은 2층 구조로서 제1층은 Ti를 포함하여 이루어지는 Ti층(102a)이며, 제2층은 Cu를 포함하여 이루어지는 Cu층(102b)이다. 이 경우, 상기 Ti층(102a)은 세라믹 적층체(101)와 도금층과의 밀착력 향상을 위한 것으로 그 두께는 약 0.05 ~ 0.3㎛으로 채용할 수 있다. 다만, 실시 형태에 따라서는 제1층으로서 Ti외에 Cr, ZnO, TiW 및 NiCr 중 어느 하나를 사용할 수 있으며, 상기 물질들을 서로 혼합하여 사용할 수도 있다. 상기 Cu층(102b)은 실질적인 시드로서 기능하며, 이러한 시드 기능을 고려하였을 때, 그 두께는 약 0.3 ~ 1.0㎛으로 채용할 수 있다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

도 1a 내지 도 1e는 본 발명의 일 실시 형태에 따른 다층 세라믹 기판의 제조방법을 설명하기 위한 공정별 수직 단면도, 그리고,

도 2는 도 1에 도시된 시드층을 보다 상세히 나타낸 수직 단면도이다.

Claims (12)

1. 내부에 도전성 비아 및 도전성 패턴을 갖는 복수개의 유전체층을 적층하여 미소결 세라믹 적층체를 마련하는 단계;

   상기 미소결 세라믹 적층체의 상면 및 하면 중 적어도 일면에 시드층을 형성하는 단계;

   상기 시드층 상에 상기 시드층의 일부 영역이 노출된 개구영역을 가지며, 상기 미소결 세라믹 적층체의 소성 개시온도보다 높은 소성 개시온도를 갖는 구속층을 적층하는 단계;

   상기 구속층이 적층된 미소결 세라믹 적층체를 상기 미소결 세라믹 적층체가 소결되고, 상기 구속층이 소결되지 않는 온도에서 소성하는 단계;

   상기 시드층 중 개구영역으로 노출된 영역 상에 도금층을 형성하는 단계;

   상기 소결된 세라믹 적층체로부터 상기 구속층을 제거하는 단계; 및

   상기 시드층 중 도금층이 형성되지 않은 영역을 식각하는 단계;를 포함하는 다층 세라믹 기판의 제조방법.
2. 제1항에 있어서,

   상기 시드층을 형성하는 단계는 스퍼터링 또는 전자빔 증착 공정에 의해 수행되는 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
3. 제2항에 있어서,

   상기 시드층은 Ti, Cr, ZnO, TiW, NiCr 및 그 조합으로 구성된 그룹으로부터 선택된 하나의 물질로 이루어진 제1층 및 상기 제1층 상에 형성되며 Cu를 포함하는 제2층을 구비하는 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
4. 제3항에 있어서,

   상기 제1층의 두께는 0.05 ~ 0.3㎛인 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
5. 제4항에 있어서,

   상기 제2층의 두께는 0.3 ~ 1㎛인 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
6. 제1항에 있어서,

   상기 시드층을 형성하는 단계는 상기 미소결 세라믹 적층체의 상면 및 하면 중 적어도 일면의 전체 영역에 시드층을 형성하는 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
7. 제1항에 있어서,

   상기 구속층을 적층하는 단계는 상기 구속층에 펀칭을 통해 도금용 개구 영역을 형성한 뒤 수행되는 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
8. 제1항에 있어서,

   상기 구속층의 두께는 20 ~30㎛인 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
9. 제1항에 있어서,

   상기 구속층은 알루미나, 바륨티타네이트, 질화알루미늄, 지르코니아 및 질화실리콘 분말 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
10. 제1항에 있어서,

    상기 도금층을 형성하는 단계는 전해 도금 방식으로 수행되는 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
11. 제10항에 있어서,

    상기 도금층을 형성하는 단계는 Cu층, Ni층 및 Au층을 순차적으로 형성하는 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
12. 제1항에 있어서,

    상기 시드층 중 도금층이 형성되지 않은 영역을 식각하는 단계는 상기 도금층을 마스크로 이용하여 수행되는 것을 특징으로 하는 다층 세라믹 기판의 제조방법.

Images