JP2013182972A - 基板の接合方法及び半導体装置 - Google Patents

Abstract

【課題】複数の半導体デバイスが形成された基板を簡易且つ適切に接合する。
【解決手段】第１のウェハにスクライブライン領域よりも高いデバイス領域を形成すると共に（工程Ｓ１）、スクライブライン領域よりも高い接続領域を形成し（工程Ｓ２）、デバイス領域と接続領域の表面を活性化する（工程Ｓ３）。第２のウェハにデバイス領域を形成し（工程Ｓ４）、貫通電極を形成し（工程Ｓ７）、デバイス領域及び接続領域に対応する位置の絶縁膜をパターニングして親水化して被接合領域を形成し（工程Ｓ１０）、被接合領域の表面を活性化する（工程Ｓ１１）。第１のウェハ上に純水を供給し（工程Ｓ１２）、当該純水によって第１のウェハと第２のウェハの位置調整を行い（工程Ｓ１３）、第１のウェハと第２のウェハを接合する（工程Ｓ１４）。
【選択図】図１

Description

本発明は、複数の半導体デバイスが形成された第１の基板と、複数の半導体デバイスが形成された第２の基板とを接合する基板の接合方法、及び複数の半導体デバイスが形成された基板が複数層に接合された半導体装置に関する。

近年、半導体デバイスの高集積化が進んでいる。高集積化した複数の半導体デバイスを水平面内で配置し、これら半導体デバイスを配線で接続して製品化する場合、配線長が増大し、それにより配線の抵抗が大きくなること、また配線遅延が大きくなることが懸念される。

そこで、半導体デバイスを３次元に積層する３次元集積技術が提案されている。この３次元集積技術においては、半導体ウェハ（以下、「ウェハ」という。）の接合や半導体チップの接合などが行われる。そして、半導体デバイスを適切に積層するために、高い位置精度の接合が要求されている。

このように位置精度よく接合するため、例えば特許文献１には、異形基材材料の接合方法が提案されている。具体的には、第１の基材の任意の領域を選択的に親水化処理すると共に、第２の基材の接合面を親水化処理した後、水酸基を有する液体を介して、第１の基材の任意の領域と第２の基材の接合面とを接合する。

特開２０００−２５２５４３号公報

しかしながら、特許文献１に記載された接合方法では、第１の基材の任意の領域を親水化するために、複数の処理を行う必要がある。具体的に特許文献１に記載された方法によれば、先ず、第１の基材の表面に金属膜を形成した後、フォトリソグラフィー処理とエッチング処理を行い、任意の領域の金属膜を選択的に除去する。その後、第１の基材をアルカリ性の親水化処理液中に浸漬させ、金属膜に覆われていない任意の領域が親水化される。かかる場合、接合処理が煩雑化し、また当該接合処理の処理コストも高価になる。

また、この特許文献１に記載された接合方法を用いて、複数の半導体デバイスが形成されたウェハ同士を接合する場合、各半導体デバイスに対して親水化処理が必要となる。そうすると、接合処理がさらに煩雑化し、また当該接合処理の処理コストもさらに高価になる。

本発明は、かかる点に鑑みてなされたものであり、複数の半導体デバイスが形成された基板を簡易且つ適切に接合することを目的とする。

前記の目的を達成するため、本発明は、複数の半導体デバイスが形成された第１の基板と、複数の半導体デバイスが形成された第２の基板とを接合する方法であって、前記第１の基板の前記複数の半導体デバイスが形成される面において、当該複数の半導体デバイスを形成し、各半導体デバイスの間のスクライブラインとなる領域よりも高くされた半導体デバイス領域を形成する第１の工程と、前記第２の基板の前記第１の基板と接合される面において、前記半導体デバイス領域に対応する領域を親水化し、被接合領域を形成する第２の工程と、前記半導体デバイス領域と前記被接合領域との間に処理液を供給し、前記第１の基板と前記第２の基板とを接合する第３の工程と、を有することを特徴としている。

本発明によれば、第１の工程において、第１の基板の半導体デバイス領域をスクライブラインとなる領域よりも高く形成すると共に、第２の工程において、第２の基板の被接合領域を親水化している。そうすると、第３の工程において、半導体デバイス領域と被接合領域との間に処理液を供給しても、いわゆるピン止め効果によって、処理液が半導体デバイス領域と被接合領域との間から流出することはない。また、この処理液の表面張力によって、少なくとも第１の基板又は第２の基板を移動させる復元力が作用する。そして、半導体デバイス領域と被接合領域が正確に対応するように、第１の基板と第２の基板の位置調整が高い位置精度で行われる。そうすると、その後第１の基板と第２の基板を適切に接合することができる。しかも、第１の基板においては半導体デバイス領域をスクライブラインとなる領域よりも高く形成するだけで、第１の基板と第２の基板を適切に接合することができるので、第１の基板に対して従来のように追加的な処理を行う必要がない。したがって、第１の基板と第２の基板の接合処理を簡易化することができ、さらに接合処理の処理コストを低廉化することができる。

前記第２の基板の前記第１の基板と接合される面は、前記複数の半導体デバイスが形成されていない面であって、前記基板の接合方法は、前記第３の工程の後に、前記第１の基板の前記半導体デバイスに貫通電極を形成する第４の工程を有していてもよい。

前記第１の工程において、前記スクライブラインとなる領域には、隣り合う前記半導体デバイス領域と同じ高さを有し、且つ当該隣り合う半導体デバイス領域を接続する接続領域を形成してもよい。

前記第２の工程の前に、前記第２の基板の被接合領域以外の領域において、当該第２の基板の厚み方向に貫通する空気孔を形成してもよい。

前記処理液は純水であってもよい。

前記第１の工程の後であって前記第３の工程の前に、前記半導体デバイス領域の表面を活性化し、前記第２の工程の後であって前記第３の工程の前に、前記被接合領域の表面を活性化してもよい。

前記半導体デバイスの表面の活性化と前記被接合領域の表面の活性化は、それぞれアンモニアによって行われてもよい。

前記第３の工程において、第１の基板と第２の基板の相対位置を調整するための位置調整機構を用いて、第１の基板と第２の基板との間を所定の間隔に維持してもよい。

別な観点による本発明は、複数の半導体デバイスが形成された基板が複数層に接合された半導体装置であって、前記複数の半導体デバイスが形成される面において、各半導体デバイスの間のスクライブラインとなる領域よりも高くされた半導体デバイス領域が形成された第１の基板と、前記第１の基板と接合される面において、前記半導体デバイス領域に対応する領域が親水化され、被接合領域が形成された第２の基板と、を有し、前記半導体デバイス領域と前記被接合領域との間に処理液が供給されて、前記第１の基板と前記第２の基板とが接合されていることを特徴としている。

前記第１の基板において、前記スクライブラインとなる領域には、隣り合う前記半導体デバイス領域と同じ高さを有し、且つ当該隣り合う半導体デバイス領域を接続する接続領域が形成されていてもよい。

前記第２の基板の被接合領域以外の領域において、当該第２の基板の厚み方向に貫通する空気孔が形成されていてもよい。

前記処理液は純水であってもよい。

前記半導体デバイス領域の表面と前記被接合領域の表面は、それぞれ活性化されていてもよい。

前記半導体デバイスの表面の活性化と前記被接合領域の表面の活性化は、それぞれアンモニアによって行われてもよい。

前記半導体デバイス領域と前記被接合領域との間に処理液が供給されて、前記第１の基板と前記第２の基板とが接合される際、第１の基板と第２の基板の間を所定の間隔に維持する位置調整機構が用いられてもよい。

本発明によれば、複数の半導体デバイスが形成された基板を簡易且つ適切に接合することができる。

本実施の形態にかかるウェハの接合方法の各工程を示したフローチャートである。 第１のウェハにデバイス層を形成した様子を示す縦断面の説明図である。 第１のウェハのデバイス層の構成の概略を示す平面図である。 第１のウェハのデバイス領域と接続領域の配置を示す平面の説明図である。 第１のウェハに接続領域を形成した様子を示す縦断面の説明図である。 第１のウェハにスクライブライン領域を形成した様子を示す縦断面の説明図である。 第２のウェハにデバイス層を形成した様子を示す縦断面の説明図である。 第２のウェハに支持ウェハを配設した様子を示す縦断面の説明図である。 第２のウェハに貫通孔を形成した様子を示す縦断面の説明図である。 第２のウェハに貫通電極を形成した様子を示す縦断面の説明図である。 第２のウェハに絶縁膜を形成した様子を示す縦断面の説明図である。 第２のウェハに被接合領域を形成した様子を示す縦断面の説明図である。 第２のウェハの被接合領域の配置を示す平面の説明図である。 第１のウェハのデバイス領域と接続領域上に純水を供給した様子を示す縦断面の説明図である。 第１のウェハのデバイス領域上に純水を供給した様子を示す縦断面の説明図である。 第２のウェハを第１のウェハの上方に配設した様子を示す縦断面の説明図である。 第１のウェハと第２のウェハを位置調整して接合した様子を示す縦断面の説明図である。 第１のウェハを薄化した様子を示す縦断面の説明図である。 第１のウェハに貫通電極を形成した様子を示す縦断面の説明図である。 半導体装置を製造した様子を示す縦断面の説明図である。 他の実施の形態における第２のウェハの被接合領域の配置を示す平面の説明図である。 他の実施の形態において空気孔が形成された支持ウェハを第２のウェハに配設した様子を示す縦断面の説明図である。 他の実施の形態において第２のウェハに空気孔を形成した様子を示す縦断面の説明図である。 他の実施の形態において第１のウェハと第２のウェハを位置調整して接合した様子を示す縦断面の説明図である。 他の実施の形態において第２のウェハを第１のウェハの上方に配設した様子を示す縦断面の説明図である。 他の実施の形態において第１のウェハと第２のウェハを位置調整して接合した様子を示す縦断面の説明図である。 他の実施の形態において第１のウェハと第２のウェハを位置調整して接合した様子を示す縦断面の説明図である。 他の実施の形態において支持ウェハに昇降機構を設けた様子を示す縦断面の説明図である。 他の実施の形態において支持ウェハに昇降機構を設けた様子を示す縦断面の説明図である。

以下、本発明の実施の形態について説明する。本実施の形態では、本発明にかかる基板としてのウェハの接合方法と、当該接合方法によって接合されたウェハが複数層に積層された半導体装置について説明する。図１は、本実施の形態にかかるウェハの接合方法の主な処理フローを示している。本実施の形態では、第１の基板としての第１のウェハと第２の基板としての第２のウェハを接合する。より具体的には、第１のウェハを相対的に下方に配置し、第２のウェハを相対的に上方に配置した状態で、当該第１のウェハと第２のウェハを接合する。なお、以下の説明で用いる図面において、各構成要素の寸法は、技術の理解の容易さを優先させるため、必ずしも実際の寸法に対応していない。

先ず、図２に示すように第１のウェハ１０のバルク層１１上にデバイス層１２を形成する。以下、バルク層１１において、デバイス層１２側の面を表面１１ａといい、デバイス層１２と反対側の面を裏面１１ｂという。また、デバイス層１２において、バルク層１１と反対側の面を表面１２ａといい、バルク層１１側の面を裏面１２ｂという。

第１のウェハ１０のデバイス層１２には、半導体デバイスとしてのデバイス１３（以下、「デバイス領域１３」という場合がある。）が形成されている（図１の工程Ｓ１）。デバイス１３は、図３に示すように第１のウェハ１０上において、ウェハ面内均一に複数形成されている。そして、本実施の形態では、第１のウェハ１０を個々のデバイス１３からなる半導体チップに切り出す前に、当該第１のウェハ１０と後述する第２のウェハ２０をウェハレベルで積層するウェハ積層方式が用いられる。

デバイス１３には、図２に示すように複数の回路１４が形成されている。回路１４内には、複数のトランジスタやメモリセル（図示せず）が配置されている。なお、図示はしないが、デバイス１３内には、回路１４と後述する貫通電極４０を配線する配線や、種々の回路、電極等も形成されている。また、複数の回路１４等は、一連のデバイス層１２の形成工程において同時に形成される。

複数のデバイス１３間には、スクライブライン１５（以下、「スクライブライン領域１５」という場合がある。）が形成されている。デバイス領域１３はスクライブライン領域１５よりも高く形成されている。なお、スクライブラインとは、ウェハが切断され複数の半導体チップに分割される際のラインのことである。

その後、図３及び図４に示すようにスクライブライン領域１５において、隣り合うデバイス領域１３を接続する接続領域１６を形成する（図１の工程Ｓ２）。本実施の形態では、デバイス領域１３は平面視において四角形状を有し、複数のデバイス領域１３は格子状に配置されている。そこで、第１のウェハ１０における内側のデバイス領域１３には４つの接続領域１６が接続され、外側のデバイス領域１３には２つの接続領域１６が接続されている。この接続領域１６は、図５に示すようにデバイス領域１３の高さと同じ高さを有している。一方、接続領域１６が形成されないスクライブライン領域１５には、図４に示すように何も形成されていないか、或いは図６に示すようにデバイス領域１３の高さより低い高さを有する検査素子等の素子１７が形成されている。いずれにしても、接続領域１６が形成されないスクライブライン領域１５は、デバイス領域１３よりも低くなっている。なお、説明の便宜上、デバイス領域１３と接続領域１６の形成を順に説明したが、実際にはデバイス領域１３と接続領域１６は同時に形成される。接続領域１６はスクライブライン領域１５に形成されているため、当該接続領域１６がデバイス１３に悪影響を及ぼすことはない。また、スクライブライン領域１５は本来的にデバイス１３の形成されない領域であるため、当該接続領域１６は、１枚のウェハ１０からのデバイス１３の取れ量に悪影響を与えない。

その後、デバイス領域１３及び接続領域１６上にアンモニア（アンモニアを所定の濃度に希釈したアンモニア水）を供給する。このアンモニアによって、デバイス領域１３及び接続領域１６の表面、換言すれば第１のウェハ１０の表面が活性化される（図１の工程Ｓ３）。具体的には、デバイス領域１３及び接続領域１６の表面における分子の結合を切断して、その後親水化されやすくするように当該表面を活性化する。なお、接合面に有機残渣などが残っていると後の気泡の原因となるので、アンモニアで活性化する前に、第１のウェハ１０の表面にＳＣ１（Ｓｔａｎｄａｒｄ Ｃｌｅａｎ １）を２流体ノズルで吹き付けることで、前洗浄を行っておくとよい。その後、例えば純水でデバイス領域１３及び接続領域１６の表面を洗浄した後、当該純水を乾燥させる。第１のウェハ１０を加熱することなどにより乾燥させてればよい。なお、本実施の形態ではアンモニアによってデバイス領域１３及び接続領域１６の表面を活性化したが、これらを活性化するための液はこれに限定されず、例えば純水等の種々の液を用いることができる。水酸化カリウムなどのアルカリ水溶液を用いることもできる。

このように第１のウェハ１０に工程Ｓ１〜Ｓ３の処理を行うのに並行して、或いはその工程Ｓ１〜Ｓ３の前後において、第２のウェハ２０に対して次の処理が行われる。

先ず、図７に示すように第２のウェハ２０のバルク層２１上にデバイス層２２を形成する。以下、バルク層２１において、デバイス層２２側の面を表面２１ａといい、デバイス層２２と反対側の面を裏面２１ｂという。また、デバイス層２２において、バルク層２１と反対側の面を表面２２ａといい、バルク層２１側の面を裏面２２ｂという。

第２のウェハ２０のデバイス層２２には、デバイス２３（以下、「デバイス領域２３」という場合がある。）が形成されている（図１の工程Ｓ４）。デバイス２３は、第１のウェハ１０のデバイス１３と同様に、第２のウェハ２０上においてウェハ面内均一に複数形成されている。

デバイス１３には、図７に示すように複数の回路２４が形成されている。回路２４内には、複数のトランジスタやメモリセル（図示せず）が配置されている。なお、図示はしないが、デバイス２３内には、回路２４と後述する貫通電極２９を配線する配線や、種々の回路、電極等も形成されている。また、複数の回路２４等は、一連のデバイス層２２の形成工程において同時に形成される。

複数のデバイス２３間には、スクライブライン２５（以下、「スクライブライン領域２５」という場合がある。）が形成されている。なお、第１のウェハ１０ではスクライブライン領域１５において接続領域１６が形成されていたが、第２のウェハ２０においては同様の接続領域が形成されていてもよいし、形成されていなくてもよい。本実施の形態では第２のウェハ２０に接続領域２６が形成されている。

その後、図８に示すようにデバイス層２２の表面２２ａに支持基板としての支持ウェハ２７を配設する（図１の工程Ｓ５）。支持ウェハ２７は、例えば剥離可能な接着剤によってデバイス層２２と接着される。なお、支持基板にはシリコンウェハやガラス基板が用いられる。

その後、図８に示すようにバルク層２１の裏面２１ｂを研磨し、第２のウェハ２０を薄化する（図１の工程Ｓ６）。

その後、図９に示すように第２のウェハ２０の表裏面を反転させ、バルク層２１の下方にデバイス層２２を配置した後、デバイス層２２とバルク層２１を厚み方向に貫通する貫通孔２８を形成する（図１の工程Ｓ７）。貫通孔２８は、回路２４と接続されるように、実際には回路２４に接続される配線（図示せず）に接続されるように形成される。また、貫通孔２８は、第２のウェハ２０において複数形成される。これら複数の貫通孔２８は、例えばフォトリソグラフィー処理及びエッチング処理によって同時に形成される。すなわち、フォトリソグラフィー処理によってバルク層２１上に所定のレジストパターンを形成した後、当該レジストパターンをマスクとしてバルク層２１とデバイス層２２をエッチングして、貫通孔２８が形成される。貫通孔２８の形成後、レジストパターンは、例えばアッシングされて除去される。

その後、各貫通孔２８内に導電性材料を充填して、図１０に示すように貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）２９を形成する（図１の工程Ｓ８）。なお実際には、導電性材料が充填される前に各貫通孔２８の内壁にバリア膜や絶縁膜等が形成されるが、説明を簡略化させるために省略する。

その後、図１１に示すようにバルク層２１の裏面２１ｂ上に絶縁膜３０を形成する（図１の工程Ｓ９）。なお、絶縁膜３０は、例えばシリコン酸化膜などから材料を適宜選択し、ＣＶＤ（化学気相蒸着）などの方法で成膜される。

その後、図１２に示すように絶縁膜３０を所定のパターンにパターニングする（図１の工程Ｓ１０）。このパターニングでは、図１２及び図１３に示すように第１のウェハ１０のデバイス領域１３及び接続領域１６に対応する位置の絶縁膜３０を残し、接続領域１６が形成されていないスクライブライン領域１５に対応する位置の絶縁膜３０を除去する。そして、このようにパターニングされた絶縁膜３０が、デバイス領域１３及び接続領域１６と接合される被接合領域３１を構成する。そうすると、後述するピン止め効果により、第２のウェハ２０の裏面において、被接合領域３１は相対的に親水化され、被接合領域３１以外の領域３２は相対的に疎水化される。なお、被接合領域３１の親水化は、上述のように絶縁膜３０のパターニングに限定されず、被接合領域３１の表面を改質して親水化処理を行ってもよい。

その後、被接合領域３１上にアンモニア（アンモニアを所定の濃度に希釈したアンモニア水）を供給する。このアンモニアによって、被接合領域３１の表面、換言すれば第２のウェハ２０の裏面が活性化される（図１の工程Ｓ１１）。具体的には、被接合領域３１の表面における分子の結合を切断して、その後親水化されやすくするように当該表面を活性化する。なお、接合面に有機残渣などが残っていると後の気泡の原因となるので、アンモニアで活性化する前に、第２のウェハ２０の裏面にＳＣ１（Ｓｔａｎｄａｒｄ Ｃｌｅａｎ １）を２流体ノズルで吹き付けることで、前洗浄を行っておくとよい。その後、例えば純水で被接合領域３１の表面を洗浄した後、当該純水を乾燥させる。第２のウェハ２０を加熱することなどにより乾燥させてればよい。なお、本実施の形態ではアンモニアによって被接合領域３１の表面を活性化したが、これを活性化するための液はこれに限定されず、種々の液を用いることができる。水酸化カリウムなどのアルカリ水溶液を用いることもできる。

このように第１のウェハ１０と第２のウェハ２０に工程Ｓ１〜Ｓ１１の所定の処理が行われると、次に当該第１のウェハ１０と第２のウェハ２０の接合処理が行われる。

先ず、図１４と図１５に示すように第１のウェハ１０のデバイス領域１３及び接続領域１６上に、処理液としての純水Ｐを供給する（図１の工程Ｓ１２）。ここで、上述したようにデバイス領域１３及び接続領域１６は、接続領域１６が形成されていないスクライブライン領域１５よりも高く形成されている。このため純水Ｐは、デバイス領域１３及び接続領域１６の縁部において、その表面張力により大きな所定の接触角を持つ。そうすると、純水Ｐはデバイス領域１３及び接続領域１６上に留まる。このように純水Ｐの広がりを抑える現象は、いわゆるピン止め効果として知られている。そして、純水Ｐはデバイス領域１３及び接続領域１６上に拡散する。なお、本実施の形態では処理液として純水Ｐを用いたが、水酸基を有する液体であれば種々の液体を用いることができる。

その後、図１６に示すように第１のウェハ１０のデバイス層１２側に第２のウェハ２０を配設する。第２のウェハ２０は、そのバルク層２１が第１のウェハ１０のデバイス層１２に対向するように配置される。このとき、第２のウェハ２０の被接合領域３１は親水化されているので、純水Ｐが被接合領域３１、すなわち第１のウェハ１０のデバイス領域１３及び接続領域１６から流出することはない。なお、バルク層２１の被接合領域３１の位置と、デバイス層１２のデバイス領域１３及び接続領域１６の位置とは、厳密に対応している必要はない。図１６に示すようにこれらの位置が多少ずれている場合でも、後述する工程Ｓ１３において第１のウェハ１０と第２のウェハ２０の位置調整が行われる。

その後、上述した第１のウェハ１０と第２のウェハ２０との間に充填された純水Ｐの表面張力によって、図１７に示すように第２のウェハ２０を移動させる復元力（図１７の矢印）が第２のウェハ２０に作用する。そうすると、バルク層２１の接続領域１６の位置とデバイス層１２のデバイス領域１３及び接続領域１６の位置とがずれている場合でも、これらが対向するように第２のウェハ２０が移動し、第１のウェハ１０と第２のウェハ２０の位置調整が高精度に（サブミクロンオーダー）行われる（図１の工程Ｓ１３）。なお、説明の便宜上、第２のウェハ２０の配設と第２のウェハ２０の移動を順に説明したが、実際にはこれらの現象はほぼ同時に進行する。

その後、第１のウェハ１０と第２のウェハ２０との間に充填された純水Ｐによって、第１のウェハ１０のデバイス領域１３及び接続領域１６に水酸基が付着して当該デバイス領域１３及び接続領域１６の表面が親水化される共に、第２のウェハ２０の被接合領域３１に水酸基が付着して当該被接合領域３１の表面が親水化される。そして、デバイス領域１３及び接続領域１６の表面と被接合領域３１の表面とは、それぞれ工程Ｓ３、Ｓ１１において活性化されているため、先ず、デバイス領域１３及び接続領域１６の表面と被接合領域３１の表面との間にファンデルワールス力が生じ、当該表面同士が接合される。その後、デバイス領域１３及び接続領域１６の表面と被接合領域３１の表面はそれぞれ上述したように親水化されているため、デバイス領域１３及び接続領域１６の表面と被接合領域３１の表面間の水酸基が水素結合し、当該表面同士がより強固に接合される（図１の工程Ｓ１４）。なお、第１のウェハ１０と第２のウェハ２０が接合されると、当該第１のウェハ１０と第２のウェハ２０との間の純水Ｐは除去されて、第１のウェハ１０と第２のウェハ２０が乾燥される。

その後、図１８に示すように第１のウェハ１０におけるバルク層１１の裏面１１ｂを研磨し、第１のウェハ１０を薄化する（図１の工程Ｓ１５）。このとき、第１のウェハ１０の表裏面を反転させ、バルク層１１の下方にデバイス層１２を配置する。

その後、図１９に示すように第１のウェハ１０に貫通孔（図示せず）を形成した後、貫通電極４０を形成する（図１の工程Ｓ１６）。貫通電極４０は、第１のウェハ１０のバルク層１１及びデバイス層１２と第２のウェハ２０の絶縁膜３０を厚み方向に貫通するように形成される。また、貫通電極４０は、回路１４と接続され、且つ第２のウェハ２０の貫通電極２９に接続される。なお、これら貫通孔と貫通電極４０を形成する方法は、上述した工程Ｓ８、Ｓ９における方法と同様であるので説明を省略する。また実際には、貫通電極４０と貫通電極２９の間にバンプ等が形成されるが、説明を簡略化させるために省略する。

ここで、第１のウェハ１０の貫通電極４０を第２のウェハ２０との接合前に形成すると、絶縁膜３０によって第１のウェハ１０の貫通電極４０と第２のウェハ２０の貫通電極２９が電気的に導通しない。このため、本実施の形態のように第１のウェハ４０の貫通電極４０は第２のウェハ２０との接合後に形成される。

その後、第１のウェハ１０において、バルク層１１の裏面１１ｂ上に絶縁膜３０を形成し（図１の工程Ｓ１７）、さらに絶縁膜３０を所定のパターンにパターニングして被接合領域３１を形成する（図１の工程Ｓ１８）。その後、被接合領域３１の表面、換言すれば第１のウェハ１０の裏面をアンモニア（アンモニアを所定の濃度に希釈したアンモニア水）によって活性化する（図１の工程Ｓ１９）。なお、これら絶縁膜３０の形成、被接合領域３１の形成、被接合領域３１の表面の活性化は、上述した工程Ｓ９〜Ｓ１１と同様であるので説明を省略する。

以上のように第１のウェハ１０の裏面（バルク層１１の裏面１１ｂ）に対して、第２のウェハ２０の裏面（バルク層２１の裏面２１ｂ）と同様の処理を行う。そして、この第１のウェハ１０を第２のウェハ２０と同様に機能させて、当該第１のウェハ１０（以下、「旧第１のウェハ１０」という場合がある。）と新たな第１のウェハ１０（以下、「新第１のウェハ１０」という場合がある。）を接合する。なお、新第１のウェハ１０には、上述した工程Ｓ１〜Ｓ３と同様の処理が行われている。そして、上述した工程Ｓ１２〜Ｓ１４と同様の処理を行って、旧第１のウェハ１０と新第１のウェハ１０を接合する。こうして、図２０に示すように複数の第１のウェハ１０を積層し、さらに支持ウェハ２７を剥離して、ウェハ１０、２０が複数層に積層された半導体装置１００が製造される（図１の工程Ｓ２０）。なお、図示の例においては、ウェハ１０、２０を４層に積層する場合について説明するが、ウェハ１０、２０の積層数はこれに限定されず任意に設定することができる。

以上の実施の形態によれば、第１のウェハ１０のデバイス領域１３及び接続領域１６を、接続領域１６が形成されていないスクライブライン領域１５よりも高く形成すると共に、第２のウェハ２０の絶縁膜３０をパターニングして被接合領域３１を親水化している。そうすると、その後デバイス領域１３及び接続領域１６と被接合領域３１との間に純水Ｐを供給しても、いわゆるピン止め効果によって、純水Ｐがデバイス領域１３及び接続領域１６と被接合領域３１との間から流出することはない。そして、この純水Ｐの表面張力によって、第２のウェハ２０を移動させる復元力が作用する。そして、デバイス領域１３及び接続領域１６と被接合領域３１が正確に対応するように、第１のウェハ１０と第２のウェハ２０の位置調整が高い位置精度で行われる。そうすると、その後第１のウェハ１０と第２のウェハ２０を適切に接合することができる。しかも、第１のウェハ１０においてはデバイス領域１３及び接続領域１６をスクライブライン領域１５よりも高く形成するだけで、第１のウェハ１０と第２のウェハ２０を適切に接合することができるので、第１のウェハ１０と第２のウェハ２０の接合処理を簡易化することができ、さらに接合処理の処理コストを低廉化することができる。

なお、本実施の形態では１のウェハ１０のデバイス層１２にデバイス領域１３と接続領域１６が形成されているが、例えば接続領域１６が形成されていない場合でも、デバイス領域１３がスクライブライン領域より高く形成されていれば、上述した効果を享受することができる。

また、第１のウェハ１０には隣り合うデバイス領域１３を接続する接続領域１６が形成されているので、純水Ｐを１回供給するだけで、複数のデバイス領域１３と複数の接続領域１６に純水Ｐを拡散させることができる。したがって、第１のウェハ１０と第２のウェハ２０の接合処理をより簡易化することができる。

また、第１のウェハ１０のデバイス領域１３及び接続領域１６の表面を活性化すると共に、第２のウェハ２０の被接合領域３１の表面を活性化しているので、第１のウェハ１０と第２のウェハ２０をより強固に接合することができる。

さらに、このように第１のウェハ１０と第２のウェハ２０はその位置調整が正確に行われて接合されるので、その後第１のウェハ１０に貫通電極４０を形成する際にも、当該貫通電極４０を適切な位置に形成することができる。そうすると、半導体装置１００を適切に製造することができる。

また、本実施の形態では、第１のウェハ１０と第２のウェハ２０を接合するに際し、これら第１のウェハ１０と第２のウェハ２０を加熱する必要がない。このため、デバイス１３、２３が損傷を被るのを抑制することができ、デバイス１３、２３の信頼性を向上させることができる。

以上の実施の形態の第２のウェハ２０には、図２１に示すように当該第２のウェハ２０の被接合領域３１以外の領域に複数の空気孔１１０が形成されていてもよい。この空気孔１１０は、例えば被接合領域３１で閉じられた空間毎に形成される。なお、図２２に示すように第２のウェハ２０に設けられる支持ウェハ２７には、当該支持ウェハ２７を厚み方向に貫通し、且つ上記被接合領域３１で閉じられた空間に連通する空気孔１１１が形成されている。

これら複数の空気孔１１０は、図２３に示すように第２のウェハ２０の厚み方向に貫通して形成される。また、複数の空気孔１１０は、上述した工程Ｓ７における貫通孔２８と同時に形成され、すなわちフォトリソグラフィー処理及びエッチング処理によって同時に形成される。なお、第２のウェハ２０に対するその他の工程は、上述した工程Ｓ４〜Ｓ６、Ｓ８〜Ｓ１１と同様であるので説明を省略する。

かかる場合、工程Ｓ１２において第１のウェハ１０に純水Ｐを供給した後、第２のウェハ２０を第１のウェハ１０のデバイス層１２側に配設する際、図２４に示すようにデバイス領域１３と被接合領域３１で閉じられた空間に存在する空気は、空気孔１１０、１１１を通って外部に排気される。このようにデバイス領域１３と被接合領域３１で閉じられた空間内の気圧を外気圧と同じく適切に維持できるので、その後の工程Ｓ１３における第１のウェハ１０と第２のウェハ２０の位置調整と、工程Ｓ１４における第１のウェハ１０と第２のウェハ２０の接合を適切に行うことができる。

また、第１のウェハ１０と第２のウェハ２０の間に純水Ｐを充填すると、当該純水Ｐが気化する場合がある。かかる場合、純水Ｐの気化に伴い潜熱が発生し、デバイス領域１３と被接合領域３１で閉じられた空間内の空気が冷却される。そうすると、デバイス領域１３の側面に結露が発生してしまい、純水Ｐの表面張力による位置調整に悪影響を及ぼす恐れがある。この点、本実施の形態では空気孔１１０、１１１から空気が排気されるので、この結露を防止することができる。さらには、空気孔１１０、１１１からの排気を促進するために、第１のウェハ１０と第２のウェハ２０の周囲を減圧してもよい。

以上の実施の形態では、第１のウェハ１０を相対的に下方に配置し、第２のウェハ２０を相対的に上方に配置した状態で、当該第１のウェハ１０と第２のウェハ２０を接合していたが、第１のウェハ１０と第２のウェハ２０の配置を反対にしてもよい。すなわち、第１のウェハ１０を相対的に上方に配置し、第２のウェハ２０を相対的にした方に配置した状態で、当該第１のウェハ１０と第２のウェハ２０を接合してもよい。

かかる場合、工程１３において、図２５に示すように純水Ｐは第２のウェハ２０の被接合領域３１上に供給される。その後工程Ｓ１４において、第１のウェハ１０と第２のウェハ２０との間に充填された純水Ｐの表面張力によって、図２６に示すように第１のウェハ１０を移動させる復元力（図２６の矢印）が第１のウェハ１０に作用する。こうして第１のウェハ１０と第２のウェハ２０の位置調整が行われる。その後工程Ｓ１４において、第１のウェハ１０と第２のウェハ２０が適切に接合される。

本実施の形態においても、上記実施の形態と同様の効果を享受することができ、第１のウェハ１０と第２のウェハ２０を簡易且つ適切に接合することができる。

なお、本実施の形態においても、図２７に示すように第２のウェハ２０と支持ウェハ２７にそれぞれ空気孔１１０、１１１が形成されていてもよい。

以上の実施の形態の支持ウェハ２７は、図２８に示すように第１のウェハ１０と第２のウェハ２０の鉛直方向の相対位置を調整するための位置調整機構としての昇降機構１２０を有していてもよい。昇降機構１２０は、第１のウェハ１０と第２のウェハ２０の外周部に複数設けられている。昇降機構１２０は、支持ウェハ２７の表面から鉛直下方に延伸し、さらに屈曲して、第１のウェハ１０と第２のウェハ２０の間に位置するように水平方向に延伸している。また、昇降機構１２０の鉛直方向に延伸する部分には、例えば伸縮自在の昇降ピンが用いられる。

かかる場合、工程Ｓ１３において第１のウェハ１０のデバイス層１２側に第２のウェハ２０を配設する際、第１のウェハ１０と第２のウェハ２０との間を昇降機構１２０によって支持する。そして、昇降機構１２０によって、第１のウェハ１０と第２のウェハ２０間の間隔を適切な間隔に維持する。この段階では第２のウェハ２０は昇降機構１２０に支えられているので、昇降機構１２０がない場合に比べて、より精密に水平な状態を維持することができる。次に昇降機構１２０の縮小を開始する。昇降機構１２０の縮小が開始されると、第２のウェハ２０は、工程Ｓ１２で第１のウェハ１０上に供給された純水Ｐのみで支えられる状態になり、工程Ｓ１３における第１のウェハ１０と第２のウェハ２０の位置調整が進行する。その後、工程Ｓ１４において第１のウェハ１０と第２のウェハ２０が接合される。

本実施の形態によれば、昇降機構１２０によって第１のウェハ１０と第２のウェハ２０間の間隔を適切な間隔に制御できるので、第１のウェハ１０と第２のウェハ２０の位置調整と接合処理を適切に行うことができる。また、第１のウェハ１０と第２のウェハ２０間の間隔が微小で、且つ第２のウェハ２０と支持ウェハ２７の自重が大きいと、純水Ｐだけでは間隔を適切に維持できない場合がある。かかる場合において、昇降機構１２０によって第１のウェハ１０と第２のウェハ２０間の間隔を物理的に維持することができる本実施の形態は特に有用である。

なお昇降機構１２０の構成は、上記実施の形態に限定されず、種々の構成を取り得る。例えば図２９に示すように昇降機構１２０は、第１のウェハ１０と第２のウェハ２０の外周部において、支持ウェハ２７の表面から鉛直方向に延伸する構成であってもよい。この昇降機構１２０にも、例えば伸縮自在の昇降ピンが用いられる。そして昇降機構１２０は、その端部が第１のウェハ１０を載置する載置台１２１に支持されるようになっている。

かかる場合でも、上記実施の形態と同様に昇降機構１２０によって第１のウェハ１０と第２のウェハ２０間の間隔を適切な間隔に制御でき、第１のウェハ１０と第２のウェハ２０の位置調整と接合処理を適切に行うことができる。

以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。本発明はこの例に限らず種々の態様を採りうるものである。

１０ 第１のウェハ
１１ バルク層
１２ デバイス層
１３ デバイス（デバイス領域）
１５ スクライブライン（スクライブライン領域）
１６ 接続領域
２０ 第２のウェハ
２１ バルク層
２２ デバイス層
２３ デバイス（デバイス領域）
２５ スクライブライン（スクライブライン領域）
２７ 支持ウェハ
２８ 貫通孔
２９ 貫通電極
３０ 絶縁膜
３１ 被接合領域
４０ 貫通電極
１００ 半導体装置
１１０ 空気孔
１１１ 空気孔
１２０ 昇降機構
Ｐ 純水

Claims (15)

1. 複数の半導体デバイスが形成された第１の基板と、複数の半導体デバイスが形成された第２の基板とを接合する方法であって、
   前記第１の基板の前記複数の半導体デバイスが形成される面において、当該複数の半導体デバイスを形成し、各半導体デバイスの間のスクライブラインとなる領域よりも高くされた半導体デバイス領域を形成する第１の工程と、
   前記第２の基板の前記第１の基板と接合される面において、前記半導体デバイス領域に対応する領域を親水化し、被接合領域を形成する第２の工程と、
   前記半導体デバイス領域と前記被接合領域との間に処理液を供給し、前記第１の基板と前記第２の基板とを接合する第３の工程と、を有することを特徴とする、基板の接合方法。
2. 前記第２の基板の前記第１の基板と接合される面は、前記複数の半導体デバイスが形成されていない面であって、
   前記第３の工程の後に、前記第１の基板の前記半導体デバイスに貫通電極を形成する第４の工程を有することを特徴とする、請求項１に記載の基板の接合方法。
3. 前記第１の工程において、前記スクライブラインとなる領域には、隣り合う前記半導体デバイス領域と同じ高さを有し、且つ当該隣り合う半導体デバイス領域を接続する接続領域を形成することを特徴とする、請求項１又は２に記載の基板の接合方法。
4. 前記第２の工程の前に、前記第２の基板の被接合領域以外の領域において、当該第２の基板の厚み方向に貫通する空気孔を形成することを特徴とする、請求項１〜３のいずれかに記載の基板の接合方法。
5. 前記処理液は純水であることを特徴とする、請求項１〜４のいずれかに記載の基板の接合方法。
6. 前記第１の工程の後であって前記第３の工程の前に、前記半導体デバイス領域の表面を活性化し、
   前記第２の工程の後であって前記第３の工程の前に、前記被接合領域の表面を活性化することを特徴とする、請求項１〜５のいずれかに記載の基板の接合方法。
7. 前記半導体デバイスの表面の活性化と前記被接合領域の表面の活性化は、それぞれアンモニアによって行われることを特徴とする、請求項６に記載の基板の接合方法。
8. 前記第３の工程において、第１の基板と第２の基板の相対位置を調整するための位置調整機構を用いて、第１の基板と第２の基板との間を所定の間隔に維持することを特徴とする、請求項１〜７のいずれかに記載の基板の処理方法。
9. 複数の半導体デバイスが形成された基板が複数層に接合された半導体装置であって、
   前記複数の半導体デバイスが形成される面において、各半導体デバイスの間のスクライブラインとなる領域よりも高くされた半導体デバイス領域が形成された第１の基板と、
   前記第１の基板と接合される面において、前記半導体デバイス領域に対応する領域が親水化され、被接合領域が形成された第２の基板と、を有し、
   前記半導体デバイス領域と前記被接合領域との間に処理液が供給されて、前記第１の基板と前記第２の基板とが接合されていることを特徴とする、半導体装置。
10. 前記第１の基板において、前記スクライブラインとなる領域には、隣り合う前記半導体デバイス領域と同じ高さを有し、且つ当該隣り合う半導体デバイス領域を接続する接続領域が形成されていることを特徴とする、請求項９に記載の半導体装置。
11. 前記第２の基板の被接合領域以外の領域において、当該第２の基板の厚み方向に貫通する空気孔が形成されていることを特徴とする、請求項９又は１０に記載の半導体装置。
12. 前記処理液は純水であることを特徴とする、請求項９〜１１のいずれかに記載の半導体装置。
13. 前記半導体デバイス領域の表面と前記被接合領域の表面は、それぞれ活性化されていることを特徴とする、請求項９〜１２のいずれかに記載の半導体装置。
14. 前記半導体デバイスの表面の活性化と前記被接合領域の表面の活性化は、それぞれアンモニアによって行われることを特徴とする、請求項１３に記載の半導体装置。
15. 前記半導体デバイス領域と前記被接合領域との間に処理液が供給されて、前記第１の基板と前記第２の基板とが接合される際、第１の基板と第２の基板の間を所定の間隔に維持する位置調整機構が用いられることを特徴とする、請求項９〜１４に記載の半導体装置。

Images