JP2013162070A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2013162070A
JP2013162070A JP2012025022A JP2012025022A JP2013162070A JP 2013162070 A JP2013162070 A JP 2013162070A JP 2012025022 A JP2012025022 A JP 2012025022A JP 2012025022 A JP2012025022 A JP 2012025022A JP 2013162070 A JP2013162070 A JP 2013162070A
Authority
JP
Japan
Prior art keywords
lead frame
adhesive
power device
mounting portion
device chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012025022A
Other languages
English (en)
Inventor
Makoto Ijiri
良 井尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012025022A priority Critical patent/JP2013162070A/ja
Publication of JP2013162070A publication Critical patent/JP2013162070A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】パワーデバイスチップとリードフレームとの接合部での熱抵抗を小さくできると共に、パワーデバイスチップへの接着剤の這い上がりを確実に防ぐことができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】リードフレームと、リードフレームのダイパッド１に搭載されたパワーデバイスチップ４０と、リードフレームとパワーデバイスチップ４０とを電気的に接続する金属配線５０とを備える。ダイパッド１上に、パワーデバイスチップ４０の接着面と同一形状の搭載面を有する凸状搭載部２０を形成する。そして、パワーデバイスチップ４０の接着面とリードフレームの凸状搭載部２０の搭載面とを対向させて接着剤３０で固定する。
【選択図】図２

Description

この発明は、半導体装置および半導体装置の製造方法に関し、詳しくは、パワーデバイスチップがリードフレームに搭載された半導体装置および半導体装置の製造方法に関する。
従来、半導体装置としては、基板主面の搭載部に形成された凹部に、半導体素子を接合する接着剤を注入し、半導体素子を搭載部に搭載したときに凹部の端部が半導体素子よりはみ出すようにしたものがある(例えば、特開２００８−９８２６２号公報(特許文献１)参照)。上記半導体装置では、搭載部に半導体素子を搭載したときに、搭載部に形成された凹部の一部が半導体素子より外側にはみ出すことにより、注入した接着剤が多くても余分な接着剤がはみ出した凹部から流出するようにしている。
しかしながら、上記半導体装置では、接着剤を半導体素子全面につけることができないため、熱抵抗が大きくなるという問題がある。また、上記半導体装置では、接着剤が注入される凹部よりも半導体素子が大きいため、常に接着剤をはみ出すように凹部に充填して、半導体素子が接着剤と確実に接合するようにしている。このため、上記半導体装置では、凹部の開口から接着剤がはみ出して、半導体素子であるチップへの這い上がりが大きくなるという問題がある。
特開２００８−９８２６２号公報
そこで、この発明の課題は、パワーデバイスチップとリードフレームとの接合部での熱抵抗を小さくできると共に、パワーデバイスチップへの接着剤の這い上がりを確実に防ぐことができる半導体装置および半導体装置の製造方法を提供することにある。
上記課題を解決するため、この発明の半導体装置は、
リードフレームと、
上記リードフレームのダイパッドに搭載されたパワーデバイスチップと、
上記リードフレームと上記パワーデバイスチップとを電気的に接続する金属配線と
を備え、
上記リードフレームの上記ダイパッド上に、上記パワーデバイスチップの接着面と同一形状の搭載面を有する凸状搭載部が形成され、
上記パワーデバイスチップの接着面と上記リードフレームの上記凸状搭載部の搭載面とを対向させて接着剤で固定していることを特徴とする。
ここで、「同一形状」とは、形と大きさがほぼ同じことをいう。
上記構成によれば、パワーデバイスチップの接着面と同一形状の搭載面を有する凸状搭載部にパワーデバイスチップを搭載するため、パワーデバイスチップの接着面と凸状搭載部の搭載面との間の接着剤の量が少なくても、接合時に接着剤を押し広げて、パワーデバイスチップの接着面の全面で凸状搭載部と接合するので、少ない接着剤でパワーデバイスチップとリードフレームとの接合面積を確保して熱抵抗を小さくできる。また、パワーデバイスチップの接着面と凸状搭載部の搭載面との間から余分な接着剤がはみ出しても、凸状搭載部の側面から下方に落ちるため、パワーデバイスチップへの接着剤の這い上がりを確実に防ぐことができる。
また、一実施形態の半導体装置では、
上記リードフレームの上記凸状搭載部の側面は、上記凸状搭載部の搭載面側から上記ダイパッドの平面に向かって広がるように傾斜している。
上記実施形態によれば、リードフレームの凸状搭載部の側面が、凸状搭載部の搭載面側からダイパッドの平面に向かって広がるように傾斜しているので、凸状搭載部のダイパッドの平面に平行な切断面の面積がダイパッド側に向かって徐々に広くなり、凸状搭載部の熱抵抗をより低くできる。
また、一実施形態の半導体装置では、
上記リードフレームの上記凸状搭載部の側面と上記ダイパッドの平面とのなす角度は４５度以下である。
上記実施形態によれば、リードフレームの凸状搭載部の側面とダイパッドの平面とのなす角度を４５度以下とすることによって、凸状搭載部の熱抵抗をさらに低くできる。
また、この発明の半導体装置の製造方法では、
リードフレームと、上記リードフレームのダイパッドに搭載されたパワーデバイスチップと、上記リードフレームと上記パワーデバイスチップとを電気的に接続する金属配線とを備え、上記リードフレームの上記ダイパッド上に、上記パワーデバイスチップの接着面と同一形状の搭載面を有する凸状搭載部が形成され、上記パワーデバイスチップの接着面が上記リードフレームの上記凸状搭載部の搭載面に接着剤で固定されている半導体装置の製造方法であって、
上記リードフレームの上記凸状搭載部の搭載面に上記接着剤をディスペンスノズルにより塗布する塗布工程を有し、
上記リードフレームの上記凸状搭載部の搭載面の上記ダイパッドの平面に対する高さを上記ディスペンスノズルの径よりも大きくしていることを特徴とする。
上記構成によれば、リードフレームの凸状搭載部の搭載面のダイパッドの平面に対する高さをディスペンスノズルの径よりも大きくすることによって、パワーデバイスチップの接着面と凸状搭載部の搭載面との間の接着剤が接合時に押し広げられて、余分な接着剤がはみ出しても、凸状搭載部の側面から下方に落ちるため、パワーデバイスチップへの接着剤の這い上がりを確実に防ぐことができる。
また、この発明の半導体装置の製造方法では、
リードフレームと、上記リードフレームのダイパッドに搭載されたパワーデバイスチップと、上記リードフレームと上記パワーデバイスチップとを電気的に接続する金属配線とを備え、上記リードフレームの上記ダイパッド上に、上記パワーデバイスチップの接着面と同一形状の搭載面を有する凸状搭載部が形成され、上記パワーデバイスチップの接着面が上記リードフレームの上記凸状搭載部の搭載面に接着剤で固定されている半導体装置の製造方法であって、
上記リードフレームの上記凸状搭載部の搭載面に上記接着剤をディスペンスノズルにより塗布する塗布工程を有し、
上記リードフレームの上記凸状搭載部の搭載面の上記ダイパッドの平面に対する高さを、上記ディスペンスノズルにより塗布される上記接着剤の厚さよりも高くしていることを特徴とする。
上記構成によれば、リードフレームの凸状搭載部の搭載面のダイパッドの平面に対する高さを、ディスペンスノズルにより塗布される接着剤の厚さよりも高くすることによって、パワーデバイスチップの接着面と凸状搭載部の搭載面との間の接着剤が接合時に押し広げられて、余分な接着剤がはみ出しても、凸状搭載部の側面から下方に落ちるため、パワーデバイスチップへの接着剤の這い上がりを確実に防ぐことができる。
また、この発明の半導体装置の製造方法では、
リードフレームと、上記リードフレームのダイパッドに搭載されたパワーデバイスチップと、上記リードフレームと上記パワーデバイスチップとを電気的に接続する金属配線とを備え、上記リードフレームの上記ダイパッド上に、上記パワーデバイスチップの接着面と同一形状の搭載面を有する凸状搭載部が形成され、上記パワーデバイスチップの接着面が上記リードフレームの上記凸状搭載部の搭載面に接着剤で固定されている半導体装置の製造方法であって、
上記リードフレームの上記凸状搭載部の搭載面に上記接着剤を塗布する塗布工程と、
上記接着剤が塗布された上記リードフレームの上記凸状搭載部の搭載面に上記パワーデバイスチップを搭載する搭載工程と
を有し、
上記搭載工程において、上記パワーデバイスチップの接着面と上記リードフレームの上記凸状搭載部の搭載面との間の上記接着剤の厚さが予め設定された厚さになるように、上記パワーデバイスチップを上記リードフレームの上記凸状搭載部に押し付ける圧力とその圧力による押し付け時間とを調整することを特徴とする。
上記構成によれば、搭載工程において、パワーデバイスチップをリードフレームの凸状搭載部に押し付ける圧力とその圧力による押し付け時間とを調整して、パワーデバイスチップとリードフレームの凸状搭載部の搭載面との間の接着剤の厚さが予め設定された厚さにすることによって、接着剤を必要な厚さにコントロールすることが容易にできる。したがって、熱膨張の影響を抑制できるように接着剤の厚さを薄さにすることが可能になると共に、接着剤を薄くすることで熱抵抗を小さくでき、高い放熱特性が得られる。
以上より明らかなように、この発明によれば、パワーデバイスチップとリードフレームとの接合部での熱抵抗を小さくできると共に、パワーデバイスチップへの接着剤の這い上がりを確実に防ぐことができる半導体装置および半導体装置の製造方法を実現することにある。
図１はこの発明の第１実施形態の半導体装置の要部の平面図である。 図２は図１のII−II線から見た断面模式図である。 図３は上記半導体装置のリードフレームのダイパッドに形成された凸状搭載部の搭載面に接着剤を塗布するときの要部の断面模式図である。 図４は上記リードフレームの凸状搭載部の搭載面に接着剤を介してパワーデバイスチップを実装した要部の断面模式図である。 図５は上記パワーデバイスチップの実装時の加圧力と接着剤の厚さとの関係を示す図である。 図６はこの発明の第２実施形態の半導体装置の要部の断面模式図である。 図７はこの発明の第３実施形態の半導体装置の要部の平面図である。 図８は図７のVIII−VIII線から見た断面模式図である。
以下、この発明の半導体装置および半導体装置の製造方法を図示の実施の形態により詳細に説明する。
〔第１実施形態〕
図１はこの発明の第１実施形態の半導体装置の要部の平面図を示している。
この第１実施形態の半導体装置は、図１に示すように、半導体素子としてのパワーデバイスチップ４０が搭載されたダイパッド１と、ダイパッド１から延びたリード２と、ダイパッド１と離間して設けられたリード３,４とを備えている。上記ダイパッド１とリード２,３,４でリードフレーム１０を構成している。なお、リードフレームの構成はこれに限らない。
ここで、リードフレーム１０は、Ｃu合金系素材、鉄合金系素材、その他の機械的強度、電気伝導度、熱伝導度、耐食性などの優れた金属材料からなる。
また、図２は図１のII−II線から見た断面模式図を示しており、ダイパッド１上に、パワーデバイスチップ４０の接着面と同一形状の搭載面を有する凸状搭載部２０を形成している。
上記パワーデバイスチップ４０の接着面と凸状搭載部２０の搭載面とを対向させて接着剤３０で固定している。また、上記リードフレーム１０のリード３,４(図１に示す)とパワーデバイスチップ４０とを金属配線５０を介して電気的に接続している。また、図示しないが、ダイパッド１とパワーデバイスチップ４０とを金属配線を介して電気的に接続している。
上記凸状搭載部２０の縦断面の形状は矩形である。なお、凸状搭載部２０は、平板形状のダイパッドに型を押し当てて形成したり、エッチング加工などを用いて形成したりする。また、マスクを用いて、ダイパッド上に金属を蒸着またはスパッタリングにより形成してもよい。
また、上記接着剤３０にＡgペーストを用いたが、他の導電性や熱伝導性を有する接着剤でもよい。
上記構成の半導体装置によれば、ダイパッド１に形成された凸状搭載部２０は、パワーデバイスチップ４０と同一形状(形と大きさが同じ)になっているため、凸状搭載部２０にパワーデバイスチップ４０を搭載することにより、パワーデバイスチップ４０の接着面全面で接合でき、接着剤３０の量が多かったとしても、余分な接着剤３０が凸状搭載部２０の外にはみ出す。このため、凸状搭載部２０の周りに流出し、凸状搭載部２０の側面から下方に落ちるので、パワーデバイスチップ４０への這い上がりを防ぐことができる。
したがって、少ない量の接着剤３０でパワーデバイスチップ４０とリードフレーム１０との接合面積を確保でき、パワーデバイスチップ４０とリードフレーム１０との接合部での熱抵抗を小さくすることができると共に、パワーデバイスチップ４０への接着剤３０の這い上がりを確実に防ぐことができる。
特に、放熱量の多いパワーデバイスでは、パワーデバイスチップ４０とリードフレーム１０との接合面積を確保することにより熱抵抗を小さくして、放熱特性を良好にすることが重要である。
従来、チップへの接着剤の這い上がりを防ぐために、ダイパッドのチップ搭載部の周りに溝を形成した半導体装置がある(例えば、特開平１−３０９３３６号公報参照)。
しかしながら、上記従来の半導体装置では、溝の部分にワイヤボンディングツールが入らないためにワイヤボンディングができず、溝の外側にワイヤボンディングしなければならないので、ワイヤが長くなってワイヤの抵抗やリアクタンス成分が増加し、接着剤が溝の部分で厚くなって熱抵抗が大きくなるという問題があった。
これに対して、この発明の第１実施形態の半導体装置では、凸状搭載部２０の周りに溝を設けていないので、ワイヤが長くなってワイヤの抵抗やリアクタンス成分が増加することがなく、また、接着剤３０が部分的に厚くなることもないため、熱抵抗の大きい接着剤３０の厚みを抑えられる。
図３は上記半導体装置のリードフレーム１０のダイパッド１に形成された凸状搭載部２０の搭載面に接着剤３０を塗布するときの要部の断面模式図を示し、図４は凸状搭載部２０の搭載面に接着剤３０を介してパワーデバイスチップ４０を実装した要部の断面模式図を示している。
この半導体装置の製造方法では、図３に示すように、ダイパッド１に形成された凸状搭載部２０の搭載面に接着剤３０をディスペンスノズル６０により塗布する塗布工程と、図４に示すように、接着剤３０が塗布されたダイパッド１の凸状搭載部２０の搭載面にパワーデバイスチップ４０を搭載する搭載工程とを有する。
上記ダイパッド１の凸状搭載部２０の搭載面のダイパッド１の平面に対する高さｈ１をディスペンスノズル６０により塗布される接着剤３０の厚さｈ２よりも高くしている。あるいは、ディスペンスノズル６０の吐出口が円形である場合は、ダイパッド１の凸状搭載部２０の搭載面のダイパッド１の平面に対する高さｈ１をディスペンスノズル６０の径よりも大きくしてもよい。
上記ダイパッド１の凸状搭載部２０の搭載面のダイパッド１の平面に対する高さをディスペンスノズル５０の吐出口の径よりも大きくすることによって、パワーデバイスチップ４０の接着面と凸状搭載部２０の搭載面との間の接着剤３０が接合時に押し広げられて、余分な接着剤３０がはみ出しても、凸状搭載部２０の側面から下方に落ちるため、パワーデバイスチップ４０への接着剤３０の這い上がりを確実に防ぐことができる。
上記構成の半導体装置によれば、接着剤３０の塗布量を多くしてもパワーデバイスチップ４０への接着剤３０の這い上がりを防止でき、接着剤３０の厚みも薄くできるので、熱抵抗を低くでき、パワーデバイスチップ４０の接着面全面から放熱できる。
従来のハンダ材料では、接着剤に比べて硬いため、厚みを１００μｍ以上確保することによって、リードフレームとパワーデバイスチップの熱膨張による割れ等を回避している。しかし、Ａgペーストなどの接着剤は樹脂が含まれており、ハンダ剤よりも柔軟性があるため、厚みを薄くしても熱膨張による影響を回避できる。
また、上記第１実施形態に用いる接着剤３０の熱伝導率が２５Ｗ/ｍＫでも、接着剤３０の厚みを５０μｍにすることで、これまでのハンダ材料(Ｐbリッチ品３０Ｗ／ｍＫ、１００μｍとした場合)よりも放熱特性を向上できる。
図５は上記パワーデバイスチップの実装時の加圧力と接着剤の厚さとの関係を示している。このときのパワーデバイスチップの接着面は、３ｍｍ×３ｍｍの正方形である。また、図５に示す加圧力と接着剤の厚さとの関係は、搭載時間０.２ｓｅｃで、パワーデバイスチップ搭載時の加圧力と接着剤の厚さを測定したものと、搭載時間０.５ｓｅｃで、パワーデバイスチップ搭載時の加圧力と接着剤の厚さを測定したものである。ここで、各測定においてＡgペーストを同量塗布している。
また、上記加圧力とは、パワーデバイスチップを凸状搭載部の搭載面に押し付ける圧力であり、搭載時間とは、パワーデバイスチップを凸状搭載部の搭載面に押し付ける時間、すなわちパワーデバイスチップを搭載するときのＡgペーストに加圧している時間である。
この図５に示すように、搭載時間０.２ｓｅｃでは、加圧力０.１ｋｇ／ｍｍ２以上あれば接着剤の厚さを２５μｍまで薄くでき、搭載時間０.５ｓｅｃでは、加圧力０.０５ｋｇ／ｍｍ２以上あれば接着剤の厚さを２５μｍまで薄くできる。
上記半導体装置の製造方法によれば、パワーデバイスチップへの接着剤の這い上がりがないため、パワーデバイスチップ搭載時に容易に加圧できるので、加圧力と搭載時間をコントロールすることによって、必要な膜厚にコントロールすることが容易にできる。
したがって、熱膨張の影響を抑制できるように接着剤の厚さを薄さにすることが可能になると共に、接着剤を薄くすることで熱抵抗を小さくでき、放熱特性を向上できる。
〔第２実施形態〕
図６はこの発明の第２実施形態の半導体装置の要部の断面模式図を示している。この第２実施形態の半導体装置は、凸状搭載部２１の側面を除いて第１実施形態の半導体装置と同一の構成をしており、同一構成部には同一参照番号を付して説明を省略する。
この第２実施形態の半導体装置では、図６に示すように、ダイパッド１の凸状搭載部２１の側面は、凸状搭載部２１の搭載面側からダイパッド１の平面に向かって広がるように傾斜している。上記凸状搭載部２０の縦断面の形状は台形である。
これにより、凸状搭載部２１において、ダイパッド１の平面に対して平行な切断面の面積をダイパッド１側に向かって徐々に広げることにより、凸状搭載部２１の熱抵抗をより低く抑えることができる。
なお、上記第２実施形態では、凸状搭載部２１の側面をダイパッド１の平面に対して略４５°に傾斜させた半導体装置について説明したが、ダイパッド１の凸状搭載部２１の側面とダイパッド１の平面とのなす角度を４５度よりも小さくすることによって、凸状搭載部の熱抵抗をさらに低く抑えることができる。
上記第１,第２実施形態では、ダイパッド１の凸状搭載部２１にパワーデバイスチップ４０を１つ搭載したが、パワーデバイスチップの数はこれに限らず、複数のパワーデバイスチップを実装する半導体装置にこの発明を適用してもよい。
例えば、図７に示す半導体装置のように、ダイパッド１０１上に設けられた２つの異なる大きさの凸状搭載部１２１,１２２に２つのパワーデバイスチップ１４１,１４２を夫々実装してもよい。また、図８は半導体装置のVIII−VIII線から見た断面図を示しており、図８において１３１,１３２は接着剤である。
この発明の具体的な実施の形態について説明したが、この発明は上記第１,第２実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
１,１０１…ダイパッド
２,３,４…リード
１０…リードフレーム
２０,２１,１２１,１２２…凸状搭載部
３０,３１,１３１,１３２…接着剤
４０,１４１,１４２…パワーデバイスチップ
５０…金属配線
６０…ディスペンスノズル

Claims (6)

  1. リードフレームと、
    上記リードフレームのダイパッドに搭載されたパワーデバイスチップと、
    上記リードフレームと上記パワーデバイスチップとを電気的に接続する金属配線と
    を備え、
    上記リードフレームの上記ダイパッド上に、上記パワーデバイスチップの接着面と同一形状の搭載面を有する凸状搭載部が形成され、
    上記パワーデバイスチップの接着面と上記リードフレームの上記凸状搭載部の搭載面とを対向させて接着剤で固定していることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    上記リードフレームの上記凸状搭載部の側面は、上記凸状搭載部の搭載面側から上記ダイパッドの平面に向かって広がるように傾斜していることを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    上記リードフレームの上記凸状搭載部の側面と上記ダイパッドの平面とのなす角度は４５度以下であることを特徴とする半導体装置。
  4. リードフレームと、上記リードフレームのダイパッドに搭載されたパワーデバイスチップと、上記リードフレームと上記パワーデバイスチップとを電気的に接続する金属配線とを備え、上記リードフレームの上記ダイパッド上に、上記パワーデバイスチップの接着面と同一形状の搭載面を有する凸状搭載部が形成され、上記パワーデバイスチップの接着面が上記リードフレームの上記凸状搭載部の搭載面に接着剤で固定されている半導体装置の製造方法であって、
    上記リードフレームの上記凸状搭載部の搭載面に上記接着剤をディスペンスノズルにより塗布する塗布工程を有し、
    上記リードフレームの上記凸状搭載部の搭載面の上記ダイパッドの平面に対する高さを上記ディスペンスノズルの径よりも大きくしていることを特徴とする半導体装置の製造方法。
  5. リードフレームと、上記リードフレームのダイパッドに搭載されたパワーデバイスチップと、上記リードフレームと上記パワーデバイスチップとを電気的に接続する金属配線とを備え、上記リードフレームの上記ダイパッド上に、上記パワーデバイスチップの接着面と同一形状の搭載面を有する凸状搭載部が形成され、上記パワーデバイスチップの接着面が上記リードフレームの上記凸状搭載部の搭載面に接着剤で固定されている半導体装置の製造方法であって、
    上記リードフレームの上記凸状搭載部の搭載面に上記接着剤をディスペンスノズルにより塗布する塗布工程を有し、
    上記リードフレームの上記凸状搭載部の搭載面の上記ダイパッドの平面に対する高さを、上記ディスペンスノズルにより塗布される上記接着剤の厚さよりも高くしていることを特徴とする半導体装置の製造方法。
  6. リードフレームと、上記リードフレームのダイパッドに搭載されたパワーデバイスチップと、上記リードフレームと上記パワーデバイスチップとを電気的に接続する金属配線とを備え、上記リードフレームの上記ダイパッド上に、上記パワーデバイスチップの接着面と同一形状の搭載面を有する凸状搭載部が形成され、上記パワーデバイスチップの接着面が上記リードフレームの上記凸状搭載部の搭載面に接着剤で固定されている半導体装置の製造方法であって、
    上記リードフレームの上記凸状搭載部の搭載面に上記接着剤を塗布する塗布工程と、
    上記接着剤が塗布された上記リードフレームの上記凸状搭載部の搭載面に上記パワーデバイスチップを搭載する搭載工程と
    を有し、
    上記搭載工程において、上記パワーデバイスチップの接着面と上記リードフレームの上記凸状搭載部の搭載面との間の上記接着剤の厚さが予め設定された厚さになるように、上記パワーデバイスチップを上記リードフレームの上記凸状搭載部に押し付ける圧力とその圧力による押し付け時間とを調整することを特徴とする半導体装置の製造方法。
JP2012025022A 2012-02-08 2012-02-08 半導体装置および半導体装置の製造方法 Pending JP2013162070A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012025022A JP2013162070A (ja) 2012-02-08 2012-02-08 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012025022A JP2013162070A (ja) 2012-02-08 2012-02-08 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013162070A true JP2013162070A (ja) 2013-08-19

Family

ID=49174053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012025022A Pending JP2013162070A (ja) 2012-02-08 2012-02-08 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013162070A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219720A (ja) * 2015-05-26 2016-12-22 日東電工株式会社 接着シート、ダイシングテープ一体型接着シート、フィルム、半導体装置の製造方法および半導体装置
JP2019145743A (ja) * 2018-02-23 2019-08-29 日立オートモティブシステムズ株式会社 イグナイタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219720A (ja) * 2015-05-26 2016-12-22 日東電工株式会社 接着シート、ダイシングテープ一体型接着シート、フィルム、半導体装置の製造方法および半導体装置
JP2019145743A (ja) * 2018-02-23 2019-08-29 日立オートモティブシステムズ株式会社 イグナイタ

Similar Documents

Publication Publication Date Title
US10872875B2 (en) Bonding head and method for bonding semiconductor package, and semiconductor package
JP6076675B2 (ja) 半導体装置
JP6808067B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JPWO2008050635A1 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
JP6448388B2 (ja) 電力用半導体装置
JP5819052B2 (ja) 半導体装置および半導体装置の製造方法
JP2014135411A (ja) 半導体装置および半導体装置の製造方法
JP5691831B2 (ja) 半導体装置およびその製造方法
US20200335474A1 (en) Chip Packaging Structure and Related Inner Lead Bonding Method
JP6261819B1 (ja) 半導体装置および半導体装置の製造方法
JP2019012755A (ja) 半導体装置の製造方法および半導体装置
TWI497657B (zh) 打線結構及其製作方法
JP7149751B2 (ja) 半導体装置
US20190326189A1 (en) Semiconductor device with encapsulating resin
JP2013162070A (ja) 半導体装置および半導体装置の製造方法
JP2014146645A (ja) 半導体装置
JP6499642B2 (ja) ワイヤボンディング構造の製造方法、ワイヤボンディング構造、電子装置
JP6480550B2 (ja) ワイヤボンディング方法、および半導体装置
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
JP2005302750A (ja) 超音波フリップチップ実装方法
TWI604543B (zh) 引線接合方法
WO2012053131A1 (ja) 半導体装置及びその製造方法
CN204632803U (zh) 一种csp led及基板
WO2024111058A1 (ja) 半導体装置および半導体装置の製造方法
JP5477260B2 (ja) 電子装置およびその製造方法