JP2018514952A - 選択はんだ付け用リードフレーム - Google Patents

選択はんだ付け用リードフレーム Download PDF

Info

Publication number
JP2018514952A
JP2018514952A JP2017559609A JP2017559609A JP2018514952A JP 2018514952 A JP2018514952 A JP 2018514952A JP 2017559609 A JP2017559609 A JP 2017559609A JP 2017559609 A JP2017559609 A JP 2017559609A JP 2018514952 A JP2018514952 A JP 2018514952A
Authority
JP
Japan
Prior art keywords
base
lead frame
solder
solder wetting
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017559609A
Other languages
English (en)
Inventor
ウン・チー・ヤン
Original Assignee
ウン・チー・ヤン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウン・チー・ヤン filed Critical ウン・チー・ヤン
Publication of JP2018514952A publication Critical patent/JP2018514952A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本発明は、はんだ濡れ性及び非はんだ濡れ性の両方を有するベース(100)を備え、単一又は複数のチップ用であり、チップ(500)を分離し、あるいは、少なくと一つのチップ(500)を絶縁するリードフレーム(400)を導入する。リードフレーム(400)は、ボンドライン厚(BLT)の高さに影響を与えず、そのゆえにチップ(500)の割れや傾きを防止し、チップ(500)の正確で均一な取り付けを可能にする。これとは別に、リードフレーム(400)は、はんだ付け中に適切な場所におけるはんだ(500)の毛細管現象を低減し、はんだ(500)のオーバーフローを防止する。リードフレーム(400)は、枠組(410)と、選択的はんだ付けの構成を有するベース(100)と、複数のタイバー(200)と、複数のリード(300)とを備える。選択的はんだ付けの構成は、非はんだ濡れ領域(155)、少なくとも一つの非はんだ濡れストライプ(160)、少なくとも一つの非はんだ濡れパッチ(170)又はこれらの構成の組み合わせを含む。【選択図】図1

Description

本発明は、半導体のパッケージングに関し、より具体的には、選択はんだ付けのためにはんだ濡れ特性及び非はんだ濡れ特性の両方を有するベースを備えたリードフレームに関する。
軟ろう接合は、異種金属を接合する処理であり、特に、高温を要する処理によって損傷を受けやすい小さく複雑な部品に有用である。軟ろう接合のため、そして、高温になる動作における熱放出のために、露出ヒートシンク付きパワーパッケージ用リードフレームを使用することが一般的である。リードフレームは、少なくとも1つのチップの位置決め及び取り付けを強固にする安定性のあるパッドも提供する。これとは別に、リードフレームは、パッケージ内のチップと、外部のプリント基板(PCB)との接続を提供する。
軟ろう接合ダイ取り付け処理では、接着剤として熱伝導性と電気伝導性の高い軟ろうを通常使用することでチップをパッドに接合する。コスト削減と性能改善に向けた現在の取り組みではチップの実装サイズは小さくなり、チップの大きさは大きく変わらないため、チップとパッドの縁との間隔がかなり小さくなっている。これが特に軟ろう接合で顕著であるのは、その処理が溶融はんだで行われるためで、はんだの流動制御を複雑にしている。更に、軟ろう接合の接合工程中にチップをパッドまでずっと押圧し、チップの下方で溶融はんだ内の気泡の発生の可能性を排除しなければならないが、これによって接合後のボンドラインで空隙が生じることがあり得る。この接合工程でははんだをパッドの端に向けては押し出すが、接合力を解放するとパッドに向かって逆流する。はんだを押し出すとパッドの縁または壁と接触することがある。パッドの縁には湿潤性があるため、はんだによってパッド縁を湿らせることができる。このためパッドに向かってはんだが逆流することが防止されるが、ボンドライン厚(BLT)が小さくなるか、チップの傾斜が大きくなる。このようにチップ接合工程のはんだの流動制御には限界があるため、チップ不良率が高くなる一因となる。
チップの割れは特に電力用半導体の応用において重要な不良モードとして認識されることが一般的である。チップ接合中にはんだの流動が一貫しないためチップの割れが発生する一因となる。しかし、発生率が低いため検出することが難しく、製品寿命の間に不良になることがある。軟ろう接合処理の熱性能と品質管理を最大限にするためにはチップの下方で完全で確実なはんだ被覆を適宜適用し、BLTとチップ傾斜を制御してパッドからはんだが流出することのない信頼性の高い実装を確実にしなければならない。
上記の問題を鑑みると半導体産業では軟ろう処理に対する制御を高める方法を提供することが求められている。既存の方法は主にチップ接合工程前のはんだの分配と形成を制御する。例えば米国特許番号6056184Aに開示された装置はチップの位置決め前にはんだの形状を分配し形成する。別の例として米国特許番号5878939Aに記載した方法および装置はチップ接合用液状はんだの分配と流動を改善する。反対に特許出願WO2001091175A1に開示の方法および装置はフレームからのはんだの漏れをはんだ密封で低減しつつ液状はんだを効果的に分配しているが、先行技術の方法および装置はチップ接合処理中にはんだがパッドの縁やチップ周囲に流れることを防止するには不十分である。
米国特許番号6,518,647B1および8,716,069にはアルミニウム上に多層積層したアルミニウム又はアルミニウム合金製のベースを備えたリードフレームが開示される。しかし、流出したはんだによってはんだ濡れ性の高い材料を含むパッドの周りの領域を湿らせる虞が残る。別の例として米国特許出願番号20100009500の発明は、貴金属電気めっき層をリードフレーム上に積層したアルミニウム合金リードフレームの製造方法を提供する。先行技術の方法は費用がかかるだけでなく、溶融はんだが金属、パッド周辺領域、パッドの縁を濡らす虞があり、はんだがパッドからチップ周辺へと外側に流れる可能性がある。はんだは凝固するため、望まない領域に流れ込んだはんだを取り除くことは難しく、チップ実装の導電性全体に悪影響を及ぼす。
BLT高さに影響を及ぼすことなくチップキャリアにチップを正確に付着することを可能にする一方、はんだ濡れ性を選択可能なリードフレームはこれまで業界にはないことがわかる。よって、このようなリードフレームを提供する必要がある。
本発明の目的は、はんだ濡れ性及び非はんだ濡れ性の両方を有することにより、はんだ濡れ性を選択可能なベースを有するリードフレームを提供することにある。当該リードフレームでは、ベースのはんだ濡れ領域上にはんだを丁寧に分配することができるため、チップをベースに正確に付着することが可能になり、その結果、はんだの流動制御が向上することによって、より望ましいボンドライン厚(BLT)が得られる。
本発明の他の目的は、BLTを制御してチップの傾きを防止するために、はんだの流動制御を行うベースを有するリードフレームを提供することにある。
また、本発明の目的は、はんだ濡れを意図していない空間におけるはんだの毛細管現象を低減する非はんだ領域を有し、はんだが濡れて上記非はんだ濡れ領域上に残るのを防止することにより、選択的はんだ付け用のベースを有するリードフレームを提供することにある。ベースの非はんだ濡れ性は、軟ろう接合において、チップがベースまでずっと押圧され、ベースの縁に向かってはんだが押し出され、はんだが非はんだ濡れ領域に触れた場合に、はんだが流れ出すのを防止することもできる。
本発明の目的は、はんだの過剰な流動を防止し、はんだ自身がはんだ濡れ領域内にはんだを閉じ込めることを目的とする。また、本発明の目的は、非はんだ濡れ領域を用いることにより、意図しない表面上にはんだが残って凝固するのを防止することにある。
さらに、本発明の目的は、単一チップ用途及び複数チップ用途に使用することができるベースを提供することにある。リードフレームのベースは、複数チップ用途において、複数のチップを分離し、あるいは、少なくとも一つのチップを絶縁するために、少なくとも一つの非はんだ濡れストライプ、少なくとも一つの非はんだ濡れパッチ、又は、両方の組み合わせを含んでもよい。
単一チップ用途では、本発明は、複数のリードが枠組から内側に延びる空洞を規定する枠組と、空洞の内側に配置されたベースと、ベースをリードフレームに接続する複数のタイバーと、はんだ付けによりベース上に設けられたチップとを含み、前記ベースが、はんだ付けのためのはんだ濡れ性を有するとともに、ベースの縁に非はんだ濡れ領域を有することを特徴とする選択的はんだ付けのためのリードフレームを含むことを特徴とする。
全てのチップが導電性を有する複数チップ用途では、リードフレームが、複数のリードが枠組から内側に延びる空洞を規定する枠組と、空洞の内側に配置されたベースと、ベースをリードフレームに接続する複数のタイバーと、はんだ付けによりベース上に設けられた複数のチップとを含んでいてもよく、前記ベースが、はんだ付けのためのはんだ濡れ性を有し、ベースの縁に非はんだ濡れ領域を有し、複数のチップのそれぞれを分離する少なくとも一つの非はんだ濡れストライプを有することを特徴とする。
また、本発明は、少なくとも一つのチップが絶縁される複数チップ用途のためのリードフレームを含み、当該リードフレームは、複数のリードが枠組から内側に延びる空洞を規定する枠組と、空洞の内側に配置されたベースと、ベースをリードフレームに接続する複数のタイバーと、はんだ付けによりベース上に設けられた複数のチップとを備え、前記ベースが、ベースの縁に非はんだ濡れ領域を有し、複数チップの中の少なくとも一つを絶縁する少なくとも一つの非はんだ濡れパッチを有することを特徴とする。
本発明の構成は、以下の詳細な説明と、本発明の好ましい実施形態の添付図面とを併せて参照することにより、より容易に理解され認識される。
単一チップ用のリードフレームの平面図である。 リードフレーム上の単一チップの側面図である。 複数のチップを絶縁するリードフレームの平面図である。 複数のチップを分離する少なくとも一つの非濡れ性はんだストライプを有するリードフレームの側面図である。 複数のチップの少なくとも一つを絶縁するリードフレームの平面図である。 少なくとも一つの導通するチップと、少なくとも一つの絶縁されたチップとを有するリードフレームの側面図である。 複数のリード上に部分めっきされたリードフレームの平面図である。 複数のリード上に全めっきされたリードフレームの平面図である。 周壁のないベースを有するリードフレームの側面図である。
本発明に関する上述した及びその他の構成及び目的は、以下の詳細な説明を参照することによって、さらに明らかになり、さらに理解されるようになる。当該発明は、種々の変形された形態を想定しており、以下に記載した詳細な説明は、網羅的であることや、開示された形態そのものに発明を限定することを意図していないと理解すべきである。一方、クレームに逆のことが明記されていない限り、本発明に対して加えられる関連した修正及び変形の全ては詳細な説明に含まれる。図1〜図9を参照して本発明を説明する。
図1及び図2は、単一チップ用途のための本発明の実施形態に関する。図1〜図2を参照すると、本発明は、複数のリード(300)が枠組(410)から内側に延びる空洞(420)を規定する枠組(410)と、空洞(420)内に配置されたベース(100)と、ベース(100)をリードフレーム(400)に接続する複数のタイバー(200)と、はんだ付けによってベース(100)上に設けられたチップ(500)とを備え、ベース(100)が、はんだ(550)付着のためのはんだ濡れ性を有し、ベース(100)が、ベース(100)の縁に非はんだ濡れ領域(155)を有することを特徴とする選択的はんだ付けリードフレーム(400)に関する。図2は、チップ(500)をベース(100)にはんだ付けする場合のリードフレーム(400)を示した側面図であり、チップ(500)がフラットに載置され、傾かないように、はんだ(550)がベース(100)上に均一に分配されている。
本発明の実施形態では、リードフレーム(400)を複数チップ用途において使用することもできる。図3及び図4を参照すると、複数チップ用途のための選択的はんだ付けリードフレーム(400)は、複数のリード(300)が枠組(410)から内側に延びる空洞(420)を規定する枠組(410)と、空洞(420)内に配置されたベース(100)と、ベース(100)をリードフレーム(400)に接続する複数のタイバー(200)と、はんだ付けによってベース(100)上に設けられた複数のチップ(500)とを備え、ベース(100)が、はんだ(550)付着のためのはんだ濡れ性を有し、ベース(100)が、ベース(100)の縁に非はんだ濡れ領域(155)を有し、ベース(100)が、複数のチップ(500)のそれぞれを分離する少なくとも1つの非はんだ濡れストライプ(160)を有することを特徴とする。図4は、複数のチップ(500)をベース(100)にはんだ付けする場合のリードフレーム(400)を示した側面図であり、はんだ(550)を含む複数のチップ(500)が、非はんだ濡れストライプ(160)によって分離されている。
本発明は、複数チップ用途にも関連し、具体的には、少なくとも1つのチップ(500)を電気伝導から絶縁するためのものである。図5及び図6を参照すると、選択的はんだ付け用のリードフレーム(400)は、複数チップに適用され、特に、少なくとも1つのチップ(500)を電気伝導から絶縁するものであって、複数のリード(300)が枠組(410)から内側に延びる空洞(420)を規定する枠組(410)と、空洞(420)内に配置されたベース(100)と、ベース(100)をリードフレーム(400)に接続する複数のタイバー(200)と、はんだ付けによってベース(100)上に設けられた複数のチップ(500)とを備え、ベース(100)が、はんだ(550)付着のためのはんだ濡れ性を有し、ベース(100)が、ベース(100)の縁に非はんだ濡れ領域(155)を有し、ベース(100)が、複数のチップ(500)の少なくとも1つを絶縁する少なくとも1つの非はんだ濡れパッチ(170)を有することを特徴とする。図6には、複数のチップ(500)の少なくとも1つをベース(100)にはんだ付けし、ベース(100)上の非はんだ濡れパッチ(170)上の少なくとも1つの別のチップ(500)を絶縁する場合のリードフレーム(400)の側面図が示されている。
本発明の実施形態では、ベース(100)が金属又は金属合金を含む材料で作製される。本発明の別の実施形態では、ベース(100)が銅製又は銅合金製である。金属又は金属合金材料によってベース(100)がはんだ濡れ性を有するようになる。複数チップ用途では、チップ(500)を分離するために、あるいは、少なくとも一つのチップ(500)を絶縁するために、少なくとも1つの非はんだ濡れストライプ(160)、少なくとも1つの非はんだ濡れパッチ(170)、又は、両方の組み合わせをベース(100)に含めることもできる。これとは別に、ベース(100)は、ベース(100)の縁を囲み、はんだ付け処理中にはんだ(550)の流動を制限する非はんだ濡れ領域(155)を有する。本発明において、ベース(100)は、当業者がリードフレーム(400)及びチップパッケージングに適合すると考える任意の形状、例えば、正方形や円形等にすることができる。本発明の別の実施形態において、ベース(100)は、空洞(420)内に吊り下げされ、少なくとも4つのタイバー(200)によって支持される。
本発明の実施形態では、リードフレーム(400)が金属又は金属合金を含む材料で作製される。本発明の別の実施形態では、リードフレーム(400)が銅製又は銅合金製である。リードフレーム(400)は、当業者が適用する切断加工、打ち抜き又はエッチング加工のいずれかで形成することができる。本発明において、リードフレーム(400)も、当業者がベース(100)及びチップパッケージングに適合すると考える任意の所望形状、例えば、正方形や円形等にすることができる。リードフレーム(400)は、チップ(500)から他の所望の部品への導電性も有する。本発明の実施形態では、複数のリードフレーム(400)が、ともに接続され、メインフレームに連結されている(不図示)。
非はんだ濡れ領域(155)、非はんだ濡れストライプ(160)、非はんだ濡れパッチ(170)の材料は、それ自身を自己パッシベーションすることが可能な特性を有し、あるいは、その後に非はんだ濡れ領域(155)になる安定したパッシベーション層を生成することで保護される。当業者は、自己パッシベーションを行う材料を特定することができ、ここに記載された材料一覧によって本発明が限定されることはない。本発明の実施形態において、非はんだ濡れ領域(155)、非はんだ濡れストライプ(160)及び非はんだ濡れパッチ(170)のそれぞれは、金属、金属酸化物又は金属窒化物を含む材料でめっきされる。大気中で自然発生する酸化処理により、金属めっきは、酸化して金属酸化物となり、その後にパッシベーション層になる。更に別の実施形態では、非はんだ濡れ領域(155)、非はんだ濡れストライプ(160)及び非はんだ濡れパッチ(170)のそれぞれが、ニッケル、酸化ニッケル、アルミニウム、酸化アルミニウム、亜鉛、酸化亜鉛、亜鉛酸塩又はクロムでめっきされる。全ての金属酸化物還元は、軟ろうダイ接着で必要な温度、つまり、300−400℃よりも高い温度を通常有するため、金属酸化物を使用するのが有利である。ニッケルは、既存のリードフレームめっき業界で使用される一般的な材料であり、めっきラインを修正する必要がないため、ニッケルめっき又は酸化ニッケルは、本発明における好ましい実施形態である。ニッケルは、600°Cの温度で還元し、より低いはんだ付けの温度によって影響される可能性はほとんどない。
本発明の別の実施形態では、複数のタイバー(200)及び複数のリード(300)が、金属製又は金属合金製である。本発明の実施形態では、複数のタイバー(200)及び複数のリード(300)が、銅製又は銅合金製である。
複数のタイバー(200)及び複数のリード(300)は、図1〜図6に示すように、いずれも非はんだ濡れ領域(155)でめっきされないことが本発明の実施形態に記載されている。
本発明の別の実施形態では、図7及び図8それぞれに示すように、複数のタイバー(200)を非はんだ濡れ領域(155)で全めっき又は部分めっきする。本発明の更に別の実施形態では、図7に示すように、複数のリード(300)のベース(100)側の先端を非はんだ濡れ領域(155)で部分めっきする。図8に示すように、複数のリード(300)を非はんだ濡れ領域(155)で全めっきすることも可能である。複数のタイバー(200)及び複数のリード(300)の実施形態は、単一チップ用途及び複数チップ用途に適用することができる。複数のリード(300)は、同一の長さ及び幅を有するように図示しているが、複数のリード(300)は、長さ及び幅が異なってもよい。
本発明の実施形態では、複数のリード(300)を高密度で熱的に安定したパッシベーション層で全めっき又は部分めっきする。パッシベーション層は、特定の応用において、複数のリード(300)を更なる酸化から保護し、複数のリード(300)間の電気抵抗を高め、ある用途において漏電を低減するとともに、成形材料へのリード付着を改善する。
本発明の更に別の実施形態では、ベース(100)が更にベース(100)を取り囲む周壁(150)を具備する。周壁(150)を備えたベース(100)は、図2、図4及び図6に示されている。周壁(150)は、はんだ(550)がベース(100)から流れるのを防止することができる。別の実施形態では、周壁(150)が非はんだ濡れ領域(155)も含むことにより、はんだ(550)の流れを制限する。周壁(150)は、はんだ付け処理中にはんだ(550)が過度に空洞(420)に流れるのを防止する。本発明の実施形態では、周壁(150)の非はんだ濡れ領域(155)を適用して、はんだ(550)がベース(100)から広がるのを阻止する。図2、図4及び図6を参照すると、はんだ(550)をベース(100)に分配する間にはんだ(550)が周壁(150)に接する可能性が高く、この周壁(150)の内側を非はんだ濡れ材料で被覆してもよい。はんだ付け処理中、特にチップ(500)をベース(100)までずっと押圧し、はんだをベース(100)の縁に向けて押し出す際に、はんだ(550)が周壁(150)に接する場合、非はんだ濡れ領域(155)に対するはんだ濡れ性及び毛細管現象が弱いため、はんだ(550)が分散しにくい。このような良い結果のため、はんだ付け処理中に過度に低い又は高いBLTやチップ(500)の傾きや欠け落ちの虞が低減される。本発明の別の実施形態では、図9に示すように、ベース(100)は、フラット構造であり、周壁(150)を有していない。
ここではんだ(550)はチップ(500)をベース(100)に接着する接着剤として作用すると理解される。ここでベース(100)はチップキャリア、基板、又はパッドとしても言及される。本発明ではチップ(500)とベース(100)の間の接着剤がはんだ(550)のみに限定されず、チップ(500)をベース(100)に接着するのに適するその他導電接着剤の実施形態が含まれてもよい。
図2、図4、図6から本発明の実施形態では非はんだ濡れ領域(155)にベース(100)が周壁(150)と交わる交差が含まれてもよいことが理解される。当業者はベース(100)、周壁(150)、複数のタイバー(200)、複数のリード(300)、枠組(410)の任意箇所、又は当業者がBLTの高さ不均等、チップ(500)の傾きや割れ、はんだ(550)の流出を防止するのに必要とみなす箇所を被覆してもよい。
具体的な実施形態を参照して本発明を説明したが、明細書に記載する下記請求項限定の発明の範囲内で変形や修正が可能であることは当業者にとって明らかである。

Claims (34)

  1. a) 複数のリード(300)が枠組(410)から内側に延びる空洞(420)を規定する枠組(410)と、
    b) 空洞(420)の内側に配置されたベース(100)と、
    c) ベース(100)をリードフレーム(400)に接続する複数のタイバー(200)と、
    d) はんだ付けによりベース(100)上に設けられたチップ(500)とを備え、
    e) ベース(100)が、はんだ(550)付着のためのはんだ濡れ性を有し、
    f) ベース(100)が、ベース(100)の縁に非はんだ濡れ領域(155)を有することを特徴とする選択的はんだ付け用のリードフレーム(400)。
  2. ベース(100)が、金属又は金属合金を含む材料からなる請求項1に記載のリードフレーム(400)。
  3. リードフレーム(400)が、金属又は金属合金を含む材料からなる請求項1に記載のリードフレーム(400)。
  4. 非はんだ濡れ領域(155)が、パッシベーション層を備える請求項1に記載のリードフレーム(400)。
  5. 非はんだ濡れ領域(155)が、金属、金属酸化物又は金属窒化物を含む材料からなる請求項1に記載のリードフレーム(400)。
  6. 複数のリード(300)が、非はんだ濡れ領域(155)で全めっきされる請求項1に記載のリードフレーム(400)。
  7. 複数のリード(300)が、ベース(100)側の先端を非はんだ濡れ領域(155)で部分めっきされる請求項1に記載のリードフレーム(400)。
  8. ベース(100)が、周壁(150)をさらに備える請求項1に記載のリードフレーム(400)。
  9. 周壁(150)が、非はんだ濡れ領域(155)をさらに備える請求項8に記載のリードフレーム(400)。
  10. ベース(100)が、フラット構造を有し、ベース(100)の縁を囲む壁を有しない請求項1に記載のリードフレーム(400)。
  11. a) 複数のリード(300)が枠組(410)から内側に延びる空洞(420)を規定する枠組(410)と、
    b) 空洞(420)の内側に配置されたベース(100)と、
    c) ベース(100)をリードフレーム(400)に接続する複数のタイバー(200)と、
    d) はんだ付けによりベース(100)上に設けられた複数のチップ(500)とを備え、
    e) ベース(100)が、はんだ付着(550)のためのはんだ濡れ性を有し、
    f) ベース(100)が、ベース(100)の縁に非はんだ濡れ領域(155)を有し、
    g) ベース(100)が、複数のチップ(500)のそれぞれを分離する少なくとも一つの非はんだ濡れストライプ(160)を有することを特徴とする選択的はんだ付け用のリードフレーム(400)。
  12. ベース(100)が、金属又は金属合金を含む材料からなる請求項11に記載のリードフレーム(400)。
  13. リードフレーム(400)が、金属又は金属合金を含む材料からなる請求項11に記載のリードフレーム(400)。
  14. 非はんだ濡れストライプ(160)が、金属、金属酸化物又は金属窒化物を含む材料からなる請求項11に記載のリードフレーム(400)。
  15. 非はんだ濡れストライプ(160)が、パッシベーション層を備える請求項11に記載のリードフレーム(400)。
  16. 非はんだ濡れ領域(155)が、金属、金属酸化物又は金属窒化物を含む材料からなる請求項11に記載のリードフレーム(400)。
  17. 非はんだ濡れ領域(155)が、パッシベーション層を備える請求項11に記載のリードフレーム(400)。
  18. 複数のリード(300)が、非はんだ濡れ領域(155)で全めっきされる請求項11に記載のリードフレーム(400)。
  19. 複数のリード(300)が、ベース(100)側の先端を非はんだ濡れ領域(155)で部分めっきされる請求項11に記載のリードフレーム(400)。
  20. ベース(100)が、周壁(150)をさらに備える請求項11に記載のリードフレーム(400)。
  21. 周壁(150)が、非はんだ濡れ領域(155)をさらに備える請求項20に記載のリードフレーム(400)。
  22. ベース(100)が、フラット構造を有し、ベース(100)の縁を囲む壁を有しない請求項11に記載のリードフレーム(400)。
  23. a) 複数のリード(300)が枠組(410)から内側に延びる空洞(420)を規定する枠組(410)と、
    b) 空洞(420)の内側に配置されたベース(100)と、
    c) ベース(100)をリードフレーム(400)に接続する複数のタイバー(200)と、
    d) はんだ付けによりベース(100)上に設けられた複数のチップ(500)とを備え、
    a) ベース(100)が、はんだ(550)付着のためのはんだ濡れ性を有し、
    b) ベース(100)が、ベース(100)の縁に非はんだ濡れ領域(155)を有し、
    c) ベース(100)が、複数のチップ(500)の中の少なくとも一つを絶縁する少なくとも一つの非はんだ濡れパッチ(170)を有することを特徴とする選択的はんだ付け用のリードフレーム(400)。
  24. ベース(100)が、金属又は金属合金を含む材料からなる請求項23に記載のリードフレーム(400)。
  25. リードフレーム(400)が、金属又は金属合金を含む材料からなる請求項23に記載のリードフレーム(400)。
  26. 非はんだ濡れパッチ(170)が、金属、金属酸化物又は金属窒化物を含む材料からなる請求項23に記載のリードフレーム(400)。
  27. 非はんだ濡れパッチ(170)が、パッシベーション層を備える請求項23に記載のリードフレーム(400)。
  28. 非はんだ濡れ領域(155)が、金属、金属酸化物又は金属窒化物を含む材料からなる請求項23に記載のリードフレーム(400)。
  29. 非はんだ濡れ領域(155)が、パッシベーション層を備える請求項23に記載のリードフレーム(400)。
  30. 複数のリード(300)が、非はんだ濡れ領域(155)で全めっきされる請求項23に記載のリードフレーム(400)。
  31. 複数のリード(300)が、ベース(100)側の先端を非はんだ濡れ領域(155)で部分めっきされる請求項23に記載のリードフレーム(400)。
  32. ベース(100)が、周壁(150)をさらに備える請求項23に記載のリードフレーム(400)。
  33. 周壁(150)が、非はんだ濡れ領域(155)をさらに備える請求項32に記載のリードフレーム(400)。
  34. ベース(100)が、フラット構造を有し、ベース(100)の縁を囲む壁を有しない請求項23に記載のリードフレーム(400)。
JP2017559609A 2015-05-14 2016-03-28 選択はんだ付け用リードフレーム Pending JP2018514952A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
MYPI2015701546A MY176347A (en) 2015-05-14 2015-05-14 A lead frame for selective soldering
MYPI2015701546 2015-05-14
PCT/MY2016/000015 WO2016182425A1 (en) 2015-05-14 2016-03-28 A lead frame for selective soldering

Publications (1)

Publication Number Publication Date
JP2018514952A true JP2018514952A (ja) 2018-06-07

Family

ID=57248241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017559609A Pending JP2018514952A (ja) 2015-05-14 2016-03-28 選択はんだ付け用リードフレーム

Country Status (3)

Country Link
JP (1) JP2018514952A (ja)
MY (1) MY176347A (ja)
WO (1) WO2016182425A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6074523B1 (ja) 2016-01-29 2017-02-01 大王製紙株式会社 吸収性物品の伸縮構造

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188660A (ja) * 1990-11-19 1992-07-07 Nec Kyushu Ltd リードフレーム
JPH0823002A (ja) * 1994-07-05 1996-01-23 Hitachi Ltd 半導体装置及びその製造方法
JPH08148647A (ja) * 1994-11-15 1996-06-07 Toshiba Corp 半導体装置
KR100239750B1 (ko) * 1997-06-16 2000-01-15 윤종용 에폭시 몰딩 컴파운드 패드를 이용한 반도체 패키지 구조 및 에폭시 몰딩 컴파운드 패드의 제조 방법
JP2000138335A (ja) * 1998-10-30 2000-05-16 Mitsubishi Shindoh Co Ltd 耐酸化処理銅材料およびその製造方法
JP5834647B2 (ja) * 2011-09-07 2015-12-24 大日本印刷株式会社 リードフレームおよびその製造方法
US20150001697A1 (en) * 2013-06-28 2015-01-01 Stmicroelectronics Sdn Bhd Selective treatment of leadframe with anti-wetting agent

Also Published As

Publication number Publication date
MY176347A (en) 2020-07-29
WO2016182425A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
US7362580B2 (en) Electronic assembly having an indium wetting layer on a thermally conductive body
JP4699353B2 (ja) 代替のflmpパッケージ設計およびそのパッケージ製造方法
JP3685793B2 (ja) 半導体集積回路装置の製造方法
JP6706253B2 (ja) パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
US7364063B2 (en) Thermally coupling an integrated heat spreader to a heat sink base
JP2007335538A (ja) 半導体装置の製法
CN104025287A (zh) 半导体装置
JP6448388B2 (ja) 電力用半導体装置
JP2019186326A (ja) 半導体装置およびその製造方法
JP2007281274A (ja) 半導体装置
JP6008750B2 (ja) 半導体装置
JP6641524B1 (ja) 半導体装置の製造方法
JP2018514952A (ja) 選択はんだ付け用リードフレーム
US20230051389A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2000286289A (ja) 金属貼付基板および半導体装置
JP2013135153A (ja) 半導体装置
JP4411123B2 (ja) 放熱板の製造方法
EP2973672B1 (en) Method of spot-welding a die bond sheet preform containing gold and tin to a die bond area on a semiconductor package
CN115000023A (zh) 具有焊料停止结构的衬底、其制造方法、以及电子器件
JP2007027183A (ja) 半導体装置及びその製造方法
JP2014146644A (ja) 半導体装置およびその製造方法
JP2013162070A (ja) 半導体装置および半導体装置の製造方法
JP5734493B2 (ja) 電力用半導体装置
CN210432046U (zh) 一种稳定型控制线路板
JP7390826B2 (ja) 半導体装置および半導体装置の製造方法