JP2013162015A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2013162015A JP2013162015A JP2012024022A JP2012024022A JP2013162015A JP 2013162015 A JP2013162015 A JP 2013162015A JP 2012024022 A JP2012024022 A JP 2012024022A JP 2012024022 A JP2012024022 A JP 2012024022A JP 2013162015 A JP2013162015 A JP 2013162015A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- wiring board
- solder
- layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 81
- 239000004020 conductor Substances 0.000 claims abstract description 65
- 229920005989 resin Polymers 0.000 claims abstract description 29
- 239000011347 resin Substances 0.000 claims abstract description 29
- 230000002093 peripheral effect Effects 0.000 claims abstract description 19
- 238000009413 insulation Methods 0.000 claims abstract description 5
- 238000007747 plating Methods 0.000 claims description 15
- 239000010931 gold Substances 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 5
- 238000009751 slip forming Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 122
- 238000000034 method Methods 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 24
- 239000002184 metal Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000000945 filler Substances 0.000 description 10
- 238000003892 spreading Methods 0.000 description 9
- 230000007480 spreading Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 238000009736 wetting Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 238000007788 roughening Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000005406 washing Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000007664 blowing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920006015 heat resistant resin Polymers 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011342 resin composition Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】配線基板の外部端子であるピンは、板状の基部と、この基部の上面の中心部に立設する軸部と、前記基部の上面であって、前記軸部の外方において前記基部の外周端に沿うようにして形成された第1突起部と、少なくとも前記基部の上面及び前記第1突起部の上面において、前記基部の外周端から前記基部の中心部に向かって連続するようにして形成された少なくとも1つの線状の第2突起部とを有する。そして、前記基部ははんだによって前記開口部内に固定し、配線基板の少なくとも1層の導体層と電気的に接続されている。
【選択図】図4
Description
互いに積層された少なくとも1層の導体層及び少なくとも1層の樹脂絶縁層と、
はんだを介して、前記少なくとも1層の導体層に電気的に接続された複数のピンと、を備えた配線基板であって、
前記ピンは、基部と、この基部の上面の中心部に立設された軸部と、前記基部の上面であって、前記軸部の外方において前記基部の外周端に沿うようにして形成された第1突起部と、少なくとも前記基部の上面及び前記第1突起部の上面において、前記基部の前記外周端から前記中心部に向かって連続するようにして形成された少なくとも1つの線状の第2突起部とを有し、
前記基部は、前記はんだによって前記少なくとも1層の導体層に固定されていることを特徴とする配線基板に関する。
最初に、本発明の実施形態における配線基板の構成について説明する。但し、以下に示す配線基板はあくまでも例示であって、導体層と樹脂絶縁層とがそれぞれ少なくとも1層積層されるとともに、はんだを介して、上記少なくとも1層の導体層に電気的に接続された複数のピンを有していれば特に限定されるものではない。
次に、図1〜4に示す配線基板の製造方法について説明する。図9〜18は、本実施形態における製造方法の工程図である。なお、以下に示す工程図は、図4に相当する、配線基板のII−II線に沿って切った場合の断面で見た場合の順次の工程を中心に示すものである。
M1 コア導体層
V1 第1のビア層
M2 第1の導体層
V2 第2のビア層
M11 コア導体層
V11 第1のビア層
M12 第1の導体層
V12 第2のビア層
34l ビアランド
34p ビアパッド
34s ビア導体
7a,7b 金属配線
8,18 ソルダーレジスト層
8a,18a 開口部
17 ピン
19 はんだ
Claims (5)
- 互いに積層された少なくとも1層の導体層及び少なくとも1層の樹脂絶縁層と、
はんだを介して、前記少なくとも1層の導体層に電気的に接続された複数のピンと、を備えた配線基板であって、
前記ピンは、基部と、この基部の上面の中心部に立設された軸部と、前記基部の上面であって、前記軸部の外方において前記基部の外周端に沿うようにして形成された第1突起部と、少なくとも前記基部の上面及び前記第1突起部の上面において、前記基部の前記外周端から前記中心部に向かって連続するようにして形成された少なくとも1つの線状の第2突起部とを有し、
前記基部は、前記はんだによって前記少なくとも1層の導体層に固定されていることを特徴とする配線基板。 - 前記はんだは、前記ピンの、少なくとも前記基部の上面側を覆っていることを特徴とする、請求項1に記載の配線基板。
- 前記ピンの、前記基部、前記軸部、前記第1突起部及び前記第2突起部の表面には、少なくとも金を含むめっき層が形成されていることを特徴とする、請求項1又は2に記載の配線基板。
- 前記ピンにおいて、前記基部、前記軸部及び前記第1突起部と前記第2突起部とは同一の金属材料からなることを特徴とする、請求項1〜3のいずれかに記載の配線基板。
- 前記ピンにおいて、前記第1突起部の端部が曲面状に形成されていることを特徴とする、請求項1〜4のいずれかに記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012024022A JP5775009B2 (ja) | 2012-02-07 | 2012-02-07 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012024022A JP5775009B2 (ja) | 2012-02-07 | 2012-02-07 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013162015A true JP2013162015A (ja) | 2013-08-19 |
JP5775009B2 JP5775009B2 (ja) | 2015-09-09 |
Family
ID=49174014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012024022A Expired - Fee Related JP5775009B2 (ja) | 2012-02-07 | 2012-02-07 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5775009B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019532744A (ja) * | 2016-10-24 | 2019-11-14 | インブイティ・インコーポレイテッドInvuity, Inc. | 照明要素 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009272417A (ja) * | 2008-05-07 | 2009-11-19 | Nec Toppan Circuit Solutions Inc | 植立用ピンおよびピン付き印刷配線板 |
US20100000761A1 (en) * | 2008-07-03 | 2010-01-07 | Samsung Electro-Mechanics Co., Ltd. | Lead pin for package boards |
US20110014826A1 (en) * | 2009-07-20 | 2011-01-20 | Samsung Electro-Mechanics Co., Ltd. | Lead pin for package substrate |
-
2012
- 2012-02-07 JP JP2012024022A patent/JP5775009B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009272417A (ja) * | 2008-05-07 | 2009-11-19 | Nec Toppan Circuit Solutions Inc | 植立用ピンおよびピン付き印刷配線板 |
US20100000761A1 (en) * | 2008-07-03 | 2010-01-07 | Samsung Electro-Mechanics Co., Ltd. | Lead pin for package boards |
US20110014826A1 (en) * | 2009-07-20 | 2011-01-20 | Samsung Electro-Mechanics Co., Ltd. | Lead pin for package substrate |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019532744A (ja) * | 2016-10-24 | 2019-11-14 | インブイティ・インコーポレイテッドInvuity, Inc. | 照明要素 |
Also Published As
Publication number | Publication date |
---|---|
JP5775009B2 (ja) | 2015-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8035035B2 (en) | Multi-layer wiring board and method of manufacturing the same | |
US20090242262A1 (en) | Multi-layer wiring board and method of manufacturing the same | |
US9247654B2 (en) | Carrier substrate and manufacturing method thereof | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2011040606A (ja) | 半導体装置の製造方法 | |
KR20120104387A (ko) | 비아 트레이스 연결을 갖는 회로 보드 및 그 제조 방법 | |
US20160021744A1 (en) | Printed circuit board and method of manufacturing the same | |
JP5530859B2 (ja) | 配線基板の製造方法 | |
KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101355732B1 (ko) | 배선기판 제조방법 | |
JP5117270B2 (ja) | 配線基板、半導体装置、ならびに半導体装置の製造方法 | |
JP2008311520A (ja) | 電子部品内蔵基板の製造方法 | |
JP2008294330A (ja) | チップ内蔵基板 | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
JP2008177619A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
JP5775009B2 (ja) | 配線基板 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
JP5775010B2 (ja) | 配線基板 | |
JP4494249B2 (ja) | 半導体装置 | |
JP2013211497A (ja) | 部品接合構造 | |
JP2016127066A (ja) | バンプ付きプリント配線板およびその製造方法 | |
JP2021019081A (ja) | 半導体パッケージ | |
KR20140047877A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2020061449A (ja) | 配線基板及びその製造方法 | |
KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5775009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |