JP2013143523A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2013143523A
JP2013143523A JP2012003895A JP2012003895A JP2013143523A JP 2013143523 A JP2013143523 A JP 2013143523A JP 2012003895 A JP2012003895 A JP 2012003895A JP 2012003895 A JP2012003895 A JP 2012003895A JP 2013143523 A JP2013143523 A JP 2013143523A
Authority
JP
Japan
Prior art keywords
silicon carbide
layer
carbide layer
semiconductor device
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012003895A
Other languages
English (en)
Other versions
JP5759393B2 (ja
Inventor
Toru Hiyoshi
透 日吉
Takeyoshi Masuda
健良 増田
Tomoaki Hatayama
智亮 畑山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nara Institute of Science and Technology NUC
Sumitomo Electric Industries Ltd
Original Assignee
Nara Institute of Science and Technology NUC
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nara Institute of Science and Technology NUC, Sumitomo Electric Industries Ltd filed Critical Nara Institute of Science and Technology NUC
Priority to JP2012003895A priority Critical patent/JP5759393B2/ja
Priority to PCT/JP2012/080592 priority patent/WO2013105349A1/ja
Priority to EP12864703.9A priority patent/EP2804215B1/en
Priority to KR1020147014584A priority patent/KR20140112009A/ko
Priority to CN201280061374.3A priority patent/CN103988310B/zh
Priority to US13/705,930 priority patent/US20130183820A1/en
Publication of JP2013143523A publication Critical patent/JP2013143523A/ja
Application granted granted Critical
Publication of JP5759393B2 publication Critical patent/JP5759393B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】炭化珪素層へのダメージを避けつつ炭化珪素層中の炭素空孔の密度を低減することで、より高品質の炭化珪素層を有する炭化珪素半導体装置を得る。
【解決手段】炭化珪素層を加熱しつつ炭化珪素と化学反応し得るプロセスガスを炭化珪素層へ供給することによって、炭化珪素層に対する熱エッチングが行われる。この熱エッチングにより炭化珪素層上に炭素膜５０が形成される。炭素膜５０から炭化珪素層中へ炭素が拡散するように炭化珪素層が熱処理される。
【選択図】図６

Description

この発明は、炭化珪素半導体装置の製造方法に関し、より特定的には熱処理を用いた炭化珪素半導体装置の製造方法に関する。
炭化珪素単結晶は理想的には、炭素原子と珪素原子とが完全に規則正しく配置された結晶構造を有する。しかし実際には、エピタキシャル成長した炭化珪素層中には不可避的に炭素空孔が形成される。炭素空孔は結晶欠陥の一種であり、炭化珪素層を用いた炭化珪素半導体装置の性能を低下させ得る。このため炭素空孔の密度を低減する方法が望まれる。
特開２００８−５３６６７号公報（特許文献１）によれば、ＳｉＣ結晶層中に存在する欠陥に対して余剰の格子間炭素原子の源を形成するために、当該ＳｉＣ結晶層の端面における表面層に、炭素原子や珪素原子、水素原子、ヘリウム原子を初めとする原子がイオン注入され、該表面層に格子間炭素原子が導入される。そして、表面層に導入された格子間炭素原子が注入層の下方の材料中（バルク層中）に拡散され、かつバルク層中の原子空孔と格子間炭素原子とが結合させられる。
Ｌｉｕｔａｕｒａｓ Ｓｔｏｒａｓｔａ1 ｅｔ．ａｌ， ”Ｒｅｄｕｃｔｉｏｎ ｏｆ ｔｒａｐｓ ａｎｄ ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ ｃａｒｒｉｅｒ ｌｉｆｅｔｉｍｅ ｉｎ ４Ｈ−ＳｉＣ ｅｐｉｌａｙｅｒｓ ｂｙ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ”， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ，Ｖｏｌ． ９０， ０６２１１６ （２００７）によれば、４Ｈ−ＳｉＣにおけるＺ1/2センターについて開示されている。また、Ｌｉｕｔａｕｒａｓ Ｓｔｏｒａｓｔａ1 ｅｔ．ａｌ， ”Ｅｎｈａｎｃｅｄ ａｎｎｅａｌｉｎｇ ｏｆ ｔｈｅ Ｚ1/2 ｄｅｆｅｃｔ ｉｎ ４Ｈ−ＳｉＣ ｅｐｉｌａｙｅｒｓ”， Ｊ． Ａｐｐｌ． Ｐｈｙｓ．，Ｖｏｌ． １０３， ０１３７０５ （２００８）によれば、Ｚ1/2が炭素空孔に関連していることが開示されている。
特開２００８−５３６６７号公報
Ｌｉｕｔａｕｒａｓ Ｓｔｏｒａｓｔａ1 ｅｔ．ａｌ， "Ｒｅｄｕｃｔｉｏｎ ｏｆ ｔｒａｐｓ ａｎｄ ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ ｃａｒｒｉｅｒ ｌｉｆｅｔｉｍｅ ｉｎ ４Ｈ−ＳｉＣ ｅｐｉｌａｙｅｒｓ ｂｙ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ"， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ，Ｖｏｌ． ９０， ０６２１１６ （２００７） Ｌｉｕｔａｕｒａｓ Ｓｔｏｒａｓｔａ1 ｅｔ．ａｌ， "Ｅｎｈａｎｃｅｄ ａｎｎｅａｌｉｎｇ ｏｆ ｔｈｅ Ｚ1/2 ｄｅｆｅｃｔ ｉｎ ４Ｈ−ＳｉＣ ｅｐｉｌａｙｅｒｓ"， Ｊ． Ａｐｐｌ． Ｐｈｙｓ．，Ｖｏｌ． １０３， ０１３７０５ （２００８）
炭素空孔の低減のための方法においてイオン注入法が用いられた場合、炭化珪素層に物理的ダメージが生じてしまう。
本発明は、上記のような課題を解決するために成されたものであり、その目的は、炭化珪素層へのダメージを避けつつ炭化珪素層中の炭素空孔の密度を低減することで、より高品質の炭化珪素層を有する炭化珪素半導体装置を得ることができる、炭化珪素半導体装置の製造方法を提供することである。
本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。炭化珪素層を加熱しつつ炭化珪素と化学反応し得るプロセスガスを炭化珪素層へ供給することによって、炭化珪素層に対する熱エッチングが行われる。この熱エッチングにより炭化珪素層上に炭素膜が形成される。炭素膜から炭化珪素層中へ炭素が拡散するように炭化珪素層が熱処理される。
この製造方法によれば、炭素膜から炭化珪素中へ拡散した炭素原子が炭化珪素層中の炭素空孔と結合する。これにより炭化珪素層中の炭素空孔の密度を低減することができる。よってより高品質の炭化珪素層を有する炭化珪素半導体装置が得られる。
炭化珪素半導体装置はバイポーラ型半導体装置を含んでもよい。バイポーラ型半導体装置においてはキャリアとして電子および正孔が共に用いられる。炭化珪素層中の炭素空孔の密度が上述したように低減されることで、炭素空孔に起因した電子と正孔との再結合の頻度を小さくすることができる。これによりバイポーラ型半導体装置の性能を高めることができる。
好ましくは、炭化珪素層の熱処理は、熱エッチングにおいて炭化珪素層が加熱される温度よりも高い温度によって行われる。これにより炭素がより十分に拡散される。よって炭素空孔の密度をより十分に低減することができる。
好ましくは、プロセスガスは、塩素原子を含むエッチングガスを含む。これにより、炭化珪素に対するプロセスガスの反応性を高めることができる。
好ましくは、プロセスガスは、酸素原子を含む酸化ガスを含む。これにより、炭化珪素層の熱エッチングによって炭化珪素層の表面に生じる炭素膜に対するプロセスガスの反応性を高めることができる。
好ましくは、熱エッチング中にプロセスガス中の酸化ガスの濃度が低下させられる。これにより炭素膜のエッチングレートが小さくなるので、炭素膜がより十分に形成される。よってこの炭素膜から炭化珪素中へ炭素をより十分に供給することができる。
好ましくは、熱処理の後に、残存した炭素膜が除去される。これにより、不要な炭素膜が除去される。
熱エッチングは、炭化珪素層上にトレンチを形成するように行われてもよい。これにより熱エッチングによって、炭素膜を形成することに加えて、トレンチを形成することができる。さらにこのトレンチ内にゲート電極が形成されてもよい。これによりトレンチゲートを形成することができる。
上述したように本発明によれば、より高品質の炭化珪素層を有する炭化珪素半導体装置を得ることができる。
本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第１工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第２工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第３工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第５工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第６工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第７工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第８工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第９工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の製造方法の第１０工程を概略的に示す断面図である。 図１の炭化珪素半導体装置の変形例を概略的に示す断面図である。 図１の炭化珪素半導体装置が有する炭化珪素層に設けられたトレンチの側面の一例を概略的に示す部分断面図である。 本発明の実施の形態２における炭化珪素半導体装置の構成を概略的に示す断面図である。 図１４の炭化珪素半導体装置の製造方法の第１工程を概略的に示す断面図である。 図１４の炭化珪素半導体装置の製造方法の第２工程を概略的に示す断面図である。 図１４の炭化珪素半導体装置の製造方法の第３工程を概略的に示す断面図である。 図１４の炭化珪素半導体装置の製造方法の第４工程を概略的に示す断面図である。 図１４の炭化珪素半導体装置の製造方法の第５工程を概略的に示す断面図である。 図１４の炭化珪素半導体装置の製造方法の第６工程を概略的に示す断面図である。 図１４の炭化珪素半導体装置の製造方法の第７工程を概略的に示す断面図である。 図１４の炭化珪素半導体装置の製造方法の第８工程を概略的に示す断面図である。 図１４の炭化珪素半導体装置の製造方法の第９工程を概略的に示す断面図である。 図１４の炭化珪素半導体装置が有する炭化珪素層の表面の一例を概略的に示す部分断面図である。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１）
図１に示すように、本実施の形態の炭化珪素半導体装置は、バイポーラ型半導体装置の一種であるトレンチゲート型のＩＧＢＴ９０（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。ＩＧＢＴ９０は、ｐ型を有する基板３１と、基板３１の主表面（図中、上面）上にエピタキシャルに形成された炭化珪素層８２とを有する。基板３１は、結晶型が六方晶の炭化珪素または結晶型が立方晶の炭化珪素からなる。これに対応して、基板３１上にエピタキシャルに形成されている炭化珪素層８２も、結晶型が六方晶の炭化珪素あるいは結晶型が立方晶の炭化珪素からなる。またＩＧＢＴ９０はさらに、ゲート絶縁膜８と、ゲート電極９と、層間絶縁膜１０と、エミッタ電極４２と、エミッタ配線層４３と、コレクタ電極４４と、保護電極１５とを有する。
炭化珪素層８２は、ｐ型を有するバッファ層３６と、ｎ型を有するドリフト層３２と、ｐ型を有するボディ領域３３と、ｎ型を有するエミッタ領域３４と、ｐ型を有するコンタクト領域３５とを含む。バッファ層３６は、基板３１の一方の主表面上に設けられている。ドリフト層３２はバッファ層３６上に設けられている。ボディ領域３３はドリフト層３２上に設けられている。エミッタ領域３４はボディ領域３３上に設けられている。コンタクト領域３５はエミッタ領域３４に取り囲まれている。
炭化珪素層８２は、炭化珪素の通常のエピタキシャル層に比して、低い炭素空孔密度を有する。これに対応して、炭化珪素層８２は、低いＺ1/2センター密度を有する。具体的には、炭化珪素層８２のＺ1/2センター密度は１×１０12ｃｍ-3以下である。
炭化珪素層８２はトレンチ６を有する。トレンチ６は、エミッタ領域３４およびボディ領域３３を貫通してドリフト層３２に達している。トレンチ６の側壁２０は基板３１の主表面に対して傾斜している。言い換えると、側壁２０は炭化珪素層８２の主表面（図中、上面）に対して傾斜している。傾斜した側壁により囲まれた凸部（上部表面上にエミッタ電極４２が形成された凸形状部）の平面形状は、基板３１の結晶型が六方晶である場合にはたとえば六角形になっていてもよい。また、基板３１の結晶型が立方晶である場合、上記凸部の平面形状はたとえば四角形状となっていてもよい。炭化珪素層８２の結晶型が六方晶の場合はトレンチ６の側壁２０は{０−３３−８}面および{０１−１−４}面の少なくともいずれか一方を含む。また炭化珪素層８２の結晶型が立方晶の場合は側壁２０は{１００}面を含む。
ゲート絶縁膜８はトレンチ６の側壁２０および底面の上に設けられている。ゲート絶縁膜８はエミッタ領域３４の上部表面上にまで延在している。ゲート電極９はゲート絶縁膜８を介してトレンチ６の内部を充填するように設けられている。層間絶縁膜１０は、ゲート絶縁膜８のうちエミッタ領域３４の上部表面上に延在する部分と、ゲート電極９とを覆っている。層間絶縁膜１０とゲート絶縁膜８とが積層された部分は、エミッタ領域３４の一部とｐ型のコンタクト領域３５とを露出するように開口部を有する。エミッタ電極４２は、この開口部の内部を充填するとともに、ｐ型のコンタクト領域３５およびエミッタ領域３４の各々と接触するように設けられている。エミッタ配線層４３は、エミッタ電極４２の上部表面に接触しており、層間絶縁膜１０上に延在している。
コレクタ電極４４は、バッファ層３６が設けられた主面と反対の主面上に設けられている。保護電極１５はコレクタ電極４４を覆っている。
次にＩＧＢＴ９０の使用方法の概要を説明する。エミッタ配線層４３に対して保護電極１５の電位が正となるように、エミッタ配線層４３および保護電極１５の間に電圧が印加される。エミッタ配線層４３および保護電極１５の間の電気的導通がゲート電極９に印加される電位によってスイッチングされる。具体的には、ゲート電極９にしきい値を超える負の電位が印加されると、ボディ領域３３のうち、ゲート絶縁膜８を介してゲート電極９に対向する領域（チャネル領域）に反転層が形成される。これによりエミッタ領域３４とドリフト層３２とが電気的に接続される。よってエミッタ領域３４からドリフト層３２中に電子が注入され、これに対応して基板３１からバッファ層３６を介して正孔がドリフト層３２中へ供給される。この結果、ドリフト層３２に伝導度変調が生じることで、エミッタ電極４２とコレクタ電極４４との間の抵抗が顕著に低下する。すなわちＩＧＢＴ９０がオン状態となる。一方、ゲート電極９に上記のような電位が印加されていないと、チャネル領域には反転層が形成されず、ドリフト層３２とボディ領域３３との間が逆バイアスの状態に維持される。よってＩＧＢＴ９０はオフ状態となる。
次にＩＧＢＴ９０の製造方法について、以下に説明する。
図２に示すように、基板３１上に炭化珪素層８０が形成される。具体的には、ｐ型の基板３１上にまずｐ型のバッファ層３６がエピタキシャルに形成され、バッファ層３６上にｎ型のドリフト層３２がエピタキシャルに形成される。炭化珪素層８０の形成方法としては、たとえば化学気相成長法（ＣＶＤ法）を用いることができる。ＣＶＤ法における原料ガスとしてはシラン（ＳｉＨ4）およびプロパン（Ｃ3Ｈ8）の混合ガスを用いることができる。また原料ガスのキャリアガスとして、たとえば水素ガス（Ｈ2）を用いることができる。またｐ型を付与するための不純物としては、たとえばアルミニウム（Ａｌ）を用いることができる。またｎ型を付与するための不純物としては、たとえば窒素（Ｎ）またはリン（Ｐ）を用いることができる。
図３に示すように、ドリフト層３２上におけるイオン注入により、ｐ型のボディ領域３３と、ｎ型のエミッタ領域３４とが形成される。ボディ領域３３を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などが注入され得る。エミッタ領域３４を形成するためのイオン注入においては、たとえばリン（Ｐ）などを用いることができる。
図４を参照して、開口部を有するマスク層１７がエミッタ領域３４上に形成される。マスク層１７の材料は、たとえば酸化珪素である。次にマスク層１７を用いたエッチングによって炭化珪素層８０に縦溝１６が形成される。エッチング方法としては、たとえば、イオンミリングまたは反応性イオンエッチング（ＲＩＥ）を用い得る。ＲＩＥとしては、特に誘導結合プラズマ（ＩＣＰ）ＲＩＥを用いることができる。ＲＩＥの反応性ガスとしては、たとえば、ＳＦ6またはＳＦ6とＯ2との混合ガスを用いることができる。
次に縦溝１６（図４）を拡張するように炭化珪素層８０（図４）に対する熱エッチングが行われる。熱エッチングは、炭化珪素層８０を加熱しつつ、炭化珪素と化学反応し得るプロセスガスを炭化珪素層８０へ供給することによって行われる。
プロセスガスは、好ましくは、塩素原子を含むエッチングガス、ＣＦ4ガス、ＣＨＦ3ガス、またはＳＦ6ガスの少なくともいずれかを含む。より好ましくはプロセスガスは、塩素原子を含むエッチングガスを含み、このようなエッチングガスとしては、たとえばＣｌ2ガスを用いることができる。好ましくはプロセスガスは、酸素原子を含む酸化ガスを含む。酸化ガスとしては、たとえばＯ2ガス、ＣＯガス、ＮＯガス、またはＮ2Ｏガスを用いることができ、好ましくはＯ2ガスが用いられる。プロセスガスとしてＯ2ガスとＣｌ2ガスとの混合ガスが用いられる場合、混合ガスの供給において、Ｃｌ2流量に対するＯ2流量の比率が、少なくとも一時的に、０．１以上以上２．０以下とされることが好ましく、０．２５以上とされることがより好ましい。
なおプロセスガスはキャリアガスを含んでもよい。キャリアガスとしては、たとえばＮ2ガス、Ａｒガス、Ｈｅガスを用いることができる。
また熱エッチングにおける熱処理の温度は、好ましくは７００℃以上１２００℃以下とされる。熱処理温度を７００℃以上とすることで、ＳｉＣのエッチング速度７０μｍ／ｈｒ程度を確保し得る。下限温度は、より好ましくは８００℃以上とされ、さらに好ましくは９００℃以上とされる。上限温度は、より好ましくは１１００℃以下とされ、さらに好ましくは１０００℃以下とされる。また、この場合にマスク層１７の材料として酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム、または窒化ガリウムを用いると、マスク層１７の材料に対するＳｉＣのエッチング選択比を極めて大きくすることができるので、ＳｉＣのエッチング中のマスク層１７の消耗を抑制することができる。
炭化珪素層８０の熱エッチングによって侵食される面上には、炭素膜が形成される。これは、熱エッチングによってエッチングされている面からは珪素原子に比して炭素原子がより除去されにくいためである。炭素膜中の炭素原子の一部は、熱エッチングにおける熱処理に起因した拡散現象のために、炭化珪素層８０中へ拡散する。炭化珪素層８０中へ拡散した炭素原子の一部は、炭化珪素層８０中の炭素空孔と結合し、その結果、一部の炭素空孔が消滅する。これにより炭素空孔密度が低減する。
プロセスガス中の酸化ガスの濃度が低い場合またはゼロの場合は、炭素膜のエッチングレートが低くなるので、厚い炭素膜がより形成されやすくなる。逆に酸化ガスの濃度が高い場合は、厚い炭素膜が形成されにくくなるので、炭素膜に被覆されることに起因した炭化珪素のエッチングレートの低下を抑制することができる。熱エッチング中に酸化ガスの濃度が低下させられる場合、その時点以前は炭化珪素の高いエッチングレートが得られ、またその時点以後は炭素膜がより形成されやすくなる。またその後に再び酸化ガスの濃度が高められると、十分に形成された炭素膜が高速でエッチングされ、この際に炭素原子の炭化珪素層８０中への拡散が活発に生じる。
図５を参照して、上記の熱エッチングにより、側壁２０を有するトレンチ６が形成される。炭化珪素層８０の結晶型が六方晶の場合はトレンチ６の側壁２０は{０−３３−８}面および{０１−１−４}面の少なくともいずれか一方を含むものとされる。また炭化珪素層８０の結晶型が立方晶の場合は側壁２０は{１００}面を含むものとされる。炭化珪素層８０の結晶型が六方晶の場合、側壁２０の面方位は、たとえば{０−３３−８}面とされる。つまり、上述した条件のエッチングにおいては、エッチング速度の最も遅い結晶面である{０−３３−８}面がトレンチ６の側壁２０として自己形成され得る。なお、側壁２０の面方位は{０１−１−４}面とされてもよい。また炭化珪素層８０の結晶型が立方晶である場合は、側壁２０の面方位は{１００}面とされてもよい。好ましくは、{０−３３−８}面としては（０−３３−８）面が用いられ、また{０−１１−４}面としては（０−１１−４）面が用いられる。
また炭化珪素層８０（図４）は、上述したような一部の炭素空孔の消滅により、炭化珪素層８０に比してより炭素空孔密度の小さい炭化珪素層８１に変化する。またトレンチ６の内面上には、上記熱エッチングの結果として炭素膜５０が形成される。
なお、縦溝１６の側壁に加工変質層が存在していた場合、この加工変質層は上記熱エッチングによって除去され得る。変質層をより確実に除去するためには、縦溝１６の側壁に対する熱エッチングを０．１μｍ以上の深さに渡って行うことが好ましい。
次にマスク層１７が除去される。この目的で、たとえばウエットエッチングが行われる。
図６に示すように、イオン注入法によってコンタクト領域３５が形成される。
次に炭化珪素層８１の熱処理が行われる。この熱処理によって、炭素膜５０から炭化珪素層８１中へ炭素原子が拡散する。拡散した炭素原子の一部は、炭化珪素層８１中の炭素空孔と結合し、この結果、炭素空孔の一部が消滅する。これにより炭素空孔密度が低減する。
好ましくは、炭化珪素層８１の熱処理は、熱エッチングにおいて炭化珪素層が加熱される温度よりも高い温度で行われる。炭化珪素層８１の熱処理の温度は、好ましくは１３００℃以上であり、より好ましくは１５００℃以上である。また熱処理の温度は、好ましくは１８００℃以下である。たとえば、熱処理の温度は１７００℃程度である。熱処理の温度が十分に高ければ、この熱処理によって炭化珪素層８１中の不純物がより活性化される。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
さらに図７に示すように、上述した炭素空孔の消滅により、炭化珪素層８１（図６）は、炭化珪素層８１に比してより炭素空孔密度の小さい炭化珪素層８２に変化する。
さらに図８に示すように、上記の熱処理後に残存している炭素膜５０（図７）が除去される。この目的で、たとえばエッチングが行われる。
図９に示すように、トレンチ６の内部からエミッタ領域３４およびｐ型のコンタクト領域３５の上部表面上にまで延在するようにゲート絶縁膜８が形成される。この目的で、たとえば、炭化珪素層８２が熱酸化される。
図１０に示すように、トレンチ６内にゲート電極９が形成される。ゲート電極９は、たとえば、導電体膜の成膜の後にエッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を行うことにより形成され得る。
図１１を参照して、ゲート電極９の上部表面、およびコンタクト領域３５上において露出しているゲート絶縁膜８の上部表面上を覆うように、層間絶縁膜１０が形成される。次にコンタクト領域３５およびエミッタ領域３４の一部を露出する開口部が形成される。次にこの開口部内においてエミッタ領域３４およびコンタクト領域３５の各々に接するオーミック電極であるエミッタ電極４２が形成される。
また、基板３１の裏面側（バッファ層３６およびドリフト層３２が形成された側と反対の側）に、オーミック電極であるコレクタ電極４４が形成される。
再び図１を参照して、エミッタ電極４２の上部表面に接触するとともに、層間絶縁膜１０の上部表面上に延在するエミッタ配線層４３と、コレクタ電極４４を覆う保護電極１５とが形成される。以上によりＩＧＢＴ９０が得られる。
次に本実施の形態の作用効果について、以下に説明する。
本実施の形態のＩＧＢＴ９０の製造方法によれば、炭化珪素層８０（図４）に対する熱エッチングの際に、熱エッチングによって侵食される面上に炭素膜５０（図５）が形成される。また熱エッチングの際の熱処理によって、炭素膜５０から炭化珪素層８０（図４）中へ炭素原子が拡散し、この炭素原子が炭化珪素層８０（図４）中の炭素空孔と結合する。これにより炭化珪素層８０が、より少ない炭素空孔密度を有する炭化珪素層８１（図５）に変化する。よってより高品質の炭化珪素層を有するＩＧＢＴ９０（図１）が得られる。また同時にこの熱エッチングによって、ゲート電極９を配置するためのトレンチ６を形成することができる。
好ましくは、プロセスガスは、塩素原子を含むエッチングガスを含む。これにより、炭化珪素に対するプロセスガスの反応性を高めることができる。
好ましくは、プロセスガスは、酸素原子を含む酸化ガスを含む。これにより、炭化珪素層８０の熱エッチングによって炭化珪素層８０の表面に生じる炭素膜５０に対するプロセスガスの反応性を高めることができる。
好ましくは、熱エッチング中にプロセスガス中の酸化ガスの濃度が低下させられる。これにより炭素膜５０のエッチングレートが小さくなるので、炭素膜５０がより十分に形成される。よってこの炭素膜５０から炭化珪素中へ炭素をより十分に供給することができる。より好ましくは、酸化ガスの濃度が低下させられた後に、酸化ガスの濃度が高められる。これにより、十分厚く形成された炭素膜５０が高速でエッチングされ、この際に炭素原子の炭化珪素層８０中への拡散が活発に生じる。よって炭化珪素層８０中の炭素空孔密度をより低減することができる。
また本実施の形態によれば、熱エッチングの後に行われる熱処理によって、炭素膜５０から炭化珪素層８１（図６）中へ炭素原子が拡散し、この炭素原子が炭化珪素層８１中の炭素空孔と結合する。これにより炭化珪素層８１が、より少ない炭素空孔密度を有する炭化珪素層８２（図７）に変化する。よってより高品質の炭化珪素層を有するＩＧＢＴ９０（図１）が得られる。
またこの、熱エッチング後の熱処理は、熱エッチングにおいて炭化珪素層が加熱される温度よりも高い温度によって行われる。これにより炭素原子の拡散が熱エッチングのときよりもより活発に生じるので、炭素空孔の密度をより十分に低減することができる。また熱エッチング後のこの熱処理によって、不純物を活性化させることができる。またこの活性化のための熱処理の際に、炭素膜５０がキャップ膜として機能することで、熱処理に伴うトレンチ６の側壁２０の荒れを抑えることができる。
また本実施の形態の炭化珪素半導体装置であるＩＧＢＴ９０はバイポーラ型半導体装置である。バイポーラ型半導体装置においてはキャリアとして電子および正孔が共に用いられる。よって炭化珪素層中の炭素空孔の密度が上述したように低減されることで、電子と正孔とが炭素空孔の存在に起因して再結合する頻度を小さくすることができる。これによりバイポーラ型半導体装置の性能を高めることができる。具体的には、ＩＧＢＴ９０中の電子および正孔の密度を高めることで、オン抵抗を低減することができる。
また本実施の形態によれば、熱処理の後に炭素膜５０が除去される。これにより不要な炭素膜を除去することができる。炭素膜５０は、たとえば酸化反応を用いることで、容易に除去することができる。
なお平坦な底面を有するトレンチ６（図１）の代わりに、Ｖ字状のトレンチ６ｖ（図１２）が用いられてもよい。この場合、平面視におけるトレンチの大きさをより小さくすることができるので、ＩＧＢＴの大きさをより小さくすることができる。
なお本明細書において、トレンチ６の側壁２０が{０−３３−８}面を含む、ということは、側壁２０が実質的に{０−３３−８}面である場合と、側壁２０を構成する結晶面が複数存在しそれらのひとつが{０−３３−８}面である場合とのいずれをも含む概念である。後者の場合を例示すると、たとえば図１３に示すように、側壁２０は、微視的にみて、面方位{０−３３−８}を有する面５６ａと、面５６ａにつながりかつ面５６ａの面方位と異なる面方位を有する面５６ｂとが交互に設けられることによって構成された、化学的に安定な面である。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。好ましくは面５６ｂは面方位{０−１１−１}を有する。より好ましくは、面方位{０−３３−８}を有する面５６ａと面方位{０−１１−１}とを有する面５６ｂが組み合わさることによって、巨視的にみて{０−１１−２｝面が構成されることが好ましい。ここで「巨視的」とは原子間隔が無視できるほどに十分に大きな寸法で考慮して、ということを意味する。さらに好ましくは、図１３に示す側壁２０において、面５６ａの長さが面５６ａ上での原子間隔の２倍とされ、面５６ｂの長さが面５６ｂ上での原子間隔の２倍とされる。
また本明細書において、トレンチ６の側壁２０が{０−１１−４}面を含む、ということは、側壁２０が実質的に{０−１１−４}面である場合と、側壁２０を構成する結晶面が複数存在しそれらのひとつが{０−１１−４}面である場合とのいずれをも含む概念である。また側壁２０が{０−３３−８}面を含む場合、より好ましくは側壁２０は（０−３３−８）面を含む。また側壁２０が{０−１１−４}面を含む場合、より好ましくは側壁２０は（０−１１−４）面を含む。また側壁２０が{０−１１−１}面を含む場合、より好ましくは側壁２０は（０−１１−１）面を含む。
また本明細書において、トレンチ６の側壁２０が{１００}面を含む、ということは、側壁２０が実質的に{１００}面である場合と、側壁２０を構成する結晶面が複数存在しそれらのひとつが{１００}面である場合とのいずれをも含む概念である。
また本実施の形態における縦溝１６（図４）の形成は省略されてもよい。この場合トレンチ６は熱エッチングのみによって形成され得る。
（実施の形態２）
図１４に示すように、本実施の形態の炭化珪素半導体装置は、バイポーラ型半導体装置の一種であるプレーナ型のＩＧＢＴ１９０である。ＩＧＢＴ１９０は、ｐ型を有する基板１３１と、基板１３１の主表面（図中、上面）上にエピタキシャルに形成された炭化珪素層１８２とを有する。基板１３１は、結晶型が六方晶の炭化珪素または結晶型が立方晶の炭化珪素からなる。これに対応して、基板１３１上にエピタキシャルに形成されている炭化珪素層１８２も、結晶型が六方晶の炭化珪素または結晶型が立方晶の炭化珪素からなる。またＩＧＢＴ１９０はさらに、ゲート絶縁膜１０８と、ゲート電極１０９と、層間絶縁膜１１０と、エミッタ電極１４２と、エミッタ配線層１４３と、コレクタ電極１４４と、保護電極１１５とを有する。
炭化珪素層１８２は、ｐ型を有するバッファ層１３６と、ｎ型を有するドリフト層１３２と、ｐ型を有するボディ領域１３３と、ｎ型を有するエミッタ領域１３４と、ｐ型を有するコンタクト領域１３５とを含む。バッファ層１３６は、基板１３１の一方の主表面上に設けられている。ドリフト層１３２はバッファ層１３６上に設けられている。ボディ領域１３３はドリフト層１３２上に設けられている。エミッタ領域１３４はボディ領域１３３上に設けられている。コンタクト領域１３５はエミッタ領域１３４に取り囲まれている。
炭化珪素層１８２は、炭化珪素の通常のエピタキシャル層に比して、低い炭素空孔密度を有する。これに対応して、炭化珪素層１８２は、低いＺ1/2センター密度を有する。具体的には、炭化珪素層１８２のＺ1/2センター密度は１×１０12ｃｍ-3以下である。
炭化珪素層１８２は、ゲート絶縁膜１０８に対向する表面１２０を有する。炭化珪素層１８２の結晶型が六方晶の場合は表面１２０は{０−３３−８}面および{０１−１−４}面の少なくともいずれか一方を含む。また炭化珪素層１８２の結晶型が立方晶の場合は表面１２０は{１００}面を含む。
ゲート絶縁膜１０８は、炭化珪素層１８２の一部の上に設けられており、エミッタ領域１３４とドリフト層１３２との間をつなぐようにボディ領域１３３上に設けられた部分を含む。ゲート電極１０９はゲート絶縁膜１０８上に設けられている。層間絶縁膜１１０は、ゲート電極１０９とエミッタ配線層１４３との間を絶縁するようにゲート電極１０９を覆っている。層間絶縁膜１１０とゲート絶縁膜１０８とが積層された部分は、エミッタ領域１３４の一部とｐ型のコンタクト領域１３５とを露出するように開口部を有する。エミッタ電極１４２は、この開口部の内部を充填するとともに、ｐ型のコンタクト領域１３５およびエミッタ領域１３４の各々と接触するように設けられている。エミッタ配線層１４３は、エミッタ電極１４２の上部表面に接触しており、層間絶縁膜１１０上に延在している。
コレクタ電極１４４は、バッファ層１３６が設けられた主面と反対の主面上に設けられている。保護電極１１５はコレクタ電極１４４を覆っている。
次にＩＧＢＴ１９０の使用方法の概要を説明する。エミッタ配線層１４３に対して保護電極１１５の電位が正となるように、エミッタ配線層１４３および保護電極１１５の間に電圧が印加される。エミッタ配線層１４３および保護電極１１５の間の電気的導通がゲート電極１０９に印加される電位によってスイッチングされる。具体的には、ゲート電極１０９にしきい値を超える負の電位が印加されると、ボディ領域１３３のうち、ゲート絶縁膜１０８を介してゲート電極１０９に対向する領域（チャネル領域）に反転層が形成される。これによりエミッタ領域１３４とドリフト層１３２とが電気的に接続される。よってエミッタ領域１３４からドリフト層１３２中に電子が注入され、これに対応して基板１３１からバッファ層１３６を介して正孔がドリフト層１３２中へ供給される。この結果、ドリフト層１３２に伝導度変調が生じることで、エミッタ電極１４２とコレクタ電極１４４との間の抵抗が顕著に低下する。すなわちＩＧＢＴ１９０がオン状態となる。一方、ゲート電極１０９に上記のような電位が印加されていないと、チャネル領域には反転層が形成されず、ドリフト層１３２とボディ領域１３３との間が、逆バイアスの状態に維持される。よってＩＧＢＴ１９０はオフ状態となる。
次にＩＧＢＴ１９０の製造方法について、以下に説明する。
図１５に示すように、基板１３１上に炭化珪素層１８０が形成される。具体的には、ｐ型の基板１３１上にまずｐ型のバッファ層１３６がエピタキシャルに形成され、バッファ層１３６上にｎ型のドリフト層１３２がエピタキシャルに形成される。炭化珪素層１８０の形成方法としては、たとえば化学気相成長法（ＣＶＤ法）を用いることができる。ＣＶＤ法における原料ガスとしてはシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）の混合ガスを用いることができる。また原料ガスのキャリアガスとして、たとえば水素ガス（Ｈ2）を用いることができる。またｐ型を付与するための不純物としては、たとえばアルミニウム（Ａｌ）を用いることができる。またｎ型を付与するための不純物としては、たとえば窒素（Ｎ）またはリン（Ｐ）を用いることができる。
図１６に示すように、ドリフト層１３２上におけるイオン注入により、ｐ型のボディ領域１３３と、ｎ型のエミッタ領域１３４と、ｐ型のコンタクト領域１３５とが形成される。コンタクト領域１３５は、ボディ領域１３３の不純物濃度よりも高い不純物濃度を有する。ボディ領域１３３およびコンタクト領域１３５を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などが注入され得る。エミッタ領域１３４を形成するためのイオン注入においては、たとえばリン（Ｐ）などを用いることができる。
次に炭化珪素層１８０の表面（図１６における上面）に対する熱エッチングが行われる。熱エッチングは、炭化珪素層１８０を加熱しつつ、炭化珪素と化学反応し得るプロセスガスを炭化珪素層１８０へ供給することによって行われる。
好ましくはプロセスガスは、塩素原子を含むエッチングガスを含む。このようなエッチングガスとしては、たとえば塩素ガスを用いることができる。好ましくはプロセスガスは、酸素原子を含む酸化ガスを含む。酸化ガスとしては、たとえば酸素ガスを用いることができる。プロセスガスとして酸素ガスと塩素ガスとの混合ガスが用いられる場合、混合ガスの供給において、塩素の流量に対する酸素の流量の比率は、好ましくは０．１以上以上２．０以下とされ、より好ましくは０．２５以上とされる。
なおプロセスガスはキャリアガスを含んでもよい。キャリアガスとしては、たとえば窒素（Ｎ2）ガス、アルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガスなどを用いることができる。
また熱エッチングにおける熱処理の温度は、好ましくは７００℃以上１２００℃以下とされる。熱処理温度を７００℃以上とすることで、ＳｉＣのエッチング速度７０μｍ／ｈｒ程度を確保し得る。下限温度は、より好ましくは８００℃以上とされ、さらに好ましくは９００℃以上とされる。上限温度は、より好ましくは１１００℃以下とされ、さらに好ましくは１０００℃以下とされる。
炭化珪素層１８０の熱エッチングによって侵食される面上には、炭素膜が形成される。これは、熱エッチングによってエッチングされている面からは珪素原子に比して炭素原子がより除去されにくいためである。炭素膜中の炭素原子の一部は、熱エッチングにおける熱処理に起因した拡散現象のために、炭化珪素層１８０中へ拡散する。炭化珪素層１８０中へ拡散した炭素原子の一部は、炭化珪素層１８０中の炭素空孔と結合し、その結果、一部の炭素空孔が消滅する。これにより炭素空孔密度が低減する。
プロセスガス中の酸化ガスの濃度が低い場合またはゼロの場合は、炭素膜のエッチングレートが低くなるので、厚い炭素膜がより形成されやすくなる。逆に酸化ガスの濃度が高い場合は、厚い炭素膜が形成されにくくなるので、炭素膜に被覆されることに起因した炭化珪素のエッチングレートの低下を抑制することができる。熱エッチング中に酸化ガスの濃度が低下させられる場合、その時点以前は炭化珪素の高いエッチングレートが得られ、またその時点以後は炭素膜がより形成されやすくなる。またその後に再び酸化ガスの濃度が高められると、十分に形成された炭素膜が高速でエッチングされ、この際に炭素原子の炭化珪素層１８０中への拡散が活発に生じる。
図１７を参照して、上記の熱エッチングにより、表面１２０を有する炭化珪素層１８１が形成される。炭化珪素層１８０の結晶型が六方晶の場合は表面１２０は{０−３３−８}面および{０１−１−４}面の少なくともいずれか一方を含むものとされる。また炭化珪素層１８０の結晶型が立方晶の場合は表面１２０は{１００}面を含むものとされる。炭化珪素層１８０の結晶型が六方晶の場合、表面１２０の面方位は、たとえば{０−３３−８}面とされる。つまり、上述した条件のエッチングにおいては、エッチング速度の最も遅い結晶面である{０−３３−８}面が表面１２０として自己形成され得る。なお、表面１２０の面方位は{０１−１−４}面とされてもよい。また炭化珪素層１８０の結晶型が立方晶である場合には、表面１２０の面方位は{１００}面であってもよい。好ましくは、{０−３３−８}面としては（０−３３−８）面が用いられ、また{０−１１−４}面としては（０−１１−４）面が用いられる。
また炭化珪素層１８０（図１６）は、上述したような一部の炭素空孔の消滅により、炭化珪素層１８０に比してより炭素空孔密度の小さい炭化珪素層１８１に変化する。また表面１２０上には、上記熱エッチングの結果として炭素膜１５０が形成される。
なお、炭化珪素層１８０の表面に、機械加工などに起因した加工変質層が存在していた場合、この加工変質層は上記熱エッチングによって除去され得る。変質層をより確実に除去するためには、熱エッチングを０．１μｍ以上の深さに渡って行うことが好ましい。
次に炭化珪素層１８１の熱処理が行われる。この熱処理によって、炭素膜１５０から炭化珪素層１８１中へ炭素原子が拡散する。拡散した炭素原子の一部は、炭化珪素層１８１中の炭素空孔と結合し、この結果、炭素空孔の一部が消滅する。これにより炭素空孔密度が低減する。
好ましくは、炭化珪素層１８１の熱処理は、熱エッチングにおいて炭化珪素層が加熱される温度よりも高い温度で行われる。熱処理の温度は、好ましくは１５００℃以上であり、たとえば１７００℃程度である。熱処理の温度が十分に高ければ、この熱処理によって炭化珪素層１８１中の不純物が活性化される。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
図１８に示すように、上述した炭素空孔の消滅により、炭化珪素層１８１（図１７）は、炭化珪素層１８１に比してより炭素空孔密度の小さい炭化珪素層１８２に変化する。
さらに図１９に示すように、上記の熱処理後に残存している炭素膜１５０（図１８）が除去される。この目的で、たとえばエッチングが行われる。
図２０に示すように、炭化珪素層１８２上にゲート絶縁膜１０８が形成される。この目的で、たとえば、炭化珪素層１８２が熱酸化される。
図２１に示すように、ゲート絶縁膜１０８上にゲート電極１０９が形成される。ゲート電極１０９は、たとえば、導電体膜の成膜と、この導電膜のパターニングとにより形成され得る。
図２２を参照して、ゲート電極１０９の上部表面、および露出しているゲート絶縁膜１０８の上部表面上を覆うように、層間絶縁膜１１０が形成される。次にコンタクト領域１３５およびエミッタ領域１３４の一部を露出する開口部が形成される。
図２３に示すように、上記開口部内においてエミッタ領域１３４およびコンタクト領域１３５の各々に接するオーミック電極であるエミッタ電極１４２が形成される。
また、基板１３１の裏面側（バッファ層１３６およびドリフト層１３２が形成された側と反対の側）に、オーミック電極であるコレクタ電極１４４が形成される。
再び図１４を参照して、エミッタ電極１４２の上部表面に接触するとともに、層間絶縁膜１１０の上部表面上に延在するエミッタ配線層１４３と、コレクタ電極１４４を覆う保護電極１１５とが形成される。以上によりＩＧＢＴ１９０が得られる。
次に本実施の形態の作用効果について、以下に説明する。
本実施の形態のＩＧＢＴ１９０の製造方法によれば、炭化珪素層１８０（図１６）に対する熱エッチングの際に、熱エッチングによって侵食される面上に炭素膜１５０（図１７）が形成される。また熱エッチングの際の熱処理によって、炭素膜１５０から炭化珪素層１８０（図１６）中へ炭素原子が拡散し、この炭素原子が炭化珪素層１８０（図１６）中の炭素空孔と結合する。これにより炭化珪素層１８０が、より少ない炭素空孔密度を有する炭化珪素層１８１（図１７）に変化する。よってより高品質の炭化珪素層を有するＩＧＢＴ１９０（図１４）が得られる。
好ましくは、プロセスガスは、塩素原子を含むエッチングガスを含む。これにより、炭化珪素に対するプロセスガスの反応性を高めることができる。
好ましくは、プロセスガスは、酸素原子を含む酸化ガスを含む。これにより、炭化珪素層１８０の熱エッチングによって炭化珪素層１８０の表面に生じる炭素膜１５０に対するプロセスガスの反応性を高めることができる。
好ましくは、熱エッチング中にプロセスガス中の酸化ガスの濃度が低下させられる。これにより炭素膜１５０のエッチングレートが小さくなるので、炭素膜１５０がより十分に形成される。よってこの炭素膜１５０から炭化珪素中へ炭素をより十分に供給することができる。より好ましくは、酸化ガスの濃度が低下させられた後に、酸化ガスの濃度が高められる。これにより、十分厚く形成された炭素膜１５０が高速でエッチングされ、この際に炭素原子の炭化珪素層１８０中への拡散が活発に生じる。よって炭化珪素層１８０中の炭素空孔密度をより低減することができる。
また本実施の形態によれば、熱エッチングの後に行われる熱処理によって、炭素膜１５０から炭化珪素層１８１（図１７）中へ炭素原子が拡散し、この炭素原子が炭化珪素層１８１中の炭素空孔と結合する。これにより炭化珪素層１８１が、より少ない炭素空孔密度を有する炭化珪素層１８２（図１８）に変化する。よってより高品質の炭化珪素層を有するＩＧＢＴ１９０（図１４）が得られる。
またこの、熱エッチング後の熱処理は、熱エッチングにおいて炭化珪素層が加熱される温度よりも高い温度によって行われる。これにより炭素原子の拡散がより活発に生じるので、炭素空孔の密度をより十分に低減することができる。また同時にこの熱処理によって、不純物を活性化させることができる。またこの活性化のための熱処理の際に、炭素膜１５０がキャップ膜として機能することで、熱処理に伴う表面１２０（図１７）の荒れを抑えることができる。
また本実施の形態の炭化珪素半導体装置であるＩＧＢＴ１９０はバイポーラ型半導体装置である。バイポーラ型半導体装置においてはキャリアとして電子および正孔が共に用いられる。よって炭化珪素層中の炭素空孔の密度が上述したように低減されることで、電子と正孔とが炭素空孔の存在に起因して再結合する頻度を小さくすることができる。これによりバイポーラ型半導体装置の性能を高めることができる。具体的には、ＩＧＢＴ１９０中の電子および正孔の密度を高めることで、オン抵抗を低減することができる。
また本実施の形態によれば、熱処理の後に炭素膜１５０が除去される。これにより不要な炭素膜を除去することができる。炭素膜１５０は、たとえば酸化反応を用いることで、容易に除去することができる。
なお本明細書において、表面１２０が{０−３３−８}面を含む、ということは、表面１２０が実質的に{０−３３−８}面である場合と、表面１２０を構成する結晶面が複数存在しそれらのひとつが{０−３３−８}面である場合とのいずれをも含む概念である。後者の場合を例示すると、たとえば図２４に示すように、表面１２０は、微視的にみて、面方位{０−３３−８}を有する面５６ａと、面５６ａにつながりかつ面５６ａの面方位と異なる面方位を有する面５６ｂとが交互に設けられることによって構成された、化学的に安定な面である。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。好ましくは面５６ｂは面方位{０−１１−１}を有する。より好ましくは、面方位{０−３３−８}を有する面５６ａと面方位{０−１１−１}とを有する面５６ｂが組み合わさることによって、巨視的にみて{０−１１−２｝面が構成されることが好ましい。ここで「巨視的」とは原子間隔が無視できるほどに十分に大きな寸法で考慮して、ということを意味する。さらに好ましくは、図１３に示す表面１２０において、面５６ａの長さが面５６ａ上での原子間隔の２倍とされ、面５６ｂの長さが面５６ｂ上での原子間隔の２倍とされる。
また本明細書において、表面１２０が{０−１１−４}面を含む、ということは、表面１２０が実質的に{０−１１−４}面である場合と、表面１２０を構成する結晶面が複数存在しそれらのひとつが{０−１１−４}面である場合とのいずれをも含む概念である。また表面１２０が{０−３３−８}面を含む場合、より好ましくは表面１２０は（０−３３−８）面を含む。また表面１２０が{０−１１−４}面を含む場合、より好ましくは表面１２０は（０−１１−４）面を含む。また表面１２０が{０−１１−１}面を含む場合、より好ましくは表面１２０は（０−１１−１）面を含む。
また本明細書において、表面１２０が{１００}面を含む、ということは、表面１２０が実質的に{１００}面である場合と、表面１２０を構成する結晶面が複数存在しそれらのひとつが{１００}面である場合とのいずれをも含む概念である。
なおＩＧＢＴはｎ型に限定されるものではなくｐ型であってもよい。またＩＧＢＴが基板３１（図１）または基板１３１（図１４）を有するが、基板は製造工程において除去されてもよい。またバッファ層３６または１３６が除去されてもよい。またバッファ層３６または１３６が用いられなくてもよい。
またバイポーラ型半導体装置はＩＧＢＴに限定されるものではなく、たとえばＰＩＮ（Ｐｏｓｉｔｉｖｅ Ｉｎｔｒｉｎｓｉｃ Ｎｅｇａｔｉｖｅ）ダイオードまたはＧＴＯ（Ｇａｔｅ Ｔｕｒｎ−ｏｆｆ Ｔｈｙｒｉｓｔｏｒ）であってもよい。また炭化珪素半導体装置はバイポーラ型半導体装置を含むもの限定されるものではなく、たとえばユニポーラ型半導体装置を含むものであってもよい。ユニポーラ型半導体装置としては、たとえばＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタまたはショットキーバリアダイオードがある。
また上記各実施の形態において用いられている結晶学的面方位は一例であって、他の面方位が用いられてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の特許請求の範囲は上記した説明ではなくて請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
６，６ｖ トレンチ、８，１０８ ゲート絶縁膜、９，１０９ ゲート電極、１０，１１０ 層間絶縁膜 層間絶縁膜、１５，１１５ 保護電極、１６ 縦溝、１７ マスク層、２０ 側壁、３１，１３１ 基板、３２，１３２ ドリフト層、３３，１３３ ボディ領域、３４，１３４ エミッタ領域、３５，１３５ コンタクト領域、３６，１３６ バッファ層、４２，１４２ エミッタ電極、４３，１４３ エミッタ配線層、４４，１４４ コレクタ電極、５０，１５０ 炭素膜、５６ａ，５６ｂ 面、８０，８１，８２，１８０，１８１，１８２ 炭化珪素層、１２０ 表面。

Claims (9)

  1. 炭化珪素層を加熱しつつ炭化珪素と化学反応し得るプロセスガスを前記炭化珪素層へ供給することによって、前記炭化珪素層に対する熱エッチングを行う工程を備え、前記熱エッチングを行う工程により前記炭化珪素層上に炭素膜が形成され、さらに
    前記炭素膜から前記炭化珪素層中へ炭素が拡散するように前記炭化珪素層を熱処理する工程を備える、炭化珪素半導体装置の製造方法。
  2. 前記炭化珪素半導体装置はバイポーラ型半導体装置を含む、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記炭化珪素層を熱処理する工程は、前記熱エッチングを行う工程において前記炭化珪素層が加熱される温度よりも高い温度によって行われる、請求項１または２に記載の炭化珪素半導体装置の製造方法。
  4. 前記プロセスガスは、塩素原子を含むエッチングガスを含む、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 前記プロセスガスは、酸素原子を含む酸化ガスを含む、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  6. 前記熱エッチングを行う工程は、前記プロセスガス中の前記酸化ガスの濃度を低下させる工程を含む、請求項５に記載の炭化珪素半導体装置の製造方法。
  7. 前記熱処理する工程の後に、残存した前記炭素膜を除去する工程をさらに備える、請求項１〜６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  8. 前記熱エッチングを行う工程は、前記炭化珪素層上にトレンチを形成するように行われる、請求項１〜７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  9. 前記トレンチ内にゲート電極を形成する工程をさらに備える、請求項８に記載の炭化珪素半導体装置の製造方法。
JP2012003895A 2012-01-12 2012-01-12 炭化珪素半導体装置の製造方法 Active JP5759393B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012003895A JP5759393B2 (ja) 2012-01-12 2012-01-12 炭化珪素半導体装置の製造方法
PCT/JP2012/080592 WO2013105349A1 (ja) 2012-01-12 2012-11-27 炭化珪素半導体装置の製造方法
EP12864703.9A EP2804215B1 (en) 2012-01-12 2012-11-27 Method for manufacturing silicon carbide semiconductor device
KR1020147014584A KR20140112009A (ko) 2012-01-12 2012-11-27 탄화규소 반도체 장치의 제조방법
CN201280061374.3A CN103988310B (zh) 2012-01-12 2012-11-27 制造碳化硅半导体器件的方法
US13/705,930 US20130183820A1 (en) 2012-01-12 2012-12-05 Method for manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012003895A JP5759393B2 (ja) 2012-01-12 2012-01-12 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013143523A true JP2013143523A (ja) 2013-07-22
JP5759393B2 JP5759393B2 (ja) 2015-08-05

Family

ID=48780258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012003895A Active JP5759393B2 (ja) 2012-01-12 2012-01-12 炭化珪素半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20130183820A1 (ja)
EP (1) EP2804215B1 (ja)
JP (1) JP5759393B2 (ja)
KR (1) KR20140112009A (ja)
CN (1) CN103988310B (ja)
WO (1) WO2013105349A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015019731A1 (ja) * 2013-08-07 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
WO2015025632A1 (ja) * 2013-08-21 2015-02-26 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2018166196A (ja) * 2017-03-28 2018-10-25 富士電機株式会社 半導体装置およびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2750198A4 (en) 2011-08-26 2015-04-15 Nat Univ Corp Nara Inst SiC SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING THE SAME
JP2015176995A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
WO2015151413A1 (ja) * 2014-03-31 2015-10-08 東洋炭素株式会社 ＳｉＣ基板の表面処理方法、ＳｉＣ基板、及び半導体の製造方法
JP6271356B2 (ja) * 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
JP6310571B2 (ja) * 2014-11-18 2018-04-11 東洋炭素株式会社 ＳｉＣ基板処理方法
JP6415946B2 (ja) * 2014-11-26 2018-10-31 株式会社東芝 半導体装置の製造方法及び半導体装置
DE102015103070B4 (de) * 2015-03-03 2021-09-23 Infineon Technologies Ag Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
US9865707B2 (en) * 2015-07-30 2018-01-09 United Microelectronics Corp. Fabricating method of a strained FET
US20170309484A1 (en) * 2016-04-22 2017-10-26 Infineon Technologies Ag Carbon Vacancy Defect Reduction Method for SiC
CN106653581A (zh) * 2016-11-17 2017-05-10 中国工程物理研究院电子工程研究所 一种用于碳化硅高温退火表面保护的碳膜快速制备方法
EP4095888A1 (en) * 2021-05-28 2022-11-30 Hitachi Energy Switzerland AG Semiconductor device having a reduced concentration of carbon vacancies and method for manufacturing a semiconductor device
CN114959898B (zh) * 2022-04-12 2023-10-17 北京天科合达半导体股份有限公司 一种高压超高压器件用碳化硅外延片的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3398033A (en) * 1965-02-26 1968-08-20 Dow Corning Method of etching silicon carbide
JPH08204179A (ja) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US20050253313A1 (en) * 2004-05-14 2005-11-17 Poco Graphite, Inc. Heat treating silicon carbide articles
JP5155536B2 (ja) 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
US8071487B2 (en) * 2006-08-15 2011-12-06 United Microelectronics Corp. Patterning method using stacked structure
JP5307381B2 (ja) * 2007-11-12 2013-10-02 Ｈｏｙａ株式会社 半導体素子ならびに半導体素子製造法
JP4894780B2 (ja) * 2008-02-18 2012-03-14 株式会社デンソー 半導体基板の製造方法
JP4640439B2 (ja) * 2008-04-17 2011-03-02 株式会社デンソー 炭化珪素半導体装置
MY159405A (en) * 2009-05-29 2016-12-30 Solexel Inc Three-dimensional thin-film semiconductor substrate with through-holes and methods of manufacturing
JP5564682B2 (ja) * 2010-04-28 2014-07-30 学校法人関西学院 半導体素子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015019731A1 (ja) * 2013-08-07 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
JP2015032813A (ja) * 2013-08-07 2015-02-16 住友電気工業株式会社 炭化珪素半導体装置
WO2015025632A1 (ja) * 2013-08-21 2015-02-26 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9647081B2 (en) 2013-08-21 2017-05-09 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device
JP2018166196A (ja) * 2017-03-28 2018-10-25 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP2804215A4 (en) 2015-07-01
EP2804215B1 (en) 2018-02-21
JP5759393B2 (ja) 2015-08-05
EP2804215A1 (en) 2014-11-19
CN103988310A (zh) 2014-08-13
KR20140112009A (ko) 2014-09-22
US20130183820A1 (en) 2013-07-18
CN103988310B (zh) 2017-06-13
WO2013105349A1 (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
JP5759393B2 (ja) 炭化珪素半導体装置の製造方法
JP5741583B2 (ja) 半導体装置およびその製造方法
JP5707770B2 (ja) 半導体装置およびその製造方法
JP6271356B2 (ja) 半導体装置の製造方法
US9000447B2 (en) Silicon carbide semiconductor device
WO2013038862A1 (ja) 炭化珪素半導体装置の製造方法
JP2016100591A (ja) 半導体装置の製造方法及び半導体装置
JP2005328013A (ja) 半導体装置の製造方法
JP2012038771A (ja) 半導体装置およびその製造方法
JP6056292B2 (ja) 炭化珪素半導体装置の製造方法
JP2015149346A (ja) 半導体装置の製造方法および半導体装置
JP5742712B2 (ja) 炭化珪素半導体装置の製造方法
JP2015153854A (ja) 炭化珪素半導体装置
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP2014038896A (ja) 炭化珪素半導体装置
JP6567601B2 (ja) 半導体装置
JP2015082632A (ja) 炭化珪素半導体装置およびその製造方法
US20160211332A1 (en) Silicon carbide semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150605

R150 Certificate of patent or registration of utility model

Ref document number: 5759393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250