JP2013125905A - 配線パターンの形成方法及び半導体装置 - Google Patents

配線パターンの形成方法及び半導体装置 Download PDF

Info

Publication number
JP2013125905A
JP2013125905A JP2011274772A JP2011274772A JP2013125905A JP 2013125905 A JP2013125905 A JP 2013125905A JP 2011274772 A JP2011274772 A JP 2011274772A JP 2011274772 A JP2011274772 A JP 2011274772A JP 2013125905 A JP2013125905 A JP 2013125905A
Authority
JP
Japan
Prior art keywords
pattern
insulating
forming
self
assembled film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011274772A
Other languages
English (en)
Other versions
JP5931428B2 (ja
Inventor
Yasuto Yoshimizu
康人 吉水
Satoshi Wakatsuki
啓 若月
Hisashi Oguchi
寿史 大口
Atsuko Sakata
敦子 坂田
Hiroshi Tomita
寛 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011274772A priority Critical patent/JP5931428B2/ja
Priority to US13/526,216 priority patent/US8772164B2/en
Publication of JP2013125905A publication Critical patent/JP2013125905A/ja
Application granted granted Critical
Publication of JP5931428B2 publication Critical patent/JP5931428B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886—Multistep pretreatment
    • C23C18/1893—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron

Abstract

【課題】安定した配線パターンの形成方法及び半導体装置を提供する。
【解決手段】本実施形態に係る配線パターンの形成方法は、基材の主面上に側面を有する絶縁パターンを形成する工程と、前記絶縁パターンの前記側面に、前記絶縁パターンの材料と親和性を有する自己組織化膜を形成する工程と、前記自己組織化膜の側面に導電性材料を析出させて導電層を形成する工程と、を備える。また、前記主面上において前記導電層の周囲を絶縁性の層間膜で覆う工程と、前記層間膜の表面に前記導電層を露出させる工程と、をさらに備える。
【選択図】図１

Description

本発明の実施形態は、配線パターンの形成方法及び半導体装置に関する。
配線パターンの形成方法としては、金属を配線状にドライエッチングするプロセスや、配線溝に金属を埋め込むダマシンプロセスが挙げられる。ドライエッチングによって配線パターンを形成する方法では、金属層の上にレジストパターンを形成し、このレジストパターンをマスクにして金属層をドライエッチングする。これにより、レジストパターンの形状が転写された配線パターンを形成する。また、ダマシンプロセスでは、絶縁層に溝を形成し、この溝内に金属材料を埋め込み、溝以外の部分に設けられた金属材料を研磨して除去する。これにより、溝内に金属材料の配線パターンを形成する。
また、配線パターンの形成方法として、無電解めっきにより導電層を析出させる方法もある。
このような配線パターンの形成においては、高精度に安定した形状を形成することが望まれる。
特開２００５−５１１５１号公報
本発明の実施形態は、安定した配線パターンの形成方法及び半導体装置を提供する。
実施形態に係る配線パターンの形成方法は、基材の主面上に側面を有する絶縁パターンを形成する工程と、前記絶縁パターンの前記側面に、前記絶縁パターンの材料と親和性を有する自己組織化膜を形成する工程と、前記自己組織化膜の側面に導電性材料を析出させて導電層を形成する工程と、を備える。
第１の実施形態に係る配線パターンの形成方法を例示するフローチャートである。 （ａ）〜（ｃ）は、第１の実施形態に係る配線パターンの形成方法の具体例を示す模式的断面図である。 （ａ）〜（ｃ）は、第１の実施形態に係る配線パターンの形成方法の具体例を示す模式的断面図である。 （ａ）〜（ｂ）は、第１の実施形態に係る配線パターンの形成方法の具体例を示す模式的断面図である。 （ａ）〜（ｃ）は、第２の実施形態に係る配線パターンの形成方法を例示する模式的断面図である。 （ａ）〜（ｃ）は、第２の実施形態に係る配線パターンの形成方法を例示する模式的断面図である。 第３の実施形態に係る半導体装置を例示する模式的斜視図である。
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る配線パターンの形成方法を例示するフローチャートである。
すなわち、図１に表したように、本実施形態に係る配線パターンの形成方法は、絶縁パターンの形成（ステップＳ１０１）、自己組織化膜の形成（ステップＳ１０２）、導電層の形成（ステップＳ１０３）を備える。
ステップＳ１０１に表した絶縁パターンの形成では、基材の主面上に側面を有する絶縁パターンを形成する。絶縁パターンを形成するには、基材の主面上に絶縁層を形成し、この絶縁層の上にマスクパターンを形成し、マスクパターンを介して絶縁層をエッチングする。
絶縁層には、例えば酸化シリコンが用いられる。マスクパターンには、例えばフォトレジストが用いられる。
ステップＳ１０２に表した自己組織化膜の形成では、絶縁パターンの側面に、絶縁パターンの材料と親和性を有する自己組織化膜を形成する。自己組織化膜には、例えばシラノール基と、シラノール基の対向基にアミノ基を有するＳＡＭ（Self-Assembled Monolayer）が用いられる。
絶縁パターンが酸化シリコンを含む場合、自己組織化膜は、酸化シリコンにのみ吸着するシランカップリング剤を含む。
ステップＳ１０３に表した導電層の形成では、自己組織化膜の側面に導電性材料を析出させて導電層を形成する。自己組織化膜の側面とは、自己組織化膜の表面のうち、絶縁パターンとは反対側の面のことをいう。導電層を形成するには、先ず、自己組織化膜に触媒を付与する。触媒は、この自己組織化膜を介して良好に密着する。その後、この触媒を介して導電性材料を析出される無電解めっきを行う。これにより、絶縁パターンの側面に導電性材料が所定の厚さで析出して配線パターンになる。
図２（ａ）〜図４（ｂ）は、第１の実施形態に係る配線パターンの形成方法の具体例を示す模式的断面図である。
先ず、図２（ａ）に表したように、基板１１の上に下地層１２を形成する。基板１１には、例えばシリコンが用いられる。なお、基板１１は、シリコン以外の半導体基板やガラス等の絶縁性基板でもよい。また、基板１１は、絶縁性基板に半導体層が形成されたものであってもよい。基板１１には回路や素子が形成されているものも含まれる。
下地層１２には、下地層１２の露出面に自己組織化膜が形成されない材料を用いる。下地層１２としては、例えば窒化シリコンが用いられる。
なお、基板１１の表面に自己組織化膜が形成されない処理を施す場合には、下地層１２は不要である。例えば、シリコンによる基板１１の表面にバッファードフッ酸（ＢＨＦ）で前処理を施し、表面を水素終端しておくことで、自己組織化膜が形成されなくなる。このような前処理を施す場合には、下地層１２を設ける必要はない。
本実施形態において、基材１０は、基板１１を含む。また、下地層１２が設けられている場合、基材１０は、基板１１及び下地層１２を含む。本実施形態の説明では、基材１０として基板１１及び下地層１２を含む場合を例とする。
次に、基材１０の主面１０ａ（下地層１２の上面）に絶縁膜２０を形成する。絶縁膜２０には、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）を用いたＣＶＤ（Chemical Vapor Deposition）により形成される酸化シリコンが用いられる。絶縁膜２０の厚さは、形成する配線パターンの高さに対応している。
次に、絶縁膜２０の上にマスクパターンＭＰを形成する。マスクパターンＭＰは、例えばフォトレジストをフォトリソグラフィ及びエッチングによってパターニングしたものである。
次に、図２（ｂ）に表したように、マスクパターンＭＰを介して絶縁膜２０をエッチングし、絶縁パターン２１を形成する。絶縁膜２０のマスクパターンＭＰが形成されていない部分は、例えばＲＩＥ（Reactive Ion Etching）によって除去される。このエッチングにより、マスクパターンＭＰの形成された部分に残った絶縁膜２０が絶縁パターン２１になる。また、マスクパターンＭＰの形成されていない部分の絶縁膜２０は下地層１２が露出するまで除去される。
一例として、絶縁パターン２１の幅は約２０ナノメートル（ｎｍ）、隣り合う２つの絶縁パターン２１の隙間は約２０ｎｍである。
次に、図２（ｃ）に表したように、必要に応じて絶縁パターン２１のスリミングを行う。スリミングを行う場合には、マスクパターンＭＰを残したまま絶縁パターン２１の幅をマスクパターンＭＰの幅よりも細くする。絶縁パターン２１が酸化シリコンを含む場合、スリミングはバッファードフッ酸（ＢＨＦ）によるエッチングによって行われる。バッファードフッ酸を用いることで、フォトレジストであるマスクパターンＭＰを残したまま、酸化シリコンを含む絶縁パターン２１のみをエッチングし、絶縁パターン２１の幅を調整することができる。
一例として、スリミング後の絶縁パターン２１の幅は約５ｎｍ、隣り合う２つの絶縁パターン２１の隙間は約３５ｎｍである。
次に、図３（ａ）に表したように、絶縁パターン２１の側面２１ａに自己組織化膜３０を形成する。自己組織化膜３０は、絶縁パターン２１の材料と結合する官能基を有する。
自己組織化膜３０を形成するには、マスクパターンＭＰが残った絶縁パターン２１を、自己組織化膜３０の材料が含まれる溶媒に浸漬させる。
本実施形態において、自己組織化膜３０は、絶縁パターン２１の側面２１ａにのみ形成される。すなわち、絶縁パターン２１の上（上面）は、マスクパターンＭＰによって被覆されている。また、下地層１２には自己組織化膜３０が形成されない。したがって、自己組織化膜３０は、絶縁パターン２１の側面２１ａのみに吸着または結合する。
自己組織化膜３０には、例えば、シラノール基と、シラノール基の対向基にアミノ基を有するＳＡＭが用いられる。シラノール基は、酸化シリコンと高い親和性を有する。
絶縁パターン２１が酸化シリコンを含む場合、自己組織化膜３０は酸化シリコンにのみ吸着するシランカップリング剤を含むものが好ましい。
次に、自己組織化膜３０に触媒３５を付与する。なお、図面の関係上、触媒３５は自己組織化膜３０と共通に図示されている。触媒３５には、配線パターンの金属材料に対して還元力の高い材料（例えば、パラジウム）が用いられる。触媒３５を付与するには、自己組織化膜３０が形成された絶縁パターン２１を、触媒金属を含む溶媒に浸漬するようにする。これにより、触媒３５は、自己組織化膜３０であるＳＡＭの官能基（例えば、アミノ基）と結合する。
一例として、自己組織化膜３０及び触媒３５を含む絶縁パターン２１の幅は約１０ｎｍ、隣り合う２つの絶縁パターン２１の隙間は約３０ｎｍである。
次に、図３（ｂ）に表したように、自己組織化膜３０に付与した触媒３５を介して導電性材料を析出させて導電層４０を形成する。導電性材料には、例えばニッケル（Ｎｉ）が用いられる。
導電性材料を析出させるには、触媒３５が付与された絶縁パターン２１を、導電性材料を含む金属溶媒に浸漬するようにする。導電性材料は、絶縁パターン２１の側面２１ａに直交する方向に析出していく。導電性材料が析出した厚さ（側面２１ａに直交する方向の厚さ）は、配線パターンの幅に対応する。
絶縁パターン２１は対向する２つの側面２１ａを有するため、導電性材料は絶縁パターン２１を中心に違いに反対方向に析出する。このため、絶縁パターン２１を中心とした両側にそれぞれ導電層４０が形成される。導電性材料の析出の厚さ、すなわち配線パターンの幅は、導電性材料の析出時間（浸漬時間）に応じて設定される。
一例として、導電層４０の厚さ（配線パターンの幅）は約３０ｎｍ、隣り合う２つの導電層４０の隙間（隣り合う２つの配線パターンの隙間）は約１０ｎｍである。
次に、図３（ｃ）に表したように、絶縁パターン２１の上のマスクパターンＭＰを除去する。次に、図４（ａ）に表したように、導電層４０の隙間に絶縁部材５０を埋め込む。絶縁部材５０には、例えばＰＳＺ（Polysilazane）が用いられる。
一例として、絶縁部材５０は、約１０００ｎｍの厚さで形成される。
その後、図４（ｂ）に表したように、絶縁部材５０の表面を例えばＣＭＰ（Chemical Mechanical Polishing）によって平坦化する。絶縁部材５０の表面は、導電層４０が露出するまで平坦化される。これにより、本実施形態に係る配線パターン１が完成する。
ここで、ドライエッチングによって配線パターンを形成すると、エッチング残渣除去のための洗浄が必要になる。また、洗浄によってエッチング残渣を除去しきれなかったり、洗浄処理によって配線の寸法が変動してしまったりする懸念がある。さらに、洗浄後にアフターコロージョンを引き起こすことが懸念される。加えて、金属中に打ち込まれて洗浄で取り切れなかったハロゲン系の不純物による抵抗変動が懸念される。
第１の実施形態では、配線パターン１の形成としてこのようなドライエッチングを用いないため、上記のような懸念は生じない。
また、第１の実施形態では、絶縁パターン２１の側面２１ａに導電層４０が形成されるため、絶縁パターン２１によって導電層４０が確実に支持される。したがって、細く、深い配線パターン１であっても、精度良く、安定して形成することができる。
なお、本実施形態に係る配線パターン１の形成方法では、絶縁パターン２１を中心に２つの導電層４０が対向する構成になる。したがって、絶縁パターン２１として誘電率の低い材料（例えば、ＳｉＯＣ、Ｓｉ、Ｏ、Ｃ、Ｆ）を用いることにより、対向する２つの導電層４０の層間容量の低減が達成される。
一方、絶縁パターン２１として誘電率の高い材料（例えば、ＨｆＳｉＯ、Ｈｆ、Ｌａなどの希土類金属、Ｈｆ、Ａｌ、Ｔａ、Ｔｉ、Ｌａ、Ｓｉなどの酸化物）を用いることにより、静電容量の大きなコンデンサが構成される。
（第２の実施形態）
次に、第２の実施形態に係る配線パターンの形成方法について説明する。
図５（ａ）〜図６（ｃ）は、第２の実施形態に係る配線パターンの形成方法を例示する模式的断面図である。
先ず、図５（ａ）に表したように、絶縁パターン２１を形成する。絶縁パターン２１の形成は、先に説明した第１の実施形態と同様である（図２（ａ）〜（ｃ）参照）。次に、絶縁パターン２１の近傍の基材１０に開口ｈを形成する。
開口ｈの内壁には、基材１０に形成された金属製の配線１３が露出する。金属製の配線１３は、例えば基板１１に設けられた半導体素子１００と導通している。
開口ｈは、絶縁パターン２１を形成した後に設けられても、絶縁パターン２１を形成する前に設けられてもよい。
次に、図５（ｂ）に表したように、絶縁パターン２１の側面２１ａに第１の自己組織化膜３０Ａを形成し、開口ｈの内壁に第２の自己組織化膜３０Ｂを形成する。第１の自己組織化膜３０Ａは、第１の実施形態で用いた自己組織化膜３０と同じである。
第２の自己組織化膜３０Ｂは、開口ｈの内壁に露出する金属製の配線１３と吸着または結合する。第２の自己組織化膜３０Ｂには、例えばチオール基と、チオール基の対向基にアミノ基を有するＳＡＭが用いられる。
チオール基は、金属（金、銀、銅など）のみと結合するため、第２の自己組織化膜３０Ｂは、絶縁パターン２１の側面２１ａや下地層１２の表面、マスクパターンＭＰの表面には付着しない。なお、第２の自己組織化膜３０Ｂとしては、金属のみと結合するジスルフィド基を有するＳＡＭであってもよい。
次に、第１の自己組織化膜３０Ａ及び第２の自己組織化膜３０Ｂに触媒３５を付与する。なお、図面の関係上、触媒３５は自己組織化膜３０Ａ及び３０Ｂと共通に図示されている。触媒３５には、配線パターンの金属材料に対して還元力の高い材料（例えば、パラジウム）が用いられる。
次に、図５（ｃ）に表したように、第１の自己組織化膜３０Ａ及び第２の自己組織化膜３０Ｂに付与した触媒３５を介して導電性材料を析出させて、絶縁パターン２１の側面２１ａに導電層４０を形成し、開口ｈにビア６０を形成する。導電性材料には、例えばニッケル（Ｎｉ）が用いられる。絶縁パターン２１の側面２１ａに析出した導電性材料（導電層４０）は、開口ｈの内壁に析出した導電性材料（ビア６０）と接合される。これにより、導電層４０はビア６０と電気的に導通する。
次に、図６（ａ）に表したように、絶縁パターン２１の上のマスクパターンＭＰを除去する。次に、図６（ｂ）に表したように、導電層４０の隙間に絶縁部材５０を埋め込む。絶縁部材５０には、例えばＰＳＺが用いられる。その後、図６（ｃ）に表したように、絶縁部材５０の表面を例えばＣＭＰによって平坦化する。絶縁部材５０の表面は、導電層４０が露出するまで平坦化される。これにより、本実施形態に係る配線パターン１が完成する。
第２の実施形態では、第１の実施形態と同様な作用効果に加え、無電解めっきによって導電層４０と、この導電層４０と電気的に導通したビア６０と、を一括して形成することができることになる。
（第３の実施形態）
次に、第３の実施形態に係る半導体装置について説明する。
図７は、第３の実施形態に係る半導体装置を例示する模式的斜視図である。
図７に表したように、半導体装置１１０は、半導体素子１００が設けられた基材１０と、基材１０の主面１０ａに設けられ、主面１０ａ上に側面２１ａを有する絶縁パターン２１と、絶縁パターン２１の側面２１ａに設けられた自己組織化膜３０と、自己組織化膜３０の側面に設けられた導電層４０と、を備える。導電層４０には、導電層４０の金属材料に対して還元力の高い材料（例えば、パラジウム）が含まれてもよい。
半導体装置１１０の上記構成のうち、絶縁パターン２１、自己組織化膜３０及び導電層４０は配線パターン１を構成する。配線パターン１を形成するには、上記説明した第１の実施形態及び第２の実施形態のうちいずれかを適用すればよい。第２の実施形態を適用した場合には、導電層４０はビア６０と電気的に導通する。導電層４０は、このビア６０を介して半導体素子１００と導通する。
配線パターン１には、図示しない保護部材５０が設けられ、必要に応じて表面の平坦化が成されている。なお、半導体装置１１０において、複数の配線パターン１が積層されていてもよい。この場合には、先に説明した第１の実施形態及び第２の実施形態の少なくともいずれかを繰り返して、配線パターン１の上に他の配線パターン１を積層すればよい。積層される複数の配線パターン１の間には、他の層（半導体層、絶縁層）を介在させてもよい。
このような半導体装置１１０によれば、精度良く、安定して形成された配線パターン１によって、動作信頼性の向上及び製造歩留まりの向上を図ることができるようになる。
以上説明したように、本実施形態によれば、安定した配線パターンの形成方法及び半導体装置を提供することができる。
なお、上記に各実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、基板１１としては、シリコン以外の半導体基板やガラス等の絶縁性基板のほか、絶縁性基材に半導体層が形成されたものであってもよい。また、自己組織化膜３０、３０Ａ及び３０Ｂは、上記以外の材料であってもよい。また、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…配線パターン、１０…基材、１０ａ…主面、１１…基板、１２…下地層、２０…絶縁膜、２１…絶縁パターン、２１ａ…側面、３０…自己組織化膜、３０Ａ…第１の自己組織化膜、３０Ｂ…第２の自己組織化膜、３５…触媒、４０…導電層、５０…絶縁部材、６０…ビア、１００…半導体素子、１１０…半導体装置、ＭＰ…マスクパターン、ｈ…開口

Claims (8)

  1. 基材の主面上に絶縁層を形成し、前記絶縁層の上にマスクパターンを形成し、前記マスクパターンを介して前記絶縁層をエッチングすることで、前記主面上に側面を有し前記マスクパターンの幅よりも細い幅の絶縁パターンを形成する工程と、
    前記絶縁パターンの前記側面に、前記絶縁パターンの材料と親和性を有する自己組織化膜を形成する工程と、
    前記自己組織化膜に触媒を付与し、前記触媒を介して導電性材料を析出させて導電層を形成する工程と、
    を備えた配線パターンの形成方法。
  2. 基材の主面上に側面を有する絶縁パターンを形成する工程と、
    前記絶縁パターンの前記側面に、前記絶縁パターンの材料と親和性を有する自己組織化膜を形成する工程と、
    前記自己組織化膜の側面に導電性材料を析出させて導電層を形成する工程と、
    を備えた配線パターンの形成方法。
  3. 前記絶縁パターンを形成する工程は、前記基材の前記主面上に絶縁層を形成し、前記絶縁層の上にマスクパターンを形成し、前記マスクパターンを介して前記絶縁層をエッチングすることを含む請求項２記載の配線パターンの形成方法。
  4. 前記絶縁パターンを形成する工程は、前記マスクパターンを介して前記絶縁層をエッチングしたのち、前記マスクパターンを残したまま前記絶縁パターンの幅を前記マスクパターンの幅よりも細くすることを含む請求項３記載の配線パターンの形成方法。
  5. 前記導電層を形成する工程は、前記自己組織化膜に触媒を付与し、前記触媒を介して前記導電性材料を析出させることを含む請求項２〜４のいずれか１つに記載の配線パターンの形成方法。
  6. 前記絶縁パターンは、酸化シリコンを含み、
    前記自己組織化膜は、前記酸化シリコンにのみ吸着するシランカップリング剤を含む請求項２〜５のいずれか１つに記載の配線パターンの形成方法。
  7. 前記主面上において前記導電層の周囲を絶縁性の層間膜で覆う工程と、
    前記層間膜の表面に前記導電層を露出させる工程と、
    をさらに備えた請求項２〜６のいずれか１つに記載の配線パターンの形成方法。
  8. 半導体素子が設けられた基材と、
    前記基材の主面に設けられ、前記主面上に側面を有する絶縁パターンと、
    前記絶縁パターンの前記側面に設けられ、前記絶縁パターンの材料と親和性を有する自己組織化膜と、
    前記自己組織化膜の側面に設けられた導電層と、
    を備えた半導体装置。
JP2011274772A 2011-12-15 2011-12-15 配線パターンの形成方法及び半導体装置 Expired - Fee Related JP5931428B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011274772A JP5931428B2 (ja) 2011-12-15 2011-12-15 配線パターンの形成方法及び半導体装置
US13/526,216 US8772164B2 (en) 2011-12-15 2012-06-18 Method for forming interconnection pattern and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011274772A JP5931428B2 (ja) 2011-12-15 2011-12-15 配線パターンの形成方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2013125905A true JP2013125905A (ja) 2013-06-24
JP5931428B2 JP5931428B2 (ja) 2016-06-08

Family

ID=48609286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011274772A Expired - Fee Related JP5931428B2 (ja) 2011-12-15 2011-12-15 配線パターンの形成方法及び半導体装置

Country Status (2)

Country Link
US (1) US8772164B2 (ja)
JP (1) JP5931428B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916469B2 (en) * 2013-03-12 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating copper damascene
US9558999B2 (en) * 2013-09-12 2017-01-31 Globalfoundries Inc. Ultra-thin metal wires formed through selective deposition
US9384980B2 (en) 2014-07-01 2016-07-05 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02189923A (ja) * 1989-01-18 1990-07-25 Nec Corp 半導体集積回路装置の製造方法
JPH08107111A (ja) * 1994-10-03 1996-04-23 Toshiba Corp 半導体装置の製造方法
JPH09321138A (ja) * 1996-05-29 1997-12-12 Nec Corp 半導体装置の製造方法
JP2007096129A (ja) * 2005-09-29 2007-04-12 Kyoto Univ 分子トランジスタおよびその製造方法、並びにそれを用いた不揮発性メモリおよび圧電センサ
JP2010245494A (ja) * 2009-03-31 2010-10-28 Hynix Semiconductor Inc 自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法
JP2011194720A (ja) * 2010-03-19 2011-10-06 Waseda Univ 金型製造方法およびその方法により形成された金型

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051151A (ja) 2003-07-31 2005-02-24 Seiko Epson Corp 導電層の製造方法、導電層を有する基板、および電子デバイス
US8394483B2 (en) * 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
WO2009066263A1 (en) * 2007-11-21 2009-05-28 Eskom Holdings Ltd Method of surface modification of metallic hydride forming materials
JP2010171398A (ja) 2008-12-26 2010-08-05 Toshiba Corp 半導体装置の製造方法
JP5404361B2 (ja) 2009-12-11 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法
JP5424848B2 (ja) 2009-12-15 2014-02-26 株式会社東芝 半導体基板の表面処理装置及び方法
US9487600B2 (en) * 2010-08-17 2016-11-08 Uchicago Argonne, Llc Ordered nanoscale domains by infiltration of block copolymers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02189923A (ja) * 1989-01-18 1990-07-25 Nec Corp 半導体集積回路装置の製造方法
JPH08107111A (ja) * 1994-10-03 1996-04-23 Toshiba Corp 半導体装置の製造方法
JPH09321138A (ja) * 1996-05-29 1997-12-12 Nec Corp 半導体装置の製造方法
JP2007096129A (ja) * 2005-09-29 2007-04-12 Kyoto Univ 分子トランジスタおよびその製造方法、並びにそれを用いた不揮発性メモリおよび圧電センサ
JP2010245494A (ja) * 2009-03-31 2010-10-28 Hynix Semiconductor Inc 自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法
JP2011194720A (ja) * 2010-03-19 2011-10-06 Waseda Univ 金型製造方法およびその方法により形成された金型

Also Published As

Publication number Publication date
JP5931428B2 (ja) 2016-06-08
US20130154087A1 (en) 2013-06-20
US8772164B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
US8343373B2 (en) Method of aligning nanotubes and wires with an etched feature
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
TWI310592B (en) Semiocnductor device and damascene process for fabricating the same
CN105529321A (zh) 集成电路中的蚀刻停止层
KR20070091326A (ko) 집적 회로의 제조 방법, 반도체 장치 및 집적회로 캐패시터
TW201001618A (en) Semiconductor structure and method for manufacturing the same
CN103545248A (zh) 半导体器件的制造方法
JP6555084B2 (ja) 容量素子及び容量素子の製造方法
JP2009135172A (ja) 半導体装置の製造方法および半導体装置
TW201735259A (zh) 半導體結構及其製造方法
JP5931428B2 (ja) 配線パターンの形成方法及び半導体装置
TWI525746B (zh) 多層元件及其製作方法
JP2003273684A (ja) インダクタとキャパシタを有する素子及びその作製方法
US9076796B2 (en) Interconnection structure for package and fabrication method thereof
CN108400124B (zh) 封装结构及其制造方法
US8772153B2 (en) Semiconductor device with air gap therein and manufacturing method thereof
CN107026115A (zh) 至部分填充的沟槽的通孔互连件
JP2012530362A (ja) 金属／有機誘電体界面でのクラックの低減
CN108313975B (zh) 半导体装置及其制造方法
TWI792360B (zh) 半導體裝置的形成方法及其用於製造積體電路的方法
TWI774311B (zh) 用於半導體元件的鈍化層及其製造方法
US20070148960A1 (en) Semiconductor device and method for manufacturing the same
JP5891753B2 (ja) 半導体装置の製造方法
CN107516637B (zh) 线路板结构及其制造方法
JP2008227228A (ja) チップ部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160427

R151 Written notification of patent or utility model registration

Ref document number: 5931428

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees