JP2013120613A - データ読出装置 - Google Patents
データ読出装置 Download PDFInfo
- Publication number
- JP2013120613A JP2013120613A JP2011268876A JP2011268876A JP2013120613A JP 2013120613 A JP2013120613 A JP 2013120613A JP 2011268876 A JP2011268876 A JP 2011268876A JP 2011268876 A JP2011268876 A JP 2011268876A JP 2013120613 A JP2013120613 A JP 2013120613A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- read signal
- data
- data reading
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 3
- 230000010355 oscillation Effects 0.000 claims description 50
- 238000001514 detection method Methods 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000005611 electricity Effects 0.000 abstract description 9
- 230000003068 static effect Effects 0.000 abstract description 9
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
Landscapes
- Read Only Memory (AREA)
- Engineering & Computer Science (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Databases & Information Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
Abstract
【課題】電源投入後あるいはリセット解除後に必要最小限の遅延幅で被調整回路に不揮発性記憶素子のデータを反映し、かつ、静電気による誤書込みを防止する。
【解決手段】電源投入信号やリセット解除信号が発生した後に遅延を持たせてデータ読出信号を出力する遅延回路を追加する。遅延時間Ｔ２と静電気収束時間Ｔ１は、Ｔ１＜Ｔ２の関係が保たれるように設定する。
【選択図】図１
【解決手段】電源投入信号やリセット解除信号が発生した後に遅延を持たせてデータ読出信号を出力する遅延回路を追加する。遅延時間Ｔ２と静電気収束時間Ｔ１は、Ｔ１＜Ｔ２の関係が保たれるように設定する。
【選択図】図１
Description
本発明は、不揮発性記憶素子のデータを読み出すデータ読出装置に関する。
従来の不揮発性記憶素子のデータを読み出すデータ読出装置について説明する。図３は、従来のデータ読出装置を示す図である。データ読出装置は、水晶発振回路１０、分周回路２０、発振停止検出回路３０、読出信号生成回路４０、データ読出回路５０で構成されている。
水晶発振回路１０は、データ読み出しを行うタイミングを生成する為の源振Φ１を出力する。分周回路２０は、水晶発振回路１０で生成した源振Φ１の周波数を１／２ずつ分周し、任意の周波数を生成する回路である。発振停止検出回路３０は、分周回路２０で分周された任意の周波数信号Φ３が入力され、信号Φ３が発振している場合は出力Φ４がＨｉｇｈとなり、信号Φ３が発振していない場合には出力Φ４がＬｏｗとなる。
電源投入直後は、水晶発振回路１０の源振Φ１は発振していない為、分周回路２０で生成されるΦ３も発振しない。従って、発振停止検出回路３０の出力４はＬｏｗとなる。電源投入後しばらくして、水晶発振回路１０の発振が開始され源振Φ１が発振すると、分周回路Φ３も発振して、発振停止検出回路３０の出力Φ４はＨｉｇｈとなる。このように、発振停止検出回路３０は電源投入や、何らかの影響で水晶発振回路１０の発振が停止した場合に検出信号を出力する回路である。
読出信号生成回路４０は、分周回路２０で分周された任意の周波数信号Φ２と発振停止検出回路３０の出力Φ４が入力される。周波数信号Φ２がＬｏｗからＨｉｇｈに変化すると、出力である読出信号Φ５０がＨｉｇｈからＬｏｗとなり、一定時間後に再びＨｉｇｈとなる。また、出力Φ４がＬｏｗからＨｉｇｈと変化すると、同様に読出信号Φ５０がＨｉｇｈからＬｏｗとなり、一定時間後に再びＨｉｇｈとなる。
周波数信号Φ２によるデータ読み出しは、データ読出回路５０のデータが反映される被調整回路が間欠で動作する場合に使用される。発振停止検出回路３０の出力Φ４によるデータ読み出しは、データ読出回路５０のデータが反映される被調整回路が電源投入直後、あるいは図示しないがリセット解除後などに直ちに動作しなくてはならない場合に使用される。データ読出回路５０は、読出信号生成回路４０から出力される読出信号Φ５０がＬｏｗとなると、データ読み出しを開始する。ここまで説明した従来のデータ読出装置のタイミングチャートを図５に示す。
データ読出回路５０は、特許文献１、２に示すような構成が知られている。図４は、特許文献１に示されているデータ読出回路を示した図である。
図４に示したデータ読出回路の動作について説明する。
図４に示したデータ読出回路の動作について説明する。
先ず、Φ０２がＨｉｇｈとなりＮＭＯＳトランジスタ５４がＯＮする。これにより、ラッチ回路５５がセットされＤｏｕｔにはＬｏｗが出力される。次に、Φ０２がＬｏｗとなった後にΦ０１がＬｏｗとなりＰＭＯＳトランジスタ５１、５２がＯＮする。ＯＴＰ素子５３がデプレッション状態つまり書き込み状態であれば、ＯＴＰ素子のＯＮ電流によりラッチ回路５５が反転し、ＤｏｕｔにＨｉｇｈを出力する。
特許文献１には明記されていないが、不揮発性記憶素子周辺の電位状態は、データ読み出し時とデータ書き込み時で等しくなっている。
同様に、特許文献２に示された構成においても、不揮発性記憶素子周辺の電位状態は、データ読み出し時とデータ書込み時で等しくなっている。
同様に、特許文献２に示された構成においても、不揮発性記憶素子周辺の電位状態は、データ読み出し時とデータ書込み時で等しくなっている。
従来のデータ読出装置では、例えば電源端子に静電気が印加されることにより、発振停止検出回路３０が誤動作して出力がＬｏｗからＨｉｇｈと変化することがある。これによって、静電気印加中あるいは静電気放電中に読み出し動作が開始されてしまう。データ読出回路５０の不揮発性記憶素子周辺の電位状態は、データ読み出し時とデータ書き込み時で等しくなっている為、不揮発性記憶素子にデータが誤書込みされてしまう恐れがあった。
本発明は、上記課題を解決するため、電源投入後やリセット解除後に生成されるデータ読出信号に遅延をもたせる遅延回路、を備えることを特徴とするデータ読出装置を提供する。
本発明により、従来のデータ読出回路はそのままの構成でよく、電源投入後あるいはリセット解除後に必要最小限の遅延幅で被調整回路に不揮発性記憶素子のデータを反映することが可能となり、静電気による誤書込みも防止できる。
以下、本実施形態を、図面を参照して説明する。
データ読出発振装置の構成について説明する。
図１は、本実施形態のデータ読出装置を示す図である。データ読出装置は、水晶発振回路１０、分周回路２０、発振停止検出回路３０、読出信号生成回路４０、データ読出回路５０、遅延回路６０を備える。
データ読出発振装置の構成について説明する。
図１は、本実施形態のデータ読出装置を示す図である。データ読出装置は、水晶発振回路１０、分周回路２０、発振停止検出回路３０、読出信号生成回路４０、データ読出回路５０、遅延回路６０を備える。
水晶発振回路１０の出力である源振Φ１は分周回路２０の入力に接続される。分周回路２０は水晶発振回路１０の源振Φ１を任意の数だけ分周した信号を生成する。分周回路２０で生成した任意の周波数信号Φ２は読出信号生成回路４０の入力に接続される。分周回路２０で生成した任意の周波数信号Φ３は発振停止検出回路３０の入力に接続される。発振停止検出回路３０の出力Φ４は読出信号生成回路４０のもう一方の入力に接続される。読出信号生成回路４０の出力である第１読出信号Φ５１はデータ読出回路５０の入力に接続され、読出信号生成回路４０のもう一方の出力である第２読出信号Φ５２は遅延回路６０の入力に接続される。遅延回路６０の出力Φ６はデータ読出回路５０の入力に接続される。
次に、データ読出装置の動作について説明する。
［定期的に読出動作する場合］
定期的に読出動作する場合は、分周回路２０から出力される任意の周波数信号Φ２が読出信号生成回路４０に入力され、任意の周波数信号Φ２に同期した周波数で第１読出信号Φ５１がデータ読出回路５０に入力されデータ読み出しが実施される。
［定期的に読出動作する場合］
定期的に読出動作する場合は、分周回路２０から出力される任意の周波数信号Φ２が読出信号生成回路４０に入力され、任意の周波数信号Φ２に同期した周波数で第１読出信号Φ５１がデータ読出回路５０に入力されデータ読み出しが実施される。
［電源投入後、あるいはリセット解除後に読出動作する場合］
電源投入後に読み出し動作する場合について説明する。電源投入後は水晶発振回路１０が正常に動作しておらず、源振Φ１は発振していない。したがって、発振停止検出回路３０に入力される任意の周波数信号Φ３も発振していない為に、発振停止検出回路３０の出力Φ４はＬｏｗとなっている。しばらくすると水晶発振回路１０の発振が開始され、源振Φ１も発振する。すると、発振停止検出回路３０の入力Φ３も任意の周波数で発振するため、発振停止検出回路３０の出力Φ４はＬｏｗからＨｉｇｈへと変化する。その結果、読出信号生成回路４０から第２読出信号Φ５２が生成され、遅延回路６０で任意の遅延時間Ｔ２だけ遅延されたΦ６がデータ読出回路５０に入力される。遅延回路６０は、分周回路２０で生成される任意の周波数信号の組み合わせで生成してもよく、一般的に知られている容量と抵抗の組み合わせで生成されてもよい。
電源投入後に読み出し動作する場合について説明する。電源投入後は水晶発振回路１０が正常に動作しておらず、源振Φ１は発振していない。したがって、発振停止検出回路３０に入力される任意の周波数信号Φ３も発振していない為に、発振停止検出回路３０の出力Φ４はＬｏｗとなっている。しばらくすると水晶発振回路１０の発振が開始され、源振Φ１も発振する。すると、発振停止検出回路３０の入力Φ３も任意の周波数で発振するため、発振停止検出回路３０の出力Φ４はＬｏｗからＨｉｇｈへと変化する。その結果、読出信号生成回路４０から第２読出信号Φ５２が生成され、遅延回路６０で任意の遅延時間Ｔ２だけ遅延されたΦ６がデータ読出回路５０に入力される。遅延回路６０は、分周回路２０で生成される任意の周波数信号の組み合わせで生成してもよく、一般的に知られている容量と抵抗の組み合わせで生成されてもよい。
リセット解除後の動作について説明する。図示していないが読出信号生成回路４０には、分周回路２０の出力Φ２と発振停止検出回路３０の出力Φ４のほかに、リセット信号も入力される。リセット信号がＨｉｇｈからＬｏｗへと変化した場合に、発振停止検出回路３０の出力がＬｏｗからＨｉｇｈへと変化した場合同様に第２読出信号Φ５２が生成されるよう構成されている為、電源投入後と同様の動作となる。
ＩＣに静電気が印加された場合について説明する。例えばＩＣの電源端子に静電気が印加されると、静電気はＩＣ内部の静電気保護回路により放電されるが、一定の期間Ｔ１の期間は電源端子に高電圧が印加される。この期間中に発振停止検出回路３０の出力Φ４がＬｏｗからＨｉｇｈと誤動作しても、遅延回路による遅延時間Ｔ２がＴ１＜Ｔ２と設定されている為、電源端子に高電圧が印加されている間にデータ読み出しは実行されず、不揮発性記憶素子の誤書込みは発生しない。静電気による誤動作でリセット解除状態となったとしても、同様の理由によって不揮発性記憶素子の誤書込みは発生しない。
ここまで説明した本発明のデータ読出装置のタイミングチャートを図２に示す。
上記のようにして、発振停止検出回路３０の出力Φ４が生成された場合に遅延回路による遅延をもたせてデータ読出回路に入力させることにより、電源投入後あるいはリセット解除後に必要最小限の遅延幅で被調整回路に不揮発性記憶素子のデータを反映することが可能となり、静電気による誤書込みも防止できる。
上記のようにして、発振停止検出回路３０の出力Φ４が生成された場合に遅延回路による遅延をもたせてデータ読出回路に入力させることにより、電源投入後あるいはリセット解除後に必要最小限の遅延幅で被調整回路に不揮発性記憶素子のデータを反映することが可能となり、静電気による誤書込みも防止できる。
１０ 水晶発振回路
２０ 分周回路
３０ 発振停止検出回路
４０ 読出信号生成回路
５０ データ読出回路
５１ ラッチ回路
５１、５２ ＰＭＯＳトランジスタ
５３ 不揮発性記憶素子
５４ ＮＭＯＳトランジスタ
６０ 遅延回路
２０ 分周回路
３０ 発振停止検出回路
４０ 読出信号生成回路
５０ データ読出回路
５１ ラッチ回路
５１、５２ ＰＭＯＳトランジスタ
５３ 不揮発性記憶素子
５４ ＮＭＯＳトランジスタ
６０ 遅延回路
Claims (3)
- データ読出装置であって、
データ読み出しを行うタイミングを生成する為の源振となる水晶発振回路と、
前記源振を分周する分周回路と、
前記分周回路で生成される任意の周波数信号を用いて前記水晶発振回路が発振しているかを検出する発振停止検出回路と、
データ読み出し信号を出力する読出信号生成回路と、
前記データ読み出し信号を遅延させる遅延回路と、
不揮発性記憶素子を含むデータ読出回路と、を備え、
前記読出信号発生回路は第１読出信号と第２読出信号を出力し、前記データ読出回路は前記第１読出信号と前記遅延回路で遅延された前記第２読出信号が入力されることを特徴とするデータ読出装置。 - 前記読出信号生成回路は、
任意の周波数に同期した信号が入力される場合には前記第１読出信号を出力し、発振停止検出信号あるいはリセット解除信号が入力された場合には前記第２読出信号を出力することを特徴とする、請求項１に記載のデータ読出装置。 - 前記第２読出信号の遅延時間Ｔ２はＩＣの静電気放電時間Ｔ１よりも長いことを特徴とする、請求項１または２に記載のデータ読出装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011268876A JP5856461B2 (ja) | 2011-12-08 | 2011-12-08 | データ読出装置 |
| US13/663,952 US9030892B2 (en) | 2011-12-08 | 2012-10-30 | Data reading device |
| TW101143740A TWI576848B (zh) | 2011-12-08 | 2012-11-22 | Data reading device |
| KR1020120138960A KR101737142B1 (ko) | 2011-12-08 | 2012-12-03 | 데이터 독출 장치 |
| CN201210521365.XA CN103165187B (zh) | 2011-12-08 | 2012-12-07 | 数据读出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011268876A JP5856461B2 (ja) | 2011-12-08 | 2011-12-08 | データ読出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013120613A true JP2013120613A (ja) | 2013-06-17 |
| JP5856461B2 JP5856461B2 (ja) | 2016-02-09 |
Family
ID=48571879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011268876A Active JP5856461B2 (ja) | 2011-12-08 | 2011-12-08 | データ読出装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9030892B2 (ja) |
| JP (1) | JP5856461B2 (ja) |
| KR (1) | KR101737142B1 (ja) |
| CN (1) | CN103165187B (ja) |
| TW (1) | TWI576848B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015115082A (ja) * | 2013-12-09 | 2015-06-22 | セイコーインスツル株式会社 | データ読出装置及び半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11126489A (ja) * | 1997-10-21 | 1999-05-11 | Toshiba Corp | 半導体記憶装置 |
| US20080158977A1 (en) * | 2006-12-27 | 2008-07-03 | Samsung Electronics Co., Ltd. | Semiconductor memory device having fuse circuits and method of controlling the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335397B1 (ko) * | 1998-05-25 | 2002-09-05 | 주식회사 하이닉스반도체 | 센스앰프순차구동장치 |
| JP2004165872A (ja) * | 2002-11-12 | 2004-06-10 | Citizen Watch Co Ltd | 発振停止検出装置 |
| JP4252344B2 (ja) | 2003-03-27 | 2009-04-08 | シチズンホールディングス株式会社 | 電子時計回路 |
| KR100680503B1 (ko) * | 2004-11-08 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부전압 발생기 |
| KR100660899B1 (ko) * | 2005-12-15 | 2006-12-26 | 삼성전자주식회사 | 누설 전류 패스를 제거할 수 있는 퓨즈 회로 |
| US7936590B2 (en) * | 2008-12-08 | 2011-05-03 | Qualcomm Incorporated | Digitally-controllable delay for sense amplifier |
| JP5437658B2 (ja) | 2009-02-18 | 2014-03-12 | セイコーインスツル株式会社 | データ読出回路及び半導体記憶装置 |
-
2011
- 2011-12-08 JP JP2011268876A patent/JP5856461B2/ja active Active
-
2012
- 2012-10-30 US US13/663,952 patent/US9030892B2/en active Active
- 2012-11-22 TW TW101143740A patent/TWI576848B/zh not_active IP Right Cessation
- 2012-12-03 KR KR1020120138960A patent/KR101737142B1/ko active IP Right Grant
- 2012-12-07 CN CN201210521365.XA patent/CN103165187B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11126489A (ja) * | 1997-10-21 | 1999-05-11 | Toshiba Corp | 半導体記憶装置 |
| US20080158977A1 (en) * | 2006-12-27 | 2008-07-03 | Samsung Electronics Co., Ltd. | Semiconductor memory device having fuse circuits and method of controlling the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015115082A (ja) * | 2013-12-09 | 2015-06-22 | セイコーインスツル株式会社 | データ読出装置及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103165187B (zh) | 2016-12-21 |
| CN103165187A (zh) | 2013-06-19 |
| KR20130064694A (ko) | 2013-06-18 |
| US9030892B2 (en) | 2015-05-12 |
| TW201331944A (zh) | 2013-08-01 |
| KR101737142B1 (ko) | 2017-05-17 |
| TWI576848B (zh) | 2017-04-01 |
| US20130148444A1 (en) | 2013-06-13 |
| JP5856461B2 (ja) | 2016-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5084118B2 (ja) | 半導体装置のクロック発振器 | |
| JP5193846B2 (ja) | 同期化回路 | |
| JP2007200016A (ja) | リセット信号生成回路 | |
| US7863955B2 (en) | Semiconductor device and operation method thereof | |
| JP5037086B2 (ja) | 温度検出装置 | |
| JP2009278528A (ja) | Ｄｌｌ回路、および半導体装置 | |
| US9373366B2 (en) | Nonvolatile memory device and method of operating the same | |
| US20160028397A1 (en) | Radiation hardened digital circuit | |
| TWI604445B (zh) | 鎖存電路、非揮發性記憶體裝置及積體電路 | |
| JP5856461B2 (ja) | データ読出装置 | |
| US7528630B2 (en) | High speed flip-flop | |
| US20150102838A1 (en) | Semiconductor device and method for detecting state of input signal of semiconductor device | |
| JP2011060410A (ja) | メモリ回路及びこれを備える電圧検出回路 | |
| JP2008187475A (ja) | パワーオンリセット回路 | |
| US9070433B1 (en) | SRAM supply voltage global bitline precharge pulse | |
| KR100705205B1 (ko) | 외부 클록 신호의 펄스 폭의 변화에 무관하게 안정된 내부클록 신호를 발생하는 내부 클록 발생기 및 그 내부 클록발생 방법 | |
| US7446594B2 (en) | Booster circuit including an oscillator | |
| KR101842143B1 (ko) | 안티퓨즈 제어 회로 | |
| KR101891165B1 (ko) | 리셋 신호 생성장치 | |
| JP4821749B2 (ja) | クロック供給制御回路 | |
| KR101096222B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
| JP2013105449A (ja) | リセット信号生成回路及びそれを備えた半導体集積回路 | |
| JP5738724B2 (ja) | トリミング回路、システム、判定プログラム、確認方法、及び判定方法 | |
| JP2005321939A (ja) | 不揮発性メモリ保護回路 | |
| KR20130061547A (ko) | 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5856461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |