TWI576848B - Data reading device - Google Patents

Data reading device Download PDF

Info

Publication number
TWI576848B
TWI576848B TW101143740A TW101143740A TWI576848B TW I576848 B TWI576848 B TW I576848B TW 101143740 A TW101143740 A TW 101143740A TW 101143740 A TW101143740 A TW 101143740A TW I576848 B TWI576848 B TW I576848B
Authority
TW
Taiwan
Prior art keywords
circuit
read signal
data
signal
data reading
Prior art date
Application number
TW101143740A
Other languages
English (en)
Other versions
TW201331944A (zh
Inventor
Kotaro Watanabe
Makoto Mitani
Original Assignee
Sii Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sii Semiconductor Corp filed Critical Sii Semiconductor Corp
Publication of TW201331944A publication Critical patent/TW201331944A/zh
Application granted granted Critical
Publication of TWI576848B publication Critical patent/TWI576848B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • Read Only Memory (AREA)
  • Engineering & Computer Science (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)

Description

資料讀出裝置
本發明是有關讀出非揮發性記憶元件的資料之資料讀出裝置。
說明有關以往讀出非揮發性記憶元件的資料之資料讀出裝置。圖3是表示以往的資料讀出裝置的圖。資料讀出裝置是以水晶振盪電路10、分頻電路20、振盪停止檢測電路30、讀出訊號生成電路40、資料讀出電路50所構成。
水晶振盪電路10是輸出用以生成進行資料讀出的時序的振源Φ1。分頻電路20是將在水晶振盪電路10所生成的振源Φ1的頻率各分頻1/2，生成任意的頻率的電路。振盪停止檢測電路30是被輸入在分頻電路20所被分頻的任意的頻率訊號Φ3，當訊號Φ3振盪時，輸出Φ4會成為High，當訊號Φ3未振盪時，輸出Φ4會成為Low。
剛電源投入後，因為水晶振盪電路10的振源Φ1是未振盪，所以在分頻電路20所生成的訊號Φ3也不振盪。因此，振盪停止檢測電路30的輸出Φ4是成為Low。電源投入後不久，水晶振盪電路10的振盪開始，一旦振源Φ1振盪，則分頻電路20的訊號Φ3也振盪，而振盪停止檢測電路30的輸出Φ4是成為High。如此，振盪停止檢測電路30是在電源投入或某些的影響下水晶振盪電路 10的振盪停止時輸出檢測訊號的電路。
讀出訊號生成電路40是被輸入在分頻電路20所被分頻的任意的頻率訊號Φ2及振盪停止檢測電路30的輸出Φ4。若頻率訊號Φ2從Low變化成High，則輸出的讀出訊號Φ50會從High成為Low，一定時間後再度成為High。又，若輸出Φ4從Low變化成High，則同樣讀出訊號Φ50會從High成為Low，一定時間後再度成為High。
根據頻率訊號Φ2的資料讀出是在反映資料讀出電路50的資料之被調整電路間歇動作時使用。根據振盪停止檢測電路30的輸出Φ4之資料讀出是在反映資料讀出電路50的資料之被調整電路剛電源投入後或復位解除後(未圖示)等必須立即動作時使用。資料讀出電路50是一旦從讀出訊號生成電路40輸出的讀出訊號Φ50成為Low，則開始資料讀出。將到此說明的以往的資料讀出裝置的時序圖顯示於圖5。
資料讀出電路50是有揭示於專利文獻1、2那樣的構成為人所知。圖4是表示揭示於專利文獻1的資料讀出電路的圖。
說明有關揭示於圖4的資料讀出電路的動作。
首先，Φ02會成為High，NMOS電晶體54成為ON。藉此，閂鎖電路55會被設定，在Dout輸出Low。其次，在Φ02成為Low之後，Φ01會成為Low，PMOS電晶體51、52成為ON。若OTP元件53為衰減狀態亦即寫入狀態，則閂鎖電路55會藉由OTP元件的ON電流而反轉， 對Dout輸出High。
在專利文獻1雖未被明確記載，但非揮發性記憶元件周邊的電位狀態是在資料讀出時及資料寫入時形成相等。
同樣，在揭示於專利文獻2的構成中，非揮發性記憶元件周邊的電位狀態也是在資料讀出時及資料寫入時形成相等。
[先行技術文獻] [專利文獻]
[專利文獻1]特開2010-192039號公報
[專利文獻2]特開2004-294260號公報
就以往的資料讀出裝置而言，例如因靜電被施加於電源端子，會有振盪停止檢測電路30誤動作而輸出會從Low變化成High的情形。藉此，在靜電施加中或靜電放電中開始讀出動作。由於資料讀出電路50的非揮發性記憶元件周邊的電位狀態是在資料讀出時及資料寫入時形成相等，因此恐有資料被誤寫入至非揮發性記憶元件之虞。
本發明為了解決上述課題，而提供一種資料讀出裝置，其特徵是具備：使在電源投入後或復位解除後所被生成 的資料讀出訊號延遲的延遲電路。
藉由本發明，以往的資料讀出電路是可為照舊的構成，在電源投入後或復位解除後能以必要最小限度的延遲幅度來反映非揮發性記憶元件的資料至被調整電路，且靜電所造成的誤寫入也可防止。
以下，參照圖面說明本實施形態。
說明有關資料讀出振盪裝置的構成。
圖1是表示本實施形態的資料讀出裝置的圖。資料讀出裝置是具備：水晶振盪電路10、分頻電路20、振盪停止檢測電路30、讀出訊號生成電路40、資料讀出電路50、延遲電路60。
水晶振盪電路10的輸出之振源Φ1是被連接至分頻電路20的輸入。分頻電路20是生成將水晶振盪電路10的振源Φ1只分頻任意的數量之訊號。在分頻電路20生成之任意的頻率訊號Φ2是被連接至讀出訊號生成電路40的輸入。在分頻電路20所生成之任意的頻率訊號Φ3是被連接至振盪停止檢測電路30的輸入。振盪停止檢測電路30的輸出Φ4是被連接至讀出訊號生成電路40的另一方的輸入。讀出訊號生成電路40的輸出之第1讀出訊號Φ51是被連接至資料讀出電路50的輸入，讀出訊號生成 電路40的另一方的輸出之第2讀出訊號Φ52是被連接至延遲電路60的輸入。延遲電路60的輸出Φ6是被連接至資料讀出電路50的輸入。
其次，說明有關資料讀出裝置的動作。
[定期地進行讀出動作時]
定期地進行讀出動作時，從分頻電路20輸出的任意的頻率訊號Φ2會被輸入至讀出訊號生成電路40，以同步於任意的頻率訊號Φ2的頻率來輸入第1讀出訊號Φ51至資料讀出電路50，實施資料讀出。
[電源投入後或復位解除後進行讀出動作時]
說明有關在電源投入後進行讀出動作時。電源投入後是水晶振盪電路10不正常動作，振源Φ1不振盪。因此，被輸入至振盪停止檢測電路30之任意的頻率訊號Φ3也不振盪，所以振盪停止檢測電路30的輸出Φ4是成為Low。不久，水晶振盪電路10的振盪開始，振源Φ1也振盪。於是，振盪停止檢測電路30的輸入Φ3也以任意的頻率振盪，因此振盪停止檢測電路30的輸出Φ4是從Low變化成High。其結果，從讀出訊號生成電路40生成第2讀出訊號Φ52，在延遲電路60僅任意的延遲時間T2延遲的Φ6會被輸入至資料讀出電路50。延遲電路60是以在分頻電路20所生成的任意的頻率訊號的組合來生成，或以一般為人所知的電容與電阻的組合來生成。
說明有關復位解除後的動作。雖未圖示，但實際在讀出訊號生成電路40除了分頻電路20的輸出Φ2及振盪停止檢測電路30的輸出Φ4以外，復位訊號也被輸入。當復位訊號從High變化成Low時，與振盪停止檢測電路30的輸出從Low變化成High時同樣構成生成第2讀出訊號Φ52，因此成為與電源投入後同樣的動作。
說明有關靜電被施加於IC時。例如一旦靜電被施加於IC的電源端子，則靜電是藉由IC內部的靜電保護電路而被放電，但一定的期間T1的期間是高電壓會被施加於電源端子。在此期間中，即使振盪停止檢測電路30的輸出Φ4誤動作成從Low到High，還是會因為延遲電路的延遲時間T2被設定成T1<T2，所以在高電壓被施加於電源端子的期間，資料讀出不被實行，非揮發性記憶元件的誤寫入不會發生。即使因靜電所造成的誤動作而成為復位解除狀態，還是會基於同樣的理由，非揮發性記憶元件的誤寫入不會發生。
將到此說明的本發明的資料讀出裝置的時序圖顯示於圖2。
如上述般，在振盪停止檢測電路30的輸出Φ4被生成時，使持有延遲電路所產生的延遲來輸入至資料讀出電路，藉此在電源投入後或復位解除後能以必要最小限度的延遲幅度來反映非揮發性記憶元件的資料至被調整電路，且靜電所造成的誤寫入也可防止。
10‧‧‧水晶振盪電路
20‧‧‧分頻電路
30‧‧‧振盪停止檢測電路
40‧‧‧讀出訊號生成電路
50‧‧‧資料讀出電路
51‧‧‧閂鎖電路
51、52‧‧‧PMOS電晶體
53‧‧‧非揮發性記憶元件
54‧‧‧NMOS電晶體
60‧‧‧延遲電路
圖1是表示本實施形態的資料讀出裝置的圖。
圖2是本實施形態的資料讀出裝置的時序圖。
圖3是以往的資料讀出裝置的圖。
圖4是以往的資料讀出電路的圖。
圖5是以往的資料讀出裝置的時序圖。
10‧‧‧水晶振盪電路
20‧‧‧分頻電路
30‧‧‧振盪停止檢測電路
40‧‧‧讀出訊號生成電路
50‧‧‧資料讀出電路
Φ51‧‧‧第1讀出訊號
Φ52‧‧‧第2讀出訊號
60‧‧‧延遲電路
Φ1‧‧‧振源
Φ2‧‧‧頻率訊號
Φ3‧‧‧頻率訊號
Φ4‧‧‧輸出
Φ6‧‧‧輸出

Claims (3)

  1. 一種資料讀出裝置，其特徵係具備：水晶振盪電路，其係成為用以生成進行資料讀出的時序的振源；分頻電路，其係將前述振源分頻；振盪停止檢測電路，其係利用在前述分頻電路所生成的任意的頻率訊號來檢測出前述水晶振盪電路是否振盪；讀出訊號生成電路，其係輸出資料讀出訊號；延遲電路，其係使前述資料讀出訊號延遲；及資料讀出電路，其係含非揮發性記憶元件，又，前述讀出訊號生成電路係輸出第1讀出訊號及第2讀出訊號，前述資料讀出電路係被輸入前述第1讀出訊號及在前述延遲電路被延遲的前述第2讀出訊號。
  2. 如申請專利範圍第1項之資料讀出裝置，其中，前述讀出訊號生成電路，在被輸入同步於任意的頻率的訊號時，輸出前述第1讀出訊號，在被輸入振盪停止檢測訊號時或復位解除後，輸出前述第2讀出訊號。
  3. 如申請專利範圍第1或2項之資料讀出裝置，其中，前述第2讀出訊號的延遲時間T2係比IC(積體電路；integrated circuit)的靜電放電時間T1更長。
TW101143740A 2011-12-08 2012-11-22 Data reading device TWI576848B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011268876A JP5856461B2 (ja) 2011-12-08 2011-12-08 データ読出装置

Publications (2)

Publication Number Publication Date
TW201331944A TW201331944A (zh) 2013-08-01
TWI576848B true TWI576848B (zh) 2017-04-01

Family

ID=48571879

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101143740A TWI576848B (zh) 2011-12-08 2012-11-22 Data reading device

Country Status (5)

Country Link
US (1) US9030892B2 (zh)
JP (1) JP5856461B2 (zh)
KR (1) KR101737142B1 (zh)
CN (1) CN103165187B (zh)
TW (1) TWI576848B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6309258B2 (ja) * 2013-12-09 2018-04-11 エイブリック株式会社 データ読出装置及び半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126489A (ja) * 1997-10-21 1999-05-11 Toshiba Corp 半導体記憶装置
JP2004294260A (ja) * 2003-03-27 2004-10-21 Citizen Watch Co Ltd 電子時計回路
TW200729231A (en) * 2005-12-15 2007-08-01 Samsung Electronics Co Ltd Fuse circuit with leakage path elimination
US20080158977A1 (en) * 2006-12-27 2008-07-03 Samsung Electronics Co., Ltd. Semiconductor memory device having fuse circuits and method of controlling the same
US20100208531A1 (en) * 2009-02-18 2010-08-19 Kotaro Watanabe Data reading circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335397B1 (ko) * 1998-05-25 2002-09-05 주식회사 하이닉스반도체 센스앰프순차구동장치
JP2004165872A (ja) * 2002-11-12 2004-06-10 Citizen Watch Co Ltd 発振停止検出装置
KR100680503B1 (ko) * 2004-11-08 2007-02-08 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
US7936590B2 (en) * 2008-12-08 2011-05-03 Qualcomm Incorporated Digitally-controllable delay for sense amplifier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126489A (ja) * 1997-10-21 1999-05-11 Toshiba Corp 半導体記憶装置
JP2004294260A (ja) * 2003-03-27 2004-10-21 Citizen Watch Co Ltd 電子時計回路
TW200729231A (en) * 2005-12-15 2007-08-01 Samsung Electronics Co Ltd Fuse circuit with leakage path elimination
US20080158977A1 (en) * 2006-12-27 2008-07-03 Samsung Electronics Co., Ltd. Semiconductor memory device having fuse circuits and method of controlling the same
US20100208531A1 (en) * 2009-02-18 2010-08-19 Kotaro Watanabe Data reading circuit
JP2010192039A (ja) * 2009-02-18 2010-09-02 Seiko Instruments Inc データ読出回路

Also Published As

Publication number Publication date
CN103165187B (zh) 2016-12-21
CN103165187A (zh) 2013-06-19
JP2013120613A (ja) 2013-06-17
KR20130064694A (ko) 2013-06-18
US20130148444A1 (en) 2013-06-13
KR101737142B1 (ko) 2017-05-17
JP5856461B2 (ja) 2016-02-09
US9030892B2 (en) 2015-05-12
TW201331944A (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
JP5193846B2 (ja) 同期化回路
TWI326084B (en) Synchronous dynamic random access memory integrated circuit semiconductor memory with reset function and method of resetting a memory without powering down the memory
US9602112B2 (en) Clock delay detecting circuit and semiconductor apparatus using the same
US9467144B2 (en) Radiation hardened digital circuit
JP2010238347A (ja) パイプラッチ回路及びこれを用いた半導体メモリ装置
JP5037086B2 (ja) 温度検出装置
US20160155483A1 (en) Semiconductor device and semiconductor system including the same
KR20150000228A (ko) 반도체 집적 회로
TWI604445B (zh) 鎖存電路、非揮發性記憶體裝置及積體電路
KR100853479B1 (ko) 반도체 메모리 장치
JP2006172202A (ja) 半導体装置
TWI576848B (zh) Data reading device
TW201120891A (en) Memory circuit and voltage detection circuit including the same
KR20130050853A (ko) 초기화신호 생성회로를 포함하는 반도체 메모리 장치
JP2008187475A (ja) パワーオンリセット回路
US11025252B2 (en) Circuit for detection of single bit upsets in generation of internal clock for memory
KR100924356B1 (ko) 커맨드 디코더 및 커맨드 신호 생성회로
KR100705205B1 (ko) 외부 클록 신호의 펄스 폭의 변화에 무관하게 안정된 내부클록 신호를 발생하는 내부 클록 발생기 및 그 내부 클록발생 방법
US9070433B1 (en) SRAM supply voltage global bitline precharge pulse
KR101842143B1 (ko) 안티퓨즈 제어 회로
US8773180B2 (en) Device for generating reset signal having sufficient pulse width
KR101096222B1 (ko) 반도체 메모리 장치 및 그 동작 방법
JP6004866B2 (ja) 読出し回路及び半導体装置
JP2014216984A (ja) 遅延差検出回路、半導体装置および半導体装置の遅延差検出方法
KR20130061547A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees