JP2013105550A - 負荷制御装置、負荷制御装置のためのリレー接触不良防止方法、リレー装置 - Google Patents

Abstract

【課題】電源制御リレーの接点端子にアーク放電を発生させ、酸化膜の形成を防止した負荷制御装置等を提供する。
【解決手段】電源から基準電位の間に、それぞれ制御手段(９)により制御されて、前記電源からの電源供給のオンオフ制御を行う前段の電源制御リレー(２)、負荷への電流供給制御を行う後段の負荷制御スイッチ素子(４)を少なくとも含む複数のスイッチ素子が前記負荷と共に順次直列接続された負荷制御装置であって、前記電源制御リレーと前記負荷制御スイッチ素子の間に前記電源制御リレーに突入電流が流れるようにしてアークを発生させるアーク発生用回路(３，１０，１１)を挿入したことを特徴とする負荷制御装置。
【選択図】図１

Description

この発明は、複数のスイッチ素子により構成された負荷制御装置等に関するものである。

大電流を必要とする例えばモーター等からなる負荷を駆動させる場合、リレーによる制御が広く用いられている。電源とＧＮＤとの間に負荷が接続された構成で、負荷と電源との間には負荷制御リレーが挿入され、制御部により動作制御が行われている。負荷の駆動時には、負荷制御リレーへ接続された制御部から制御信号を出力することにより負荷制御リレーを駆動する。負荷制御リレーが駆動されることにより、負荷へ電流が供給されて駆動する仕組みとなる。

負荷にはさまざまな種類があるが、負荷をステアリングロックとして使用する場合、仮に制御部に故障が発生し負荷制御用リレーを駆動させてしまうと、負荷であるステアリングロックが意図せず動作してしまうこととなる。ステアリングロックが車の走行中に故障した場合、ハンドルが走行中にロックされて動かなくなるという非常に危険な状態となる。

そのため、例えば下記特許文献１には、電源と負荷制御リレーとの間に電源制御用ＭＯＳＦＥＴ、また負荷とＧＮＤとの間にも負荷ＧＮＤ制御用ＭＯＳＦＥＴを挿入し、制御部からの信号により、負荷制御リレーへの電源供給および負荷のＧＮＤへの接続をそれぞれにオン／オフし、制御部の単一故障が発生した場合においても負荷の意図しない動作の発生を防いでいるものが開示されている。制御部からの信号による各スイッチの駆動順序は、最初に電源制御用ＭＯＳＦＥＴがオンされ、次に負荷ＧＮＤ制御用ＭＯＳＦＥＴがオンされ、最後に負荷制御リレーがオンされて、負荷への電流供給が開始される。

ただし、ＭＯＳＦＥＴは半導体部品であり一般に半導体の故障モードはショート故障であることが多く、ＭＯＳＦＥＴが故障した場合には、制御部が駆動許可を出した状態と同じ動きとなってしまう。そこで、ＭＯＳＦＥＴの代わりにリレーを使用する回路構成としたものがある。リレーはオープンモードで故障することが多いため、信頼性、安全性を確保している。

特許第４３５４８３２号公報(ステアリングロック装置 図１)

上記のような従来の負荷制御装置では、リレーによる回路構成により製品の安全性は確保している。しかしながら、リレーの特性上１つの問題がある。

リレーという素子は、内部の接点端子が可動することにより接点の接続を切り替える素子であるため、経年劣化等により接点端子には酸化膜などが形成され、接点が接触不良となる可能性がある。

一般的にはリレーの接点が駆動開始する(閉じる)際に、電流が流れることによるアーク放電が発生し、酸化膜は除去される。そのため、上記のような経年劣化等による接点不良は問題とならないことが多い。

しかしながら、電源と基準電位の間にリレー等からなる複数のスイッチ素子が直列接続されているような上記の負荷制御装置の場合、電流が流れるためには直列接続されたスイッチ素子全てがオンとなる必要があり、駆動開始すなわち接点が閉じる時点では他のスイッチ素子がオフ状態で、まだ電流が流れていないリレーが生まれてしまう。

負荷制御リレーが接点を閉じる際(駆動開始時)は、他のスイッチ素子はすでにオンとなっているため、負荷制御リレーの駆動と同時に電流が流れ始めアーク放電が発生し、負荷制御リレーの接点端子の酸化膜は除去される。

しかしながら電源制御リレーの駆動時には、負荷制御リレーはオフとなるため電流が発生せず、電源制御リレーの接点端子に対してアーク放電は発生しない。そのため、電源制御用リレーには酸化膜が形成されてしまう可能性がある。

この発明は、上記問題点を解決するためになされたものであり、電源制御リレーの接点端子にアーク放電を発生させ、酸化膜の形成を防止できる負荷制御装置、負荷制御装置のためのリレー接触不良防止方法、およびリレー装置を得ることを目的とする。

この発明は、電源から基準電位の間に、それぞれ制御手段により制御されて、前記電源からの電源供給のオンオフ制御を行う前段の電源制御リレー、負荷への電流供給制御を行う後段の負荷制御スイッチ素子を少なくとも含む複数のスイッチ素子が前記負荷と共に順次直列接続された負荷制御装置であって、前記電源制御リレーと前記負荷制御スイッチ素子の間に前記電源制御リレーに突入電流が流れるようにしてアークを発生させるアーク発生用回路を挿入したことを特徴とする負荷制御装置等にある。

この発明では、電源制御リレーの接点端子にアーク放電を発生させ、酸化膜の形成を防止できる負荷制御装置、負荷制御装置のためのリレー接触不良防止方法、およびリレー装置を提供できる。

この発明の一実施の形態による負荷制御装置の回路構成を示す図である。 図１の制御部の動作を示す動作フローチャートである。 この発明の別の実施の形態による負荷制御装置の回路構成を示す図である。 図３の制御部の動作を示す動作フローチャートである。 この発明による負荷制御装置を車両のステアリングロック制御に用いた場合の構成を示す図である。

以下、この発明による負荷制御装置、負荷制御装置のためのリレー接触不良防止方法、およびリレー装置を、負荷制御装置の各実施の形態に従って図面を用いて説明する。なお、各実施の形態において、同一もしくは相当部分は同一符号で示し、重複する説明は省略する。

実施の形態１．
図１はこの発明の一実施の形態による負荷制御装置の回路構成を示す図である。図１において、負荷制御装置は、電源１、電源電圧を制御(電源１からの電源供給のオンオフ制御)するための電源制御リレー２、電源制御リレー２にアークが発生するように突入電流を発生させるアーク発生用回路を構成するコンデンサ３、負荷５への電流供給を制御する負荷制御リレー４、ステアリングロック、電動パワーステアリング等に使用される負荷(モーター)５、負荷５のＧＮＤに接続されたプルアップ抵抗７、プルアップ抵抗７接続用のプルアップ用電源６、負荷５のＧＮＤへの接続を制御する負荷ＧＮＤ制御ＭＯＳＦＥＴ８、電源制御リレー２と負荷制御リレー４と負荷ＧＮＤ制御ＭＯＳＦＥＴ８の駆動制御を行うと共に、電源制御リレー２の出力電圧および負荷５のＧＮＤの電圧をモニタするモニタ回路Ｄ１，Ｄ２を有する制御部９を備える。なお負荷制御リレー４に関し、本制御に使用する負荷制御スイッチ素子はＭＯＳＦＥＴ、ＩＧＢＴ、リレー等さまざまな素子により実現可能であるが、この実施の形態の回路構成では低コストでの実現可能なリレーにて説明を行う。

電源１とＧＮＤの間に負荷５があり、負荷５の駆動状態と非駆動状態を切り替えるための負荷制御リレー４を電源１と負荷５との間に接続する。負荷制御リレー４と制御部９の誤動作防止の安全確保用として、電源１と負荷制御リレー４との間に電源制御リレー２を接続する。負荷５とＧＮＤとの間には、負荷ＧＮＤ制御ＭＯＳＦＥＴ８が接続されており、負荷５の駆動状態と非駆動状態の制御回路を構成する。

電源制御リレー２と負荷制御リレー４との接続点とＧＮＤ(グランド)間には、電源制御リレー２の駆動開始時(接点を閉じる時)に突入電流を発生させるコンデンサ３が接続されている。電源制御リレー２と負荷ＧＮＤ制御ＭＯＳＦＥＴ８には動作確認を行うためのモニタ回路Ｄ１，Ｄ２(制御部９の端子ｂ、ｄ)がある。電源制御リレー２の動作確認用のモニタ回路Ｄ１は、電源制御リレー２の出力端子側へ接続され、駆動後の電圧により駆動確認を行う。負荷ＧＮＤ制御ＭＯＳＦＥＴ８の動作確認用のモニタ回路Ｄ２は、プルアップ抵抗７の負荷５側に接続されて電圧を確認し、負荷ＧＮＤ制御ＭＯＳＦＥＴ８の駆動後に電圧値がＬレベルになることにより正常動作であることを確認する。

図２は図１の制御部９の動作を示す動作フローチャートであり、以下動作を説明する。最初に制御部９の端子ａの出力電圧を「Ｈ」から「Ｌ」に切り替えて駆動指令を出力し、電源制御リレー２を駆動する(ステップ１３)。次に、制御部９の端子ｂのモニタ回路Ｄ１にて電源制御リレー２の出力の電圧を検出し、電源制御リレー２が動作したことを確認する(ステップ１４)。

電源制御リレー２の出力の電圧が「Ｈ」レベル(ここでは例えば電源１の電圧)で電源制御リレー２が正しく動作した場合(ステップ１５)、次に、制御部９の端子ｅを所定の出力(「Ｈ」または「Ｌ」)に切り替えて駆動指令を出力し、負荷ＧＮＤ制御ＭＯＳＦＥＴ８を駆動(ＯＮ)させる(ステップ１６)。次に、制御部９の端子ｄのモニタ回路Ｄ２の電圧を確認し(ステップ１７)、「Ｌ」レベル(ここでは例えばＧＮＤレベル)となっていることにより、負荷ＧＮＤ制御ＭＯＳＦＥＴ８が正しく動作したことを確認する(ステップ１８)。

負荷ＧＮＤ制御ＭＯＳＦＥＴ８が正しく動作した場合、次に、制御部９の端子ｃの出力電圧を「Ｈ」から「Ｌ」に切り替えて駆動指令を出力し(ステップ１９)、負荷制御リレー４を駆動させる(ステップ２０)。以上の一連の動作により負荷５は電力が供給され駆動状態となる。

最初に動作させる電源制御リレー２を駆動する際には、従来技術では負荷制御リレー４が非駆動状態であるため、電源制御リレー２の駆動のみでは電流が流れない。そのため電源制御リレー２の接点端子に酸化膜が発生する懸念がある。一方、この発明においては、電源制御リレー２と負荷制御リレー４間に突入電流発生用のコンデンサ３が接続されているため、電源制御リレー２が動作した(接点を閉じた)際にコンデンサ３へ電流が流れ、負荷制御リレー４が非動作の状態においても電源制御リレー２に電流が流れることにより、アーク放電が発生し酸化膜が除去されることになるため、当初の懸念が払拭できる。

突入電流発生用素子をコンデンサ３とする場合のコンデンサの選定について説明する。
アーク放電を誘発させるためには、ある程度のエネルギーが必要であるため、電流量と時間が大きいほうが有利といえる。電流を大きくするにはコンデンサの等価直列抵抗値が低い物を使用すればよく、時間を長くするには容量を大きくすればよい。

コンデンサにもさまざまな種類があるが、等価直列抵抗値の観点からはセラミックコンデンサが有利である。

放電時間の面からは大容量であればある程、放電時間が長くなるが、容量を大きくすると物理サイズが大きくなる。そのため、製品の寸法に制約がある場合にはコンデンサの部品サイズを小さくするため、酸化膜の除去に必要最小限の容量値を選択することが現実的である。

下記に、コンデンサをセラミックコンデンサ、電界コンデンサにて使用した場合の電流値と充電電流の発生時間を示す。

リレーの種類にもよるが、一般的に３Ａ程度の電流が流れれば十分であることと、電界コンデンサよりもセラミックコンデンサのほうが小型で安価であることより、セラミックコンデンサの１μＦ程度のものを追加すれば十分である。

負荷５を制御するスイッチ素子(負荷制御リレー４)には、ＭＯＳＦＥＴ、ＩＢＧＴ、リレー等、数多くの種類があるが、本構成では下記の２点の利点のため、リレーを採用している。
利点の１つ目は、前段の電源制御リレー２と負荷制御リレー４を２系統搭載入りのリレーを採用することで本構成が実現可能であり、回路構成全体の部品寸法を小さくすることが可能である。
利点の２つ目は、スイッチング素子として入手可能な部品の中で、リレーは比較的安く入手することができる。そのため、回路構成全体の部品コストを安く抑えることが可能となる。
以上、２点の理由により本構成ではリレーを採用している。

図１の回路構成の制御部９の端子ｂ及び端子ｄには、動作確認用のモニタ回路Ｄ１，Ｄ２がある。モニタ回路Ｄ１，Ｄ２は、回路素子の動作有無を確認することで、故障の検知が行える。この発明では、複数の部品故障が重複して起きた場合を想定して部品選定を考慮しているが、部品故障の重複が発生する前の単体での部品故障を検知することにより、修理等の対策を実施することができる。そのため、モニタ回路は安全性において利点がある。

実施の形態２．
図３はこの発明の別の実施の形態による負荷制御装置の回路構成を示す図である。図３の回路では、アーク発生用回路(突入電流発生用回路)をコンデンサ３から電流制限抵抗１０とトランジスタ１１の直列回路に変更し、電源制御リレー２の駆動開始時(接点を閉じる時)に電流発生経路を実現させることを特徴としている。この実施の形態では、トランジスタ１１の駆動時間によりアーク発生のための電流を流す時間の制御が可能であることと、電流制限抵抗１０の抵抗値を調節することで、電流の量を変更することが可能になるという特徴がある。

特に大電流を長時間流すことを想定した場合においては、突入電流発生用のコンデンサ３に比べ、電流制限抵抗１０とトランジスタ１１を合わせてもサイズを小さくできるという利点がある。

図４は図３の制御部９の動作を示す動作フローチャートであり、以下動作を説明する。最初に制御部９の端子ｆの出力電圧を「Ｌ」から「Ｈ」に切り替えて駆動指令を出力し、トランジスタ１１にコレクタ−エミッタ間の電流発生経路を形成させる(ステップ２１)。次に、制御部９の端子ａの出力電圧を「Ｈ」から「Ｌ」に切り替えて駆動指令を出力し、電源制御リレー２を駆動させる(ステップ１３)。トランジスタ１１がオンされることにより、電源制御リレー２の駆動開始時((接点を閉じる時))には、電源１→電源制御リレー２→電源制限抵抗１０→トランジスタ１１→ＧＮＤの経路により突入電流が発生し、電源制御リレー２の端子(接点)部にアークを発生させられることとなる。

次に、制御部９の端子ｂのモニタ回路Ｄ１にて電源制御リレー２の出力の電圧を検出し、電源制御リレー２が動作したことを確認する(ステップ１４)。そしてステップ１５で電源制御リレー２の出力の電圧が「Ｈ」レベルで正しく動作したことを確認すると、ステップ２２にてトランジスタ１１に制御部９の端子ｆの出力電圧を「Ｈ」から「Ｌ」に戻して駆動解除指令を出力することで非動作に戻す。以降、ステップ１６からステップ２０の動作については、実施の形態１と同一であるため、説明を省略する。

実施の形態３．
図５はこの発明による負荷制御装置を車両のステアリングロック制御に用いた場合の構成を示す図である。負荷制御装置３１は図１および図３に示したいずれの負荷制御装置も適用でき、負荷５がステアリングロック制御に使用されている形態を示している。負荷５はロックバー３２と連動しており、ロックバー３２は負荷５の駆動によりステアリングシャフト３３内に挿入される機構となっている。ロックバー３２がステアリングシャフト３３内に入ると、ステアリングシャフト３３の回転運動を妨げる仕組みとなっている。ステアリングシャフト３３はステアリング３４の支柱となっており、ロックバー３２の動作はステアリング３４を回転不能にさせることとなる。負荷５以外の回路構成及び動作順序は、上記各実施の形態と同一でありここでの説明を省略する。

ステアリングロック機構は、車の駐車時にステアリング３４を回転不能にすることができ、車両盗難の防止策として有効である。しかしながら、車の走行中にステアリングロック機構が誤動作して、ステアリングが走行中にロックされて動かなくなると、非常に危険な状態となる。そのため、ステアリングロック機構には高い安全性が求められる。

この発明は負荷制御装置の安全性を向上させるものであり、ステアリングロック機構への適用は、安全性、信頼性がより向上する上でとても有効なものとなる。

なお、ＧＮＤは所定の基準電位でもよい。また、コンデンサ３、または電流制限抵抗１０とトランジスタ１１がアーク発生用回路を構成する。負荷制御リレー４が負荷制御スイッチ素子を構成する。負荷ＧＮＤ制御ＭＯＳＦＥＴ８が負荷負側制御スイッチ素子を構成する。制御部９は制御手段を構成する。

１ 電源、２ 電源制御リレー、３ コンデンサ、４ 負荷制御リレー、５ 負荷、６ プルアップ用電源、７ プルアップ抵抗、８ 負荷ＧＮＤ制御ＭＯＳＦＥＴ、９ 制御部、１０ 電源制限抵抗、１１ トランジスタ、３１ 負荷制御装置、３２ ロックバー、３３ ステアリングシャフト、３４ ステアリング、Ｄ１，Ｄ２ モニタ回路。

Claims (10)

1. 電源から基準電位の間に、それぞれ制御手段により制御されて、前記電源からの電源供給のオンオフ制御を行う前段の電源制御リレー、負荷への電流供給制御を行う後段の負荷制御スイッチ素子を少なくとも含む複数のスイッチ素子が前記負荷と共に順次直列接続された負荷制御装置であって、
   前記電源制御リレーと前記負荷制御スイッチ素子の間に前記電源制御リレーに突入電流が流れるようにしてアークを発生させるアーク発生用回路を挿入したことを特徴とする負荷制御装置。
2. 前記アーク発生用回路が、前記電源制御リレーの出力側と基準電位の間に接続され前記電源制御リレーに突入電流が流れるようにしたコンデンサからなることを特徴とする請求項１に記載の負荷制御装置。
3. 前記アーク発生用回路が、前記電源制御リレーの出力側と基準電位の間に接続された、電流発生経路を構成する電流制限抵抗と突入電流を流すタイミングを制御する前記制御手段により制御されるトランジスタとの直列回路からなることを特徴とする請求項１に記載の負荷制御装置。
4. 前記負荷がステアリングロック制御のためのものであることを特徴とする請求項１から３までのいずれか１項に記載の負荷制御装置。
5. 前記負荷制御スイッチ素子がリレーからなることを特徴とする請求項１から４までのいずれか１項に記載の負荷制御装置。
6. 前記制御手段が、前記電源制御リレーおよび前記負荷制御スイッチ素子のそれぞれの出力側電圧から動作確認を行うモニタ回路を含むことを特徴とする請求項１から５までのいずれか１項に記載の負荷制御装置。
7. 電源から基準電位の間に、それぞれ制御手段により制御されて、前記電源からの電圧のオンオフ制御を行う前段の電源制御リレー、負荷への電流供給制御を行う後段の負荷制御スイッチ素子を少なくとも含む複数のスイッチ素子が前記負荷と共に順次直列接続された負荷制御装置において、前記電源制御リレーに突入電流が流れるようにしてアークを発生させることを特徴とする負荷制御装置のリレー接触不良防止方法。
8. リレーの出力側に前記リレーに突入電流が流れるようにしてアークを発生させるアーク発生用回路を接続したことを特徴とするリレー装置。
9. 前記アーク発生用回路が、前記リレーの出力側と基準電位の間に接続され前記リレーに突入電流を発生させるコンデンサからなることを特徴とする請求項８に記載のリレー装置。
10. 前記アーク発生用回路が、前記リレーの出力側と基準電位の間に接続される、電流発生経路を構成する電流制限抵抗と突入電流を流すタイミングを制御するトランジスタとの直列回路からなることを特徴とする請求項８に記載のリレー装置。

Images