JP2007193991A - 接点保護回路及びこれを用いた負荷制御用接点保護装置 - Google Patents

Abstract

【課題】負荷に電力の供給及び遮断する際に発生する接点アークを減少させ、接点の劣化を抑制した接点保護回路を提供する。
【解決手段】一方の端子が負荷制御用接点の一方の端子に接続し（ａ）、他方の端子が電源側又は負荷側に接続して（ｅ）、負荷側への電力の供給を制御するための半導体素子（ＳＣＲ１０１）と、負荷制御用接点が閉動作した後の所定遅延時間が経過したときに、半導体素子へ遅延経過信号を出力する限時回路（Ｔ１０１）と、負荷制御用接点の他方の端子と前記半導体素子の他方の端子との間に接続するコンデンサ（Ｃ１０１）とを有する接点保護回路（１１０）とした。
【選択図】図１

Description

本発明は、直流電源回路の接点保護回路に係り、特に突入電流又は慣性電流に起因する接点アークによる負荷制御用接点の劣化を防止する接点保護回路及びこれを用いた負荷制御用接点保護装置に関する。

電源側から負荷側への電力の供給及び遮断を接点の開閉動作を行うことにより制御する機器として、電磁接触器やリレー等の開閉器が用いられている。このような開閉器は、外来ノイズ等に対して強く信頼性が高いものであることから、電源回路やインターロック等の回路に多く用いられている。

開閉器は信頼性の高い機器ではあるが、負荷の消費電流が多い場合には、接点を閉じた際に発生するチャタリングに起因して生ずる接点アークや、接点の開離時の慣性電流により発生する接点アークなどにより、接点に劣化が生ずる。開閉器の接点の劣化が激しくなると、接点が閉じている状態であるにもかかわらず導通が得られず、負荷に電力が供給されず、あるいは回路が誤動作するという不具合を生ずる。

このような不具合を改善する方法として、バッテリーから電力を供給する入力端子と負荷との間にＦＥＴを接続し、バッテリー電圧を加圧することにより充放電を開始する充放電回路を設け、この充放電回路の出力をＦＥＴのゲートを接続し、バッテリーを接続した後から充電を開始して充電回路の出力電圧がＦＥＴのスレッシュホールド電圧を越えたときにＦＥＴをオンさせ、このＦＥＴを通して負荷側に電流を流すという突入電流防止回路が知られている（例えば特許文献１参照。）。

この公知例においては、入力端子にバッテリーを接続して負荷に電流を流す際に、その入力端子やスイッチの接点部分にチャタリングが発生した場合であっても、バッテリーを接続後にＦＥＴのスレッショホールド電圧に達するまでにチャタリングが収まるので突入電流を防止することができる、というものである。
特開平１１−２７８５５号公報（第１図、第２図）

上記公知例においては、負荷に電力を供給した際の突入電流に起因する接点アークを減少させて入力端子やスイッチの劣化を減少させることは可能であるが、負荷と電源とを開離する開動作の際に流れる慣性電流に対しては、接点アークの対策が不十分であり、入力端子やスイッチが劣化するという課題を有していた。

また、電流制限用のＦＥＴが破壊して導通した場合に、これを外部から視認することができず、スイッチの接点部分に接点アーク等が発生している状態で使用し続けてしまい、スイッチ等の接点の劣化を早めてしまう、という課題があった。

本発明は上記課題を解決するために以下の手段を講じた。

請求項１に係る本発明においては、電源側から負荷側への電力の供給及び遮断を接点の開閉動作により行う負荷制御用接点に接続し、前記負荷制御用接点の開閉動作に伴う接点損傷を抑制するための接点保護回路において、一方の端子を前記負荷制御用接点の一方の端子に接続し、他方の端子を前記電源側又は前記負荷側に接続して、前記負荷側への電力の供給を制御するための半導体素子と、前記負荷制御用接点が閉動作した後の所定遅延時間が経過したときに、前記半導体素子へ遅延経過信号を出力して前記半導体素子を導通させ、前記負荷制御用接点に突入電流が流れることを抑制するための限時回路と、前記負荷制御用接点の他方の端子と前記半導体素子の他方の端子との間に接続し、前記負荷制御接点が開動作したときに前記負荷制御接点に流れる慣性電流を抑制するためのコンデンサとを有することを特徴とする接点保護回路とした。

請求項２に係る本発明においては、前記半導体素子はサイリスタ又はトランジスタから成ることを特徴とする請求項１に記載の接点保護回路とした。

請求項３に係る本発明においては、前記所定遅延時間は、時定数設定用コンデンサの値と時定数設定用抵抗の値により定まる時定数に基づいて、又は、タイマー素子がカウントする時間に基づいて定められることを特徴とする請求項１又は請求項２に記載の接点保護回路とした。

請求項４に係る本発明においては、前記半導体素子は第１半導体素子と第２半導体素子とを有し、前記時限回路は第１時限回路と第２時限回路とを有し、前記第１時限回路は第１遅延経過信号を前記第１半導体素子へ出力し、前記第２時限回路は第２遅延経過信号を前記第２半導体素子へ出力し、前記第１半導体素子及び前記第２半導体素子のいずれか一方が導通状態であるときは他方が非導通状態となることを特徴とする請求項１〜３のいずれか１項に記載の接点保護回路とした。

請求項５に係る本発明においては、前記負荷制御用接点の一方の端子又は電源側と前記第１半導体素子の一方の端子との間に第１表示灯を設けて前記第１半導体素子又は前記第１時限回路の動作状態を表示し、又は／及び前記負荷制御用接点の一方の端子又は電源側と前記第２半導体素子の一方の端子との間に第２表示灯を設けて前記第２半導体素子又は前記第２時限回路の動作状態を表示することを特徴とする請求項４に記載の接点保護回路とした。

請求項６に係る本発明においては、電源側から負荷側への電力の供給及び遮断を接点の開閉動作により行う負荷制御用接点と、前記負荷制御用接点に接続し、前記負荷制御用接点の開閉動作に伴う接点損傷を抑制するための接点保護回路とを有する負荷制御用接点保護装置において、前記接点保護回路は、一方の端子を前記負荷制御用接点の一方の端子に接続し、他方の端子を前記電源側又は前記負荷側に接続して、前記負荷側への電力の供給を制御するための半導体素子と、前記負荷制御用接点が閉動作した後の所定遅延時間が経過したときに、前記半導体素子へ遅延経過信号を出力して前記半導体素子を導通させ、前記負荷制御用接点に突入電流が流れることを抑制するための限時回路と、前記負荷制御用接点の他方の端子と前記半導体素子の他方の端子との間に接続し、前記負荷制御接点が開動作したときに前記負荷制御接点に流れる慣性電流を抑制するためのコンデンサとを有することを特徴とする負荷制御用接点保護装置とした。

本発明によれば、負荷制御用接点の閉動作を行った後の所定遅延時間が経過後に電源側から負荷側へ半導体素子を導通させて電力を供給するので、負荷制御用接点に突入電流が流れないようにして接点損傷を防止するとともに、負荷制御用接点の開動作を行って接点を開離した場合であっても、開動作の直後に発生する慣性電流を負荷制御用接点の電源側とサイリスタの負荷側に接続したコンデンサによりバイパスさせて慣性電流による負荷制御用接点の損傷を防止して接点の長寿命化を図り、負荷制御用接点の誤動作を防止することができる。

また、半導体素子とこれを制御する限時回路とを複数設けて、一方が故障してオープン状態となったときは他方の半導体素子及び限時回路が動作し、負荷制御用接点の突入電流による損傷を防止することができるので、負荷制御用接点の誤動作を防止し、高寿命化を図ることができる。

また、半導体素子及び限時回路が故障したときにこれを表示する表示灯を設けたので、これらの保護回路が故障したことを容易に確認することができ、素子の交換等を行うことにより負荷制御用接点の劣化を防止することができる。

以下、本発明を実施するための形態について説明する。

本発明の実施の形態に係る接点保護回路は、電源側から負荷側へ電力の供給及び遮断を接点の開閉動作により行う負荷制御用接点と接続して、負荷制御用接点が接点アークにより劣化することを防止する接点保護回路であって、一方の端子が負荷制御用接点の一方の端子と接続する半導体素子と、この半導体素子の導通を制御する限時回路と、負荷制御用接点の他方の端子と半導体素子の他方の端子とに接続するコンデンサとを有する。

負荷制御用接点の閉動作を行うと、限時回路は所定遅延時間の経過後に半導体素子のゲートへ遅延経過信号を出力する。遅延経過信号を入力した半導体素子は導通して負荷側への電力供給を開始する。そのため、負荷制御用接点にチャタリングが発生しても負荷制御用接点に突入電流が流れない。また、電源側から負荷側へ電流が供給されている状態から負荷制御用接点の開動作を行うと慣性電流が流れる。しかしコンデンサを負荷制御用接点の電源側とサイリスタの負荷側に接続しているので慣性電流はこのコンデンサにより吸収される。このようにして、突入電流や慣性電流が負荷制御用接点に流れることを抑制して接点アークが発生することを防止する。

また、半導体素子としては、サイリスタやトランジスタを使用することができる。また、限時回路により設定される所定遅延時間は、コンデンサと抵抗との時定数に基づいて決定することや、カウンターにより決定することができる。

また、半導体素子は互いに並列に接続する第１半導体素子と第２半導体素子とを有し、限時回路は第１半導体素子に第１遅延経過信号を出力する第１限時回路と、第２半導体素子に第２遅延経過信号を出力する第２限時回路とを有する。そして、第１限時回路の遅延時間を第２限時回路の遅延時間よりも短く設定しておくことにより、第１限時回路又は第１半導体素子が故障して弟１半導体素子がオープンとなったときでも、第２限時回路及び弟２半導体素子により負荷制御用接点の機能を維持し、かつ、接点保護の機能を確保することができる。

更に、第１半導体素子及び第２半導体素子のそれぞれに表示灯を接続し、半導体素子や限時回路が正常動作しているか否かを外部から確認できるようにする。
（第１実施形態）
図１は、本発明に係る接点保護回路及び負荷制御用接点保護装置に関し、限時回路に時定数設定用コンデンサと時定数設定用抵抗を用いた実施形態の回路図である。

負荷制御用接点ＲＹ１０１は、接点の開閉動作により電源２０から負荷３０への電力の供給及び遮断を制御する開閉器である。負荷制御用接点ＲＹ１０１と負荷３０との間には、突入電流により負荷制御用接点ＲＹ１０１に生じる接点アークを抑制して接点の寿命を延ばすための接点保護回路１１０を設けてある。

接点保護回路１１０は、負荷制御用接点ＲＹ１０１と負荷３０との間に接続され、前記負荷制御用接点ＲＹ１０１が閉じた後、所定の遅延時間が経過した際に、半導体素子としてのサイリスタＳＣＲ１０１のゲートに対して遅延経過信号を出力する限時回路Ｔ１０１と、前記遅延経過信号を入力した後に負荷制御用接点ＲＹ１０１と負荷３０との間を導通させるサイリスタＳＣＲ１０１とを備えている。

また、接点保護回路１１０は、サイリスタＳＣＲ１０１の負荷３０側と負荷制御用接点ＲＹ１０１の電源２０側との間を接続するコンデンサＣ１０１とを備えている。

コンデンサＣ１０１は、負荷制御用接点ＲＹ１０１が開動作により開離した際に負荷３０により発生する慣性電流を、開離している接点よりもインピーダンスの低いコンデンサによりバイパスさせることによって、負荷制御用接点ＲＹ１０１の接点アークを抑制するためのものである。コンデンサＣ１０１は、直列に抵抗を取り付けないでインピーダンスの低いコンデンサを用いることにより、より効果的に接点アークを吸収することができる。

限時回路Ｔ１０１は次のように構成されている。遅延時間を設定するための直列接続する時定数設定用抵抗Ｒ１０１と時定数設定用コンデンサＣ１０２とがサイリスタＳＣＲ１０１に並列に接続される。また、直列接続する抵抗Ｒ１０２とサイリスタＳＣＲ１０２と抵抗Ｒ１０５とがサイリスタＳＣＲ１０１と並列に接続される。抵抗Ｒ１０２と抵抗Ｒ１０５はサイリスタＳＣＲ１０２に流れる電流を制限するために設けてある。更に、直列接続する抵抗Ｒ１０３と抵抗Ｒ１０４とが時定数設定用コンデンサＣ１０２に並列に接続され、抵抗Ｒ１０３と抵抗Ｒ１０４の接続点がサイリスタＳＣＲ１０２のゲートに接続し、サイリスタＳＣＲ１０２と抵抗Ｒ１０５の接続点がサイリスタＳＣＲ１０１のゲートに接続する。なお、抵抗Ｒ１０３、Ｒ１０４又はＲ１０５については、サイリスタＳＣＲ１０２の特性に応じて省く構成としてもよい。

次に、第１実施形態の接点保護回路の動作について図２を併用して説明する。

図２は、接点保護回路１１０の各点（ａ〜ｅ）における動作について説明するタイミングチャートである。

負荷３０に対して電力を供給するために、時刻ｔ０にて負荷制御用接点ＲＹ１０１の接点を閉じると、サイリスタＳＣＲ１０１のアノードに電源２０から電圧が加圧される（点ａ参照）。しかし、この段階では、限時回路Ｔ１０１は、サイリスタＳＣＲ１０１のゲートに対して遅延経過信号を加圧していないので、サイリスタＳＣＲ１０１のアノードとカソードとの間は導通していない状態となっている。

限時回路Ｔ１０１の内部では、時定数設定用抵抗Ｒ１０１を通じて時定数設定用コンデンサＣ１０２に電荷が蓄積され、点ｂの電圧が時間と共に上昇する。点ｂの電圧は、抵抗Ｒ１０３及びＲ１０４により分圧されてサイリスタＳＣＲ１０２のゲート（点ｃ）に加圧されている。ここで、負荷制御用接点ＲＹ１０１にチャタリングが発生して接点が開いた状態では、時定数設定用コンデンサＣ１０２に蓄積されている電荷は抵抗Ｒ１０３及びＲ１０４により放電されて、点ｂ及び点ｃの電圧は下がる。

負荷制御用接点ＲＹ１０１のチャタリングが収束して、接点が閉じた状態が続くと、点ｂの電圧が上昇する。すると、同時に点ｃの電位も上昇する。点ｃの電位がサイリスタＳＣＲ１０２の動作点（ＶＧ）に達すると、サイリスタＳＣＲ１０２が導通し、時刻ｔ２にて抵抗Ｒ１０２及びＲ１０５により分圧された電圧が発生して、限時回路Ｔ１０１が、サイリスタＳＣＲ１０１に対して遅延時間Ｔ３が経過したことを示す遅延経過信号（点ｄにおける信号）を出力した状態になる。

遅延経過信号を入力したサイリスタＳＣＲ１０１は、アノードとカソードとの間を導通するので、負荷制御用接点ＲＹ１０１と負荷３０とが導通し、時刻ｔ０から遅延時間Ｔ３経過後に、点ｅに電源２０から供給される電圧が現れる。したがって、突入電流に起因して発生する負荷制御用接点ＲＹ１０１の接点アークを抑制し、電磁接触器やリレー等の開閉器の接点の劣化を抑制することができる。

また、負荷３０と電源２０とを開離する開動作を行う際には、負荷３０のリアクタンスに依存する慣性電流が流れるが、この慣性電流をインピーダンスの低いコンデンサＣ１０１にバイパスさせて流すことによって、負荷制御用接点ＲＹ１０１の接点アークを抑制して、電磁接触器やリレー等の開閉器の接点の劣化を抑制することができる。

（第２実施形態）
図３は、本発明に係る接点保護回路及び負荷制御用接点保護装置に関し、限時回路にタイマー素子を用いた実施形態の回路図であり、図１で説明した機器と同一の機器については同一の符番を付して、重複する説明は省略する。

接点保護回路２１０は、負荷制御用接点ＲＹ１０１と負荷３０との間に接続され、前記負荷制御用接点ＲＹ１０１が閉じた後、所定の遅延時間が経過した際に遅延経過信号を出力する限時回路Ｔ２０１と、前記遅延経過信号を入力した後に負荷制御用接点ＲＹ１０１と負荷３０との間を導通させる半導体素子であるサイリスタＳＣＲ１０１とを備えている。

また、接点保護回路２１０は、サイリスタＳＣＲ１０１の負荷３０側と負荷制御用接点ＲＹ１０１の電源２０側との間を接続するコンデンサＣ１０１とを備えている。コンデンサＣ１０１は、負荷制御用接点ＲＹ１０１が開離した際に負荷制御用接点ＲＹ１０１の接点アークを抑制するためのコンデンサである。

限時回路Ｔ２０１は、タイマー素子２５０に供給する電源電圧を設定するツェナーダイオードＤＺ２０１と、前記電源電圧を安定させるコンデンサＣ２０２と、ツェナーダイオードＤＺ２０１に流れる電流を制限する制限抵抗Ｒ２０１と、タイマー素子２５０に対して所定の遅延時間Ｔｔを決定する時定数設定用抵抗Ｒ２０３、抵抗Ｒ２０２及び時定数設定用コンデンサＣ２０３と、タイマー素子２５０の出力電圧を解除する際に用いるプルダウン用の抵抗Ｒ２０４とを備えている。

タイマー素子２５０として、例えば時定数設定用抵抗Ｒ２０３、時定数設定用コンデンサＣ２０３に応じて所定の遅延時間Ｔｔ経過後に遅延経過信号を出力する単安定型のタイマー素子や、カウンター付きタイマー素子等を用いることができる。

タイマー素子２５０の出力は、サイリスタＳＣＲ１０１のゲートに接続されている。タイマー素子２５０がサイリスタＳＣＲ１０１のゲートに所定の遅延時間が経過したことを示す遅延経過信号を出力すると、サイリスタＳＣＲ１０１はアノードとカソードとの間を導通するので、負荷３０に対して電力が供給される。

次に、第２実施形態の接点保護回路の動作について図４を併用して説明する。

図４は、接点保護回路２１０の各点（ａ〜ｅ）における電圧変化について説明するタイミングチャートである。

負荷３０に対して電力を供給するために、時刻ｔ０にて負荷制御用接点ＲＹ１０１の接点を閉じると、サイリスタＳＣＲ１０１のアノードに電源２０から電圧が加圧される（点ａ参照）。しかし、この段階では、限時回路Ｔ２０１は、サイリスタＳＣＲ１０１のゲートに対して遅延経過信号を加圧していないので、サイリスタＳＣＲ１０１のアノードとカソードとの間は導通していない状態となっている。

限時回路Ｔ２０１の内部では、制限抵抗Ｒ２０１を介してコンデンサＣ２０２に電荷が蓄積される。コンデンサＣ２０２に蓄積される電荷の電圧がツェナーダイオードＤＺ２０１が定める電圧に到達すると、ツェナーダイオードＤＺ２０１には逆方向のツェナー電流が流れ、点ｂにおいて所定の電圧範囲を維持することができる。

点ｂの電圧が所定の電圧範囲に安定すると、その電圧は抵抗Ｒ２０２を通じてタイマー素子２５０に加圧される（時刻ｔ１）。タイマー素子２５０は、例えば時定数設定用抵抗Ｒ２０３及び時定数設定用コンデンサＣ２０３の時定数で発振され、前記発振信号を所定の数量をカウントして所定の遅延時間Ｔｔ経過後に遅延経過信号（点ｄにおける信号）をサイリスタＳＣＲ１０１のゲートに出力する。

遅延時間Ｔｔ経過後に、サイリスタＳＣＲ１０１が遅延経過信号を入力すると、サイリスタＳＣＲ１０１はアノードとカソードとの間を導通するので、負荷制御用接点ＲＹ１０１と負荷３０とが導通し、時刻ｔ０から遅延時間Ｔ３経過後に、点ｅに電源２０から供給される電圧が現れる。したがって、突入電流に起因して発生する負荷制御用接点ＲＹ１０１の接点アークを抑制し、電磁接触器やリレー等の開閉器の接点の劣化を抑制することができる。また、負荷３０と電源20とを開離する開動作の際の慣性電流を、インピーダンスの低いコンデンサＣ１０１にバイパスさせることによって、負荷制御用接点ＲＹ１０１の接点アークを抑制して、電磁接触器やリレー等の開閉器の接点の劣化を抑制することができる。

図３に示すタイマー素子２５０は、時定数設定用抵抗Ｒ２０３及び時定数設定用コンデンサＣ２０３にて遅延時間Ｔｔの設定が容易であるために、より正確な時素設定が可能であると共に、ＳＣＲ１０１のアノードとカソードとの間が導通した後にリセットされる。

（第３実施形態）
図５は、本発明に係る接点保護回路及び負荷制御用接点保護装置に関し、限時回路にＤＣ−ＤＣコンバータ及び出力付限時回路を用いた実施形態の回路図であり、図１で説明した機器と同一の機器については同一の符番を付して、重複する説明は省略する。

接点保護回路３１０は、負荷制御用接点ＲＹ１０１の後段に負荷３０と並列に接続され、前記負荷制御用接点ＲＹ１０１が閉じた後、所定の遅延時間が経過したことを示す遅延経過信号を出力する限時回路Ｔ３０１と、前記遅延経過信号を入力した後に負荷制御用接点ＲＹ１０１と負荷３０との間を導通させる半導体素子としてトランジスタＴＲ３０１とを備えている。

また、接点保護回路３１０は、トランジスタＴＲ３０１の負荷３０側と負荷制御用接点ＲＹ１０１の電源２０側との間を接続するコンデンサＣ１０１とを備えている。コンデンサＣ１０１は、負荷制御用接点ＲＹ１０１が開動作して開離した際に負荷制御用接点ＲＹ１０１の接点アークを抑制するためのコンデンサである。

限時回路Ｔ３０１は、所定の遅延時間Ｔｓの経過後に遅延経過信号を出力する出力付限時回路ＳＥＭ３０１と、出力付限時回路ＳＥＭ３０１に電力を供給するＤＣ−ＤＣコンバータ３４０と、出力付限時回路ＳＥＭ３０１の出力電圧及び出力電流を調整する出力調整用抵抗Ｒ３０１及びＲ３０２とを備えている。

出力付限時回路ＳＥＭ３０１は、ＤＣ−ＤＣコンバータ３４０が所定の電圧を出力した後であって、所定の遅延時間Ｔｓ経過後に遅延経過信号を出力調整用抵抗Ｒ３０１側に出力するＩＣやＳＣＲ等の素子である。

出力付限時回路ＳＥＭ３０１の出力は、出力調整用抵抗Ｒ３０１及びＲ３０２により分圧されて、トランジスタＴＲ３０１のベースに加圧される。このとき、出力調整用抵抗Ｒ３０２の両端の電圧が、トランジスタＴＲ３０１が動作する電圧を超え、出力調整用抵抗Ｒ３０１を介してトランジスタＴＲ３０１のベースにベース電流が流れると、そのベース電流に応じた電流がトランジスタＴＲ３０１のコレクタとエミッタ間に流れ、コレクタとエミッタ間が導通する。

なお、第３実施形態では、半導体素子としてトランジスタを用いた例で説明しているが、サイリスタ、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）又はＧＴＯ（Ｇａｔｅ Ｔｕｒｎ−ｏｆｆ Ｔｈｙｒｉｓｔｏｒ）等の素子を用いることも可能である。

次に、第３実施形態の接点保護回路の動作について図６を併用して説明する。

図６は、接点保護回路３１０の各点（ａ〜ｅ）における動作電圧について説明するタイミングチャートである。

負荷３０に対して電力を供給するために、時刻ｔ０にて負荷制御用接点ＲＹ１０１の接点を閉じると、トランジスタＴＲ３０１のコレクタに電源２０から電圧が加圧される（点ａ参照）。しかし、この段階では、限時回路Ｔ３０１は、トランジスタＴＲ３０１のベースに対して遅延時間が経過したことを示す遅延経過信号を加圧していないので、トランジスタＴＲ３０１のコレクタとエミッタとの間は導通していない状態となっている。

限時回路Ｔ３０１の内部では、先ず時刻ｔ０にてＤＣ−ＤＣコンバータ３４０に入力電圧が加圧され、その後時刻ｔ１にて安定化された所定の電圧が出力される。この電圧は出力付限時回路ＳＥＭ３０１が入力して、所定の遅延時間Ｔｓ経過後に遅延経過信号を出力する。この遅延経過信号は、出力調整用抵抗Ｒ３０２を介してトランジスタＴＲ３０１のベースに供給される。

遅延時間Ｔｓ経過後の時刻ｔ２に、トランジスタＴＲ３０１は、コレクタとエミッタとの間を導通させるので、負荷制御用接点ＲＹ１０１と負荷３０とが導通し、時刻ｔ０から所定の遅延時間Ｔ３経過後に、点ｅに電源２０から供給される電圧が現れる。したがって、突入電流に起因して発生する負荷制御用接点ＲＹ１０１の接点アークを抑制して、電磁接触器やリレー等の開閉器の接点の劣化を抑制することができる。

また、負荷３０と電源２０とを開離する開動作の際に流れる慣性電流を、インピーダンスの低いコンデンサＣ１０１にバイパスさせることによって、負荷制御用接点ＲＹ１０１の接点アークを抑制して、電磁接触器やリレー等の開閉器の接点の劣化を抑制することができる。
（第４実施形態）
図７は、本発明の実施の形態に係る他の接点保護回路及び負荷制御用接点保護装置を示す回路図である。図１で説明した機器と同一の機器については同一の符番を付して、重複する説明は省略する。

接点保護回路４１０は、第１制限回路Ｇ４０１と第２制限回路Ｇ４０２を備えている。第１制限回路Ｇ４０１は、負荷制御用接点ＲＹ１０１一方の端子と負荷３０との間に、第１ダイオードＤ４０１とこれに並列接続する第１表示灯ＰＬ４０１を介して第１半導体素子である第１サイリスタＳＣＲ４０１の一方の端子が接続されている。更に、第１限時回路Ｔ４０１を有し、第１サイリスタＳＣＲ４０１のゲートに接続して第１サイリスタＳＣＲ４０１の導通を制御する。即ち、負荷制御用接点ＲＹ１０１が閉動作した後の所定遅延時間が経過後に、第１限時回路Ｔ４０１により第１遅延経過信号が第１サイリスタＳＣＲ４０１へ出力され、第１サイリスタＳＣＲ４０１が導通する。第２制限回路Ｇ４０２は、負荷制御用接点ＲＹ４０２の一方の端子と負荷３０との間に、第２ダイオードＤ４０２とこれに並列接続する第２表示灯ＰＬ４０２を介して第２半導体素子である第２サイリスタＳＣＲ４０２の一方の端子が接続されている。更に、第２限時回路Ｔ４０２を有し、第２サイリスタＳＣＲ４０２のゲートに接続して第２サイリスタＳＣＲ４０２の導通を制御する。ここで、第１限時回路Ｔ４０１の遅延時間を第２限時回路Ｔ４０２よりも短く設定しておく。こうすることにより、負荷制御用接点ＲＹ１０１が閉動作して所定時間の経過後に第１限時回路Ｔ４０１が第１サイリスタＳＣＲ４０１のゲートへ遅延経過信号を出力して第１サイリスタＳＣＲ４０１をオンさせる。その結果、第２サイリスタＳＣＲ４０２の入力端と出力端とが同電位となり、動作しない。

また、第１サイリスタＳＣＲ４０１や第１限時回路Ｔ４０１が破壊して第１サイリスタＳＣＲ４０１がオープン状態になったときは、第２限時回路Ｔ４０２は所定時間の経過後に第２サイリスタＳＣＲ４０２へ遅延経過信号を出力して第２サイリスタＳＣＲ４０２をオンする。その結果、突入電流による負荷制御用接点ＲＹ１０１の接点アークによる劣化を防止することができるようにしている。第１限時回路Ｔ４０１の遅延時間を第２限時回路Ｔ４０２より長く設定しておけば、第２サイリスタＳＣＲ４０２がオープン状態になったときには第１サイリスタＳＣＲ４０１がオン動作することになる。

第１制限回路Ｇ４０１に含まれる第１サイリスタＳＣＲ４０１と第１限時回路Ｔ４０１の動作、及び第２制限回路Ｇ４０２に含まれる第２サイリスタＳＣＲ４０２及び第２限時回路Ｔ４０２の動作については、上記第１実施形態から第３実施形態において説明したと同様の動作を行う。

接点保護回路４１０は、更に負荷制御用接点ＲＹ１０１の他方の端子と直列接続する第１サイリスタＳＣＲ４０１又は第２サイリスタＳＣＲ４０２の他方の端子間に接続した、慣性電流を緩和させるためのコンデンサＣ１０１と、負荷制御用接点ＲＹ１０１から負荷３０へバイパスして電力を供給するためのスイッチＳＷ４０１と、負荷制御用接点ＲＹ１０１の他方の端子に接続し、第１サイリスタＳＣＲ４０１のアノードと第３ダイオードＤ４０３を介して、及び、第２サイリスタＳＣＲ４０２のアノードと第４ダイオードＤ４０４を介して接続する第３表示灯ＰＬ４０３を備えている。

第１表示灯ＰＬ４０１は、負荷制御用接点ＲＹ１０１が閉状態であり電力が電源側から負荷側へ供給されている場合に、第１制限回路Ｇ４０１の第１限時回路Ｔ４０１又は第１サイリスタＳＣＲ４０１の何れかが故障して第１サイリスタＳＣＲ４０１がオープン状態となったときに消灯して異常を知らせる。第１サイリスタＳＣＲ４０１が故障によりオープンとなった場合には、第２表示灯ＰＬ４０２も同様に、第２制限回路Ｇ４０２の第２限時回路Ｔ４０２又は第２サイリスタＳＣＲ４０２の何れかが故障して第２サイリスタＳＣＲ４０２がオープン状態となったときに消灯して異常を知らせる。第１表示灯ＰＬ４０１及び第２表示灯ＰＬ４０２のいずれもが消灯しているときは第１サイリスタＳＣＲ４０１と第２サイリスタＳＣＲ４０２が共にオープンと成っているので、このときはスイッチＳＷ４０１を閉にして負荷３０へ電力を供給する。第３表示灯が、負荷制御用接点ＲＹ１０１が開状態であるときに点燈している場合には、第１サイリスタＳＣＲ４０１又は第２サイリスタＳＣＲ４０２の何れか又は両方がショート状態であることを表示している。
（応用例）
図８は、本発明に係る接点保護回路を鉄道車両のブレーキ電磁弁（ＥＢＶ１〜ＥＢＶ７）を励磁させる機能を備えたブレーキ制御器に応用した場合の実施形態を示す図である。

一般の鉄道車両は、車両の前位及び後位に運転台を有しており、運転台にはそれぞれ独立して前位ブレーキ制御器５１０及び後位ブレーキ制御器５２０が設けられている。前位ブレーキ制御器５１０と後位ブレーキ制御器５２０とは同一の構成を有する。運転手により指定されたブレーキのノッチ位置（図示しない）に応じて負荷に対して電力を供給する母線５００と、この母線５００とブレーキ電磁弁（ＥＢＶ１〜ＥＢＶ７）の端子とを導通させることにより、鉄道車両のブレーキ用シリンダに所定の圧力の圧縮空気を供給して車輪に制動用の押圧力を印加し、車両の減速を制御するための装置である。図８においては、前位の車両の接続点Ａから電力５３０を入力して、後位の車両の接続点Ｅからブレーキ電磁弁（ＥＢＶ７〜ＥＢＶ１）へ電力を供給する。これを、後位の車両の接続点Ｅから電力を供給し、前位の車両の接続点Ａからブレーキ電磁弁（ＥＢＶ１〜ＥＢＶ７）へ電力を供給するように入れ替えることができる。

前位ブレーキ制御器５１０は、運転手により操作される負荷制御用接点ＲＹ１と、これに接続する接点保護回路ＳＡ１と、接点保護回路ＳＡ１に並列して接続するバイパス用のダイオードＤＡ１とから構成されている。後位ブレーキ制御器５２０も同一の構成を有する。接点保護回路ＳＡ１は、限時回路Ｔ５４１と、限時回路５４１により導通が制御される半導体素子ＳＣＲ５５１と、慣性電流をバイパスするためのコンデンサＣ５０１とから構成されている。バイパス用のダイオードＤＡ１は、後位の車両として接続されたときに、接続点Ｃから入力した電力を接続点Ｂへバイパスさせるために設けている。このときは、負荷制御用接点ＲＹ１は閉じられ、接続点Ｂを経由して接続点Ａからブレーキ電磁弁（ＥＢＶ１〜ＥＢＶ７）へ電力の供給を行うために設けられている。

次に、運転者が前位ブレーキ制御器５１０に設けられている図示しないブレーキのハンドルを操作して、ハンドルを非常（固定）の位置から７ノッチ位置に転換した場合について説明する。後位ブレーキ制御器５２０の動作も同様である。

この場合には、先ず、母線５００が加圧された後に負荷制御用接点ＲＹ１の接点が閉じ、加圧信号を受け取った限時回路Ｔ５４１は所定の遅延時間の設定を開始する。このときには、まだ半導体素子ＳＣＲ５５１のアノードとカソード間は開放された状態となっており、ブレーキ電磁弁（ＥＢＶ１〜ＥＢＶ７）に対して電力は供給されていない。

その後、所定の時間が経過すると、限時回路Ｔ５４１が遅延経過信号を半導体素子ＳＣＲ５５１のゲートに対して出力する。すると、半導体素子ＳＣＲ５５１は、アノードとカソードとの間を導通させるので、負荷制御用接点ＲＹ１とブレーキ電磁弁（ＥＢＶ１〜ＥＢＶ７）とが導通し、ブレーキ電磁弁（ＥＢＶ１〜ＥＢＶ７）を経由して鉄道車両のブレーキ用シリンダに所定の圧力の圧縮空気が供給され、車輪に制動用の押圧力が印加される。

次に、運転者が前位ブレーキ制御器５１０の図示しないハンドルを操作して、ハンドルを７ノッチの位置から非常（固定）の位置に転換した場合について説明する。

この場合には、負荷制御用接点ＲＹ１の接点が開離され、ブレーキ電磁弁（ＥＢＶ１〜ＥＢＶ７）に対する加圧は解除される。このとき、ブレーキ電磁弁（ＥＢＶ１〜ＥＢＶ７）に流れていた電流に起因する慣性電流は、インピーダンスの低いコンデンサＣ５０１側をバイパスして流れる。これにより、負荷制御用接点ＲＹ１の接点アークを抑制することができ、電磁接触器やリレー等の開閉器の接点の劣化を抑制することができる。

なお、以上の説明において、負荷制御用接点ＲＹ１０１を電源２０と接点保護回路１１０、２１０、３１０、４１０との間に挿入した例について説明したが、負荷制御用接点ＲＹ１０１を接点保護回路１１０等と負荷３０との間に挿入し、コンデンサＣ１０１を負荷制御用接点ＲＹ１０１と負荷３０との接続点と、電源２０と接点保護回路１１０等との接続点とに接続するようにしても、同一の作用効果を得ることができ、本発明の範囲内である。

本実施の形態に係る接点保護回路及びこれを用いた接点装置を表す回路図である。 図１に示す接点保護回路の各点における電圧変化を表すタイミングチャート図である。 本実施の形態に係る接点保護回路及びこれを用いた接点装置を表す回路図である。 図３に示す接点保護回路の各点における電圧変化を表すタイミングチャートである。 本実施の形態に係る接点保護回路及びこれを用いた接点装置を表す回路図である。 図５に示す接点保護回路の各点における電圧変化を表すタイミングチャートである。 本実施の形態に係る接点保護回路及びこれを用いた接点装置を表す回路図である。 本実施の形態に係る接点保護回路を車両のブレーキ制御器に適用した実施の形態を表す概念的な回路図である。

符号の説明

２０ 電源
３０ 負荷
１１０、２１０、３１０、４１０ 接点保護回路
２５０ タイマー素子
３４０ ＤＣ−ＤＣコンバータ
Ｃ１０１、Ｃ５０１、Ｃ５０２ コンデンサ
Ｃ１０２、Ｃ２０３ 時定数設定用コンデンサ
Ｃ２０２ コンデンサ
Ｒ１０１、Ｒ２０３ 時定数設定用抵抗
Ｒ１０２、Ｒ１０３、Ｒ１０４、Ｒ１０５、Ｒ２０４ 抵抗
Ｒ２０１ 制限抵抗
Ｒ３０１、Ｒ３０２ 出力調整用抵抗
ＲＹ１０１、ＲＹ１、ＲＹ２ 負荷制御用接点
ＳＣＲ１０１、ＳＣＲ１０２、ＳＣＲ４０１、ＳＣＲ４０２、ＳＣＲ５５１、ＳＣＲ５５２ サイリスタ
ＴＲ３０１ トランジスタ
ＳＥＭ３０１ 出力付限時回路
Ｔ１０１、Ｔ２０１、Ｔ３０１、Ｔ４０１、Ｔ４０２、Ｔ５４１、Ｔ５４２ 限時回路
ＤＺ２０１ ツェナーダイオード
４１０ 接点保護回路
４６０、４６２ ブレーキ制御器
４７０ 母線
ＥＢＶ１〜ＥＢＶ７ ブレーキ電磁弁
ＥＢＳＲ１、ＥＢＳＲ２ 開閉器
ＥＢＳＲＲ１、ＥＢＳＲＲ２ 負荷制御用接点

Claims (6)

1. 電源側から負荷側への電力の供給及び遮断を接点の開閉動作により行う負荷制御用接点に接続し、前記負荷制御用接点の開閉動作に伴う接点損傷を抑制するための接点保護回路において、
   一方の端子を前記負荷制御用接点の一方の端子に接続し、他方の端子を前記電源側又は前記負荷側に接続して、前記負荷側への電力の供給を制御するための半導体素子と、
   前記負荷制御用接点が閉動作した後の所定遅延時間が経過したときに、前記半導体素子へ遅延経過信号を出力して前記半導体素子を導通させ、前記負荷制御用接点に突入電流が流れることを抑制するための限時回路と、
   前記負荷制御用接点の他方の端子と前記半導体素子の他方の端子との間に接続し、前記負荷制御接点が開動作したときに前記負荷制御接点に流れる慣性電流を抑制するためのコンデンサとを有することを特徴とする接点保護回路。
2. 前記半導体素子はサイリスタ又はトランジスタから成ることを特徴とする請求項１に記載の接点保護回路。
3. 前記所定遅延時間は、時定数設定用コンデンサの値と時定数設定用抵抗の値により定まる時定数に基づいて、又は、タイマー素子がカウントする時間に基づいて定められることを特徴とする請求項１又は請求項２に記載の接点保護回路。
4. 前記半導体素子は第１半導体素子と第２半導体素子とを有し、前記時限回路は第１時限回路と第２時限回路とを有し、
   前記第１時限回路は第１遅延経過信号を前記第１半導体素子へ出力し、前記第２時限回路は第２遅延経過信号を前記第２半導体素子へ出力し、
   前記第１半導体素子及び前記第２半導体素子のいずれか一方が導通状態であるときは他方が非導通状態となることを特徴とする請求項１〜３のいずれか１項に記載の接点保護回路。
5. 前記負荷制御用接点の一方の端子又は電源側と前記第１半導体素子の一方の端子との間に第１表示灯を設けて前記第１半導体素子又は前記第１時限回路の動作状態を表示し、又は／及び前記負荷制御用接点の一方の端子又は電源側と前記第２半導体素子の一方の端子との間に第２表示灯を設けて前記第２半導体素子又は前記第２時限回路の動作状態を表示することを特徴とする請求項４に記載の接点保護回路。
6. 電源側から負荷側への電力の供給及び遮断を接点の開閉動作により行う負荷制御用接点と、前記負荷制御用接点に接続し、前記負荷制御用接点の開閉動作に伴う接点損傷を抑制するための接点保護回路とを有する負荷制御用接点保護装置において、
   前記接点保護回路は、
   一方の端子を前記負荷制御用接点の一方の端子に接続し、他方の端子を前記電源側又は前記負荷側に接続して、前記負荷側への電力の供給を制御するための半導体素子と、
   前記負荷制御用接点が閉動作した後の所定遅延時間が経過したときに、前記半導体素子へ遅延経過信号を出力して前記半導体素子を導通させ、前記負荷制御用接点に突入電流が流れることを抑制するための限時回路と、
   前記負荷制御用接点の他方の端子と前記半導体素子の他方の端子との間に接続し、前記負荷制御接点が開動作したときに前記負荷制御接点に流れる慣性電流を抑制するためのコンデンサとを有することを特徴とする負荷制御用接点保護装置。

Images