JP2013102073A - バイパスダイオード - Google Patents
バイパスダイオード Download PDFInfo
- Publication number
- JP2013102073A JP2013102073A JP2011245373A JP2011245373A JP2013102073A JP 2013102073 A JP2013102073 A JP 2013102073A JP 2011245373 A JP2011245373 A JP 2011245373A JP 2011245373 A JP2011245373 A JP 2011245373A JP 2013102073 A JP2013102073 A JP 2013102073A
- Authority
- JP
- Japan
- Prior art keywords
- bypass diode
- oxide film
- semiconductor substrate
- electrode
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 19
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003929 acidic solution Substances 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66128—Planar diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/044—PV modules or arrays of single PV cells including bypass diodes
- H01L31/0443—PV modules or arrays of single PV cells including bypass diodes comprising bypass diodes integrated or directly associated with the devices, e.g. bypass diodes integrated or formed in or on the same substrate as the photovoltaic cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
- H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
- Sustainable Energy (AREA)
Abstract
【課題】反りを低減したバイパスダイオードを提供する。
【解決手段】バイパスダイオード２０１は、互いに対向する第１表面３１および第２表面３２を有する半導体基板１と、第１表面３１に配置された第１導電型電極としてのｐ電極４および第２導電型電極としてのｎ電極５と、第２表面３２に配置され、半導体基板１と同じ極性を有する裏面電極７と、第１表面３１に配置された第１酸化膜１２ａと、第２表面３２に配置された第２酸化膜１２ｂとを備える。
【選択図】図１
【解決手段】バイパスダイオード２０１は、互いに対向する第１表面３１および第２表面３２を有する半導体基板１と、第１表面３１に配置された第１導電型電極としてのｐ電極４および第２導電型電極としてのｎ電極５と、第２表面３２に配置され、半導体基板１と同じ極性を有する裏面電極７と、第１表面３１に配置された第１酸化膜１２ａと、第２表面３２に配置された第２酸化膜１２ｂとを備える。
【選択図】図１
Description
本発明は、太陽電池セル用のバイパスダイオードに関するものである。特に、人工衛星や宇宙ステーションなどに搭載される宇宙用太陽電池セルに使用可能なバイパスダイオードに関するものである。
一般的に、人工衛星、宇宙ステーションなどの電源には、太陽電池セルが使用されている。このように使用される太陽電池セルは、軽量であることが望ましく、たとえば０．１ｍｍ程度の厚みの単結晶シリコン太陽電池セルが使用されている。また、近年では、厚さ０．０５ｍｍ以下の化合物系太陽電地セルなどを使用することが検討されている。このような太陽電池セルを複数集めて直列または並列に接続したものとして太陽電池モジュールが構成される。
たとえば複数の太陽電池セルが直列に接続された太陽電池モジュールが部分的に影に入った場合、その影になっている箇所の太陽電池セルにおいては、発電がされないだけに留まらず、逆方向に電圧がかかり、太陽電池モジュールの全体の出力を低下させてしまう。
また、化合物系の太陽電池セルを接続した太陽電池モジュールの場合、逆方向の耐圧が低く、逆方向に電圧がかかった際に太陽電池セルが故障するおそれがある。このような事態を防ぐためには各太陽電池セルに並列にバイパスダイオードを接続する必要がある。化合物系の太陽電池セルとしては、セル間の接続を容易に行なえるように、太陽電池セルの両極の電極を受光面側に配置した構造のものが開発されている。このような太陽電池セルとの接続を容易にするために、バイパスダイオードについても、両極の電極を一方の表面に配置したものが開発されている。たとえば図１０（ａ），（ｂ）に示すバイパスダイオード１０１は、半導体基板１の一方の表面にｐ電極４およびｎ電極５が設けられている。
太陽電池セルとこのバイパスダイオードとの接続方法の一例を図１１に示す。複数の太陽電池セル２４がインターコネクタ１６によって接続されることによって太陽電池モジュール１５１が構成されている。太陽電池セル２４同士の接続には、２つのインターコネクタ１６が並列に介在している。各太陽電池セル２４には１つのバイパスダイオード１０１が接続されている。１つの太陽電池セル２４と１つのバイパスダイオード１０１との接続には、２つのインターコネクタ１７が並列に介在している。インターコネクタ１６，１７による接続は片側の面のみで行なわれる。
また、上述のとおり、化合物系の太陽電池セルとしては、非常に薄いものが開発されており、バイパスダイオードも太陽電池セルに合わせて非常に薄いものが開発されている。
（文献に記載されたバイパスダイオードの例）
特開平６−５３３７７号公報（特許文献１）には、宇宙空間で動作する人工衛星や宇宙ステーションの電源に使用される太陽電池においてブロッキングダイオードまたはバイパスダイオードとして用いられるダイオードの一例が記載されている。
特開平６−５３３７７号公報（特許文献１）には、宇宙空間で動作する人工衛星や宇宙ステーションの電源に使用される太陽電池においてブロッキングダイオードまたはバイパスダイオードとして用いられるダイオードの一例が記載されている。
特開２００９−１５８６９７号公報（特許文献２）は、本発明と同一の発明者かつ同一の出願人による出願である。特許文献２には、半導体基板の主表面にｐｎ接合ダイオードを設け、ｐ電極、ｎ電極を配置した構成の太陽電池セル用バイパスダイオードが記載されている。
（従来の製造方法）
図１２〜図２０を参照して、従来技術に基づくバイパスダイオードの製造方法について説明する。これは、特許文献２に記載されたバイパスダイオードの製造方法に相当する。
図１２〜図２０を参照して、従来技術に基づくバイパスダイオードの製造方法について説明する。これは、特許文献２に記載されたバイパスダイオードの製造方法に相当する。
まず、シリコン結晶のインゴッドをスライスして得られた半導体基板は、スライスの際にその表面近傍にダメージ層が存在する。そこで、酸性またはアルカリ性の溶液を用いてダメージ層をエッチングすると共に半導体基板を所望の厚さまでエッチングする。こうして、図１２に示す半導体基板１が得られる。
次に、半導体基板１を１０００〜１２００℃に加熱された石英炉内に入れ、酸素や水蒸気により半導体基板１の表裏に酸化膜２ａ，２ｂを形成する。こうして、図１３に示す状態となる。
次に、図１４に示すように、半導体基板１上にフォトレジスト６ａを用いてパターンを形成した後、酸化膜２ａを所望の形状にエッチングする。
次に、半導体基板１上のフォトレジスト６ａを除去することによって図１５に示す状態とした後、８００〜１１００℃程度に加熱された石英炉内にこの構造体を入れ、ホウ素を含むガスを流す。こうして、図１６に示すように、酸化膜２ａの開口部に露出する半導体基板１の上面近傍にｐ＋層３が形成される。
次に、９００〜１２００℃に加熱された石英炉内にこの構造体を入れ、図１７に示すように、酸素や水蒸気により半導体基板１上に酸化膜１２ａ，１２ｂを形成する。酸化膜１２ａ，１２ｂは、元々あった酸化膜２ａ，２ｂを取り込んで形成される。この熱処理によって、同時にドライブインが行なわれる。ここでいう「ドライブイン」とは基板の表面近傍にある不純物原子を深い位置にまで拡散させることである。このときの石英炉の温度は拡散時の温度より高いことが望ましい。ドライブインの結果、図１７に示されるようにｐ＋層３の深さが増す。
次に、図１８に示すように、一方の面にフォトレジスト６ｂを用いてパターンを形成した後、酸化膜１２ａ，１２ｂを所望の形状にエッチングする。その後、フォトレジスト６ｂを除去することによって、図１９に示す構造を得る。すなわち、一方の面に所望パターンの酸化膜１２ａが残り、他方の面からは酸化膜１２ｂがなくなる。
次に、図２０に示すように、半導体基板１の表面にｐ電極４およびｎ電極５を形成する。下面には裏面電極７を形成する。
次に、ダイシングソーを用いて半導体基板１を切断し、チップ状のバイパスダイオードが完成する。図１２〜図２０では、説明の便宜のためにチップ状のものとして表示していたが、実際には、大判の基板の状態で各工程を進め、最後に切断してチップ状のバイパスダイオードを得るのが普通である。
図１７から図１８にかけて酸化膜２をエッチングした結果、この構造体は反る傾向にある。図１８の時点で反っている場合、バイパスダイオードとして完成させた状態においても反りが残る。ある程度以上の大きな反りがあるバイパスダイオードは不良品となる。
そこで、本発明は、反りを低減したバイパスダイオードを提供することを目的とする。
上記目的を達成するため、本発明に基づくバイパスダイオードは、互いに対向する第１表面および第２表面を有する半導体基板と、上記第１表面に配置された第１導電型電極および第２導電型電極と、上記第２表面に配置され、上記半導体基板と同じ極性を有する裏面電極と、上記第１表面に配置された第１酸化膜と、上記第２表面に配置された第２酸化膜とを備える。
本発明によれば、半導体基板の第１表面だけでなくその裏側の第２表面にも酸化膜が備わっているので、酸化膜に起因して生じていた反りを低減することができる。
（実施の形態１）
（構成）
図１、図２を参照して、本発明に基づく実施の形態１におけるバイパスダイオードについて説明する。図１に示すように、本実施の形態におけるバイパスダイオード２０１は、互いに対向する第１表面３１および第２表面３２を有する半導体基板１と、第１表面３１に配置された第１導電型電極としてのｐ電極４および第２導電型電極としてのｎ電極５と、第２表面３２に配置され、半導体基板１と同じ極性を有する裏面電極７と、第１表面３１に配置された第１酸化膜１２ａと、第２表面３２に配置された第２酸化膜１２ｂとを備える。
（構成）
図１、図２を参照して、本発明に基づく実施の形態１におけるバイパスダイオードについて説明する。図１に示すように、本実施の形態におけるバイパスダイオード２０１は、互いに対向する第１表面３１および第２表面３２を有する半導体基板１と、第１表面３１に配置された第１導電型電極としてのｐ電極４および第２導電型電極としてのｎ電極５と、第２表面３２に配置され、半導体基板１と同じ極性を有する裏面電極７と、第１表面３１に配置された第１酸化膜１２ａと、第２表面３２に配置された第２酸化膜１２ｂとを備える。
（作用・効果）
本実施の形態では、半導体基板１の第１表面３１だけでなく第２表面３２にも酸化膜が備わっているので、酸化膜に起因して生じていた反りを低減することができる。
本実施の形態では、半導体基板１の第１表面３１だけでなく第２表面３２にも酸化膜が備わっているので、酸化膜に起因して生じていた反りを低減することができる。
さらに、本実施の形態で示したように、第１酸化膜１２ａと第２酸化膜１２ｂとは半導体基板１を挟んで対称に配置されていることが好ましい。対称となっていれば、２つの面の各部位における酸化膜による応力が同程度となり、反りを効果的に低減することができる。
なお、このバイパスダイオード２０１を用いて複数の太陽電池セル２４を接続し、太陽電池モジュールとした例を図２に示す。太陽電池モジュール２５１は、複数の太陽電池セル２４と複数のバイパスダイオード２０１とを含んでいる。各バイパスダイオード２０１は、各太陽電池セル２４に対応する。図２では、２つの太陽電池セル２４を表示しているが、太陽電池モジュール２５１は、より多くの数の太陽電池セル２４を接続したものであってよい。
（実施の形態２）
（製造方法）
図１２〜図１７、図３〜図５を参照して、本発明に基づく実施の形態２におけるバイパスダイオードの製造方法について説明する。ここでは、実施の形態１で示したバイパスダイオード２０１を製造するものとして説明する。
（製造方法）
図１２〜図１７、図３〜図５を参照して、本発明に基づく実施の形態２におけるバイパスダイオードの製造方法について説明する。ここでは、実施の形態１で示したバイパスダイオード２０１を製造するものとして説明する。
本実施の形態におけるバイパスダイオードの製造方法は、図１２〜図１７までの工程に関しては、従来技術に基づくバイパスダイオードの製造方法として説明したものと基本的に同じである。ただし、図１２に示した工程においては、シリコン結晶のインゴッドをスライスして得られた半導体基板に対して、酸性またはアルカリ性の溶液を用いてダメージ層をエッチングすると共に半導体基板を厚み０．１ｍｍ程度となるまでエッチングする。ここで、半導体基板１はｎ型でもｐ型でもよく、半導体基板１の大きさや厚さはここで示す例に限定されない。
また、ここでは便宜上ｎ型の半導体基板を用いて以下の説明を行なうが、ｐ型の半導体基板を使用してもよい。ｐ型の半導体基板を使用する場合は、以下に出てくるｐ＋層はｎ＋層と読み替え、ｎ＋層はｐ＋層と読み替えればよい。ただし、ｎ型の半導体基板を用いる場合とｐ型の半導体基板を用いる場合とで、拡散条件などは異なるものとなる。
本実施の形態におけるバイパスダイオードの製造方法では、図１７に示した状態から、図１８に示したようにフォトレジスト６ｂを上面のみに形成して裏面の酸化膜を全て除去してしまうのではなく、図１７に示した状態から図３に示すように、フォトレジスト６ｂのパターンを上下面の両方に形成する。そして、酸化膜１２ａ，１２ｂの両方を同じようにパターニングする。この後、フォトレジスト６ｂを除去し、図４に示す状態を得る。次に、図５に示すように、半導体基板１の上面に、ｐ電極４およびｎ電極５を形成する。
ここで、ｐ電極４およびｎ電極５の電極材料としては、銀、アルミニウムなどの高導電材料が用いられることが好ましい。また、ｐ電極４およびｎ電極５の形成方法としては、たとえば高真空中における電子ビーム加熱による電極材料の蒸着による方法を採用可能である。あるいは、電極材料を含むペーストのスクリーン印刷によってもよい。あるいは、電極材料のメッキによってもよい。これらの方法に限らず公知技術による適宜の方法を用いることができる。その後、ｐ電極４およびｎ電極５の形成と同様の手段を用いて裏面電極７を形成する。さらに、半導体基板１とｐ電極４、ｎ電極５および裏面電極７との良好なオーミック接触を得るために、半導体基板１への電極材料の付着後に４００℃〜５００℃の熱処理が行なわれることが好ましい。
次にダイシングソーを用いて半導体基板１を切断し、チップ状のバイパスダイオードが完成する。半導体基板１を切断する際には、ダイシングソーに代えてレーザーなどを用いてもよい。図３〜図５では、説明の便宜のためにチップ状のものとして表示していたが、実際には、大判の基板の状態で各工程を進め、最後に切断してチップ状のバイパスダイオードを得るのが普通である。
（作用・効果）
本実施の形態におけるバイパスダイオードの製造方法によれば、実施の形態１で説明したようなバイパスダイオードを得ることができる。
本実施の形態におけるバイパスダイオードの製造方法によれば、実施の形態１で説明したようなバイパスダイオードを得ることができる。
（実施の形態３）
（変形例）
図６を参照して、本発明に基づく実施の形態３におけるバイパスダイオードについて説明する。本実施の形態におけるバイパスダイオードは、実施の形態１の変形例に相当する。以下、図６〜図８はバイパスダイオードを下方から見た図である。すなわち、バイパスダイオードを第２表面の側から見たところである。本来は第２酸化膜１２ｂは裏面電極７によって覆い隠されているが、ここでは説明の便宜のために、裏面電極７を取り去った状態を表示している。ここでは説明の便宜のために外形を簡略化して正方形で表示しているが、実際にはバイパスダイオードの外形は正方形とは限らない。
（変形例）
図６を参照して、本発明に基づく実施の形態３におけるバイパスダイオードについて説明する。本実施の形態におけるバイパスダイオードは、実施の形態１の変形例に相当する。以下、図６〜図８はバイパスダイオードを下方から見た図である。すなわち、バイパスダイオードを第２表面の側から見たところである。本来は第２酸化膜１２ｂは裏面電極７によって覆い隠されているが、ここでは説明の便宜のために、裏面電極７を取り去った状態を表示している。ここでは説明の便宜のために外形を簡略化して正方形で表示しているが、実際にはバイパスダイオードの外形は正方形とは限らない。
図６に示すように、本実施の形態では、第２酸化膜１２ｂは格子状に配置されている。図６に示した例では、第２酸化膜１２ｂは元々全域を覆うように形成されていたものから格子状に残すようにパターニングされている。言い換えれば、小さな正方形の開口部が方陣状に配列されている。
（作用・効果）
本実施の形態で示したように第２酸化膜が格子状に配置された構成とすることによって、たとえ第２酸化膜が第１酸化膜と対称でないとしても、第２酸化膜のパターンが全域にほぼ均等に分布することとなるので、全体的に反りをある程度緩和することができる。
本実施の形態で示したように第２酸化膜が格子状に配置された構成とすることによって、たとえ第２酸化膜が第１酸化膜と対称でないとしても、第２酸化膜のパターンが全域にほぼ均等に分布することとなるので、全体的に反りをある程度緩和することができる。
（変形例）
以下、本実施の形態のさらなる変形例について説明する。第２酸化膜はストライプ状に配置されていてもよい。一例を図７に示す。図７に示した例では、第２酸化膜１２ｂはストライプ状に残すようにパターニングされている。このように第２酸化膜がストライプ状に配置された構成とすることによって、たとえ第２酸化膜が第１酸化膜と対称でないとしても、第２酸化膜のパターンが全域にほぼ均等に分布することとなるので、全体的に反りをある程度緩和することができる。
以下、本実施の形態のさらなる変形例について説明する。第２酸化膜はストライプ状に配置されていてもよい。一例を図７に示す。図７に示した例では、第２酸化膜１２ｂはストライプ状に残すようにパターニングされている。このように第２酸化膜がストライプ状に配置された構成とすることによって、たとえ第２酸化膜が第１酸化膜と対称でないとしても、第２酸化膜のパターンが全域にほぼ均等に分布することとなるので、全体的に反りをある程度緩和することができる。
さらに他の変形例について説明する。第２酸化膜は各々孤立した複数の基本形状が規則的に配置されたものであってよい。一例を図８に示す。図８に示した例では、第２酸化膜１２ｂは正方形を基本形状として、この基本形状のパターンが各々孤立して規則的に方陣状に配置されたものとなっている。言い換えれば、元々全域を覆っていた第２酸化膜１２ｂのうち格子状の領域を除去した形となっている。このように第２酸化膜を、各々孤立した複数の基本形状が規則的に配置された構成とすることによって、たとえ第２酸化膜が第１酸化膜と対称でないとしても、第２酸化膜のパターンが全域にほぼ均等に分布することとなるので、全体的に反りをある程度緩和することができる。
第２酸化膜の配置として実施の形態１，３のいずれのパターンを採用する場合であっても、第１表面３１のうち第１酸化膜１２ａで覆われていない部分の面積に対して、第２表面３２のうち第２酸化膜１２ｂで覆われていない部分の面積の比率が２０％以上であることが好ましい。この構成を採用することにより、両方の面における酸化膜が占める割合のバランスがとりやすくなるので、反りを低減しやすくなる。
なお、半導体基板１の厚みについては、１００μｍ以下であることが好ましい。なぜなら、人工衛星で使用される部品は軽量であることが求められており、半導体基板１の厚みが１００μｍ以下であれば、ダイオードの十分な軽量化を図ることができるからである。
なお、実施の形態１，２では、半導体基板１の上面の第１酸化膜１２ａの２つの開口部については、その一方の開口部にｐ＋層３を形成するのみの構成を前提に説明したが、このような構成とする代わりに、２つの開口部のうち一方にｐ＋層３を形成し、他方にｎ＋層を形成する構成としてもよい。一例を図９に示す。一方の開口部にｐ＋層３が形成され、他方の開口部にｎ＋層８が形成されている。ｐ電極４の下側にｐ＋層３が位置し、ｎ電極５の下側にｎ＋層８が位置する。ｎ＋層を形成することによって、ｎ電極５と半導体基板１とのオーミック接触を改善することができる。ｎ＋層を形成するためには、たとえば７００〜９００℃に加熱された石英炉内にこの構造体を入れてリンを含むガスを流すこととすればよい。
なお、上記実施の形態で示した例のうち複数を適宜組み合わせて採用してもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
１ 半導体基板、２ａ，２ｂ，１２ａ，１２ｂ 酸化膜、３ ｐ＋層、４ ｐ電極、５ ｎ電極、６ａ，６ｂ フォトレジスト、７ 裏面電極、８ ｎ＋層、１６，１７ インターコネクタ、２４ 太陽電池セル、３１ 第１表面、３２ 第２表面、１０１ （従来の）バイパスダイオード、１５１ （従来の）太陽電池モジュール、２０１ バイパスダイオード、２５１ 太陽電池モジュール。
Claims (7)
- 互いに対向する第１表面および第２表面を有する半導体基板と、
前記第１表面に配置された第１導電型電極および第２導電型電極と、
前記第２表面に配置され、前記半導体基板と同じ極性を有する裏面電極と、
前記第１表面に配置された第１酸化膜と、
前記第２表面に配置された第２酸化膜とを備える、バイパスダイオード。 - 前記第１酸化膜と前記第２酸化膜とは前記半導体基板を挟んで対称に配置されている、請求項１に記載のバイパスダイオード。
- 前記第２酸化膜は格子状に配置されている、請求項１に記載のバイパスダイオード。
- 前記第２酸化膜はストライプ状に配置されている、請求項１に記載のバイパスダイオード。
- 前記第２酸化膜は各々孤立した複数の基本形状が規則的に配置されたものである、請求項１に記載のバイパスダイオード。
- 前記第１表面のうち前記第１酸化膜で覆われていない部分の面積に対して、前記第２表面のうち前記第２酸化膜で覆われていない部分の面積の比率が２０％以上である、請求項１から５のいずれかに記載のバイパスダイオード。
- 前記半導体基板の厚みが１００μｍ以下である、請求項１から６のいずれかに記載のバイパスダイオード。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011245373A JP5868661B2 (ja) | 2011-11-09 | 2011-11-09 | バイパスダイオードおよびその製造方法 |
| US14/357,318 US9214573B2 (en) | 2011-11-09 | 2012-10-29 | Bypass diode |
| DE112012004680.3T DE112012004680T5 (de) | 2011-11-09 | 2012-10-29 | Bypass-Diode |
| PCT/JP2012/077869 WO2013069492A1 (ja) | 2011-11-09 | 2012-10-29 | バイパスダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011245373A JP5868661B2 (ja) | 2011-11-09 | 2011-11-09 | バイパスダイオードおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013102073A true JP2013102073A (ja) | 2013-05-23 |
| JP5868661B2 JP5868661B2 (ja) | 2016-02-24 |
Family
ID=48289870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011245373A Active JP5868661B2 (ja) | 2011-11-09 | 2011-11-09 | バイパスダイオードおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9214573B2 (ja) |
| JP (1) | JP5868661B2 (ja) |
| DE (1) | DE112012004680T5 (ja) |
| WO (1) | WO2013069492A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150179847A1 (en) * | 2013-12-20 | 2015-06-25 | Seung Bum Rim | Built-in bypass diode |
| US11282976B2 (en) | 2019-03-22 | 2022-03-22 | Northrop Grumman Systems Corporation | Solar panel module |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004186662A (ja) * | 2002-10-08 | 2004-07-02 | Sony Corp | マスク、マスクブランクスおよびそれらの製造方法 |
| JP2009020468A (ja) * | 2007-07-13 | 2009-01-29 | Brother Ind Ltd | マイクロミラーの製造方法 |
| JP2009158697A (ja) * | 2007-12-26 | 2009-07-16 | Sharp Corp | 太陽電池セル用バイパスダイオードおよびその製造方法 |
| JP2011176097A (ja) * | 2010-02-24 | 2011-09-08 | Sumco Corp | 貼り合わせｓｏｉウェーハ及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04278589A (ja) * | 1991-03-06 | 1992-10-05 | Fujitsu Ltd | 赤外線検知素子の製造方法 |
| JP3280075B2 (ja) | 1992-07-31 | 2002-04-30 | シャープ株式会社 | 太陽電池パネル用ダイオード |
| JP2004056024A (ja) * | 2002-07-24 | 2004-02-19 | Fuji Electric Holdings Co Ltd | 薄膜太陽電池およびその製造方法 |
| US20040224243A1 (en) | 2003-05-08 | 2004-11-11 | Sony Corporation | Mask, mask blank, and methods of producing these |
| JP2007096040A (ja) * | 2005-09-29 | 2007-04-12 | Sharp Corp | 太陽電池の製造方法および太陽電池 |
| NO20061668L (no) * | 2006-04-12 | 2007-10-15 | Renewable Energy Corp | Solcelle og fremgangsmate for fremstilling av samme |
-
2011
- 2011-11-09 JP JP2011245373A patent/JP5868661B2/ja active Active
-
2012
- 2012-10-29 US US14/357,318 patent/US9214573B2/en not_active Expired - Fee Related
- 2012-10-29 DE DE112012004680.3T patent/DE112012004680T5/de not_active Withdrawn
- 2012-10-29 WO PCT/JP2012/077869 patent/WO2013069492A1/ja active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004186662A (ja) * | 2002-10-08 | 2004-07-02 | Sony Corp | マスク、マスクブランクスおよびそれらの製造方法 |
| JP2009020468A (ja) * | 2007-07-13 | 2009-01-29 | Brother Ind Ltd | マイクロミラーの製造方法 |
| JP2009158697A (ja) * | 2007-12-26 | 2009-07-16 | Sharp Corp | 太陽電池セル用バイパスダイオードおよびその製造方法 |
| JP2011176097A (ja) * | 2010-02-24 | 2011-09-08 | Sumco Corp | 貼り合わせｓｏｉウェーハ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140353806A1 (en) | 2014-12-04 |
| JP5868661B2 (ja) | 2016-02-24 |
| DE112012004680T5 (de) | 2014-11-13 |
| US9214573B2 (en) | 2015-12-15 |
| WO2013069492A1 (ja) | 2013-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010258043A (ja) | 太陽電池 | |
| JP2015130527A (ja) | 太陽電池及びその製造方法 | |
| JPWO2009011013A1 (ja) | 太陽電池セル | |
| JP2013055294A (ja) | 太陽電池モジュールおよびその製造方法 | |
| KR101729745B1 (ko) | 태양전지 및 이의 제조 방법 | |
| JP6207414B2 (ja) | 光起電力素子およびその製造方法 | |
| JP5868661B2 (ja) | バイパスダイオードおよびその製造方法 | |
| KR20120086593A (ko) | 태양전지 및 그 제조방법 | |
| TW201327870A (zh) | 太陽能電池的製備方法 | |
| JP4325912B2 (ja) | 太陽電池素子及びその製造方法 | |
| KR101238988B1 (ko) | 후면전극형 태양전지 및 그 제조방법 | |
| JP5201659B2 (ja) | 太陽電池セル用バイパスダイオードの製造方法 | |
| KR101024322B1 (ko) | 태양전지용 웨이퍼 제조 방법, 그 방법으로 제조된 태양전지용 웨이퍼 및 이를 이용한 태양전지 제조 방법 | |
| JP2005260157A (ja) | 太陽電池セルおよび太陽電池モジュール | |
| TW201431108A (zh) | 指叉狀背部電極太陽能電池之製造方法及其元件 | |
| US20120167975A1 (en) | Solar Cell And Method For Manufacturing The Same | |
| JP4467337B2 (ja) | 太陽電池モジュール | |
| KR20140140200A (ko) | 태양 전지 및 이의 제조 방법 | |
| JP5639657B2 (ja) | 太陽電池セル | |
| JP4849786B2 (ja) | 多接合型化合物太陽電池およびその製造方法 | |
| JP5029921B2 (ja) | 太陽電池セルの製造方法 | |
| KR101757877B1 (ko) | 태양 전지 및 그의 제조 방법 | |
| KR20110060083A (ko) | 태양전지용 기판 및 그 제조방법 그리고 이를 이용한 태양전지 모듈 | |
| KR101779057B1 (ko) | 기판형 태양전지 및 그 제조방법 | |
| KR101523272B1 (ko) | 이온 임플란테이션을 이용한 태양 전지 텍스쳐링 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5868661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |