KR101729745B1 - 태양전지 및 이의 제조 방법 - Google Patents

태양전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101729745B1
KR101729745B1 KR1020110000856A KR20110000856A KR101729745B1 KR 101729745 B1 KR101729745 B1 KR 101729745B1 KR 1020110000856 A KR1020110000856 A KR 1020110000856A KR 20110000856 A KR20110000856 A KR 20110000856A KR 101729745 B1 KR101729745 B1 KR 101729745B1
Authority
KR
South Korea
Prior art keywords
front electrode
substrate
film
contact holes
contact hole
Prior art date
Application number
KR1020110000856A
Other languages
English (en)
Other versions
KR20120079592A (ko
Inventor
진윤실
심구환
최영호
장재원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020110000856A priority Critical patent/KR101729745B1/ko
Priority to US13/978,056 priority patent/US9997647B2/en
Priority to PCT/KR2012/000073 priority patent/WO2012093845A2/ko
Publication of KR20120079592A publication Critical patent/KR20120079592A/ko
Application granted granted Critical
Publication of KR101729745B1 publication Critical patent/KR101729745B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433Particular geometry of the grid contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Abstract

태양전지는 기판; 기판의 한쪽 면에 위치하는 에미터부; 에미터부 위에 위치하는 하부막 및 상기 하부막 위에 위치하는 상부막을 포함하는 제1 절연막; 및 제1 도전성 페이스트로 형성되며, 상기 에미터부와 전기적으로 연결되는 제1 전극을 포함하며, 제1 절연막은 복수의 제1 콘택홀을 포함하고, 제1 전극의 일부분은 복수의 제1 콘택홀의 내부에 채워진다.

Description

태양전지 및 이의 제조 방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 태양전지 및 이의 제조 방법에 관한 것이다.
광전 변환 효과를 이용하여 광 에너지를 전기 에너지로 변환하는 태양광 발전은 무공해 에너지를 얻는 수단으로서 널리 이용되고 있다. 그리고 태양전지의 광전 변환 효율의 향상에 수반하여, 개인 주택에서도 다수의 태양전지 모듈을 이용하는 태양광 발전 시스템이 설치되고 있다.
통상의 태양전지는 기판 및 기판과 p-n 접합을 형성하는 에미터부를 포함하며, 기판의 한쪽 면을 통해 입사된 빛을 이용하여 전류를 발생시킨다.
이때, 기판으로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 빛 투과도를 증가시켜 태양전지의 광전 변환 효율을 증가시키기 위해, 기판의 수광면에는 반사방지막이 위치한다.
한편, 통상의 태양전지는 빛이 기판의 한쪽 면을 통해서만 입사되므로 전류 변환 효율이 낮다.
따라서, 근래에는 기판의 양쪽 면을 통해 빛이 입사되도록 한 양면 수광형 태양전지가 개발되고 있다.
본 발명이 이루고자 하는 기술적 과제는 고효율 태양전지를 제공하는 것이다.
본 발명의 다른 기술적 과제는 고효율 태양전지의 제조 방법을 제공하는 것이다.
본 발명의 한 측면에 따른 태양전지는, 기판; 기판의 한쪽 면에 위치하는 에미터부; 에미터부 위에 위치하는 하부막 및 상기 하부막 위에 위치하는 상부막을 포함하는 제1 절연막; 및 제1 도전성 페이스트로 형성되며, 상기 에미터부와 전기적으로 연결되는 제1 전극을 포함하며, 제1 절연막은 복수의 제1 콘택홀을 포함하고, 제1 전극의 일부분은 복수의 제1 콘택홀의 내부에 채워진다.
하부막은 음(-)의 고정 전하(negative fixed charge)를 갖는 보호막(passivation layer) 물질, 예를 들면 알루미늄 산화물(AlOx) 또는 이트리움 산화물(Y2O3)로 형성된다.
그리고 상부막은 양(+)의 고정 전하를 갖는 반사방지막(anti reflection coating layer) 물질, 예를 들어 실리콘 질화물(SiNx)로 형성된다.
제1 전극은 일정한 간격을 두고 이격된 복수의 전면 전극과, 복수의 전면 전극과 교차하는 방향으로 위치하는 복수의 전면 전극용 집전부를 포함한다.
복수의 제1 콘택홀은 전면 전극이 위치하는 영역에 형성될 수 있고, 이때, 각각의 제1 콘택홀은 전면 전극의 선폭보다 작은 크기로 형성될 수 있다.
복수의 제1 콘택홀은 전면 전극용 집전부가 위치하는 영역에 형성될 수 있고, 이때, 각각의 제1 콘택홀은 전면 전극용 집전부의 선폭보다 작은 크기로 형성될 수 있다.
복수의 제1 콘택홀은 전면 전극이 위치하는 영역 및 전면 전극용 집전부가 위치하는 영역에 각각 형성될 수 있고, 전면 전극이 위치하는 영역에 형성된 복수의 제1 콘택홀과 전면 전극용 집전부가 위치하는 영역에 형성된 복수의 제1 콘택홀의 크기가 서로 다를 수 있다.
이때, 전면 전극이 위치하는 영역에 형성된 복수의 제1 콘택홀의 크기는 전면 전극용 집전부가 위치하는 영역에 형성된 복수의 제1 콘택홀의 크기보다 작게 형성될 수 있다. 그리고 전면 전극이 위치하는 영역에 형성된 복수의 제1 콘택홀의 크기는 전면 전극의 선폭보다 작게 형성될 수 있고, 전면 전극용 집전부가 위치하는 영역에 형성된 복수의 제1 콘택홀의 크기는 전면 전극용 집전부의 선폭보다 작게 형성될 수 있다.
태양전지는, 기판의 다른 쪽 면에 위치하는 후면 전계부; 후면 전계부의 후면에 위치하는 제2 절연막; 및 제2 도전성 페이스트로 형성되며, 후면 전계부와 전기적으로 연결되는 제2 전극을 더 포함할 수 있다.
제2 절연막은 복수의 제2 콘택홀을 포함하고, 상기 제2 전극의 일부분은 상기 복수의 제2 콘택홀의 내부에 채워진다.
제2 전극은 일정한 간격을 두고 이격된 복수의 후면 전극과, 상기 복수의 후면 전극과 교차하는 방향으로 위치하는 복수의 후면 전극용 집전부를 포함할 수 있다.
복수의 제2 콘택홀은 복수의 후면 전극 및 복수의 후면 전극용 집전부 중에서 적어도 하나가 위치하는 영역에 형성될 수 있다.
기판은 인(P)이 도핑된 n형 실리콘 웨이퍼로 이루어지며, 제2 절연막은 상기 제1 절연막과 동일한 구조로 형성될 수 있다.
에미터부가 위치하는 기판의 표면 및 후면 전계부가 위치하는 기판의 표면은 제1 텍스처링 표면 및 제2 텍스처링 표면으로 각각 형성될 수 있다.
이러한 구성의 태양전지는, 기판의 한쪽 면에 에미터부를 형성하고, 기판의 다른 쪽 면에 후면 전계부를 형성하는 단계; 에미터부 위에 제1 절연막을 형성하고, 후면 전계부의 후면에 제2 절연막을 형성하는 단계; 제1 절연막에 복수의 제1 콘택홀을 형성하고, 제2 절연막에 복수의 제2 콘택홀을 형성하는 단계; 및 제1 콘택홀에 대응하는 위치의 제1 절연막 위에 제1 도전성 페이스트를 인쇄하여 제1 전극을 형성하고, 제2 콘택홀에 대응하는 위치의 제2 절연막 후면에 제2 도전성 페이스트를 인쇄하여 제2 전극을 형성하는 단계를 포함하는 태양전지의 제조 방법에 의해 제조할 수 있다.
제1 절연막을 형성하는 단계는, 음(-)의 고정 전하(negative fixed charge)를 갖는 보호막 물질로 하부막을 형성하는 단계; 및 양(+)의 고정 전하(positive fixed charge)를 갖는 반사방지막 물질로 상기 하부막의 후면에 상부막을 형성하는 단계를 포함한다.
이때, 보호막 물질로는 알루미늄 산화물(AlOx) 또는 이트리움 산화물(Y2O3)을 사용하며, 반사방지막 물질로는 실리콘 질화물(SiNx)을 사용한다.
그리고 제1 콘택홀을 형성하는 단계는, 레이저를 이용하여 상기 상부막을 건식 식각하는 단계; 및 상기 상부막을 마스크로 하여 상기 하부막을 습식 식각하는 단계를 포함한다.
이러한 특징에 따르면, 도전성 페이스트로 이루어진 전극의 일부가 콘택홀을을 통해 에미터부 또는 후면 전계부와 직접 연결된다.
따라서, 도전성 페이스트를 소성하는 과정에서 이루어지게 되는 전극과 하부 구조물(에미터부 또는 후면 전계부)의 전기적 연결이 불량한 경우에도 접촉 저항 증가로 인해 필 팩터(fill factor)가 감소하는 것이 억제된다.
또한, 전계 효과(field effect)를 이용하는 종류의 물질, 예를 들어 알루미늄 산화물 또는 이트리움 산화물로 보호막을 형성할 수 있으므로, 개방전압과 단락전류밀도가 증가된다.
그리고 기판의 전면(front surface) 및 후면(back surface)이 모두 텍스처링 표면으로 형성되고, 또한 보호막 및 반사방지막이 각각 배치되어 있으므로, 기판의 전면으로 입사된 후 기판을 투과한 빛을 기판의 후면으로 다시 입사시켜 전류를 발생시키는 데 사용할 수 있다.
따라서, 기판의 전면(front surface)으로 입사되는 빛만 이용하여 전류를 발생시키는 구조의 태양전지에 비해 효율을 증가시킬 수 있다.
그리고 본원 발명의 제조 방법은 레이저를 이용한 건식 식각 공정으로 상부막, 예컨대 반사방지막을 먼저 제거한 후, 상부막을 마스크로 사용한 습식 식각 공정으로 하부막, 예컨대 보호막을 제거하여 콘택홀을 형성하므로, 레이저만을 이용하여 콘택홀을 형성하는 경우에 비해 기판 손상을 방지할 수 있고, 파티클(particle) 제거를 위한 별도의 습식 공정을 생략할 수 있다.
또한, 습식 공정만을 이용하여 콘택홀을 형성하는 경우에 비해서는 에미터부 또는 후면 전계부와의 접촉 면적을 증가시킬 수 있으므로, 접촉 저항을 감소시킬 수 있다.
또한, 콘택홀이 도트 형상을 가지므로, 콘택홀을 형성할 때 기판에 가해지는 손상을 최소화할 수 있다.
도 1은 본 발명의 실시예에 따른 태양전지의 개략적인 단면도이다.
도 2 내지 도 4는 콘택홀 형성 위치를 나타내는 다양한 실시예에 따른 기판의 평면도이다.
도 5 내지 도 8은 도 1에 도시한 태양전지의 제조 방법을 나타내는 공정 순서도이다.
도 9 및 도 10은 도 8의 주요부 확대 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다.
반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것도 포함한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 태양전지 및 이의 제조 방법에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 태양전지의 개략적인 단면도이고, 도 2 내지 도 4는 콘택홀 형성 위치를 나타내는 다양한 실시예에 따른 기판의 평면도이다.
그리고 도 5 내지 도 8은 도 1에 도시한 태양전지의 제조 방법을 나타내는 공정 순서도이고, 도 9 및 도 10은 도 8의 주요부 확대 단면도이다
본 실시예의 태양전지는 기판(110), 기판(110)의 한쪽 면, 예를 들면 전면(front surface)에 위치하는 에미터부(120), 에미터부(120) 위에 위치하는 제1 절연막(130), 제1 절연막(130)이 위치하지 않는 영역의 에미터부(120) 위에 위치한 제1 전극(first electrode)(140), 기판(110)의 후면(back surface)에 위치하는 후면 전계(back surface field, BSF)부(150), 후면 전계부(150)의 후면에 위치하는 제2 절연막(160), 제2 절연막(160)이 위치하지 않는 영역의 후면 전계부(150)의 후면에 위치하는 제2 전극(second electrode)(170)을 포함한다.
기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘 웨이퍼로 이루어진다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 기판 또는 비정질 실리콘일 수 있다.
기판(110)이 n형의 도전성 타입을 가지므로, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유한다.
하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다.
기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유할 수 있다.
이러한 기판(110)은 표면이 텍스처링(texturing)된 텍스처링 표면(texturing surface)을 갖는다. 보다 구체적으로, 기판(110)은 에미터부(120)가 위치하는 전면(front surface)에 제1 텍스처링 표면(111)을 구비하고, 후면 전계부(150)가 위치하는 후면(back surface)에 제2 텍스처링 표면(113)을 구비한다.
기판(110) 전면(front surface)의 제1 텍스처링 표면(111)에 위치하는 에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖는 불순물부로서, 기판(110)과 p-n 접합을 이룬다.
이러한 p-n 접합으로 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다.
따라서, 기판(110)이 n형이고 에미터부(120)가 p형일 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다. 따라서, 기판(110)에서는 전자가 다수 캐리어가 되며, 에미터부(120)에서는 정공이 다수 캐리어가 된다.
에미터부(120)가 p형의 도전성 타입을 가질 경우, 에미터부(120)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
이와는 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(120)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 정공은 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동한다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
기판(110) 전면(front surface)의 에미터부(120) 위에 형성된 제1 절연막(130)은 열 산화막(thermal oxide)을 제외한 금속 산화물(metal oxide) 계열의 물질을 포함한다.
예를 들면, 제1 절연막(130)은 양(+)의 고정 전하를 갖는 반사방지막(anti reflection coating layer) 물질, 예를 들어 실리콘 질화물(SiNx)로 이루어지는 제1 상부막(131)과, 에미터부(120)와 제1 상부막(131) 사이에 위치하는 제1 하부막(133)으로 형성된다.
제1 하부막(133)은 음(-)의 고정 전하(negative fixed charge)를 갖는 보호막(passivation layer) 물질, 예를 들면 알루미늄 산화물(AlOx) 또는 이트리움 산화물(Y2O3)로 형성된다. 상기 물질로 제1 하부막(133)을 형성하면 개방전압과 단락전류밀도를 증가시킬 수 있다.
이때, 제1 하부막(133)은 보호막으로 기능하고, 제1 상부막(131)은 반사방지막으로 기능한다.
에미터부(120)와 전기적 및 물리적으로 연결되는 제1 전극(140)은 도 2 내지 도 4에 도시한 바와 같이 거의 평행하게 정해진 방향으로 뻗어 있는 복수의 전면 전극(141)과, 전면 전극(141)과 교차하는 방향으로 형성되며 전면 전극(141)과 전기적 및 물리적으로 연결된 복수의 전면 전극용 집전부(143)를 포함한다.
이때, 제1 전극(140)은 은(Ag) 및 글라스 프릿(glass frit)을 포함하는 제1 도전성 페이스트(conductive paste)로 형성되며, 에미터부(120)쪽으로 이동한 전하, 예를 들면 정공을 수집한다.
제1 전극(140)이 정공을 수집하기 위해서는 제1 전극(140)과 에미터부(120)가 전기적으로 연결되어야 한다.
이에, 제1 도전성 페이스트를 이용하여 제1 전극(140)을 형성하는 경우에는 제1 도전성 페이스트를 소성하는 과정에서 상기 글라스 프릿에 포함된 식각 성분을 이용하여 제1 절연막(130)을 식각하고, 식각된 부분으로 제1 도전성 페이스트가 채워지도록 하여 제1 전극(140)과 에미터부(120)를 전기적으로 연결한다.
그런데, 개방전압과 단락전류밀도를 증가시키기 위해 알루미늄 산화물 또는 이트리움 산화물로 제1 절연막(130)의 제1 하부막(133)을 형성한 경우에는 상기 제1 하부막(133)의 물질 특성으로 인해 제1 전극(140)과 에미터부(120)의 전기적 연결이 양호하게 이루어지지 않게 되고, 이로 인해 접촉 저항이 증가하여 필 팩터(fill factor)가 감소한다.
즉, 제1 하부막(133)이 알루미늄 산화물 또는 이트리움 산화물로 이루어진 경우에는 제1 도전성 페이스트의 식각 성분에 의한 식각이 원활하게 이루어지지 않는다.
따라서, 접촉 저항 증가 및 이로 인한 필 팩터의 감소를 방지하기 위해, 본 실시예의 태양전지는 제1 절연막(130)이 도트 형상을 갖는 복수의 제1 콘택홀(CH1)을 구비한다.
물론, 제1 콘택홀(CH1)의 형상은 다양하게 변경될 수 있다. 예를 들어, 제1 콘택홀(CH1)은 사각 형상, 직사각 형상, 눈사람 형상 등으로 형성될 수 있다. 다른 예로, 제1 콘택홀(CH1)은 전면 전극 또는 전면 전극용 집전부 보다 작은 선폭의 선 형상으로 형성될 수도 있다.
복수의 제1 콘택홀(CH1)은 복수의 전면 전극(141)이 위치하는 영역과 복수의 전면 전극용 집전부(143)가 위치하는 영역에 각각 형성되거나(도 2 참조), 복수의 전면 전극(141)이 위치하는 영역에만 형성되거나(도 3 참조), 복수의 전면 전극용 집전부(143)가 위치하는 영역에만 형성될 수 있다(도 4 참조).
또한, 각 콘택홀(CH1)의 간격은 일정하거나, 일정하지 않을 수 있으며, 인접한 콘택홀(CH1)과 일정 부분 서로 겹쳐져 형성될 수도 있다.
도 3의 실시예에 도시한 바와 같이, 복수의 제1 콘택홀(CH1)이 복수의 전면 전극(141)이 위치하는 영역에 형성되는 경우에는 각각의 제1 콘택홀(CH1)이 전면 전극(141)의 선폭(W1)보다 작은 크기로 형성될 수 있다.
그리고 도 4의 실시예에 도시한 바와 같이, 복수의 제1 콘택홀(CH1)이 복수의 전면 전극용 집전부(143)가 위치하는 영역에 형성되는 경우에도 각각의 제1 콘택홀(CH1)이 전면 전극용 집전부(143)의 선폭(W2)보다 작은 크기로 형성될 수 있다.
하지만, 도 2의 실시예에 도시한 바와 같이, 복수의 제1 콘택홀(CH1)이 복수의 전면 전극(141)이 위치하는 영역과 복수의 전면 전극용 집전부(143)가 위치하는 영역에 각각 형성되는 경우에는 전면 전극(141)이 위치하는 영역에 형성된 복수의 제1 콘택홀(CH1)의 크기가 전면 전극용 집전부(143)가 위치하는 영역에 형성된 복수의 제1 콘택홀(CH1)의 크기보다 작게 형성될 수 있다.
그리고 이 경우에도 전면 전극(141)이 위치하는 영역에 형성된 복수의 제1 콘택홀(CH1)의 크기는 전면 전극(141)의 선폭(W1)보다 작게 형성될 수 있고, 전면 전극용 집전부(143)가 위치하는 영역에 형성된 복수의 제1 콘택홀(CH1)의 크기는 전면 전극용 집전부(143)의 선폭(W2)보다 작게 형성될 수 있다.
이와 같이, 제1 절연막(130)이 복수의 제1 콘택홀(CH1)을 구비하면, 제1 도전성 페이스트를 인쇄할 때 제1 콘택홀(CH1)의 내부에 제1 도전성 페이스트가 채워지게 되므로, 제1 도전성 페이스트의 소성 과정에서 제1 도전성 페이스트의 식각 성분으로 인한 제1 절연막(130)의 식각이 불량하게 이루어지더라도 접촉 저항이 증가하는 것을 억제할 수 있다.
한편, 제1 콘택홀(CH1)은 기판(110)과 인접한 제1 하부막(133)에 위치하는 부분의 최대 폭과 제1 상부막(131)에 위치하는 부분의 최대 폭이 서로 다르게 형성되며, 제1 하부막(133)에 위치하는 제1 콘택홀(CH1)의 면적 및 평균 지름이 제1 상부막(131)에 위치하는 제1 콘택홀(CH1)의 면적 및 평균 지름보다 크게 형성된다.
이에 대해 보다 구체적으로 설명하면, 제1 콘택홀(CH1)은 제1 상부막(131)에 위치하는 제1 부분(CH1-1)과 제1 하부막(133)에 위치하는 제2 부분(CH1-2)을 포함하며, 제1 부분(CH1-1)의 최대 폭과 제2 부분(CH1-2)의 최대 폭은 서로 다르게 형성된다.
이때, 제1 부분(CH1-1)은 균일한 폭(W3)으로 형성되고, 제2 부분(CH1-2)은 제1 부분(CH1-1) 쪽의 폭(W4)이 기판(110) 쪽의 폭(W5)보다 넓게 형성된다. 따라서, 제1 부분(CH1-1)의 최대 폭은 W3이 되고, 제2 부분(CH1-2)의 최대 폭은 W4가 되며, 제2 부분(CH1-2)의 최소 폭은 W5가 된다.
이러한 구조에 따르면, 제1 콘택홀(CH1)의 제1 부분(CH1-1)에 의해 노출된 제1 상부막(131)의 측면은 일직선 형상으로 형성되고, 제1 콘택홀(CH1)의 제2 부분(CH1-2)에 의해 노출된 제1 하부막(133)의 측면은 곡면 형상으로 형성된다.
제1 콘택홀(CH1)의 형상에 대해 보다 구체적으로 살펴보면, 제2 부분(CH1-2)의 상단부의 폭(W4)은 제1 부분(CH1-1)의 폭(W3)보다 크게 형성되고, 제1 부분(CH1-1)은 상단부의 폭과 하단부의 폭은 서로 동일한 폭(W3)으로 형성된다.
그리고 제2 부분(CH1-2)은 상단부의 폭(W4)이 하단부의 폭(W5)보다 넓게 형성되고, 제2 부분(CH1-2)의 하단부의 폭(W5)은 제1 부분(CH1-1)의 하단부의 폭(W3)보다 넓게 형성된다.
여기에서, 제1 부분(CH1-1)의 하단부의 폭은 제1 상부막(131)의 하부 표면에서 측정한 제1 상부막(131) 사이의 이격 거리를 말하고, 제1 부분(CH1-1)의 상단부의 폭은 제1 상부막(131)의 상부 표면에서 측정한 제1 상부막(131) 사이의 이격 거리를 말한다.
그리고 제2 부분(CH1-2)의 상단부의 폭(W4)은 제1 하부막(133)의 상부 표면에서 측정한 제1 하부막(133) 사이의 이격 거리를 말하고, 제2 부분(CH1-2)의 하단부의 폭(W5)은 제1 하부막(133)의 하부 표면에서 측정한 제1 하부막(133) 사이의 이격 거리를 말한다.
따라서, 제1 전극(140)과 제1 상부막(131)의 접촉면은 평탄한 면으로 형성되고, 제1 전극(140)과 제1 하부막(133)의 접촉면은 곡면으로 형성된다.
한편, 제2 부분(CH1-2)의 상단부의 폭(W4)과 하단부의 폭(W5)은 제1 절연막(130)의 식각 조건에 따라 조절이 가능하다.
기판(110)의 후면에는 후면 전계부(150)가 위치한다. 후면 전계부(150)는 기판(110)의 후면 전체에 위치하며, 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, n+ 영역으로 형성된다.
따라서, 후면 전계부(150)는 기판(110)과의 불순물 농도 차이로 인해 전위 장벽을 형성함으로써 기판(110) 후면쪽으로의 정공 이동을 방해한다. 이에 따라, 기판(110)의 표면 근처에서 전자와 정공이 재결합하여 소멸되는 것이 감소된다.
후면 전계부(150)의 후면에는 제2 절연막(160)과 제2 전극(170)이 위치한다.
제2 절연막(160)은 기판(110)의 후면(back surface)을 통해 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜 태양전지의 효율을 높인다. 또한, 패시베이션 막으로도 기능한다.
제2 절연막(160)은 전술한 제1 절연막(130)과 동일한 구조로 형성될 수 있다. 즉, 제2 절연막(160)은 실리콘 질화막(SiNx: H)으로 이루어지는 제2 상부막(161)과, 후면 전계부(150)와 제2 상부막(161) 사이에 위치하며 알루미늄 산화물 또는 이트리움 산화물로 이루어지는 제2 하부막(163)으로 형성된다.
하지만, 제2 절연막(160)은 제1 절연막(160)과는 다른 구조, 예컨대 단일막 구조로 이루어질 수도 있으며, 제2 절연막(160)이 제2 상부막(161) 및 제2 하부막(163)의 이중막 구조로 이루어지는 경우에도 제2 상부막(161) 및 제2 하부막(163)이 제1 절연막(130)의 제1 상부막(131) 및 제1 하부막(133)과 동일한 재질로 이루어지지 않을 수도 있다.
제2 절연막(160)은 후면 전계부(150)의 일부를 노출하는 복수의 제2 콘택홀(CH2)을 포함한다. 그리고 제2 절연막(160)의 후면에는 제2 콘택홀(CH2)을 통해 후면 전계부(150)와 전기적으로 연결된 제2 전극(170)이 형성된다.
제2 콘택홀(CH2)은 전술한 도 2 내지 도 4에 도시한 제1 콘택홀(CH1)과 동일한 구조 및 형상을 갖고 동일한 위치에 형성될 수 있으므로, 제2 콘택홀(CH2)의 구조, 형상 및 위치에 대해서는 설명을 생략한다.
하지만, 제1 절연막(130)과 제2 절연막(160)의 재질, 층 구조 또는 식각 조건 등이 다를 경우에는 제1 콘택홀(CH1)과 제2 콘택홀(CH2)이 서로 다른 구조 및 형상으로 형성될 수도 있다.
후면 전계부(150)의 후면에 위치하는 제2 전극(170)은 기판(110)쪽으로 이동하는 전하, 예를 들어 전자를 수집하여 외부 장치로 출력한다.
이러한 제2 전극(170)은 제2 도전성 페이스트로 형성되며, 제2 도전성 페이스트는 제1 도전성 페이스트와 동일하거나 다를 수 있다.
제2 전극(170)은 전면 전극(141)과 대응하는 위치의 제2 절연막(160) 후면에 위치하는 후면 전극(171)과, 전면 전극용 집전부(143)와 대응하는 위치의 제2 절연막(160) 후면에 위치하는 후면 전극용 집전부(173)를 포함한다.
한 예로, 제2 전극(170)은 제1 전극(140)과 동일한 구조, 예를 들면 제1 전극(140)과 동일한 위치 및 동일한 선폭으로 형성될 수 있으며, 이와는 달리 선저항을 확보하기 위해 제1 전극(140) 보다 큰 폭으로 형성될 수 있다.
이와 같은 구조를 갖는 태양전지는 양면 수광형 태양전지로 사용될 수 있으며, 그 동작은 다음과 같다.
태양전지로 조사된 빛이 에미터부(120) 및/또는 후면 전계부(150)를 통해 기판(110)으로 입사되면, 기판(110)으로 입사된 빛 에너지에 의해 전자-정공 쌍이 발생한다.
이때, 기판(110)의 전면(front surface) 및 후면(back surface)이 제1 텍스처링 표면(111) 및 제2 텍스처링 표면(113)으로 각각 형성되므로, 기판(110)의 전면(front surface) 및 후면(back surface)에서의 빛 반사도가 감소하고, 제1 및 제2 텍스처링 표면(111, 113)에서 입사와 반사 동작이 행해져 태양전지 내부에 빛이 갇히게 된다. 따라서, 빛의 흡수율이 증가되어 태양전지의 효율이 향상된다.
이에 더하여, 제1 절연막(130) 및 제2 절연막(160)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양은 더욱 증가한다.
이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n접합에 의해 서로 분리되며, 전자는 n형의 도전성 타입을 갖는 기판(110)쪽으로 이동하고, 정공은 p형의 도전성 타입을 갖는 에미터부(120)쪽으로 이동한다.
이처럼, 기판(110)쪽으로 이동한 전자는 후면 전계부(150)를 통해 제2 전극(170)으로 이동하고, 에미터부(120)쪽으로 이동한 정공은 제1 전극(140)으로 이동한다.
따라서, 어느 한 태양전지의 제1 전극(140)과 인접한 태양전지의 제2 전극(170)을 인터커넥터 등의 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이러한 구성의 태양전지는 광 투과성 전면 기판 및 광 투과성 후면 기판 사이에서 보호막에 의해 밀봉된 상태로 사용된다.
전술한 구성의 태양전지는, 기판의 한쪽 면에 에미터부를 형성하고, 기판의 다른 쪽 면에 후면 전계부를 형성하는 단계; 에미터부 위에 제1 절연막을 형성하고, 후면 전계부의 후면에 제2 절연막을 형성하는 단계; 제1 절연막에 복수의 제1 콘택홀을 형성하고, 제2 절연막에 복수의 제2 콘택홀을 형성하는 단계; 및 제1 콘택홀에 대응하는 위치의 제1 절연막 위에 제1 도전성 페이스트를 인쇄하여 제1 전극을 형성하고, 제2 콘택홀에 대응하는 위치의 제2 절연막 후면에 제2 도전성 페이스트를 인쇄하여 제2 전극을 형성하는 단계를 포함하는 태양전지의 제조 방법에 의해 제조할 수 있다.
이하, 상기한 구성의 태양전지를 제조하는 방법에 대해 보다 구체적으로 설명한다.
먼저, 도 5에 도시한 바와 같이, 태양전지용 기판(110)의 전면(front surface)에 제1 텍스처링 표면(111)을 형성하고, 기판(110)의 후면(back surface)에 제2 텍스처링 표면(113)을 형성한다.
이에 대해 보다 구체적으로 설명하면, 일반적으로, 실리콘 웨이퍼로 이루어진 기판(110)은 실리콘 블록(block)이나 잉곳(ingot)을 블레이드(blade) 또는 멀티 와이어 소우(multi wire saw)로 슬라이스(slice)하여 제조된다.
실리콘 웨이퍼가 준비되면, 5가 원소의 불순물, 예컨대 인(P)을 실리콘 웨이퍼에 도핑하여 n형의 도전성 타입을 갖는 반도체 기판을 기판(110)을 제조한다.
한편, 실리콘 블록이나 잉곳을 슬라이스 할 때 실리콘 웨이퍼에는 기계적 손상층(mechanical damage layer)이 형성된다.
따라서 기계적 손상층으로 인한 태양전지의 특성 저하를 방지하기 위해, 상기 기계적 손상층을 제거하기 위한 습식 식각 공정을 실시한다. 이때, 습식 식각 공정에는 알칼리(alkaline) 또는 산(acid) 식각액(etchant)을 사용한다.
기계적 손상층을 제거한 후, 습식 식각 공정 또는 플라즈마를 이용한 건식 식각 공정을 이용하여 기판(110)의 전면(front surface)을 제1 텍스처링 표면(111)으로 형성하고, 기판(110)의 후면(back surface)을 제2 텍스처링 표면(113)으로 형성한다.
제1 텍스처링 표면(111) 및 제2 텍스처링 표면(113)을 형성한 후, 기판(110)의 전면(front surface)에는 3가 원소의 불순물을 도핑하여 에미터부(120)를 형성하고, 기판(110)의 후면(back surface)에는 5가 원소의 불순물을 도핑하여 후면 전계부(150)를 형성한다.
그리고 자연 산화막 제거를 위하여 기판을 불산(HF)으로 식각하고, 에미터부(120)에 제1 절연막(130)을 형성하며, 후면 전계부(150) 후면에 제2 절연막(160)을 형성한다.
이때, 제1 절연막(130) 및 제2 절연막(160)은 알루미늄 산화물 또는 이트리움 산화물을 플라즈마 증착(PECVD) 또는 스퍼터링(sputtering) 등의 방법으로 증착하여 하부막을 형성한 후, 실리콘 질화막을 플라즈마 증착(PECVD) 또는 스퍼터링(sputtering) 등의 방법으로 증착하여 상부막을 형성하는 것에 따라 제조할 수 있다.
이후, 레이저를 이용한 건식 식각을 실시하여 제1 절연막(130)의 제1 상부막(131)과 제2 절연막(160)의 제2 상부막(161)의 일부분을 제거하여 제1 콘택홀(CH1)의 제1 부분(CH1-1)과 제2 콘택홀(CH2)의 제3 부분(CH2-1)을 형성한다.
건식 식각 방법에 대해 보다 구체적으로 설명하면, 제1 절연막(130)의 제1 상부막(131)과 제2 절연막(160)의 제2 상부막(161)은 대략 355㎚의 파장을 갖는 UV 레이저를 실리콘 질화막의 결합 에너지(bonding energy)에 해당하는 주파수(frequency)로 상부막(131, 161)에 각각 조사하는 것에 따라 제거할 수 있다.
이와 같이, 레이저를 이용한 건식 식각을 실시하여 제1 콘택홀(CH1)의 제1 부분(CH1-1)과 제2 콘택홀(CH2)의 제3 부분(CH2-1)을 형성하면, 레이저로 인한 손상은 제1 절연막(130)의 제1 하부막(133) 및 제2 절연막(160)의 제2 하부막(163)이 각각 흡수한다. 따라서 레이저로 인한 기판 손상이 억제된다.
또한, 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)이 각각 도트 형상을 가지므로, 레이저로 인한 기판 손상을 최소화할 수 있다.
이어서, 제1 콘택홀(CH1)의 제1 부분(CH1-1)을 통해 노출된 제1 절연막(130)의 제1 하부막(133)과 제2 콘택홀(CH2)의 제3 부분(CH2-1)을 통해 노출된 제2 절연막(160)의 제2 하부막(163)을 선택적 습식 식각(selective wet etching)법을 사용하여 제거함으로써 제1 콘택홀(CH1)의 제2 부분(CH1-2)과 제2 콘택홀(CH2)의 제4 부분(CH2-2)을 형성한다.
이와 같이, 습식 공정으로 하부막(133, 163)을 제거하면, 건식 식각 공정에서 발생한 파티클이 제거되므로, 파티클을 제거하기 위한 별도의 습식 공정을 생략할 수 있다.
한편, 습식 공정에서 사용하는 식각액으로는 하부막(133, 163) 재료만을 식각할 수 있는 종류의 것을 사용한다. 예를 들어, 식각액으로는 실리콘 질화막과 금속 산화막 계열의 선택적 식각이 가능한 BOE(Buffered oxide etchant)를 사용할 수 있다.
이러한 방법에 따르면, 제1 콘택홀(CH1)에 위치하는 제1 전극(140)과 제2 콘택홀(CH2)에 위치하는 제2 전극(170)이 하부가 상부에 비해 넓은 폭을 갖는 형상으로 형성된다. 따라서, 에미터부 또는 후면 전계부와의 접촉 면적을 효과적으로 증가시킬 수 있다.
또한, 레이저 사용으로 인해 손상된 부분을 제거하기 위한 공정 및 습식 세정 공정을 생략할 수 있으므로 공정수를 줄일 수 있으며, 레이저를 사용하더라도 기판이 손상을 받지 않는 효과가 있다.
이후, 기판(110)의 전면(front surface)에는 은(Ag)과 알루미늄(Al)의 혼합물(Ag: Al)과 글라스 프릿(glass frit)이 혼합된 제1 도전 페이스트를 제1 전극 패턴으로 인쇄하고, 기판(110)의 후면(back surface)에는 은(Ag)과 글라스 프릿이 혼합된 제2 도전 페이스트를 제2 전극 패턴으로 인쇄한 후, 소성 공정을 실시한다.
소성 공정을 실시하면, 글라스 프릿에 함유된 식각 성분으로 인해 절연막(160, 160)이 식각된다. 따라서, 에미터부(120)와 전기적 및 물리적으로 연결된 제1 전극(140)이 형성되고, 또한 후면 전계부(150)와 전기적 및 물리적으로 연결된 제2 전극(170)이 형성된다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 111: 제1 텍스처링 표면
113: 제2 텍스처링 표면 120: 에미터부
130: 제1 절연막 131: 제1 상부막
133: 제1 하부막 140: 제1 전극
141: 전면 전극 143: 전면 전극용 집전부
150: 후면 전계부 160: 제2 절연막
161: 제2 상부막 163: 제2 하부막
170: 제2 전극 171: 후면 전극
173: 후면 전극용 집전부 CH1: 제1 콘택홀
CH2: 제2 콘택홀

Claims (27)

  1. n형 실리콘 웨이퍼로 이루어지는 기판;
    상기 기판의 한쪽 면에 위치하는 에미터부;
    상기 에미터부 위에 위치하며 음(-)의 고정 전하(negative fixed charge)를 갖는 산화막 및 상기 산화막 위에 위치하며 양(+)의 고정 전하를 갖는 질화막을 포함하는 제1 절연막; 및
    일정한 간격을 두고 이격된 복수의 전면 전극과, 상기 복수의 전면 전극과 교차하는 방향으로 위치하는 복수의 전면 전극용 집전부를 포함하고, 제1 도전성 페이스트로 형성되며, 상기 에미터부와 전기적으로 연결되는 제1 전극
    을 포함하며,
    상기 제1 절연막은 상기 전면 전극이 위치하는 영역 및 상기 전면 전극용 집전부가 위치하는 영역에 상기 전면 전극 및 상기 전면 전극용 집전부 각각의 길이 방향으로 이격되며 원형으로 형성되는 복수의 제1 콘택홀을 포함하고,
    상기 전면 전극용 집전부가 위치하는 영역에 형성된 복수의 제1 콘택홀은 상기 전면 전극이 위치하는 영역에 형성된 복수의 제1 콘택홀의 크기보다 크거나, 상기 전면 전극용 집전부의 폭방향으로 위치하는 개수가 상기 전면 전극의 폭방향으로 위치하는 개수보다 많고,
    상기 전면 전극용 집전부는 하부의 제1 콘택홀을 통해 상기 에미터부와 전기적으로 연결되고, 상기 전면 전극은 하부의 제1 콘택홀을 통해 상기 에미터부와 전기적으로 연결되며,
    상기 전면 전극은 하부의 제1 콘택홀보다 큰 선폭으로 형성되고, 상기 전면 전극용 집전부는 하부의 제1 콘택홀보다 큰 선폭으로 형성되고,
    상기 복수의 제1 콘택홀 각각은 질화막에 위치하는 제1 부분과 산화막에 위치하는 제2 부분을 포함하며, 상기 제1 부분의 최대 폭과 상기 제2 부분의 최대 폭은 서로 다르게 형성되는 태양전지.
  2. 삭제
  3. 제1항에서,
    상기 산화막은 알루미늄 산화물 또는 이트리움 산화물(Y2O3)을 포함하는 태양전지.
  4. 삭제
  5. 제1항에서,
    상기 질화막은 실리콘 질화물을 포함하는 태양전지.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제1항, 제3항 및 제5항 중 어느 한 항에서,
    상기 기판의 다른 쪽 면에 위치하는 후면 전계부;
    상기 후면 전계부의 후면에 위치하는 제2 절연막; 및
    제2 도전성 페이스트로 형성되며, 상기 후면 전계부와 전기적으로 연결되는 제2 전극
    을 더 포함하며,
    상기 제2 절연막은 복수의 제2 콘택홀을 포함하고, 상기 제2 전극의 일부분은 상기 복수의 제2 콘택홀의 내부에 채워지는 태양전지.
  16. 제15항에서,
    상기 제2 전극은 일정한 간격을 두고 이격된 복수의 후면 전극과, 상기 복수의 후면 전극과 교차하는 방향으로 위치하는 복수의 후면 전극용 집전부를 포함하는 태양전지.
  17. 제16항에서,
    상기 복수의 제2 콘택홀은 상기 복수의 후면 전극 및 상기 복수의 후면 전극용 집전부 중에서 적어도 하나가 위치하는 영역에 형성되는 태양전지.
  18. 삭제
  19. 제17항에서,
    상기 제2 절연막은 상기 제1 절연막과 동일한 구조로 형성되는 태양전지.
  20. 제17항에서,
    상기 에미터부가 위치하는 기판의 표면 및 후면 전계부가 위치하는 기판의 표면은 제1 텍스처링 표면 및 제2 텍스처링 표면으로 각각 형성되는 태양전지.
  21. 기판의 한쪽 면에 에미터부를 형성하고, 상기 기판의 다른 쪽 면에 후면 전계부를 형성하는 단계;
    상기 에미터부 위에 음(-)의 고정 전하(negative fixed charge)를 갖는 산화막 및 양(+)의 고정 전하를 갖는 질화막을 적층하여 제1 절연막을 형성하고, 상기 후면 전계부의 후면에 상기 산화막 및 상기 질화막을 적층하여 제2 절연막을 형성하는 단계;
    상기 제1 절연막에 원형의 제1 콘택홀을 복수 개 형성하고, 상기 제2 절연막에 원형의 제2 콘택홀을 복수 개 형성하는 단계; 및
    상기 제1 콘택홀에 대응하는 위치의 제1 절연막 위에 제1 도전성 페이스트를 인쇄하여 일정한 간격을 두고 이격된 복수의 전면 전극 및 상기 복수의 전면 전극과 교차하는 방향으로 위치하는 복수의 전면 전극용 집전부를 포함하는 제1 전극을 형성하고, 상기 제2 콘택홀에 대응하는 위치의 제2 절연막 후면에 제2 도전성 페이스트를 인쇄하여 제2 전극을 형성하는 단계
    를 포함하며,
    상기 복수의 제1 콘택홀은 상기 전면 전극이 위치하는 영역 및 상기 전면 전극용 집전부가 위치하는 영역에 상기 전면 전극 및 상기 전면 전극용 집전부 각각의 길이 방향으로 이격하여 형성하고
    상기 전면 전극용 집전부가 위치하는 영역에 형성된 복수의 제1 콘택홀은 상기 전면 전극이 위치하는 영역에 형성된 복수의 제1 콘택홀의 크기보다 크게 형성하거나, 상기 전면 전극용 집전부의 폭방향으로 위치하는 개수가 상기 전면 전극의 폭방향으로 위치하는 개수보다 많게 형성하며,
    상기 전면 전극용 집전부를 하부의 제1 콘택홀을 통해 상기 에미터부와 전기적으로 연결하고, 상기 전면 전극를 하부의 제1 콘택홀을 통해 상기 에미터부와 전기적으로 연결하며,
    상기 전면 전극은 하부의 제1 콘택홀보다 큰 선폭으로 형성하고, 상기 전면 전극용 집전부는 하부의 제1 콘택홀보다 큰 선폭으로 형성하고,
    상기 제1 콘택홀을 형성하는 단계는,
    레이저를 이용하여 상기 질화막을 건식 식각하는 단계; 및
    상기 질화막을 마스크로 하여 상기 산화막을 습식 식각하는 단계
    를 포함하고,
    상기 복수의 제1 콘택홀 각각은 질화막에 위치하는 제1 부분의 최대 폭과 상기 산화막에 위치하는 제2 부분의 최대 폭을 서로 다르게 형성하는 태양전지의 제조 방법.
  22. 삭제
  23. 제21항에서,
    상기 산화막을 알루미늄 산화물 또는 이트리움 산화물(Y2O3)로 형성하는 태양전지의 제조 방법.
  24. 제21항에서,
    상기 질화막을 실리콘 질화물로 형성하는 태양전지의 제조 방법.
  25. 삭제
  26. 삭제
  27. 제1항에서,
    상기 제1 도전성 페이스트는 도전성 금속과 유리 프릿을 포함하는 태양전지.
KR1020110000856A 2011-01-05 2011-01-05 태양전지 및 이의 제조 방법 KR101729745B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110000856A KR101729745B1 (ko) 2011-01-05 2011-01-05 태양전지 및 이의 제조 방법
US13/978,056 US9997647B2 (en) 2011-01-05 2012-01-04 Solar cells and manufacturing method thereof
PCT/KR2012/000073 WO2012093845A2 (ko) 2011-01-05 2012-01-04 태양전지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110000856A KR101729745B1 (ko) 2011-01-05 2011-01-05 태양전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120079592A KR20120079592A (ko) 2012-07-13
KR101729745B1 true KR101729745B1 (ko) 2017-04-24

Family

ID=46457839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110000856A KR101729745B1 (ko) 2011-01-05 2011-01-05 태양전지 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US9997647B2 (ko)
KR (1) KR101729745B1 (ko)
WO (1) WO2012093845A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295552B1 (ko) 2011-11-16 2013-08-12 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR101921738B1 (ko) * 2012-06-26 2018-11-23 엘지전자 주식회사 태양 전지
EP4092764A1 (en) * 2013-04-03 2022-11-23 Lg Electronics Inc. Solar cell
DE102013112638A1 (de) * 2013-11-15 2015-05-21 Universität Stuttgart Verfahren zur Herstellung rückseitenkontaktierter Solarzellen aus kristallinem Silizium
JP5938113B1 (ja) * 2015-01-05 2016-06-22 信越化学工業株式会社 太陽電池用基板の製造方法
JP6863853B2 (ja) * 2017-07-27 2021-04-21 京セラ株式会社 太陽電池素子および太陽電池モジュール
KR102498523B1 (ko) * 2019-10-16 2023-02-10 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090301559A1 (en) 2008-05-13 2009-12-10 Georgia Tech Research Corporation Solar cell having a high quality rear surface spin-on dielectric layer
US20100108134A1 (en) 2008-10-31 2010-05-06 Crystal Solar, Inc. Thin two sided single crystal solar cell and manufacturing process thereof
US20100224228A1 (en) 2009-03-03 2010-09-09 Jinah Kim Solar cell and method for manufacturing the same, and solar cell module

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690014A (ja) * 1992-07-22 1994-03-29 Mitsubishi Electric Corp 薄型太陽電池及びその製造方法,エッチング方法及び自動エッチング装置,並びに半導体装置の製造方法
JP4232597B2 (ja) * 2003-10-10 2009-03-04 株式会社日立製作所 シリコン太陽電池セルとその製造方法
US20070169806A1 (en) * 2006-01-20 2007-07-26 Palo Alto Research Center Incorporated Solar cell production using non-contact patterning and direct-write metallization
EP1958242A4 (en) * 2005-11-24 2010-02-24 Newsouth Innovations Pty Ltd PREPARATION OF SOLAR CELLS WITH HIGH EFFICIENCY
US8008575B2 (en) * 2006-07-24 2011-08-30 Sunpower Corporation Solar cell with reduced base diffusion area
KR101325198B1 (ko) * 2006-08-29 2013-11-04 삼성디스플레이 주식회사 쇼트 패드와 이를 구비한 박막 트랜지스터 기판 및액정표시패널
WO2008157577A2 (en) * 2007-06-18 2008-12-24 E-Cube Technologies, Inc. Methods and apparatuses for improving power extraction from solar cells
US20090286349A1 (en) * 2008-05-13 2009-11-19 Georgia Tech Research Corporation Solar cell spin-on based process for simultaneous diffusion and passivation
JP5174903B2 (ja) * 2008-06-26 2013-04-03 三菱電機株式会社 太陽電池セルの製造方法
KR20100016990A (ko) * 2008-08-05 2010-02-16 삼성전자주식회사 태양전지 및 이의 제조방법
WO2010032933A2 (en) * 2008-09-16 2010-03-25 Lg Electronics Inc. Solar cell and texturing method thereof
KR101032624B1 (ko) 2009-06-22 2011-05-06 엘지전자 주식회사 태양 전지 및 그 제조 방법
US20110132444A1 (en) * 2010-01-08 2011-06-09 Meier Daniel L Solar cell including sputtered reflective layer and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090301559A1 (en) 2008-05-13 2009-12-10 Georgia Tech Research Corporation Solar cell having a high quality rear surface spin-on dielectric layer
US20100108134A1 (en) 2008-10-31 2010-05-06 Crystal Solar, Inc. Thin two sided single crystal solar cell and manufacturing process thereof
US20100224228A1 (en) 2009-03-03 2010-09-09 Jinah Kim Solar cell and method for manufacturing the same, and solar cell module

Also Published As

Publication number Publication date
WO2012093845A2 (ko) 2012-07-12
KR20120079592A (ko) 2012-07-13
US9997647B2 (en) 2018-06-12
US20130284259A1 (en) 2013-10-31
WO2012093845A3 (ko) 2012-11-29

Similar Documents

Publication Publication Date Title
KR101665722B1 (ko) 태양 전지 및 이의 제조 방법
KR101661768B1 (ko) 태양전지 및 이의 제조 방법
KR101699300B1 (ko) 태양전지 및 이의 제조 방법
KR20120084104A (ko) 태양전지
KR101729745B1 (ko) 태양전지 및 이의 제조 방법
KR20140071940A (ko) 다중 접합 다중 탭 광전 소자
KR101714779B1 (ko) 태양전지 및 이의 제조 방법
KR101198430B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101237556B1 (ko) 양면 수광형 국부화 에미터 태양전지
KR101198438B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101181625B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101708242B1 (ko) 태양전지 및 이의 제조 방법
KR101199213B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101199214B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101199649B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101114198B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101752404B1 (ko) 태양 전지 및 이의 제조 방법
KR101757880B1 (ko) 태양전지
KR101173399B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR20150057033A (ko) 태양 전지 및 이의 제조 방법
KR20150061987A (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
X701 Decision to grant (after re-examination)
GRNT Written decision to grant