KR20140071940A - 다중 접합 다중 탭 광전 소자 - Google Patents

다중 접합 다중 탭 광전 소자 Download PDF

Info

Publication number
KR20140071940A
KR20140071940A KR20130150056A KR20130150056A KR20140071940A KR 20140071940 A KR20140071940 A KR 20140071940A KR 20130150056 A KR20130150056 A KR 20130150056A KR 20130150056 A KR20130150056 A KR 20130150056A KR 20140071940 A KR20140071940 A KR 20140071940A
Authority
KR
South Korea
Prior art keywords
junction
layer
junctions
substrate
tapered portion
Prior art date
Application number
KR20130150056A
Other languages
English (en)
Inventor
유 용준
우버 무니브
Original Assignee
제나 테크놀로지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제나 테크놀로지스 인코포레이티드 filed Critical 제나 테크놀로지스 인코포레이티드
Publication of KR20140071940A publication Critical patent/KR20140071940A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687Multiple junction or tandem solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0725Multiple junction or tandem solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076Multiple junction or tandem solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

빛을 전기로 변환하도록 작동되는 광전 소자가 본원에 개시되며, 광전 소자는 기판, 제 1 접합, 제 2 접합 및 제 3 접합을 포함하고, 제 1 접합 및 제 2 접합은 반대 극성으로 배치되고, 제 2 접합과 제 3 접합은 반대 극성으로 배치된다. 광전 소자는 제 1 및 제 2 접합의 애노드 또는 제 1 및 제 2 접합의 캐소드에 직접 전기적으로 연결되는 터미널을 더 포함한다.

Description

다중 접합 다중 탭 광전 소자{MULTI-JUNCTION MULTI-TAB PHOTOVOLTAIC DEVICES}
관련 출원에 대한 상호 참조
본 출원은 미국 특허 출원 제 12/621497호, 제 12/633297호, 제 61/266064호, 제 12/982269호, 제 12/966573호, 제 12/967880호, 제 61/357429호, 제 12/974499호, 제 61/360421호, 제 12/910664호, 제 12/945492호, 제 12/966514호, 제 12/966535호, 제 13/047392호, 제 13/048635호, 제 13/106851호, 제 61/488535호, 제 13/288131호, 제 13/494661호, 제 13/543307호 및 제 61/563,279호와 관련이 있으며, 이들의 개시 내용은 전체적으로 본원에 참조로 포함된다.
본 발명은 태양열 발전 장치에 관한 것으로, 더욱 상세하게는 다중 접합 다중 탭 광전 소자에 관한 것이다.
태양전지(solar cell)라고도 불리는 광전 소자(photovoltaic device)는 광기전력 효과(photovoltaic effect)에 의해 태양광 에너지를 직접 전기로 변환하는 입체 회로 소자(solid state device)이다. 전지의 조립체는, 태양 전지판(solar panel)으로도 알려진, 태양광 모듈(solar module)을 제조하기 위해 사용된다. 태양력(solar power)이라 불리는, 이들 태양광 모듈에서 생성되는 에너지는 태양 에너지의 한 예이다.
광기전력 효과는 빛에 노출될 때 물질 내에서의 전압(또는 그에 따른 전류)의 생성이다. 광기전력 효과는 광전 효과(photoelectric effect)에 직접 관련되어 있지만, 이들 두 과정은 상이하며 구별되어야 한다. 광전 효과에서, 충분한 에너지의 방사선에 노출될 때 물질의 표면에서 전자가 방출된다. 광기전력 효과는, 생성된 전자가 물질 내에서 서로 다른 밴드 사이로(즉, 가전자대(valance band)에서 전도대(conduction band)로) 전달되어, 두 개의 전극 사이에서 전압 상승을 유발한다는 점에서 다르다.
태양광 발전은 태양으로부터의 에너지를 전기로 변환하는 태양 전지를 사용하여 전력을 생성하는 방법이다. 광기전력 효과는, 전기를 생성하는 높은 상태의 에너지가 되도록 전자를 두드리는, 태양 에너지의 패킷인, 빛의 광자를 말한다. 에너지의 높은 상태에서, 전자는 반도체 내의 단일 원자와 관련된 정상 위치에서 탈출하여 전기회로 내의 전류의 일부가 될 수 있다. 이러한 광자는, 태양 스펙트럼의 다른 파장에 해당하는, 서로 다른 양의 에너지를 포함한다. 광자가 태양 전지에 부딪칠 때, 이들은 반사되거나 흡수되나 또는 바로 통과 할 수 있다. 흡수된 광자는 전기를 생성 할 수 있다. 태양광 발전이란 용어는, 전류가 장치를 통해 전적으로 광 에너지로부터 생성되는, 포토다이오드의 공정한 운영 모드를 나타낸다. 거의 모든 광전 소자는 포토다이오드의 몇 가지 유형이다.
태양광은 넓은 범위의 에너지 스펙트럼을 가졌기 때문에, 단일 p-n 접합 소자는 일정 수준 이상으로 흡수를 증가시키는데 한계가 있다. 이러한 한계를 회피하기 위해, 서로 다른 밴드갭을 갖는 반도체 물질로 다수의 p-n 접합을 적층하는 방법들이 각각 제안되었다. 이러한 다중 접합 광전 소자는 단일 접합 소자보다 태양광을 더욱 효율적으로 흡수하며 더욱 많은 전기를 생성한다. 다중 접합 광전 소자에서, 입사 태양광은 높은 밴드갭 물질을 통과하고 나서 소자의 저부를 향해 낮은 밴드갭 재료를 통과해야 한다. 그 이유는 단파장이 수광측에 위치한 높은 밴드갭 물질에 의해 우선 흡수되는 반면 장파장은 투명하기 때문이다. 장파장은 작은 밴드갭을 갖는 그 밑에 있는 물질에 의해 흡수될 수 있기 때문이다. 다중 접합 광전 소자 내의 각각의 접합은 전기적으로 직렬로 연결되며, 낭비를 방지하기 위해 동일한 광전류(photocurrent)를 가져야 한다.
도 1A에 도시된 바와 같이, 바람직하게 모놀리식 반도체 결정(monolithic semiconductor crystal) 내의 일련의 활성층들은, 빛이 들어오는 상부에서 시작해서, 고-전도성 p-형 물질의 윈도우 및 반사방지층(10), p-형 전도성을 위해 도핑된 상부(14)를 포함하는 반도체층(12), 비교적 높은 밴드갭 에너지를 갖는 p-n 접합(16), n-형의 하부(18), 고-전도성 투명 접촉층(20), n-형의 상부(24)를 포함하는 제 2 반도체층(22), 비교적 낮은 밴드갭 에너지를 갖는 n-p 접합(26), 및 p-형의 하부(28)이다. 하부(28)의 저부에 외부 리드(32)에 연결하도록 구성된 금속 전극(30)이 결합된다.
접촉층(10 및 20)은 활성층(12 및 22)과 동일한 물질일 수 있으나, 더욱 고농도로 도핑된다. 또한, 고-전도성 p-형 기판층이 하부 활성층(28)과 전극(20) 사이에 존재할 수 있다.
상부 윈도우(10)로의 전기 접촉은, 바람직하게는 도체가 표면 영역의 작은 부분만을 덮고, 나머지는 빛이 들어오도록 투명한 그리드(grid) 인 결합 금속 전극(34)을 통해 이루어진다.
중간 리드(38)는, 윈도우층(10)과 상부 반도체층(12)을 통해, 포토리소그래피 공정에 의해 식각되는 개구부(42) 내에서, 증발 증착(evaporative deposition)에 의해 증착되는 금속 그리드 도체(40)의 어레이에 의해 접촉층(20)에 연결된다.
도 1B는 도 1A의 장치의 등가회로를 도시한다. 두 개의 접합을 통한 전류 흐름의 방향은 서로 반대이다. 접합들은 서로 다른 전압을 생성하므로 직접 병렬로 연결될 수 없다.
빛을 전기로 변환하도록 작동되는 광전 소자가 본원에 개시되며, 광전 소자는 기판, 제 1 접합, 제 2 접합 및 제 3 접합을 포함하며, 제 1 접합 및 제 2 접합은 반대 극성(즉, 백-투-백(back-to-back))으로 배치되고, 제 2 접합과 제 3 접합은 반대 극성(즉, 백-투-백)으로 배치된다.
일 실시형태에 따르면, 제 1, 제 2 및 제 3 접합의 적어도 하나는 질감처리(texturize)된다.
일 실시형태에 따르면, 광전 소자는 제 1 및 제 2 접합의 애노드 또는 제 1 및 제 2 접합의 캐소드에 직접 전기적으로 연결되는 제 1 터미널을 더 포함한다.
일 실시형태에 따르면, 광전 소자는 제 2 및 제 3 접합의 애노드 또는 제 2 및 제 3 접합의 캐소드에 직접 전기적으로 연결되는 제 2 터미널을 더 포함한다.
일 실시형태에 따르면, 제 1, 제 2 및 제 3 접합은 에피택셜층(epitaxial layer)을 포함한다.
일 실시형태에 따르면, 광전 소자는 제 2 접합으로의 직접적인 전기적 연결을 수용하도록 구성된 제 2 비어(via)를 더 포함한다.
일 실시형태에 따르면, 제 2 비어의 측벽은 전기 절연성 물질로 덮인다.
일 실시형태에 따르면, 제 2 비어의 측벽은 제 1 접합의 물질로 덮인다.
일 실시형태에 따르면, 광전 소자는 제 3 접합으로의 직접적인 전기적 연결을 수용하도록 구성된 제 3 비어를 더 포함한다.
일 실시형태에 따르면, 제 3 비어의 측벽은 전기 절연성 물질로 덮인다.
일 실시형태에 따르면, 제 2 및 제 3 접합은 제 2 및 제 3 접합의 전류가 실질적으로 동일하도록 구성된다.
일 실시형태에 따르면, 광전 소자는 제 4 접합을 더 포함하고, 제 3 접합 및 제 4 접합은 반대 극성(즉, 백-투-백)으로 배치된다.
일 실시형태에 따르면, 광전 소자는 제 3 및 제 4 접합의 애노드 또는 제 3 및 제 4 접합의 캐소드에 직접 전기적으로 연결되는 제 3 터미널을 더 포함한다.
일 실시형태에 따르면, 제 4 접합은 에피택셜층을 포함한다.
일 실시형태에 따르면, 제 4 접합은 질감처리된다.
일 실시형태에 따르면, 광전 소자는 제 4 접합으로의 직접적인 전기적 연결을 수용하도록 구성된 제 4 비어를 더 포함한다.
일 실시형태에 따르면, 제 4 비어의 측벽은 전기 절연성 물질로 덮인다.
일 실시형태에 따르면, 제 4 및 제 3 접합은 제 4 및 제 3 접합의 전류가 실질적으로 동일하도록 구성된다.
일 실시형태에 따르면, 제 3 접합의 밴드갭은 제 4 접합의 밴드갭보다 작다.
일 실시형태에 따르면, 제 1, 제 2 및 제 3 접합은 단결정 물질, 미세결정 물질, 비정질 물질, 다결정 물질 및/또는 이들의 조합을 포함한다.
일 실시형태에 따르면, 제 4 접합은 단결정 물질, 미세결정 물질, 비정질 물질, 다결정 물질 및/또는 이들의 조합을 포함한다.
일 실시형태에 따르면, 기판은 전기 절연성 물질이다.
일 실시형태에 따르면, 기판은 유리, 고분자 또는 이들의 조합을 포함한다.
일 실시형태에 따르면, 기판은 유연하다.
일 실시형태에 따르면, 기판은 투명하다.
일 실시형태에 따르면, 광전 소자는 기판에 실질적으로 수직인 하나 이상의 구조물을 더 포함하고, 제 1, 제 2 및 제 3 접합은 하나 이상의 구조물 상에 등각으로 배치된다.
일 실시형태에 따르면, 하나 이상의 구조물 중 적어도 일부는 각각 테이퍼부(tapered portion)와 비-테이퍼부(untapered portion)를 갖는다.
일 실시형태에 따르면, 테이퍼부는 구조물의 높이의 대략 10% 내지 100%의 높이를 갖는다.
일 실시형태에 따르면, 비-테이퍼부는 폭 또는 직경이 실질적으로 균일하다.
일 실시형태에 따르면, 테이퍼부의 측벽과 기판은 65 내지 85도의 각도를 형성한다.
일 실시형태에 따르면, 테이퍼부는 원뿔 또는 절두체(frustum)이다.
일 실시형태에 따르면, 테이퍼부는 이의 정점에서 평면을 갖지 않는다.
일 실시형태에 따르면, 테이퍼부를 통한 평면 단면의 정점의 곡률(κ)은 방정식
Figure pat00001
를 만족하며, 여기서 n은 테이퍼부의 굴절률이고 λ는 380 nm이다.
일 실시형태에 따르면, 제 1, 제 2 및 제 3 접합은 피복층(cladding layer)으로 덮인다.
일 실시형태에 따르면, 피복층의 굴절률은 제 1, 제 2 및 제 3 접합의 굴절률보다 작다.
일 실시형태에 따르면, 하나 이상의 구조물은 기판의 적어도 일부와 동일한 조성을 갖는다
일 실시형태에 따르면, 제 1, 제 2 및 제 3 접합은 p-i-n 접합, p-n 접합 및 이종접합(heterojunction)으로 이루어진 군에서 선택된다.
일 실시형태에 따르면, 제 1, 제 2 및 제 3 접합은 고농도 도핑된 p형 반도체 물질층 및 고농도 도핑된 n형 반도체 물질층, 및 선택적으로 고농도 도핑된 p형 반도체 물질층 및 고농도 도핑된 n형 반도체 물질층 사이에 개재된 진성(intrinsic) 반도체층을 포함한다.
일 실시형태에 따르면, 제 1, 제 2 및 제 3 접합은 실리콘, 게르마늄, III-V족 복합 재료, II-VI족 복합 재료, 및 4원소 물질로 이루어진 군에서 선택된다.
일 실시형태에 따르면, 제 1 접합의 밴드갭은 제 2 접합의 밴드갭보다 작고, 제 2 접합의 밴드갭은 제 3 접합의 밴드갭보다 작다.
일 실시형태에 따르면, 광전 소자는 한 쌍의 인접한 접합 사이에 배치된 적어도 하나의 전기 전도층을 더 포함한다.
일 실시형태에 따르면, 광전 소자는 구조물 및 기판 상에 등각으로 배치된 하나 이상의 투명 전도성 산화물층을 더 포함한다.
일 실시형태에 따르면, 구조물 상의 하나 이상의 투명 전도성 산화물층의 일부의 두께는 기판 상의 하나 이상의 투명 전도층 산화물층의 다른 부분의 두께보다 작다.
일 실시형태에 따르면, 테이퍼부를 포함하는 하나 이상의 구조물을 구비한 광전 소자를 형성하는 방법에 있어서, 상기 방법은 금속층을 마스크로 이용하여 기판을 반응성 이온 식각(reactive ion etching)함으로써 하나 이상의 구조물을 형성하는 단계; 및 하나 이상의 구조물을 식각함으로써 테이퍼부를 형성하는 단계를 포함한다.
일 실시형태에 따르면, 방법은 기판 상에 고분자의 전구체를 부은 후 경화시킴으로써 고분자 몰드를 형성하는 단계; 고분자 몰드를 제거하고 산화물 층으로 고분자 몰드를 코팅하는 단계; 고분자 몰드로 미경화(uncured) 세라믹 물질을 스탬핑하는 단계; 및 상기 미경화 세라믹 물질을 경화시킴으로써 세라믹 구조물을 형성하는 단계를 더 포함한다.
일 실시형태에 따르면, 빛을 전기로 변환하는 방법은 본원에 개시된 광전 소자를 빛에 노출시키는 단계 및 광전 소자로부터 전류를 얻는 단계를 포함한다.
일 실시형태에 따르면, 광 검출기는 본원에 개시된 광전 소자를 포함하며, 여기서 광 검출기는 빛에 노출될 때 전기 신호를 출력하도록 구성된다.
일 실시형태에 따르면, 빛을 전기로 변환하는 방법은 본원에 개시된 광전 소자를 빛에 노출시키는 단계 및 광전 소자로부터의 전기 신호를 측정하는 단계를 포함한다.
도 1A는 종래 기술에 따른 광전 소자의 개략적인 단면도이다.
도 1B는 도 1A의 광전 소자의 등가 회로를 도시한다.
도 2A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다.
도 2B는 도 2A의 광전 소자의 등가 회로를 도시한다.
도 3A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다.
도 3B는 도 3A의 광전 소자의 등가 회로를 도시한다.
도 4A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다.
도 4B는 도 4A의 광전 소자의 등가 회로를 도시한다.
도 5A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다.
도 5B는 도 5A의 광전 소자의 등가 회로를 도시한다.
도 6A및 도 6B는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 각각 도시한다.
도 6C는 도 6A및 도 6B의 광전 소자의 등가 회로를 도시한다.
도 7A및 도 7B는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 각각 도시한다.
도 7C는 도 7A및 도 7B의 광전 소자의 등가 회로를 도시한다.
도 8A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다.
도 8B는 도 8A의 광전 소자의 등가 회로를 도시한다.
도 9A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다.
도 9B는 도 9A의 광전 소자의 등가 회로를 도시한다.
도 10A및 도 10B는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 각각 도시한다.
도 10C는 도 10A및 도 10B의 광전 소자의 등가 회로를 도시한다.
본원에서 사용되는 "광전 소자(photovoltaic device)"란 용어는 태양 방사선과 같은 빛을 전기로 변환시켜 전력을 생성할 수 있는 장치를 의미한다. 본원에서 사용되는 "단결정(single-crystal)"이란 용어는 물질의 결정 격자가 전체 구조에 걸쳐, 실질적으로 입자 경계를 가지지 않고, 연속적이고 깨지지 않는 것을 의미한다. 전기 전도성 물질은 실질적으로 제로 밴드갭을 갖는 물질일 수 있다. 전기 전도성 물질의 전기 전도도는 일반적으로 103 S/cm이상이다. 반도체는 대략 최고 3 eV의 유한 밴드갭을 갖는 물질일 수 있고 일반적으로 103 내지 10-8 S/cm 범위의 전기 전도도를 갖는다. 전기 절연성 물질은 대략 3 eV 이상의 밴드갭을 갖는 물질일 수 있고 일반적으로 10-8 S/cm 이하의 전기 전도도를 갖는다. 본원에서 사용되는 "기판에 실질적으로 수직인 구조물"이란 용어는 구조물과 기판 사이의 각도가 85° 내지 90°인 것을 의미한다. 본원에서 사용되는 "피복층(cladding layer)"이란 용어는 기판을 둘러싼 물질의 층을 의미한다. 본원에서 사용되는 "연속적인(continuous)"이란 용어는 어떠한 간격, 구멍, 틈을 갖지 않는 것을 의미한다. 본원에서 사용되는 "결합층(coupling layer)"이란 용어는 빛을 구조물로 안내하는데 효과적인 층을 의미한다.
본원에서 사용되는 III-V족 복합 재료는 III족 원소와 V족 원소로 구성된 화합물을 의미한다. III족 원소는 B, Al, Ga, In, Tl, Sc, Y, 란탄 계열 원소, 및 악티나이드 계열 원소일 수 있다. V족 원소는 V, Nb, Ta, Db, N, P, As, Sb 및 Bi일 수 있다. 본원에서 사용되는 II-VI족 복합 재료는 II족 원소와 VI족 원소로 구성된 화합물을 의미한다. II족 원소는 Mg, Ca, Sr, Ba 및 Ra일 수 있다. VI족 원소는 Cr, Mo, W, Sg, O, S, Se, Te, 및 Po일 수 있다. 4원소 물질은 네 개의 원소로 이루어진 화합물이다.
빛을 전기로 변환하도록 작동되는 광전 소자가 본원에 개시되며, 광전 소자는 기판 및 기판 상에 배치된 적어도 두 개의 중첩된 접합(superposed junctions)을 포함한다.
일 실시형태에서, 기판은 전기 절연성 물질을 포함한다. 기판은 유리, 고분자, 세라믹, 하나 이상의 적절한 전기 절연성 물질, 또는 이들의 조합을 포함할 수 있다.
일 실시형태에서, 기판은 전기 전도성 물질을 포함한다.
일 실시형태에서, 기판은 실리콘과 같은 반도체를 포함한다.
기판은 하나 이상의 적절한 전기 전도성 물질, 하나 이상의 적절한 전기 절연성 물질, 하나 이상의 반도체, 또는 이들의 조합을 포함할 수 있다.
일 실시형태에서, 기판은 유연하다. 일 실시형태에서 기판은 투명하다.
일 실시형태에서, 기판은 대략 5 ㎛ 내지 대략 300 ㎛, 바람직하게는 대략 200 ㎛의 두께를 갖는다.
일 실시형태에서, 제 1 접합이 기판 상에 중첩되거나 또는 기판의 일부이고, 제 2 접합이 제 1 접합 상에 중첩되며, 존재하는 경우, 제 3 접합이 제 2 접합 상에 중첩된다. 제 1, 제 2 및 제 3 접합은 p-i-n 접합, p-n 접합, 및 이종접합(heterojunction)에서 선택될 수 있다. 더 많은 접합(예를 들어, 제 4 접합 및 제 5 접합)이 제 2 접합 상에 중첩될 수 있다. 일 실시형태에서, 각각의 이들 접합은 대략 20 nm 내지 대략 200 nm, 바람직하게는 대략 100 nm의 두께를 갖는다. 일 실시형태에서, 각각의 이들 접합은 대략 0.5 ㎛ 내지 대략 5 ㎛, 바람직하게는 대략 2 ㎛의 두께를 갖는다. 제 1, 제 2 및 제 3 접합은 반대 극성으로, 즉, 접합들 중 각각 인접한 쌍에서, 반대 극성으로 배치되며, 공간적 배열은 캐소드-애노드-애노드-캐소드 또는 애노드-캐소드-캐소드-애노드이다. 이러한 배열은 또한 "백-투-백(back-to-back)" 배열로도 불린다.
일 실시형태에서, 적어도 두 개의 중첩된 접합 중 적어도 두 개는 기판에 실질적으로 수직인 하나 이상의 구조물 상에 등각으로 배치된다.
일 실시형태에서, 실질적으로 기판에 수직인 하나 이상의 구조물은 타원형, 원형, 직사각형, 및 다각형 단면으로 이루어진 군에서 선택되는 단면을 갖는 원뿔, 원기둥 또는 각기둥이거나 스트립(strip)이다. 실질적으로 기판에 수직인 하나 이상의 구조물은 메시(mesh)일 수 있다. 본원에서 사용되는 "메시(mesh)"라는 용어는 거미줄 같은 패턴 또는 구조를 의미한다.
일 실시형태에서, 구조물은 대략 1 ㎛ 내지 대략 10 ㎛의 직경, 바람직하게는 대략 2 ㎛의 폭을 갖는 원뿔, 원기둥 또는 각기둥이다.
일 실시형태에서, 구조물은 대략 2 ㎛ 내지 대략 50 ㎛, 바람직하게는 대략 10 ㎛의 높이 및 대략 0.5 ㎛ 내지 대략 20 ㎛, 바람직하게는 대략 4 ㎛의, 두 개의 가장 가까운 구조물 사이의 중심간 거리를 갖는 원뿔, 원기둥 또는 각기둥이다.
일 실시형태에서, 구조물은 기판과 동일한 조성이다. 일 실시형태에서, 구조물은 유리, 고분자, 산화물, 또는 이들의 조합과 같은 전기 절연성 물질이다.
일 실시형태에서, 구조물의 상부는 테이퍼(taper)된다. 기판은 등방성 식각(isotropic etch)과 같은 임의의 적절한 방법에 의해 테이퍼될 수 있다. 테이퍼 상부는 구조물로의 빛의 결합을 향상시킬 수 있다.
일 실시형태에서, 테이퍼부는 구조물 높이의 대략 10% 내지 100%, 바람직하게는 대략 33%의 높이를 갖는다. 일 실시형태에서, 테이퍼부를 제외한 기판의 부분들(즉, 비-테이퍼(untapered)부들은 폭 또는 직경이 실질적으로 균일하다.
일 실시형태에서, 테이퍼부의 측벽과 기판은 65 내지 85도의 각도를 형성한다.
일 실시형태에서, 테이퍼부의 형상은 원추형이다. 일 실시형태에서, 테이퍼부는 절두체(frustum)이다. 일 실시형태에서, 테이퍼부는 이의 정점에서 평면을 갖지 않는다.
일 실시형태에서, 테이퍼부를 통한 평면 단면의 정점의 곡률(κ)은 방정식
Figure pat00002
를 만족하며, 여기서 n은 테이퍼부의 굴절률이고 λ는 380 nm이다.
테이퍼부는 희석된 실리콘 식각액을 사용하는 습식 식각과 같은 적절한 방법에 의해 형성된다.
일 실시형태에서, 기판에 실질적으로 수직인, 테이퍼부를 갖는 하나 이상의 구조물을 구비한 광전 소자는, 반응성 이온 식각(reactive ion etching)과 같은 적절한 방법으로 원형 또는 다각형 모양의 금속층을 마스크로 이용하여 기판을 식각함으로써 하나 이상의 구조물을 형성하는 단계; 희석된 실리콘 식각액과 같은 적절한 식각액으로 상기 하나 이상의 구조물을 식각함으로써 테이퍼부를 형성하는 단계; 상기 기판 상에 고분자의 전구체를 부은 후 경화시킴으로써 고분자(예를 들어, 폴리디메틸실록산(polydimethylsiloxane)) 몰드를 형성하는 단계; 상기 고분자 몰드를 제거하고 원자층 증착(atomic layer deposition)과 같은 적절한 방법에 의해 Al2O3와 같은 산화물 층으로 상기 고분자 몰드를 코팅하는 단계; 상기 고분자 몰드로 미경화(uncured) 세라믹 물질을 스탬핑하는 단계; 및 상기 미경화 세라믹 물질을 경화시킴으로써 세라믹 구조물을 형성하는 단계를 포함하는 방법에 의해 형성될 수 있다.
일 실시형태에서, 기판 또는 구조물과 제 1 접합 사이에 전기 전도층이 배치될 수 있다. 일 실시형태에서, 이 전기 전도층은 기판 또는 구조물과 제 1 접합 사이의 전체 계면(interface)과 동일한 공간에 걸쳐 있다. 일 실시형태에서, 이 전기 전도층은 대략 0.1 ㎛ 내지 대략 3 ㎛, 바람직하게는 대략 1 ㎛의 두께를 가질 수 있다. 일 실시형태에서, 이 전기 전도층은 대략 2 nm 내지 대략 100 nm, 바람직하게는 대략 10 nm의 두께를 가질 수 있다. 이 전기 전도층은 투명하거나, 반투명하거나, 또는 불투명할 수 있다.
일 실시형태에서, 투명 전기 전도층이 일부 또는 전체 쌍의 인접한 접합 사이에 배치될 수 있다. 일 실시형태에서, 투명 전기 전도층은 한 쌍의 인접한 접합 사이의 전체 계면과 동일한 공간에 걸쳐 있다. 이 투명 전기 전도층은 대략 2 nm 내지 대략 100 nm, 바람직하게는 대략 10 nm의 두께를 가질 수 있다.
이 투명 전기 전도층은 바람직하게 가시 광선에 대해 적어도 90%의 투과율을 갖는다. 이 투명 전기 전도층은 바람직하게 한 쌍의 인접한 접합과 옴 접촉을 형성한다. 일 실시형태에서, 이 투명 전기 전도층은 인듐 주석 산화물(indium tin oxide, ITO), 알루미늄 도핑된 산화아연(aluminum doped zinc oxide, AZO), 아연 인듐 산화물(zinc indium oxide, ZIO), 아연 주석 산화물(zinc tin oxide, ZTO) 등과 같은 임의의 적절한 재료를 포함한다. 투명 전기 전도층은 한 쌍의 인접한 접합을 직렬로 연결한다. 투명 전기 전도층은 바람직하게 인접한 접합 사이의 확산을 방지하는데 효과적이다.
일 실시형태에서, 접합 중 하나는 고농도 도핑된(p+) 반도체 물질층, 저농도 도핑된(n-) 반도체 물질층, 및 고농도 도핑된(n+) 반도체 물질층을 포함한다. p+층, n-층 및 n+층은 p-n 접합 또는 이종접합을 형성한다. p+층, n-층 및 n+층은 서로 다른 반도체 물질 또는 동일한 반도체 물질일 수 있다. p+층, n-층 및 n+층은 단결정, 다결정 또는 비정질일 수 있다.
일 실시형태에서, 접합 중 하나는 고농도 도핑된(p+) 반도체 물질층, 저농도 도핑된(p-) 반도체 물질층, 및 고농도 도핑된(n+) 반도체 물질층을 포함한다. p+층, p-층 및 n+층은 p-n 접합 또는 이종접합을 형성한다. p+층, p-층 및 n+층은 서로 다른 반도체 물질 또는 동일한 반도체 물질일 수 있다. p+층, p-층 및 n+층은 단결정, 다결정 또는 비정질일 수 있다.
일 실시형태에서, 접합 중 하나는 고농도 도핑된 p형 (p+) 반도체 물질층, 진성 (i) 반도체층, 및 고농도 도핑된n형 (n+) 반도체 물질층을 포함한다. p+층, i층 및 n+층은 p-i-n 접합을 형성한다. p+층, i층 및 n+층은 단결정, 다결정, 미세결정(microcrystalline, "μc")("나노결정(nanocrystalline", "nc"로도 불림) 또는 비정질일 수 있다. 일 실시형태에서, 접합은 실리콘, 게르마늄, III-V족 복합 재료, II-VI족 복합재료, 및 4원소 물질로 이루어진 군에서 선택되는 하나 이상의 반도체 물질을 포함한다.
미세결정 반도체로도 불리는 나노결정 반도체는 다공성 반도체의 형태이다. 이는 파라결정(paracrystalline) 구조를 갖는 동소체(allotropic form)이며, 비정질상을 갖는다는 점에서 비정질 반도체와 유사하다. 나노결정 반도체는 비정질상 내에서 작은 결정 입자를 갖는다는 점에서 비정질 반도체와 다르다. 이는 입자 경계에 의해 분리된 결정 입자만으로 이루어진 다결정 반도체(예를 들어, 폴리실리콘(poly-Si))와는 대조적이다.
일 실시형태에서, 내부 접합(즉, 구조물에 가까운 접합)의 밴드갭은 외부 접합(즉, 구조물에서 먼 접합)의 밴드갭보다 작다.
표 1 및 표 2는 접합의 예시적인 재료와 조합을 도시한다.
제 1 접합 (구조물/기판 상에 중첩되고 가장 가까이 위치함) 제 2 접합 (제 1 접합 상에 중첩됨) 제 3 접합 (제 2 접합 상에 중첩됨) 제 4 접합 (제 3 접합 상에 중첩되고 구조물/기판에서 가장 멀리 위치함)
구조물/기판 상의 두 개의 접합 Poly-Si p+/p/n+
또는
Si p+/p/n+
또는
Ge p+/p/n+
또는
InGaAs p+/p/n/n+
Si n+/n/p+
또는
GaAs n+/n/p/p+
없음 없음
구조물/기판 상의 세 개의 접합 Si p+/p/n+
또는
Ge p+/p/n+
또는
InGaAs p+/p/n/n+
InGaAs n+/n/p/p+
또는
GaAs n+/n/p/p+
(Al)GaInP p+/p/n/n+ 없음
구조물/기판 상의 네 개의 접합 Ge p+/p/n+
또는
InGaAs p+/p/n/n+
GaInNAs n+/n/p/p+ Ga(In)As p+/p/n/n+ (Al)GaInP p+/p/n/n+
제 1 접합 (구조물/기판 상에 중첩되고 가장 가까이 위치함) 제 2 접합 (제 1 접합 상에 중첩됨) 제 3 접합 (제 2 접합 상에 중첩됨)
구조물/기판 상의 두 개의 접합 Poly-Si p+/p/n+
또는
c-Si p+/p/n+
또는
c-Ge p+/p/n+
또는
a-Si p+/i/n+
또는
nc-Si p+/p/n+
또는
a-SiGe p+/i/n+
또는
CuInSe p+/i/n+
a-Si n+/i/p+
또는
c-Si n+/n/p+
또는
CuGaSe n+/i/p+
없음
구조물/기판 상의 세 개의 접합 c-Si p+/p/n+
또는
c-Ge p+/p/n+
또는
a-Si p+/i/n+
또는
nc-Si p+/p/n+
또는
a-SiGe p+/i/n+
a-SiGe n+/i/p+
또는
nc-Si n+/i/p+
a-Si p+/i/n+
or
a-SiC p+/i/n+
일 실시형태에서, 최외곽 접합(즉, 구조물/기판 상에 중첩된 접합 중 하나이고 다른 접합과 구조물 사이에 있지 않는 접합) 상에 피복층이 등각으로 배치될 수 있다. 최외곽 접합과 피복층 사이에 투명 전기 전도층이 배치될 수 있다.
피복층은 적어도 50%의 투과율을 갖고 가시 광선에 실질적으로 투명하다. 피복층은 전기 전도성 물질 또는 전기 절연성 물질로 형성될 수 있다. 일 실시형태에서, 피복층은 투명 전도성 산화물이다. 일 실시형태에서, 피복층은 인듐 주석 산화물, 알루미늄 도핑된 산화아연, 아연 인듐 산화물, 및 아연 주석 산화물로 이루어진 군에서 선택되는 물질이다. 일 실시형태에서, 피복층은 Si3N4, Al2O3, 및 HfO2로 이루어진 군에서 선택되는 물질이다. 일 실시형태에서, 피복층은 대략 2의 굴절률을 갖는다. 일 실시형태에서, 피복층은 대략 1.5의 굴절률을 갖는다. 일 실시형태에서, 피복층은 피복층과 구조물 사이의 임의의 접합의 굴절률보다 낮은 굴절률을 갖는다. 일 실시형태에서, 피복층은 대략 10 nm 내지 대략 500 nm, 바람직하게는 대략 200 nm의 두께를 갖는다. 일 실시형태에서, 피복층은 광전 소자의 전극으로 구성된다.
일 실시형태에 따르면, 전도층(예를 들어, 금속층)은 구조물 사이에 배치되고 전도층은 접합의 상부에 있다. 전도층은 ZnO, Ni, Pt, Al, Au, Ag, Pd, Cr, Cu, Ti 및 이들의 조합으로 이루어진 군에서 선택되는 물질일 수 있다. 전도층은 바람직하게 금속과 같은 전기 전도성 물질이다. 전도층은 바람직하게 임의의 파장의 가시 광선(즉, 390 내지 750 nm의 파장을 갖는 광)에 대해 적어도 50%의 반사율(즉, 반사되는 입사 전자기력의 일부)을 갖는다. 전도층은 적어도 5 nm, 바람직하게는 대략 20 nm 내지 대략 500 nm(예를 들어, 대략 80 nm)의 두께를 갖는다. 전도층은 바람직하게 구조물 사이에서 연결된다. 전도층은 그 위에 입사되는 빛을 구조물로 반사시켜 빛이 구조물에 흡수되도록 하는 기능을 하고 및/또는 전도층은 광전 소자의 전극으로 기능한다. 본원에서 사용되는 "전극"이란 용어는 광전 소자와의 전기 접촉을 형성하는데 사용되는 도체를 의미한다.
일 실시형태에서, 구조물 사이의 공간은 고분자와 같은 충전재로 충전될 수 있다. 충전재는 투명하고 및/또는 낮은 굴절률을 갖는다. 일 실시형태에서, 충전재의 상부 표면은 광전 소자 상의 입사광을 구조물로 집중시키도록 구성된 하나 이상의 마이크로렌즈를 포함한다.
일 실시형태에서, 광전 소자를 제조하는 방법은, 리소그래피 기술을 이용하여 레지스트층(resist layer) 내에 개구부의 패턴을 형성하는 단계, 여기서 개구부의 위치와 형상은 구조물의 위치와 형상에 대응하고; 기판을 에칭하여 구조물과 이들 사이의 영역을 형성하는 단계; 및 하부 벽에 반사층을 증착하는 단계를 포함한다. 본원에서 사용되는 레지스트층은, 레지스트층이 증착되는 기판에 패턴을 전사하기 위해 사용되는 박층(thin layer)을 의미한다. 레지스트층은, 후속 공정 단계 동안 하부 기판의 선택된 영역을 보호하는 (반)마이크로미터 크기의 임시 마스크를 형성하기 위해 리소그래피를 통해 패터닝될 수 있다. 레지스트는 일반적으로, 고분자 또는 이의 전구체 및 주어진 리소그래피 기술에 대해 특별히 형성된 저분자(예를 들어, 광산 발생제(photoacid generator))의 독점적인 혼합물(proprietary mixture)이다. 포토리소그래피 동안 사용되는 레지스트는 포토레지스트라 불린다. 전자빔(e-beam) 리소그래피 동안 사용되는 레지스트는 전자빔 레지스트라 불린다. 리소그래피 기술은 포토리소그래피, 전자빔 리소그래피, 홀로그래픽(holographic) 리소그래피일 수 있다. 포토리소그래피는 박막의 일부 또는 기판의 대부분을 선택적으로 제거하기 위해 미세 가공에서 사용되는 공정이다. 이는 기하학적 패턴을 포토 마스크에서, 기판 상의 감광성 화학 포토레지스트, 또는 간단히 "레지스트"로 전사하기 위해 빛을 사용한다. 이후 일련의 화학적 처리로 포토레지스트 아래의 물질에 노출 패턴을 새긴다. 예를 들어, 현대의 CMOS와 같은 복잡한 집적 회로 내에서, 웨이퍼는 최대 50회의 포토리소그래피 사이클을 거친다. 전자빔 리소그래피는 필름(레지스트라 불림)으로 덮인 표면에 걸쳐 패터닝되는 방식으로 전자 빔을 주사하고(레지스트를 "노출"시킴) 레지스트의 노출되거나 노출되지 않은 영역을 선택적으로 제거(현상)하는 방법이다.
포로리소그래피의 목적은, 주로 에칭에 의해 기판 물질에 이후 전사될 수 있는, 레지스트 내에 매우 작은 구조물을 형성하기 위한 것이다. 이는 집적 회로를 제조하기 위해 개발되었으며 또한 나노 기술의 가공품을 제조하기 위해 사용된다.
일 실시형태에서, 구조물과 이들 사이의 영역은 딥 에칭(deep etch)과 이후의 등방성 식각에 의해 형성된다. 딥 에칭은, 주로 20:1 이상의 종횡비로, 웨이퍼 내에 깊고, 가파른 측면의 홀과 트렌치를 형성하기 위해 사용되는 고 이방성 식각 공정이다. 예시적인 딥 에칭은 보쉬 공정(Bosch process)이다. 펄스 또는 시간 다중화 에칭(pulsed or time-multiplexed etching)으로도 불리는 보쉬 공정은 거의 수직적인 구조를 달성하기 위해 다음과 같은 두 개의 모드를 반복적으로 수행한다: 1. 표준의, 거의 등방성 플라즈마 식각, 여기서 플라즈마는 거의 수직 방향으로 웨이퍼를 침식하는 약간의 이온을 포함한다(실리콘에 대해, 이는 주로 육불화황(sulfur hexafluoride, SF6)을 사용함); 2. 화학적 불활성 패시베이션층의 증착(예를 들어, (C4F8 소스 가스는 테플론과 유사한 물질을 생성한다). 각각의 단계는 몇 초간 지속된다. 패시베이션층은 더 이상의 화학 침식으로부터 전체 기판을 보호하고 더 이상의 식각을 방지한다. 그러나, 식각 단계 동안, 기판에 공격하는 방향 이온은 트렌치 하부에서(측면을 따르지는 않음) 패시베이션층을 공격한다. 이들은 기판과 충돌하고 스퍼터링하여, 기판을 화학 식각액에 노출시킨다. 이들 식각/증착 단계는 여러 번 반복되어, 에칭 피트(etched pit)의 하부에서만 발생하는 많은 수의 매우 작은 등방성 식각 단계를 유발한다. 0.5 mm 실리콘 웨이퍼를 식각하기 위해, 예를 들어, 100 내지 1,000 번의 식각/증착 단계가 필요하다. 2단 공정은, 측벽이 대략 100 내지 500 nm의 진폭으로 파도 모양을 이루게 한다. 사이클 시간은 조절될 수 있다. 짧은 사이클은 더욱 매끈한 벽을 생성하고, 긴 사이클은 더욱 높은 식각율을 유발한다. 등방성 식각은 식각 물질을 사용하는 화학 공정을 통해 기판에서 물질을 비방향성으로 제거한다. 식각액은 부식성 액체이거나 또는 플라즈마로 알려진 화학적 활성 이온화 기체일 수 있다.
일 실시형태에서, 빛을 전기로 변환하는 방법은 광전 소자를 빛에 노출시키는 단계 및 광전 소자로부터 전류를 얻는 단계를 포함한다. 전류는 파장선택층(wavelength-selective layer)에서 얻을 수 있다.
일 실시형태에서, 광 검출기는 광전 소자를 포함하며, 여기서 광 검출기는 빛에 노출될 때 전기 신호를 출력하도록 구성된다.
일 실시형태에서, 광을 검출하는 방법은 광전 소자를 빛에 노출시키는 단계 및 광전 소자로부터의 전기 신호를 측정하는 단계를 포함한다. 전기 신호는 전류, 전압, 전기 전도도 및/또는 전기 저항일 수 있다. 광전 소자 내의 구조물에 바이어스 전압이 인가된다.
일 실시형태에서, 광전 소자는 태양광으로부터 직류 전기를 생성하고, 이는 장비를 작동시키기 위해 또는 배터리를 충전하기 위해 사용될 수 있다. 광전 소자의 실제 응용은 궤도 위성 및 기타 우주선을 작동시키기 위한 것이었으나, 오늘날 대대수의 태양광 모듈은 계통 연계형 발전(grid connected power generation)을 위해 사용된다. 이 경우, 직류를 교류로 변환하기 위해 인버터가 필요하다. 원격 주거지, 보트, 레저 차량, 전기 자동차, 도로변 비상 전화, 원격 감지, 및 파이프라인의 음극 방식(cathodic protection)을 위한 계통 분리식 발전(off-grid power)의 소형 시장이 있다. 대부분의 태양전기 응용에 있어서, 방사선은 태양광이며, 이런 이유로, 이러한 소자는 태양 전지로 알려져 있다. p-n 접합 태양 전지의 경우, 물질에 대한 조명은 여기 전자로서의 전류의 생성을 유발하고, 잔여 정공은 공핍 영역(depletion region)의 내부 전장에 의해 그리고 확산에 의해 서로 다른 방향으로 강제로 이동된다. 태양 전지는 주로 전기적으로 연결되고 모듈로 캡슐화된다. 태양광 모듈은 주로 전면(태양을 향한 쪽) 상에 한 장의 유리를 구비하여, 비바람(비, 우박, 등)으로부터 반도체 웨이퍼를 보호하면서, 빛이 통과하게 한다. 태양 전지는 또한 모듈 내에서 일반적으로 직렬로 연결되어 추가 전압을 발생시킨다. 전지의 병렬 연결은 높은 전류를 발생할 것이다. 이후 모듈은 직렬, 병렬, 또는 두 방식으로 서로 연결되어 원하는 피크의 직류 전압과 전류를 갖는 어레이를 생성한다.
일 실시형태에서, 광전 소자는 또한 건물과 관련될 수 있으며, 건물에 장착되거나 지상에서 건물에 가깝게 장착되는 방식으로 건물에 통합될 수 있다. 광전 소자는 기존의 건물에 새롭게 장착될 수 있는데, 기존의 지붕 구조의 상부 또는 기존의 벽에 장착될 수 있다. 대안적으로, 광전 소자는 건물에서 떨어져 위치할 수 있으나 건물에 전력을 공급하기 위해 케이블로 연결된다. 광전 소자는 전력의 주 또는 보조 소스로 사용될 수 있다. 광전 소자는 건물의 지붕 또는 벽에 포함될 수 있다.
일 실시형태에서, 광전 소자는 또한 위성, 우주선, 우주 정거장 등과 같은 우주 활용에 사용될 수 있다. 광전 소자는 지상 운송 수단, 해양 운송 수단(배) 및 기차에 대한 주 또는 보조 전력원으로 사용될 수 있다. 다른 활용은 도로 표지판, 감시 카메라, 주차료 징수기, 개인 휴대 전자기기(예를 들어, 휴대 전화, 스마트 폰, 노트북 컴퓨터, 휴대용 멀티미디어 플레이어)를 포함한다.
실시예
도 2A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다. 도 2B는 도 2A의 광전 소자의 등가 회로를 도시한다. 이 소자는 다음과 같은 층들을 포함한다:
- 200: 패시베이션층(201)과 절연을 위한 유전체층;
- 201: 제 1 접합의 p+ 도핑층;
- 202: 제 1 접합의 p 도핑층;
- 203: 제 1 접합의 n 도핑층;
- 204: 층(210)이 III-V족 복합 재료인 경우 버퍼층. 그렇지 않은 경우, 층(204)은 제 1 접합의 n+ 도핑층임;
- 210: 제 2 접합의 n+ 도핑층;
- 211: 제 2 접합의 n 도핑층;
- 212: 제 2 접합의 p 도핑층;
- 213: 제 2 접합의 p+ 도핑층;
- 220: 제 3 접합의 p+ 도핑층;
- 221: 제 3 접합의 p 도핑층;
- 222: 제 3 접합의 n 도핑층;
- 223: 제 3 접합의 n+ 도핑층;
- 224: n+ 접촉층;
- 230: 패시베이션층(222)과 반사방지를 위한 유전체층.
본 실시형태에서, 제 1, 제 2 및 제 3 접합은 평면으로 도시되어 있으나 비평면 형상을 가질 수 있다. 제 1 접합의 밴드갭은 제 2 접합의 밴드갭보다 작고, 제 2 접합의 밴드갭은 제 3 접합의 밴드갭보다 작다. 층(222)은 빛의 흡수를 향상시키기 위해 질감처리(texturize)된다. 도 2A 및 도 2B에서 터미널(1-4)은 금속 전극이다. 제 1, 제 2 및 제 3 접합의 재료는 표 1에서 선택될 수 있다. 층(201-204, 210-213 및 220-224)은 바람직하게 에피택셜층(epitaxial layer)이다.
도 3A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다. 도 3B는 도 3A의 광전 소자의 등가 회로를 도시한다. 이 소자는 다음과 같은 층들을 포함한다:
- 300: 패시베이션 및 절연층(301-304 및 310-312)을 위한 유전체층;
- 301: 제 1 접합의 p+ 도핑층;
- 302: 제 1 접합의 p 도핑층;
- 303: 제 1 접합의 n 도핑층;
- 304: 층(310)이 III-V족 복합 재료인 경우 버퍼층. 그렇지 않은 경우, 층(304)은 제 2 접합의 n+ 도핑층임;
- 310: 제 2 접합의 n+ 도핑층;
- 311: 제 2 접합의 n 도핑층;
- 312: 제 2 접합의 p 도핑층;
- 313: 제 2 접합의 p+ 도핑층;
- 320: 제 3 접합의 p+ 도핑층;
- 321: 제 3 접합의 p 도핑층;
- 322: 제 3 접합의 n 도핑층;
- 323: 제 3 접합의 n+ 도핑층;
- 324: 접촉층;
- 330: 패시베이션과 반사방지를 위한 유전체층.
본 실시형태에서, 제 1, 제 2 및 제 3 접합은 평면으로 도시되어 있으나 비평면 형상을 가질 수 있다. 제 1 접합의 밴드갭은 제 2 접합의 밴드갭보다 작고, 제 2 접합의 밴드갭은 제 3 접합의 밴드갭보다 작다. 층(322)은 빛의 흡수를 향상시키기 위해 질감처리된다. 도 3A 및 도 3B에서 터미널(1-4)은 금속 전극이다. 제 3 접합으로의 전기적 연결은 터미널(3)이 통과하는 비어(via)에 의해 이루어진다. 마찬가지로, 제 2 접합으로의 전기적 연결은 터미널(2)이 통과하는 또 다른 비어에 의해 이루어진다. 층(300)은 전기 절연을 제공하기 위해 이러한 비어들의 측벽에 걸쳐 연장된다. 비어들은 레이저 또는 딥 반응성 이온 식각(reactive ion etching, RIE)과 같은 적절한 방법에 의해 형성될 수 있다. 제 1, 제 2 및 제 3 접합의 재료는 표 1에서 선택될 수 있다. 층(301-304, 310-313 및 320-324)은 바람직하게 에피택셜층이다.
도 4A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다. 도 4B는 도 4A의 광전 소자의 등가 회로를 도시한다. 이 소자는 다음과 같은 층들을 포함한다:
- 400: 패시베이션 및 절연층(401-404, 410-413 및 420-422)을 위한 유전체층;
- 401: 제 1 접합의 p+ 도핑층;
- 402: 제 1 접합의 p 도핑층;
- 403: 제 1 접합의 n 도핑층;
- 404: 층(410)이 III-V족 복합 재료인 경우 버퍼층. 그렇지 않은 경우, 층(404)은 제 1 접합의 n+ 도핑층임;
- 410: 제 2 접합의 n+ 도핑층;
- 411: 제 2 접합의 n 도핑층;
- 412: 제 2 접합의 p 도핑층;
- 413: 제 2 접합의 p+ 도핑층;
- 420: 제 3 접합의 p+ 도핑층;
- 421: 제 3 접합의 p 도핑층;
- 422: 제 3 접합의 n 도핑층;
- 423: 제 3 접합의 n+ 도핑층;
- 430: 제 4 접합의 n+ 도핑층;
- 431: 제 4 접합의 n 도핑층;
- 432: 제 4 접합의 p 도핑층;
- 433: 제 4 접합의 p+ 도핑층;
- 434: 접촉층;
- 440: 패시베이션과 반사방지를 위한 유전체층.
본 실시형태에서, 제 1, 제 2 및 제 3 접합은 평면으로 도시되어 있으나 비평면 형상을 가질 수 있다. 제 1 접합의 밴드갭은 제 2 접합의 밴드갭보다 작고, 제 2 접합의 밴드갭은 제 3 접합의 밴드갭보다 작으며, 제 3 접합의 밴드갭은 제 4 접합의 밴드갭보다 작다. 층(432)은 빛의 흡수를 향상시키기 위해 질감처리된다. 도 4A 및 도 4B에서 터미널(1-5)은 금속 전극이다. 제 4 접합으로의 전기적 연결은 터미널(4)이 통과하는 비어에 의해 이루어진다. 마찬가지로, 제 3 접합으로의 전기적 연결은 터미널(3)이 통과하는 또 다른 비어에 의해 이루어진다. 마찬가지로, 제 2 접합으로의 전기적 연결은 터미널(2)이 통과하는 또 다른 비어에 의해 이루어진다. 층(400)은 전기 절연을 제공하기 위해 이러한 비어들의 측벽에 걸쳐 연장된다. 비어들은 레이저 또는 딥 반응성 이온 식각(reactive ion etching, RIE)과 같은 적절한 방법에 의해 형성될 수 있다. 제 1, 제 2 및 제 3 접합의 재료는 표 1에서 선택될 수 있다. 층(401-404, 410-413, 420-423 및 430-434)은 바람직하게 에피택셜층이다.
도 5A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다. 도 5B는 도 5A의 광전 소자의 등가 회로를 도시한다. 이 소자는 다음과 같은 층들을 포함한다:
- 500: 패시베이션 및 절연층(501-504)을 위한 유전체층;
- 501: 제 1 접합의 p+ 도핑층;
- 502: 제 1 접합의 p 도핑층;
- 503: 제 1 접합의 n 도핑층;
- 504: 층(510)이 III-V족 복합 재료인 경우 버퍼층. 그렇지 않은 경우, 층(504)은 제 1 접합의 n+ 도핑층임;
- 510: 제 2 접합의 n+ 도핑층;
- 511: 제 2 접합의 n 도핑층;
- 512: 제 2 접합의 p 도핑층;
- 513/520: 터널 접합(tunnel junction)의 p+ 및 n+ 도핑층;
- 521: 제 3 접합의 n 도핑층;
- 522: 제 3 접합의 p 도핑층;
- 523: 제 3 접합의 p+ 도핑층;
- 524: 접촉층;
- 530: 패시베이션과 반사방지를 위한 유전체층.
본 실시형태에서, 제 1, 제 2 및 제 3 접합은 평면으로 도시되어 있으나 비평면 형상을 가질 수 있다. 제 1 접합의 밴드갭은 제 2 접합의 밴드갭보다 작고, 제 2 접합의 밴드갭은 제 3 접합의 밴드갭보다 작다. 층(522)은 빛의 흡수를 향상시키기 위해 질감처리된다. 도 5A 및 도 5B에서 터미널(1-3)은 금속 전극이다. 제 2 및 제 3 접합으로의 전기적 연결은 터미널(2)이 통과하는 비어에 의해 이루어진다. 층(500)은 전기 절연을 제공하기 위해 비어의 측벽에 걸쳐 연장된다. 비어는 레이저 또는 딥 반응성 이온 식각(reactive ion etching, RIE)과 같은 적절한 방법에 의해 형성될 수 있다. 제 1, 제 2 및 제 3 접합의 재료는 표 1에서 선택될 수 있다. 이 소자는, 제 2 및 제 3 접합의 층들의 두께를 조절함으로써 제 2 및 제 3 접합으로부터의 전류가 일치하는(즉, 서로에 대해 실질적으로 동일한) 것을 제외하고는, 도 3A 및 도 3B에서의 실시형태의 소자와 동일하다. 층(501-504, 510-513 및 520-524)은 바람직하게 에피택셜층이다.
도 6A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 각각 도시한다. 도 6B는 도 6A의 소자에 대한 대안으로서 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다. 도 6C는 도 6A및 도 6B의 광전 소자의 등가 회로를 도시한다. 이들 소자는 다음과 같은 층들을 포함한다:
- 600: 하단 터미널;
- 601: 패시베이션 및 절연층(604)을 위한 유전체층;
- 602: 제 1 접합의 n+ 도핑층;
- 603: 제 1 접합의 n 도핑층;
- 604: 층(610)으로의 전기적 연결을 위한 비어 내의 금속;
- 604(도 6B에는 없고 도 6A에만 있음): 층(602-603)을 통한 측벽을 절연하기 위한 유전체층;
- 607: 상단 터미널;
- 610: 제 1 접합의 p+ 도핑층;
- 615: 제 1 접합과 제 2 접합 사이의 투명 전도성 산화물(transparent conductive oxide, TCO) 층;
- 620: 제 2 접합의 p+ 도핑층;
- 621: 제 2 접합의 진성층(intrinsic layer);
- 620: 제 2 접합의 n+ 도핑층;
- 625: 반사방지 및 전기 전도를 위한 상부 TCO층.
본 실시형태에서, 제 1 및 제 2 접합은 평면이거나 비평면일 수 있다. 제 1 접합의 밴드갭은 제 2 접합의 밴드갭보다 작다. 층(603)은 빛의 흡수를 향상시키기 위해 질감처리된다. 도 6A 및 도 6B에서 터미널(1-3)은 금속 전극이다. 제 2 접합으로의 전기적 연결은 터미널(2)이 통과하는 하나 이상의 비어에 의해 이루어진다. 도 6A에 도시된 바와 같이, 층(605)은 전기 절연을 제공하기 위해 이러한 비어들의 측벽에 걸쳐 연장된다. 대안적으로, 도 6B에 도시된 바와 같이, 층(610)은 이러한 비어들의 측벽에 걸쳐 연장된다. 비어들은 레이저 또는 딥 반응성 이온 식각(reactive ion etching, RIE)과 같은 적절한 방법에 의해 형성될 수 있다. 제 1, 제 2 및 제 3 접합의 재료는 표 2에서 선택될 수 있다.
도 7A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 각각 도시한다. 도 7B는 도 7A의 소자에 대한 대안으로서 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다. 도 7C는 도 7A및 도 7B의 광전 소자의 등가 회로를 도시한다. 이들 소자는 다음과 같은 층들을 포함한다:
- 700: 하단 터미널;
- 701: 패시베이션 및 절연층(702)을 위한 유전체층;
- 702: 제 1 접합의 n+ 도핑층;
- 703: 제 1 접합의 n 도핑층;
- 704: 층(710)으로의 전기적 연결을 위한 비어 내의 금속;
- 705(도 7B에는 없고 도 7A에만 있음): 층(702-703)을 통한 측벽을 절연하기 위한 유전체층;
- 707: 상단 터미널;
- 710: 제 1 접합의 p+ 도핑층;
- 715: 제 1 접합과 제 2 접합 사이의 투명 전도성 산화물(transparent conductive oxide, TCO) 층;
- 720: 제 2 접합의 p+ 도핑층;
- 721: 제 2 접합의 진성층;
- 722: 제 2 접합의 n+ 도핑층;
- 725: 제 2 접합과 제 3 접합 사이의 TCO 층;
- 730: 제 3 접합의 p+ 도핑층;
- 731: 제 3 접합의 진성층;
- 732: 제 3 접합의 n+ 도핑층;
- 735: 반사방지 및 전기 전도를 위한 상부 TCO층.
본 실시형태에서, 제 1 및 제 2 접합은 평면이거나 비평면일 수 있다. 제 1 접합의 밴드갭은 제 2 접합의 밴드갭보다 작다. 제 2 접합의 밴드갭은 제 3 접합의 밴드갭보다 작다. 층(703)은 빛의 흡수를 향상시키기 위해 질감처리된다. 도 7A 및 도 7B에서 터미널(1-3)은 금속 전극이다. 제 2 및 제 3 접합으로의 전기적 연결은 터미널(2)이 통과하는 하나 이상의 비어에 의해 이루어진다. 도 7A에 도시된 바와 같이, 층(705)은 전기 절연을 제공하기 위해 이러한 비어들의 측벽에 걸쳐 연장된다. 대안적으로, 도 7B에 도시된 바와 같이, 층(710)은 이러한 비어들의 측벽에 걸쳐 연장된다. 제 2 및 제 3 접합의 층들의 두께를 조절함으로써 제 2 및 제 3 접합으로부터의 전류가 일치한다(즉, 서로에 대해 실질적으로 동일하다). 비어들은 레이저 또는 딥 반응성 이온 식각(reactive ion etching, RIE)과 같은 적절한 방법에 의해 형성될 수 있다. 제 1, 제 2 및 제 3 접합의 재료는 표 2에서 선택될 수 있다.
도 8A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다. 도 8B는 도 8A의 광전 소자의 등가 회로를 도시한다. 이 소자는 다음과 같은 층들을 포함한다:
- 800: 하단 터미널;
- 801: 패시베이션 및 절연층(802)을 위한 유전체층;
- 890: 기판에 실질적으로 수직인 하나 이상의 구조물(층(803)은 기판의 일부일 수 있음);
- 802: 제 1 접합의 p+ 도핑층;
- 803: 제 1 접합의 p 도핑층;
- 805: 제 3 접합으로의 전기적 연결을 위한 비어 내의 금속;
- 806: 제 2 접합으로의 전기적 연결을 위한 비어 내의 금속;
- 807: 금속(806 및 805)을 절연하기 위한 유전체층;
- 808: 제 1 접합의 n 도핑층;
- 810: 층(811)이 III-V족 복합 재료인 경우 버퍼층. 그렇지 않은 경우, 층(810)은 제 1 접합의 n+ 도핑층임;
- 811: 제 2 접합의 n+ 도핑층;
- 812: 제 2 접합의 n 도핑층;
- 813: 제 2 접합의 p 도핑층;
- 814: 제 2 접합의 p+ 도핑층;
- 820: 제 3 접합의 p+ 도핑층;
- 821: 제 3 접합의 p 도핑층;
- 822: 제 3 접합의 n 도핑층;
- 823: 제 3 접합의 n+ 도핑층;
- 830: n+ 도핑된 접촉층;
- 832: 상단 터미널로서의 전도층:
- 835: 투명 산화물의 피복층.
본 실시형태에서, 제 1 접합의 밴드갭은 제 2 접합의 밴드갭보다 작고, 제 2 접합의 밴드갭은 제 3 접합의 밴드갭보다 작다. 층(808, 810-814, 820-823, 830 및 835)은 구조물(890)과 등각이다. 층(832)은 구조물(890) 사이에 배치된 전도층(예를 들어, 금속층)이고 제 1, 제 2 및 제 3 접합의 상부에 있다. 층(832)은 ZnO, Ni, Pt, Al, Au, Ag, Pd, Cr, Cu, Ti 및 이들의 조합으로 이루어진 군에서 선택되는 물질일 수 있다. 층(832)은 바람직하게 금속과 같은 전기 전도성 물질이다. 층(832)은 바람직하게 임의의 파장의 가시 광선(즉, 390 내지 750 nm의 파장을 갖는 광)에 대해 적어도 50%의 반사율(즉, 반사되는 입사 전자기력의 일부)을 갖는다. 층(832)은 적어도 5 nm, 바람직하게는 대략 20 nm 내지 대략 200 nm(예를 들어, 대략 80 nm)의 두께를 가질 수 있다. 층(832)은 바람직하게 구조물(890) 사이에서 연결된다. 층(832)은 그 위에 입사되는 빛을 구조물로 반사시켜 빛이 구조물에 흡수되도록 하는 기능을 할 수 있고 및/또는 층(832)은 광전 소자의 전극으로 기능한다.
구조물(890) 및 층(808, 810-814, 820, 823 및 830)을 통한 평면 단면의 정점의 곡률(κ)은 방정식
Figure pat00003
를 만족하며, 여기서 n은 구조물(890) 및 층(808, 810-814, 820, 823 및 830)의 각각의 굴절률이고 λ는 380 nm이다.
도 8A 및 도 8B에서 터미널(1-3)은 금속 전극이다. 제 3 접합으로의 전기적 연결은 터미널(3)이 통과하는 비어에 의해 이루어진다. 마찬가지로, 제 2 접합으로의 전기적 연결은 터미널(2)이 통과하는 또 다른 비어에 의해 이루어진다. 층(807)은 전기 절연을 제공하기 위해 이러한 비어들의 측벽에 걸쳐 연장된다. 비어들은 레이저 또는 딥 반응성 이온 식각(reactive ion etching, RIE)과 같은 적절한 방법에 의해 형성될 수 있다. 제 1, 제 2 및 제 3 접합의 재료는 표 1에서 선택될 수 있다. 층(801-803, 808, 810-814, 820-823 및 830)은 바람직하게 에피택셜층이다.
도 9 A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다. 도 9B는 도 9A의 광전 소자의 등가 회로를 도시한다. 이 소자는 다음과 같은 층들을 포함한다:
- 900: 하단 터미널;
- 901: 패시베이션 및 절연층(902)을 위한 유전체층;
- 990: 기판에 실질적으로 수직인 하나 이상의 구조물(층(903)은 기판의 일부일 수 있음);
- 902: 제 1 접합의 p+ 도핑층;
- 903: 제 1 접합의 p 도핑층;
- 905: 제 3 접합 및 제 2 접합으로의 전기적 연결을 위한 비어 내의 금속;
- 907: 금속(906)을 절연하기 위한 유전체층;
- 908: 제 1 접합의 n 도핑층;
- 910: 층(911)이 III-V족 복합 재료인 경우 버퍼층. 그렇지 않은 경우, 층(910)은 제 1 접합의 n+ 도핑층임;
- 911: 제 2 접합의 n+ 도핑층;
- 912: 제 2 접합의 n 도핑층;
- 913: 제 2 접합의 p 도핑층;
- 914: 제 2 접합의 p+ 도핑층;
- 920: 제 3 접합의 p+ 도핑층;
- 921: 제 3 접합의 p 도핑층;
- 922: 제 3 접합의 n 도핑층;
- 923: 제 3 접합의 n+ 도핑층;
- 930: n+ 도핑된 접촉층;
- 932: 상단 터미널로서의 전도층:
- 935: 투명 산화물의 피복층.
본 실시형태에서, 제 1 접합의 밴드갭은 제 2 접합의 밴드갭보다 작고, 제 2 접합의 밴드갭은 제 3 접합의 밴드갭보다 작다. 층(908, 910-914, 920-923, 930 및 935)은 구조물(990)과 등각이다. 층(932)은 구조물(990) 사이에 배치된 전도층(예를 들어, 금속층)이고 제 1, 제 2 및 제 3 접합의 상부에 있다. 층(932)은 ZnO, Ni, Pt, Al, Au, Ag, Pd, Cr, Cu, Ti 및 이들의 조합으로 이루어진 군에서 선택되는 물질일 수 있다. 층(932)은 바람직하게 금속과 같은 전기 전도성 물질이다. 층(932)은 바람직하게 임의의 파장의 가시 광선(즉, 390 내지 750 nm의 파장을 갖는 광)에 대해 적어도 50%의 반사율(즉, 반사되는 입사 전자기력의 일부)을 갖는다. 층(932)은 적어도 5 nm, 바람직하게는 대략 20 nm 내지 대략 200 nm(예를 들어, 대략 80 nm)의 두께를 가질 수 있다. 층(932)은 바람직하게 구조물(990) 사이에서 연결된다. 층(932)은 그 위에 입사되는 빛을 구조물로 반사시켜 빛이 구조물에 흡수되도록 하는 기능을 할 수 있고 및/또는 층(932)은 광전 소자의 전극으로 기능한다.
구조물(990) 및 층(908, 910-914, 920, 923 및 930)을 통한 평면 단면의 정점의 곡률(κ)은 방정식
Figure pat00004
를만족하며, 여기서 n은 구조물(990) 및 층(908, 910-914, 920, 923 및 930)의 각각의 굴절률이고 λ는 380 nm이다.
도 9A 및 도 9B에서 터미널(1-3)은 금속 전극이다. 제 2 및 제 3 접합으로의 전기적 연결은 터미널(2)이 통과하는 비어에 의해 이루어진다. 층(907)은 전기 절연을 제공하기 위해 비어의 측벽에 걸쳐 연장된다. 비어는 레이저 또는 딥 반응성 이온 식각(reactive ion etching, RIE)과 같은 적절한 방법에 의해 형성될 수 있다. 제 1, 제 2 및 제 3 접합의 재료는 표 1에서 선택될 수 있다. 층(901-903, 908, 910-914, 920-923 및 930)은 바람직하게 에피택셜층이다.
제 2 및 제 3 접합의 층들의 두께를 조절함으로써 제 2 및 제 3 접합으로부터의 전류가 일치한다(즉, 서로에 대해 실질적으로 동일하다).
도 10A는 일 실시형태에 따른 광전 소자의 개략적인 단면도를 각각 도시한다. 도 10B는 도 10A의 소자에 대한 대안으로서 일 실시형태에 따른 광전 소자의 개략적인 단면도를 도시한다. 도 10C는 도 10A및 도 10B의 광전 소자의 등가 회로를 도시한다. 이들 소자는 다음과 같은 층들을 포함한다:
- 1000: 하단 터미널;
- 1001: 패시베이션 및 절연층(1002)을 위한 유전체층;
- 1090: 기판에 실질적으로 수직인 하나 이상의 구조물(층(1003)은 기판의 일부일 수 있음);
- 1002: 제 1 접합의 n+ 도핑층;
- 1003: 제 1 접합의 n 도핑층;
- 1005: 제 1 접합, 제 3 접합 및 제 2 접합으로의 전기적 연결을 위한 비어 내의 금속;
- 1007: 층(1005)을 절연하기 위한 유전체층;
- 1010: 제 1 접합의 p+ 도핑층;
- 1015: 제 1 접합 및 제 2 접합 사이의 TCO층;
- 1020: 제 2 접합의 p+ 도핑층;
- 1021: 제 2 접합의 진성층;
- 1022: 제 2 접합의 n+ 도핑층;
- 1025: 제 2 접합 및 제 3 접합 사이의 TCO층;
- 1030: 제 3 접합의 p+ 도핑층;
- 1031: 제 3 접합의 진성층;
- 1032: 제 3 접합의 n+ 도핑층;
- 1033: 반사방지 및 전기 전도를 위한 상부 TCO층;
- 1035: 투명 산화물로 형성된 피복층;
- 1040: 상단 터미널로서의 전도층.
본 실시형태에서, 제 1 접합의 밴드갭은 제 2 접합의 밴드갭보다 작고, 제 2 접합의 밴드갭은 제 3 접합의 밴드갭보다 작다. 층(1010, 1015, 1020-1022, 1025, 1030-1033 및 1035)은 구조물(1090)과 등각이다. 층(1040)은 구조물(1090) 사이에 배치된 전도층(예를 들어, 금속층)이고 제 1, 제 2 및 제 3 접합의 상부에 있다. 층(1040)은 ZnO, Ni, Pt, Al, Au, Ag, Pd, Cr, Cu, Ti 및 이들의 조합으로 이루어진 군에서 선택되는 물질일 수 있다.
층(1040)은 바람직하게 금속과 같은 전기 전도성 물질이다. 층(1040)은 바람직하게 임의의 파장의 가시 광선(즉, 390 내지 750 nm의 파장을 갖는 광)에 대해 적어도 50%의 반사율(즉, 반사되는 입사 전자기력의 일부)을 갖는다. 층(1040)은 적어도 5 nm, 바람직하게는 대략 20 nm 내지 대략 200 nm(예를 들어, 대략 80 nm)의 두께를 가질 수 있다. 층(1040)은 바람직하게 구조물(1090) 사이에서 연결된다. 층(1040)은 그 위에 입사되는 빛을 구조물로 반사시켜 빛이 구조물에 흡수되도록 하는 기능을 할 수 있고 및/또는 층(1040)은 광전 소자의 전극으로 기능한다.
구조물(1090) 및 층(1010, 1015, 1020-1022, 1025, 1030-1033 및 1035)을 통한 평면 단면의 정점의 곡률(κ)은 방정식
Figure pat00005
를 만족하며, 여기서 n은 구조물(1090) 및 층(1010, 1015, 1020-1022, 1025, 1030-1033 및 1035)의 각각의 굴절률이고 λ는 380 nm이다.
도 10A 및 도 10B에서 터미널(1-3)은 금속 전극이다. 제 2 및 제 3 접합으로의 전기적 연결은 터미널(2)이 통과하는 비어에 의해 이루어진다. 층(1007)은 전기 절연을 제공하기 위해 비어의 측벽에 걸쳐 연장된다. 대안적으로, 도 10B에 도시된 바와 같이, 층(1010)은 이러한 비어의 측벽에 걸쳐 연장된다. 비어는 레이저 또는 딥 반응성 이온 식각(reactive ion etching, RIE)과 같은 적절한 방법에 의해 형성될 수 있다. 제 1, 제 2 및 제 3 접합의 재료는 표 2에서 선택될 수 있다.
제 2 및 제 3 접합의 층들의 두께를 조절함으로써 제 2 및 제 3 접합으로부터의 전류가 일치한다(즉, 서로에 대해 실질적으로 동일하다).
TCO층(1015, 1025 및 1035)은 광 손실을 줄이기 위해 불균일한 두께를 가질 수 있다. 예를 들어, 직접적으로 전도층(1040)아래의 TCO층(1015, 1025 및 1035)의 일부는 TCO층(1015, 1025 및 1035)의 다른 부분보다 큰 두께를 가질 수 있다.
빛을 전기로 변환하는 방법은 광전 소자를 빛에 노출시키는 단계; 광전 소자를 이용하여 빛을 흡수하고 빛을 전기로 변환하는 단계; 및 광전 소자로부터 전류를 얻는 단계를 포함한다.
일 실시형태에 따른 광 검출기는 광전 소자를 포함하며, 여기서 광 검출기는 빛에 노출될 때 전기 신호를 출력하도록 구성된다.
광을 검출하는 방법은 광전 소자를 빛에 노출시키는 단계 및 광전 소자로부터의 전기 신호를 측정하는 단계를 포함한다. 전기 신호는 전류, 전압, 전기 전도도 및/또는 전기 저항일 수 있다.
다양한 양태 및 실시형태가 본원에 개시되었지만, 다른 양태 및 실시형태가 본 기술분야의 숙련자에게 명백할 것이다. 본원에 개시된 다양한 양태 및 실시형태는 설명의 목적이고 제한하려는 의도는 아니며, 실제 범위와 사상은 다음의 청구범위에 의해 나타난다.

Claims (20)

  1. 빛을 전기로 변환하도록 작동되는 광전 소자에 있어서, 상기 광전 소자는,
    기판;
    제 1 접합;
    제 2 접합; 및
    제 3 접합을 포함하고,
    상기 제 1 접합 및 제 2 접합은 반대 극성으로 배치되고, 제 2 접합과 제 3 접합은 반대 극성으로 배치되는 것을 특징으로 하는 광전 소자.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 접합의 애노드 또는 상기 제 1 및 제 2 접합의 캐소드에 직접 전기적으로 연결되는 제 1 터미널을 더 포함하는 것을 특징으로 하는 광전 소자.
  3. 제 1 항에 있어서,
    상기 제 2 및 제 3 접합의 애노드 또는 상기 제 2 및 제 3 접합의 캐소드에 직접 전기적으로 연결되는 제 2 터미널을 더 포함하는 것을 특징으로 하는 광전 소자.
  4. 제 1 항에 있어서,
    상기 제 2 접합으로의 직접적인 전기적 연결을 수용하도록 구성된 제 2 비어(via)를 더 포함하는 것을 특징으로 하는 광전 소자.
  5. 제 4 항에 있어서,
    상기 제 2 비어의 측벽은 전기 절연성 물질로 덮이는 것을 특징으로 하는 광전 소자.
  6. 제 4 항에 있어서,
    상기 제 2 비어의 측벽은 제 1 접합의 물질로 덮이는 것을 특징으로 하는 광전 소자.
  7. 제 1 항에 있어서,
    상기 제 2 및 제 3 접합은 제 2 및 제 3 접합의 전류가 실질적으로 동일하도록 구성되는 것을 특징으로 하는 광전 소자.
  8. 제 1 항에 있어서,
    상기 기판에 실질적으로 수직인 하나 이상의 구조물을 더 포함하고, 상기 제 1, 제 2 및 제 3 접합은 상기 하나 이상의 구조물 상에 등각으로 배치되는 것을 특징으로 하는 광전 소자.
  9. 제 8 항에 있어서,
    상기 하나 이상의 구조물의 적어도 일부는 각각 테이퍼부(tapered portion)와 비-테이퍼부(untapered portion)를 갖는 것을 특징으로 하는 광전 소자.
  10. 제 9 항에 있어서,
    상기 테이퍼부는 구조물의 높이의 대략 10% 내지 100%의 높이를 갖는 것을 특징으로 하는 광전 소자.
  11. 제 9 항에 있어서,
    상기 테이퍼부의 측벽과 기판은 60 내지 85 도의 각도를 형성하는 것을 특징으로 하는 광전 소자.
  12. 제 9 항에 있어서,
    상기 테이퍼부는 원뿔 또는 절두체(frustum)인 것을 특징으로 하는 광전 소자.
  13. 제 9 항에 있어서,
    상기 테이퍼부는 이의 정점에서 평면을 갖지 않는 것을 특징으로 하는 광전 소자.
  14. 제 9 항에 있어서,
    테이퍼부를 통한 평면 단면의 정점의 곡률(κ)은 방정식
    Figure pat00006
    를 만족하며, 여기서 n은 테이퍼부의 굴절률이고 λ는 380 nm인 것을 특징으로 하는 광전 소자.
  15. 제 9 항에 있어서,
    상기 제 1, 제 2 및 제 3 접합은 피복층(cladding layer)으로 덮이는 것을 특징으로 하는 광전 소자.
  16. 제 15 항에 있어서,
    상기 피복층의 굴절률은 상기 제 1, 제 2 및 제 3 접합의 굴절률보다 작은 것 을 특징으로 하는 광전 소자.
  17. 제 8 항에 있어서,
    상기 구조물과 기판에 등각으로 배치된 하나 이상의 투명 전도성 산화물층을 더 포함하는 것을 특징으로 하는 광전 소자.
  18. 제 17 항에 있어서,
    상구 구조물 상의 하나 이상의 투명 전도성 산화물층의 일부의 두께는 상기 기판 상의 하나 이상의 투명 전도층 산화물층의 다른 부분의 두께보다 작은 것을 특징으로 하는 광전 소자.
  19. 테이퍼부를 포함하는 하나 이상의 구조물을 구비한 광전 소자를 형성하는 방법에 있어서, 상기 방법은,
    금속층을 마스크로 이용하여 기판을 반응성 이온 식각(reactive ion etching)함으로써 상기 하나 이상의 구조물을 형성하는 단계; 및
    상기 하나 이상의 구조물을 식각함으로써 상기 테이퍼부를 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 제 19 항에 있어서,
    상기 기판 상에 고분자의 전구체를 부은 후 경화시킴으로써 고분자 몰드를 형성하는 단계;
    상기 고분자 몰드를 제거하고 산화물 층으로 상기 고분자 몰드를 코팅하는 단계;
    상기 고분자 몰드로 미경화(uncured) 세라믹 물질을 스탬핑하는 단계; 및
    상기 미경화 세라믹 물질을 경화시킴으로써 세라믹 구조물을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR20130150056A 2012-12-04 2013-12-04 다중 접합 다중 탭 광전 소자 KR20140071940A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/693,207 2012-12-04
US13/693,207 US20140150857A1 (en) 2012-12-04 2012-12-04 Multi-junction multi-tab photovoltaic devices

Publications (1)

Publication Number Publication Date
KR20140071940A true KR20140071940A (ko) 2014-06-12

Family

ID=50824234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130150056A KR20140071940A (ko) 2012-12-04 2013-12-04 다중 접합 다중 탭 광전 소자

Country Status (4)

Country Link
US (1) US20140150857A1 (ko)
KR (1) KR20140071940A (ko)
CN (1) CN103855236A (ko)
TW (1) TW201424022A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130200709A1 (en) * 2012-02-03 2013-08-08 International Business Machines Corporation Techniques for Grid Coupling Photovoltaic Cells Using Ratiometric Voltage Conversion
EP3016150A1 (de) * 2014-10-31 2016-05-04 D. Swarovski KG Dekorativer Verbundkörper mit Solarzelle
KR20160068338A (ko) * 2014-12-05 2016-06-15 현대자동차주식회사 차량용 차체 일체형 태양전지
CN105845773B (zh) * 2016-03-30 2017-08-25 江苏欧达丰新能源科技发展有限公司 太阳能电池片三维pn结加工工艺
ES2645479B1 (es) * 2016-06-03 2018-11-05 Universidad Del País Vasco / Euskal Herriko Unibertsitatea Célula fotovoltaica, panel fotovoltaico y método de fabricación de células fotovoltaicas
US20180097137A1 (en) * 2016-10-05 2018-04-05 International Business Machines Corporation High voltage photovoltaics
US10361331B2 (en) 2017-01-18 2019-07-23 International Business Machines Corporation Photovoltaic structures having multiple absorber layers separated by a diffusion barrier
US10432317B2 (en) * 2017-05-10 2019-10-01 International Business Machines Corporation Photovoltaic cell as energy source and data receiver
JP7202447B2 (ja) * 2019-03-22 2023-01-11 株式会社カネカ 太陽電池モジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071490A (en) * 1988-03-18 1991-12-10 Sharp Kabushiki Kaisha Tandem stacked amorphous solar cell device
US5081049A (en) * 1988-07-18 1992-01-14 Unisearch Limited Sculpted solar cell surfaces
US5391896A (en) * 1992-09-02 1995-02-21 Midwest Research Institute Monolithic multi-color light emission/detection device
US8115093B2 (en) * 2005-02-15 2012-02-14 General Electric Company Layer-to-layer interconnects for photoelectric devices and methods of fabricating the same
WO2008057629A2 (en) * 2006-06-05 2008-05-15 The Board Of Trustees Of The University Of Illinois Photovoltaic and photosensing devices based on arrays of aligned nanostructures
KR20080079058A (ko) * 2007-02-26 2008-08-29 엘지전자 주식회사 박막형 태양전지 모듈과 그의 제조방법
US20090211622A1 (en) * 2008-02-21 2009-08-27 Sunlight Photonics Inc. Multi-layered electro-optic devices
CN101308219B (zh) * 2008-06-27 2010-09-08 吉林大学 以单层纳米粒子为刻蚀阻挡层构筑抗反射微结构的方法
US8138410B2 (en) * 2008-10-01 2012-03-20 International Business Machines Corporation Optical tandem photovoltaic cell panels
EP2356689A4 (en) * 2008-11-26 2013-11-20 Microlink Devices Inc SOLAR CELL WITH LOWER SURFACE ORIFICE TO ENGAGE WITH THE TRANSMITTING LAYER
TWI385814B (zh) * 2009-05-25 2013-02-11 Ind Tech Res Inst 光電致變色元件及其製作方法

Also Published As

Publication number Publication date
US20140150857A1 (en) 2014-06-05
TW201424022A (zh) 2014-06-16
CN103855236A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
TWI559565B (zh) 具有鏡及光學披覆的垂直柱結構光伏打裝置
US20130112256A1 (en) Vertical pillar structured photovoltaic devices with wavelength-selective mirrors
US20150075599A1 (en) Pillar structured multijunction photovoltaic devices
KR20140071940A (ko) 다중 접합 다중 탭 광전 소자
KR101537020B1 (ko) 나노 와이어 배열 기반의 태양 에너지 수집 장치
KR101539047B1 (ko) 광기전력 변환 소자 및 그의 제조방법
EP2219222B1 (en) Solar cell and method for manufacturing the same
JP2011523226A (ja) ソーラ体積構造
KR20120023391A (ko) 태양전지 및 이의 제조 방법
KR20140007055A (ko) 다중 접합 광전 소자
WO2014136715A1 (ja) 光電変換素子
KR101729745B1 (ko) 태양전지 및 이의 제조 방법
JP2013513964A (ja) 裏面接点・ヘテロ接合太陽電池
US20120060914A1 (en) Coplanar type photovoltaic cell and method for fabricating the same
KR101198438B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
TWI543383B (zh) Buried electrode solar cells, production methods, and multi - face Solar module
KR20170117981A (ko) 태양 전지
US20160020347A1 (en) Bifacial photovoltaic devices
JP2005079143A (ja) 結晶シリコンおよびこれを用いた光電変換装置
KR101699297B1 (ko) 태양 전지의 제조 방법
JP2014072210A (ja) 光電変換素子
WO2014163042A1 (ja) 光電変換素子

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid