KR20150057033A - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150057033A
KR20150057033A KR1020130139822A KR20130139822A KR20150057033A KR 20150057033 A KR20150057033 A KR 20150057033A KR 1020130139822 A KR1020130139822 A KR 1020130139822A KR 20130139822 A KR20130139822 A KR 20130139822A KR 20150057033 A KR20150057033 A KR 20150057033A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
local
region
semiconductor substrate
Prior art date
Application number
KR1020130139822A
Other languages
English (en)
Other versions
KR102126851B1 (ko
Inventor
안준용
장원재
박상욱
정주화
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130139822A priority Critical patent/KR102126851B1/ko
Publication of KR20150057033A publication Critical patent/KR20150057033A/ko
Application granted granted Critical
Publication of KR102126851B1 publication Critical patent/KR102126851B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

태양 전지는 제1 도전성 타입을 갖는 기판; 기판의 전면에 위치하며, 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 에미터부; 에미터부와 전기적으로 연결되는 제1 전극; 기판의 후면에 국부적으로 위치하며, 제1 도전성 타입의 불순물을 반도체 기판에 비해 고농도로 함유하는 복수의 로컬 후면 전계부; 복수의 로컬 후면 전계부와 전기적으로 연결된 제2 전극; 제1 전극 및 제2 전극이 위치하지 않는 영역의 반도체 기판의 전면, 후면 및 양쪽 측면에 위치하며, 제1 도전성 타입과 동일한 극성의 고정 전하를 갖는 물질로 형성되는 보호막; 및 에미터부와 로컬 후면 전계부를 전기적으로 절연하는 복수의 절연부를 포함하며, 복수의 절연부는 제1 도전성 타입의 불순물을 반도체 기판에 비해 고농도로 함유하는 고농도 도핑부 및 고농도 도핑부와 보호막 사이에 위치하는 공핍 영역을 포함하여 형성된다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 태양 전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductivity type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양 전지에 빛이 입사되면 반도체에서 전하(전자와 정공)가 생성되고, 생성된 전하는 p-n 접합에 의해 n형과 p형 반도체로 각각 이동하므로, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다.
그리고 이동한 전자와 정공은 각각 p형 반도체부와 n형 반도체부에 연결된 서로 다른 전극에 의해 수집된다.
본 발명이 이루고자 하는 기술적 과제는 효율이 향상된 태양 전지 및 이의 제조 방법을 제공하는 것이다.
본 발명의 한 특징에 따른 태양 전지는 제1 도전성 타입을 갖는 기판; 기판의 전면에 위치하며, 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 에미터부; 에미터부와 전기적으로 연결되는 제1 전극; 기판의 후면에 국부적으로 위치하며, 제1 도전성 타입의 불순물을 반도체 기판에 비해 고농도로 함유하는 복수의 로컬 후면 전계부; 복수의 로컬 후면 전계부와 전기적으로 연결된 제2 전극; 제1 전극 및 제2 전극이 위치하지 않는 영역의 반도체 기판의 전면, 후면 및 양쪽 측면에 위치하며, 제1 도전성 타입과 동일한 극성의 고정 전하를 갖는 물질로 형성되는 보호막; 및 에미터부와 로컬 후면 전계부를 전기적으로 절연하는 복수의 절연부를 포함하며, 복수의 절연부는 제1 도전성 타입의 불순물을 반도체 기판에 비해 고농도로 함유하는 고농도 도핑부 및 고농도 도핑부와 보호막 사이에 위치하는 공핍 영역을 포함한다.
여기에서, 복수의 절연부는 반도체 기판의 후면에 위치하는 것이 바람직하다.
제2 전극은 상기 로컬 후면 전계부와 중첩하는 영역에 위치하고, 제2 전극의 폭은 로컬 후면 전계부의 폭보다 작게 형성된다.
복수의 로컬 후면 전계부는, 제2 전극과 접촉하는 접촉 영역; 및 접촉 영역을 제외한 마진 영역을 포함한다.
마진 영역은 공핍 영역으로 형성되고, 접촉 영역의 폭과 마진 영역의 폭은 서로 동일하게 형성된다.
보호막은 음(-)의 고정 전하(negative fixed charge)를 갖는 알루미늄 산화물(AlOx)을 포함하고, 보호막 위에 위치하는 반사 방지막을 더 포함한다.
반사 방지막은 양(+)의 고정 전하를 갖는 실리콘 질화물로 형성된다.
이러한 구성의 태양 전지는 반도체 기판의 전면(front surface)에 에미터부를 형성하는 단계; 반도체 기판의 후면에 복수의 로컬 후면 전계부 및 복수의 절연부를 형성하는 단계; 반도체 기판의 전면, 후면 및 양쪽 측면에 보호막을 형성하는 단계; 및 기판의 전면에 위치하고 에미터부와 연결되는 전면 전극, 및 기판의 후면에 위치하고 복수의 로컬 후면 전계부와 연결되는 후면 전극을 형성하는 단계를 포함하고, 복수의 절연부는 제1 도전성 타입의 불순물을 반도체 기판에 비해 고농도로 함유하는 고농도 도핑부 및 고농도 도핑부와 보호막 사이에 위치하는 공핍 영역을 포함하는 제조 방법에 의해 제조할 수 있다.
여기에서, 복수의 로컬 후면 전계부와 복수의 절연부를 형성하는 단계는, 반도체 기판의 후면에 불순물층을 형성하는 단계; 및 불순물층에 레이저를 국부적으로 조사하는 단계에 따라 형성하는 단계를 포함할 수 있다.
보호막은 원자층 증착(atomic layer deposition, ALD)법을 이용하여 기판의 전체면에 형성되는 것이 바람직하다.
이러한 특징에 따르면, 본 발명은 원자층 적층(atomic layer deposition, ALD)법에 의해 알루미늄 산화물(AlOx)을 기판의 전체 면에 형성하여 보호막으로 사용함으로써, 알루미늄 산화물이 갖는 낮은 인터페이스 트랩 밀도(interface trap density)에 따른 화학적 패시베이션 특성과 음(-)의 고정 전하에 의한 전계 효과 패시베이션 특성을 얻을 수 있으며, 안정성, 투습률 및 내마모성 특성을 향상시킬 수 있다.
그리고, 보호막이 갖는 음(-)의 고정전하에 의해 기판의 후면 내부 및 측면 내부에 형성되는 반전층(inversion layer)을 통해 기판의 전면 및 후면에 형성된 서로 다른 극성의 전극이 전기적으로 연결되는 것을 방지하기 위한 절연 패턴(isolation pattern)을 기판의 후면에 형성함으로써, 빛이 입사되는 면, 즉 기판의 전면을 입사면으로 최대한 활용할 수 있어 기판으로 입사되는 빛의 양을 증가시킬 수 있으며, 기판의 후면에서 수집된 전하가 기판의 전면 쪽으로 이동하는 것을 효과적으로 방지할 수 있다.
또한, 본 발명은 기판의 후면에 레이저를 조사하여 LBSF(local back surface field)를 형성함으로써, 기판과 후면 전극간의 접촉 저항을 낮추고 전자와 정공의 재결합률을 감소시킬 수 있다.
그리고, 본 발명은 레이저를 조사하여 LBSF를 형성할 때, 상기 레이저에 의해 절연 패턴을 형성함으로써, 추가공정 없이 기판의 전면과 후면을 절연할 수 있다. 따라서, 태양 전지의 효율을 향상시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 2a 내지 도 2i는 본 발명의 제1 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 도면이다.
도 3은 본 발명의 제2 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 4는 본 발명의 제3 실시예에 따른 태양 전지의 개략적인 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해될 수 있다.
본 발명을 설명함에 있어서 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지 않을 수 있다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
"및/또는"이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함할 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "결합되어" 있다고 언급되는 경우는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 결합되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해될 수 있다.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 결합되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것으로서, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 수 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석될 수 있으며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않을 수 있다.
아울러, 이하의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 보다 완전하게 설명하기 위해서 제공되는 것으로서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예를 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 태양 전지 및 그 제조 방법에 대하여 상세하게 설명한다.
도 1을 참고로 하면, 본 발명의 제1 실시예에 따른 태양 전지는 기판(110), 빛이 입사되는 기판(110)의 전면(front surface)(제1 면)에 위치한 에미터부(emitter region)(120), 그리고 기판(110)의 전체면, 즉 전면, 후면 및 측면에 위치하는 보호막(130), 기판(110)의 전면에 위치하고 보호막(130) 위에 위치하는 제1 반사 방지막(140), 기판(110)의 전면에 위치하고 보호막(130) 및 제1 반사 방지막(140)이 위치하지 않는 영역의 에미터부(120) 위에 위치하는 전면 전극(150), 기판(110)의 후면(back surface)(제2면)에 국부적으로 위치하는 로컬 후면 전계부(Local Back Surface Field Portion)(160), 기판(110)의 후면에 위치하는 절연부(162), 기판(110)의 후면에 위치하고 보호막(130) 위에 위치하는 제2 반사 방지막(142), 보호막(130) 및 제2 반사 방지막(142)이 위치하지 않는 영역의 복수의 로컬 후면 전계부(160)의 후면에 위치하는 후면 전극(170)을 포함한다.
기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘(silicon)과 같은 반도체로 이루어진 반도체 기판이다. 이때, 반도체는 단결정 실리콘으로 이루어진 결정질 반도체이다. n형의 기판(110)에는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 도핑된다.
기판(110)의 전면은 복수의 돌출부와 복수의 요철면을 갖는 텍스처링 표면(textured surface)을 가진다. 이에 따라, 기판(110)의 전면 위에 위치한 에미터부(120), 보호막(130) 및 제1 반사 방지막(140) 역시 텍스처링 표면을 갖는다.
이때, 텍스처링 표면은 기판(110)의 평탄면에 행해지는 별도의 공정을 통해 형성될 수 있다. 예를 들어, 텍스처링 표면은 실리콘 잉곳(ingot)에서 태양 전지용 기판을 제작하기 위해 행해지는 절단 공정(slicing process)에 의해 발생하는 손상층(saw damage portion)을 불화수소(HF) 등을 이용하여 제거하는 손상층 제거 공정(saw damage removing process)이나 이 손상층 제거 공정을 완료한 후 건식 식각 또는 습식 식각을 통해 행해지는 텍스처링 공정을 통해 형성될 수 있다.
이와 같이, 기판(110)의 전면이 별도의 공정을 통해 텍스처링 표면을 가질 경우, 기판(110)의 입사 면적이 증가하고 요철에 의한 복수 번의 반사 동작으로 빛 반사도가 감소하여, 기판(110)으로 입사되는 빛의 양이 증가하므로 태양 전지의 효율이 향상된다.
에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입의 불순물이 기판(110)에 도핑된 불순물 도핑부이며, 빛이 입사되는 면, 즉 기판(110)의 전면에 위치한다. 따라서, 제2 도전성 타입의 에미터부(120)는 기판(110), 즉 제1 도전성 타입 부분과 p-n 접합을 이룬다.
이러한 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자와 정공은 해당하는 방향, 즉, 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 n형이고 에미터부(120)가 p형일 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다. 기판(110)에서는 전자가 다수 전하가 되고, 에미터부(120)에서는 정공이 다수 전하가 된다.
에미터부(120)가 p형의 도전성 타입을 가질 경우, 에미터부(120)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 기판(110)에 도핑하여 형성할 수 있다.
보호막(130)은 전면 전극(150)과 후면 전극(170)이 위치한 부분을 제외한 기판(110)의 전체면에 위치하고, 음(-)의 고정 전하(negative fixed charge)를 갖는 물질로 이루어진다. 예를 들어, 알루미늄 산화물(AlOx)로 이루어질 수 있고, 1.55 내지 1.7의 굴절률과, 5㎚ 내지 30㎚의 두께를 가질 수 있다.
이때, 알루미늄 산화물(AlOx)로 이루어진 보호막(130)은 피복 성능(step coverage)이 좋은 원자층 적층(atomic layer deposition, ALD)법으로 형성된다.
p형의 에미터부(120) 위에 위치한 음(-) 고정 전하를 갖는 알루미늄 산화물(AlOx)의 보호막(130)에 의해 양(+) 전하인 정공은 에미터부(120) 쪽으로 당겨지고, 음(-) 전하인 전자는 기판(110)의 후면 쪽으로 밀려나는 전계 패시베이션 효과(passivation effect)가 발생한다. 즉, 알루미늄 산화물(AlOx)의 보호막(130)으로 인해, 에미터부(120) 쪽으로 이동하는 정공의 양은 더욱 증가하지만 에미터부(120) 쪽으로 이동하는 전자의 양은 감소하여, 에미터부(120)에서 전자와 정공의 재결합량이 감소한다.
또한, 알루미늄 산화물(AlOx)에 함유된 산소(O)가 보호막(130)과 접해 있는 기판(110)의 표면 쪽으로 이동하여 기판(110)의 표면 및 그 근처에 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸는 표면 패시베이션 기능을 수행한다.
이처럼, 보호막(130)은 알루미늄 산화물(AlOx)이 갖는 낮은 인터페이스 트랩 밀도(interface trap density)에 따른 화학적 패시베이션 특성과 음(-)의 고정 전하에 의한 전계 효과 패시베이션 특성을 얻을 수 있으며, 안정성, 투습률 및 내마모성 특성을 향상시킬 수 있다. 따라서, 기판(110)의 표면에서 전하의 재결합 속도를 감소시켜 태양 전지의 효율을 향상시킬 수 있으며, 장기적인 신뢰성을 향상시킬 수 있다.
한편, 보호막(130)이 갖는 음(-)의 고정전하에 의해 기판(110)의 후면 내부 및 측면 내부에 반전층(inversion layer, 10)이 형성된다.
제1 반사 방지막(140)은 기판(110)의 전면에 위치한 보호막(130) 위에만 위치하고 전면 전극(150)이 위치한 부분에는 위치하지 않는다. 이러한, 제1 반사 방지막(140)은 빛의 반사를 방지하고 기판(110)의 빛을 투과시키는 양(+)의 고정 전하를 갖는 물질로 이루어진다. 예를 들어, 수소화된 실리콘 질화물(SiNx:H)로 이루어질 수 있고, 1.9 내지 2.3의 굴절률과 50㎚ 내지 100㎚의 두께를 가질 수 있다.
제1 반사 방지막(140)에 함유된 수소(H)는 보호막(130)을 거쳐 기판(110)의 표면 쪽으로 이동하여 기판(110)의 표면 및 그 근처에서 패시베이션 기능을 실행하고, 기판(110)의 전면을 통해 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜 태양 전지의 효율을 높인다.
따라서, 보호막(130)뿐만 아니라 제1 반사 방지막(140)에 의한 패시베이션 기능에 의해, 기판(110)의 표면에서 결함에 의해 손실되는 전하의 양은 더욱더 감소한다.
또한, 기판(110)과 인접해 있는 보호막(130)의 굴절률이 공기와 인접해 있는 제1 반사 방지막(140)의 굴절률보다 작으므로, 보호막(130)의 굴절률로 인한 반사 방지 효과의 감소를 방지하기 위해, 보호막(130)의 두께는 제1 반사 방지막(140)의 두께보다 훨씬 작은 것이 좋다.
이처럼, 보호막(130) 및 제1 반사 방지막(140)의 굴절률 변화를 이용한 빛의 반사 방지 효과뿐만 아니라 보호막(130)의 고정 전하에 의한 전계 패시베이션 효과, 그리고, 보호막(130) 및 제1 반사 방지막(140)에 의해 표면 패시베이션 효과가 추가로 얻어진다.
전면 전극(150)은 에미터부(120) 위에 위치하며, 보호부(130) 및 제1 반사 방지막(140)을 관통하여 에미터부(120)와 전기적 및 물리적으로 연결된다.
구체적으로 도시하지는 않았지만, 전면 전극(150)은 어느 한 방향으로 연장된 복수의 핑거 전극과 상기 핑거 전극과 교차하는 방향으로 연장된 복수의 버스바 전극을 포함하는 그리드 패턴으로 형성될 수 있다.
이러한 전면 전극(150)은 에미터부(120)쪽으로 이동한 전하, 예를 들면 정공을 수집한다.
전면 전극(150)은 니켈(Ni), 구리(Cu), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있다.
로컬 후면 전계부(160)는 기판(110) 후면에 국부적으로 위치하고, 후면 전극(170)과 전기적 및 물리적으로 연결되며, 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, n+ 또는 n++ 영역으로 형성된다.
여기에서, 로컬 후면 전계부(160)가 국부적으로 위치한다는 것은 로컬 후면 전계부(160) 사이에 일정한 간격이 유지된다는 것을 의미하며, 각각의 로컬 후면 전계부(160)는 도트(dot) 또는 라인(line) 패턴으로 형성될 수 있다.
로컬 후면 전계부(160)는 기판(110)의 후면에 불순물층(도 2c 참조, 1100)을 형성한 후 상기 불순물층(1100)에 레이저를 국부적으로 조사하여 형성되고, 제1 실시예에서, 로컬 후면 전계부(160)의 폭(W2)은 후면 전극(170)의 폭(W4)과 동일하게 형성되며(W2=W4), 수광 면적을 증가시키기 위해 전면 전극(150)의 폭(W1)은 후면 전극(170)의 폭(W4)보다 작게 형성된다.
로컬 후면 전계부(160)는 기판(110)과의 불순물 농도 차이로 인해 전위 장벽을 형성함으로써 전자의 이동 방향인 로컬 후면 전계부(160) 쪽으로의 정공 이동은 방해되는 반면, 로컬 후면 전계부(160)쪽으로의 전자 이동은 좀더 용이해진다. 따라서, 로컬 후면 전계부(160)는 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 전자)의 이동을 가속화시켜 후면 전극(170)으로의 전하 이동량을 증가시킨다.
또한, 로컬 후면 전계부(160)의 불순물의 농도가 기판(110)보다 높기 때문에 로컬 후면 전계부(160)의 전도도는 기판(110)의 전도도보다 크다. 따라서, 로컬 후면 전계부(160)에서 후면 전극(170)으로의 전하 이동이 좀더 용이하게 행해진다.
절연부(162)는 기판(110) 후면, 바람직하게는 후면의 양쪽 끝단에 인접하게 형성되고, 후면 전극(170) 및 로컬 후면 전계부(160)와 이격된다. 이때, 절연부(162)는 폴리머(polymer) 계열 등과 같은 절연 물질로 형성된다.
절연부(162)는 기판(110)의 후면에 형성한 불순물층(1100)에 레이저를 조사하여 로컬 후면 전계부(160)를 형성할 때, 상기 레이저를 절연부(162) 형성 위치에 조사하는 것에 의해 형성될 수 있다.
따라서, 절연부(162)는 로컬 후면 전계부(160)과 마찬가지로, 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 고농도 도핑 영역(162A), 예를 들면, n+ 또는 n++ 영역을 포함한다.
또한, 절연부(162)는 기판(110)의 후면 내부 및 측면 내부에 형성되는 반전층(10)을 통해 기판(110)의 전면 및 후면에 형성된 서로 다른 극성의 전극이 전기적으로 연결되는 것을 방지하는 공핍 영역(depletion region, 162B)을 더 포함한다.
공핍 영역(162B)은 p형의 도전성을 갖는 반전층(10)과 n형의 도전성을 갖는 고농도 도핑 영역(162A)의 접합 부분에서 형성되는 것으로, 고농도 도핑 영역(162A)과 보호막(130)의 사이에 위치하며, 반전층(10)의 두께 이상의 두께로 형성된다. 따라서, 고농도 도핑 영역(162A)은 공핍 영역(162B)에 의해 반전층(10)과 전기적으로 절연되므로, 기판(110)의 후면에서 수집된 전하가 기판(110)의 전면으로 이동하는 것이 방지된다.
이러한 구성의 절연부(162)는 저항 증가 및 재결합률이 증가하는 것을 효과적으로 억제하기 위해, 기판(110)의 후면 중 끝단에 가깝게 형성되는 것이 바람직하다.
공핍 영역(162B)은 고농도 도핑 영역(162A)과 동일한 폭(W3)으로 형성된다.
한편, 절연부(162)와 마찬가지로, 로컬 후면 전계부(160)도 공핍 영역을 포함한다. 하지만, 로컬 후면 전계부(160)와 보호막(130)의 사이에 형성된 공핍 영역은 후면 전극(170)을 형성하는 과정에서 제거된다. 따라서, 후면 전극(170)은 로컬 후면 전계부(160)의 n+ 또는 n++ 영역과 직접 접촉한다.
제1 실시예에서, 절연부(162)의 폭(W3)은 후면 전극(170)의 폭(W2)과 동일하게 형성되거나, 후면 전극(170)의 폭(W2)보다 작게 형성될 수 있다.
한 예로, 절연부(162)는 100㎛-300㎛의 폭(W3)으로 형성될 수 있다.
제2 반사 방지막(142)은 기판(110)의 후면에 위치한 보호막(130) 위에만 위치하고, 후면 전극(170)이 위치한 부분에는 위치하지 않는다. 이러한, 제2 반사 방지막(142)은 빛의 반사를 방지하고 기판(110)의 빛을 투과시키는 양(+)의 고정 전하를 갖는 물질로 이루어진다. 예를 들어, 수소화된 실리콘 질화물(SiNx:H)로 이루어질 수 있고, 1.9 내지 2.3의 굴절률과 50㎚ 내지 100㎚의 두께를 가질 수 있다.
제1 실시예에서, 제2 반사 방지막(142)은 제1 반사 방지막(140)과 동일한 물질로 형성되고, 제1 반사 방지막(140)과 동일한 두께를 가질 수 있다.
하지만, 태양전지가 한면 수광형으로 사용되는 경우, 제2 반사 방지막(142)은 생략될 수 있다.
후면 전극(170)은 보호부(130) 및 제2 반사 방지막(142)을 관통하여 로컬 후면 전계부(160)와 전기적 및 물리적으로 연결된다. 후면 전극(170)은 로컬 후면 전계부(160)와 동일한 위치에 형성된다.
따라서, 도 1에서, 후면 전극(170)의 왼쪽 끝단 및 오른쪽 끝단은 로컬 후면 전계부(160)의 왼쪽 끝단 및 오른쪽 끝단과 각각 일치한다.
후면 전극(170)은 전면 전극(150)과 마찬가지로 핑거 전극 및 버스바 전극을 포함하는 그리드 패턴으로 형성될 수 있다.
이러한 후면 전극(170)은 기판(110)쪽으로 이동하는 전하, 예를 들어 전자를 수집하여 외부 장치로 출력한다. 후면 전극(170)은 알루미늄(A), 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있다.
이와 같은 구조를 갖는 제1 실시예에 따른 태양 전지의 동작은 다음과 같다.
태양 전지로 조사된 빛이 에미터부(120)를 통해 기판(110)의 내부로 입사되면, 기판(110)으로 입사된 빛 에너지에 의해 기판(110)에서 전자-정공 쌍이 발생한다.
이때, 기판(110)의 전면(front surface)이 텍스처링 표면이므로, 기판(110)의 전면에서의 빛 반사도가 감소하고, 텍스처링 표면에서 입사와 반사 동작이 행해져 태양 전지 내부에 빛이 갇히게 되고 이로 인해 빛의 흡수율이 증가하므로, 태양 전지의 효율이 향상된다.
이에 더하여, 기판(110)의 전면에 위치하는 제1 보호막(130) 및 제1 반사방지막(140)과 기판(110)의 후면에 위치하는 제1 보호막(130) 및 제2 반사방지막(142)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양은 더욱 증가한다.
이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n접합에 의해 서로 분리되며, 전자는 n형의 도전성 타입을 갖는 기판(110)쪽으로 이동하고, 정공은 p형의 도전성 타입을 갖는 에미터부(120)쪽으로 이동한다.
이처럼, 기판(110)쪽으로 이동한 전자는 로컬 후면 전계부(160)를 통해 후면 전극(170)으로 이동하고, 에미터부(120)쪽으로 이동한 정공은 전면 전극(150)으로 이동한다.
따라서, 어느 한 태양 전지의 전면 전극(150)과 인접한 태양 전지의 후면 전극(170)을 인터커넥터 등의 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이때, 기판(110)의 후면에 위치하는 절연부(162)는 기판(110)의 후면에서 수집되는 전하가 반전층(10)을 통해 기판(110)의 전면으로 이동되는 것을 방지한다.
이하, 도 2a 내지 도 2i를 참고로 하여, 본 발명의 제1 실시예에 따른 태양 전지의 제조 방법에 대하여 설명한다.
먼저, 도 2a에 도시한 것처럼, n형 불순물을 함유하는 n형 반도체 기판(110)의 전면을 식각하여 요철면인 텍스처링 표면을 형성한다.
일반적으로, 실리콘 웨이퍼로 이루어진 기판(110)은 실리콘 블록(block)이나 잉곳(ingot)을 블레이드(blade) 또는 멀티 와이어 소우(multi wire saw)로 슬라이스(slice)하여 제조된다.
한편, 실리콘 블록이나 잉곳을 슬라이스 할 때 실리콘 웨이퍼에는 기계적 손상층(mechanical damage layer)이 형성된다.
따라서, 기계적 손상층으로 인한 태양 전지의 특성 저하를 방지하기 위해, 상기 기계적 손상층을 제거하기 위한 습식 식각 공정을 실시한다. 이때, 습식 식각 공정에는 알칼리(alkaline) 또는 산(acid) 식각액(etchant)을 사용한다.
기계적 손상층을 제거한 후, 습식 식각 공정 또는 플라즈마를 이용한 건식 식각 공정을 이용하여 기판(110)의 전면을 텍스처링 표면으로 형성한다.
다음으로, 도 2b에 도시한 것처럼, n형 반도체 기판(110) 위에 p형 에미터부(120)를 형성한다. 에미터부(120)는 예를 들어, 화학적 기상 증착법(chemical vapor deposition, CVD)이나 물리적 기상 증착법(physical vapor deposition, PVD) 등과 같은 적층 공정으로 기판(110) 위에 형성될 수 있지만, 이에 한정되지 않고 이온 주입법(ion implantation) 또는 열 확산법을 이용하여 기판(110)의 한쪽 면, 예를 들어 텍스처링 표면에 3가 원소의 불순물을 주입 또는 확산하는 것에 의해 형성될 수도 있다. 이때, 에미터부(120)는 기판(110)의 텍스처링 표면 형상에 영향을 받아 요철면을 갖는다.
다음으로, 도 2c에 도시한 것처럼, 기판(110)의 다른 쪽 면, 즉 후면에 5가 원소의 불순물을 포함하는 불순물층(1100)을 형성한다. 불순물층(1100)은 직접 인쇄법, 스프레이 도핑법, 스핀온도핑법, 스크린 인쇄법을 이용한 페이스트 도포법 등과 같은 방법을 형성된다.
다음으로, 도 2d에 도시한 것처럼, 불순물층(1100)의 일부 영역, 특히 후면 전극(170)이 위치할 영역 및 기판(110) 후면의 양쪽 끝단에 레이저를 국부적으로 조사하여 복수의 로컬 후면 전계부(160) 및 복수의 고농도 도핑 영역(162A)을 동시에 형성한다. 이때, 복수의 로컬 후면 전계부(160)는 기판(110)의 후면에 국부적으로 위치하고, 복수의 고농도 도핑 영역(162A)은 기판(110)의 후면 양쪽 끝단에 인접하게 형성되며 복수의 로컬 후면 전계부(160)와 이격되어 위치한다.
복수의 로컬 후면 전계부(160) 및 복수의 고농도 도핑 영역(162A)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, n+ 또는 n++ 영역으로 서로 동일하게 형성된다.
다음으로, 도 2e에 도시한 것처럼, 불순물층(1100)을 제거한다. 이때, 불순물층(1100)은 에미터부(120), 복수의 로컬 후면 전계부(160) 및 복수의 고농도 도핑부(162A)를 포함한 기판(110)에 영향을 주지 않는 식각법 등으로 제거될 수 있다. 예를 들어, 건식 식각 또는 습식 식각을 통해 불순물층(1100)을 제거할 수 있다.
다음으로, 도 2f에 도시한 것처럼, 기판(110)의 전체면에 알루미늄 산화물(AlOx)을 증착하여 보호막(130)을 형성한다. 즉, 보호막(130)은 에미터부(120) 위, 기판(110)의 후면 및 기판(110)의 양쪽 측면에 형성된다. 보호막(130)은 1.55 내지 1.7의 굴절률과 5㎚ 내지 30㎚의 두께를 갖도록 형성할 수 있다.
이때, 보호막(130)은 원자층 증착(atomic layer deposition, ALD)법을 이용하여 형성될 수 있다. 원자층 증착법을 이용하여 보호막(130)을 형성할 경우, 한번의 증착 공정으로 기판(110)의 전면뿐만 아니라 후면 및 측면까지 보호막(130)을 형성할 수 있다. 따라서, 기판(110)의 전면과 후면에 각각 위치하는 보호막(130)은 동일한 공정 조건에서 형성되므로, 동일한 막 특성을 가진다.
그런데, 알루미늄 산화물(AlOx)은 음(-)의 고정 전하를 갖는다. 따라서, 보호막(130)을 형성하면, 기판(110)의 후면 내부 및 측면 내부에는 양(+)의 전하로 대전되는 반전층(10)이 형성되며, 반전층(10)과 고농도 도핑부(162A) 및 반전층(10)과 로컬 후면 전계부(160)의 사이에는 공핍 영역(162B)이 형성된다.
구체적으로, 반전층(10)과 고농도 도핑부(162A) 사이에 형성되는 공핍 영역(162B)은 p형의 도전성을 갖는 반전층(10)과 n형의 도전성을 갖는 고농도 도핑 영역(162A)의 접합 부분에서 형성되는 것으로, 고농도 도핑 영역(162A)과 보호막(130)의 사이에 위치하며, 반전층(10)의 두께 이상의 두께로 형성된다. 따라서, 고농도 도핑 영역(162A)은 공핍 영역(162B)에 의해 반전층(10)과 전기적으로 절연되므로, 기판(110)의 후면에서 수집된 전하가 기판(110)의 전면으로 이동하는 것이 방지된다.
한편, 반전층(10)과 로컬 후면 전계부(160)의 사이에 형성되는 공핍 영역(162B)은 p형의 도전성을 갖는 반전층(10)과 n형의 도전성을 갖는 로컬 후면 전계부(160)의 접합 부분에서 형성되는 것으로, 로컬 후면 전계부(160)과 보호막(130)의 사이에 위치하며, 반전층(10)의 두께 이상의 두께로 형성된다. 따라서, 로컬 후면 전계부(160)은 공핍 영역(162B)에 의해 반전층(10)과 전기적으로 절연되므로, 기판(110)의 후면에서 수집된 전하가 기판(110)의 전면으로 이동하는 것이 방지된다.
다음으로, 도 2g에 도시한 것처럼, 기판(110)의 전면 및 후면에 수소화된 실리콘 질화물(SiNx:H)을 증착하여 제1 반사 방지막(140) 및 제2 반사 방지막(142)을 각각 형성한다.
이때, 제1 반사 방지막(140)은 보호막(130)의 상면 전체면에 형성되고, 제2 반사 방지막(142)은 보호막(130)의 후면 전체면에 형성된다.
또한, 제1 반사 방지막(140) 및 제2 반사 방지막(142)은 플라즈마 기상 증착법(PECVD, plasma enhanced chemical vapor deposition) 또는 스퍼터링(sputtering) 등의 방법으로 형성할 수 있다.
이때, 제1 반사 방지막(140) 및 제2 반사 방지막(142)은 1.9 내지 2.3의 굴절률과 50㎚ 내지 100㎚의 두께를 갖도록 형성할 수 있다. 즉, 제1 반사 방지막(140) 및 제2 반사 방지막(142)은 보호막(130) 보다 두껍게 형성할 수 있다.
계속하여, 도 2h 및 2i에 도시한 바와 같이, 보호막(130) 및 제1 반사 방지막(140)을 관통해 그 하부에 위치한 에미터부(120)와 접하는 전면 전극(150)을 형성하고, 보호막(130) 및 제2 반사 방지막(142)을 관통하여 그 하부에 위치한 복수의 로컬 후면 전계부(160)와 접하는 복수의 후면 전극(170)을 형성한다.
전면 전극(150)과 후면 전극(170)은 식각 성분을 포함하는 전극용 페이스트를 인쇄, 건조 및 소성하는 것에 의해 형성하거나, 도금 공정을 이용하여 형성할 수 있다.
전극용 페이스트를 이용하여 전면 전극(150)과 후면 전극(170)을 형성하는 경우에는 소성 과정에서 페이스트에 포함된 식각 성분이 제1 및 제2 반사방지막(140, 142) 및 보호막(130)을 식각하게 된다. 따라서, 전면 전극(150)은 에미터부(120)와 전기적 및 물리적으로 연결되고, 후면 전극(170)은 로컬 후면 전계부(160)와 전기적 및 물리적으로 연결된다.
이와는 달리, 도금 공정을 사용하는 경우에는 보호막(130) 및 제1 및 제2 반사 방지막(140, 142)의 일부를 제거하여 에미터부(120) 및 로컬 후면 전계부(160)를 각각 노출하는 개구를 형성한 후, 상기 개구 내에 전극 물질을 도금하는 것에 의해 전면 전극(150)과 후면 전극(170)을 형성할 수 있다.
한편, 후면 전극(170)이 로컬 후면 전계부(160)과 동일한 폭(W4)을 갖고, 동일한 위치에 형성되므로, 로컬 후면 전계부(160)에 형성된 공핍 영역(162B)은 제거된다.
하지만, 절연부(162)에는 후면 전극(170)이 형성되지 않으므로, 절연부(162)의 고농도 도핑부(162A)와 보호막(130)의 사이에는 공핍 영역(162B)이 계속 존재한다.
따라서, 절연부(162)는 기판(110)의 후면에서 수집되는 전하가 반전층(10)을 통해 기판(110)의 전면으로 이동되는 것을 방지한다
이하, 도 3 및 도 4를 참조하여 본 발명의 제2 및 제3 실시예에 따른 태양 전지를 설명한다.
도 3 및 도 4를 참조하면 본 발명의 제2 및 제3 실시예에 따른 태양 전지는 로컬 후면 전계부(160) 및 후면 전극(170)을 제외한 나머지 구성이 전술한 제1 실시예의 태양 전지와 동일하므로, 이하에서는 로컬 후면 전계부(160) 및 후면 전극(170)에 대해서만 설명한다. 따라서, 도 1에 도시한 태양 전지와 동일한 기능을 수행하는 구성요소에 대해서는 도 1과 동일한 도면 부호를 부여하고 그에 대한 상세한 설명은 생략한다.
전술한 제1 실시예에 따른 태양 전지에서 후면 전극(170)을 로컬 후면 전계부(160)와 동일한 폭으로 동일한 위치에 형성하는 것은 공정상 용이하지 않을 수 있다.
따라서, 제2 실시예 및 제3 실시예에 따른 태양 전지에서는 후면 전극(170)의 폭(W4)을 로컬 후면 전계부(160)의 폭(W2)보다 작게 형성한다.
우선, 도 3을 참조하면, 제2 실시예에 따른 태양 전지는 로컬 후면 전계부(160)와 대응되는 위치에 형성되고, 로컬 후면 전계부(160)의 가운데 부분에 위치하는 후면 전극(170)을 포함한다.
로컬 후면 전계부(160)는 후면 전극(170)과 연결된 접촉 영역과, 접촉 영역을 제외한 제1 및 제2 마진 영역(24a, 24b)을 포함하고 있다.
그런데, 제1 및 제2 마진 영역(24a, 24b)은 절연부(162)의 공핍 영역(162B)과 마찬가지로 p-n 접합 영역에 위치한다. 따라서, 제1 및 제2 마진 영역(24a, 24b)은 공핍 영역이 되므로, 반전층(10)의 양(+)전하들이 후면 전극(170)으로 급속히 빠지게 되는 플로팅 접합(floating junction)이 제1 및 제2 마진 영역(24a, 24b)에 의해 차단된다. 따라서, 반전층(10)과 후면 전극(170) 간의 파라시틱 션트(parasitic shunt)가 방지된다. 이때, 반전층(10)과 후면 전극(170) 간의 누설 전류가 발생하여 단락전류밀도(Jsc)가 감소할 수 있는 파라시틱 션트를 방지함으로써, 태양 전지의 효율의 저하를 방지할 수 있다.
후면 전계부(160)의 위치에 대응하여 후면 전극(170)이 형성되기 때문에 접촉 영역의 폭(W21)은 후면 전극(170)의 폭(W4)과 동일하게 형성되고, 제1 및 제2 마진 영역(24a, 24b)의 폭(W21a, W21b)은 서로 동일하게 형성된다.
또한, 접촉 영역의 폭(W21)은 제1 및 제2 마진 영역(24a, 24b)의 폭(W21a, W21b)을 합한 폭과 동일하게 형성되거나, 제1 및 제2 마진 영역(24a, 24b)의 폭(W21a, W21b)을 합한 폭보다 크게 형성될 수 있다. 제2 및 제3 마진 영역(24a, 24b)을 합한 폭(W21a+ W21b)은 100㎛-300㎛일 수 있다.
다음, 도 4를 참조하면, 제3 실시예에 따른 태양 전지는 로컬 후면 전계부(160)와 대응되는 위치에 형성되고, 로컬 후면 전계부(160)의 일측 끝단에 위치하는 후면 전극(170)을 포함한다.
로컬 후면 전계부(160)는 후면 전극(170)과 연결된 접촉 영역과, 접촉 영역을 제외한 제3 마진 영역(24c)을 포함하고 있다. 제3 마진 영역(24c)은 제1 마진 영역(24a) 및 제2 마진 영역(24b)과 마찬가지로 공핍 영역으로 형성되며, 플로팅 접합을 전기적으로 차단시킴으로써, 반전층(10)과 후면 전극(170)과의 파라시틱 션트를 방지한다.
접촉 영역의 폭(W21)은 후면 전극(170)의 폭(W4)과 동일하게 형성되고, 제3 마진 영역(22c)의 폭(W21)과 서로 동일하게 형성될 수 있다. 제3 마진 영역(24c)의 폭(W21c)은 100㎛-300㎛로 형성될 수 있다.
그리고, 도시하지는 않았지만, 후면 전극(170)은 로컬 후면 전계부(160)와 중첩하는 영역 내에서 도 3 및 도 4에 도시한 실시예와는 다른 위치에 형성될 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 120: 에미터부
130: 보호막 140: 제1 반사 방지막
142: 제2 반사 방지막 150: 전면 전극
160: 로컬 후면 전계부 162: 절연부
170: 후면 전극

Claims (13)

  1. 제1 도전성 타입을 갖는 기판;
    상기 기판의 전면에 위치하며, 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 에미터부;
    상기 에미터부와 전기적으로 연결되는 제1 전극;
    상기 기판의 후면에 국부적으로 위치하며, 상기 제1 도전성 타입의 불순물을 상기 반도체 기판에 비해 고농도로 함유하는 복수의 로컬 후면 전계부;
    상기 복수의 로컬 후면 전계부와 전기적으로 연결된 제2 전극;
    상기 제1 전극 및 제2 전극이 위치하지 않는 영역의 상기 반도체 기판의 전면, 후면 및 양쪽 측면에 위치하며, 상기 제1 도전성 타입과 동일한 극성의 고정 전하를 갖는 물질로 형성되는 보호막; 및
    상기 에미터부와 상기 로컬 후면 전계부를 전기적으로 절연하는 복수의 절연부
    를 포함하며,
    상기 복수의 절연부는 상기 제1 도전성 타입의 불순물을 상기 반도체 기판에 비해 고농도로 함유하는 고농도 도핑부 및 상기 고농도 도핑부와 상기 보호막 사이에 위치하는 공핍 영역을 포함하는 태양 전지.
  2. 제1항에서,
    상기 복수의 절연부는,
    상기 반도체 기판의 후면에 위치하는 태양 전지.
  3. 제2항에서,
    상기 제2 전극은 상기 로컬 후면 전계부와 중첩하는 영역에 위치하는 태양 전지.
  4. 제3항에서,
    상기 제2 전극의 폭은 상기 로컬 후면 전계부의 폭보다 작게 형성되는 태양 전지.
  5. 제4항에서,
    상기 복수의 로컬 후면 전계부는,
    상기 제2 전극과 접촉하는 접촉 영역; 및
    상기 접촉 영역을 제외한 마진 영역을 포함하는 태양 전지.
  6. 제5항에서,
    상기 마진 영역은 공핍 영역으로 형성되는 태양 전지.
  7. 제5항에서,
    상기 접촉 영역의 폭과 상기 마진 영역의 폭은 서로 동일한 태양 전지.
  8. 제1항 내지 제7항 중 어느 한 항에서,
    상기 보호막은 음(-)의 고정 전하(negative fixed charge)를 갖는 알루미늄 산화물(AlOx)을 포함하는 태양 전지.
  9. 제8항에서,
    상기 보호막 위에 위치하는 반사 방지막을 더 포함하는 태양 전지.
  10. 제9항에서,
    상기 반사 방지막은 양(+)의 고정 전하를 갖는 실리콘 질화물로 형성되는 태양전지.
  11. 반도체 기판의 전면(front surface)에 에미터부를 형성하는 단계;
    상기 반도체 기판의 후면에 복수의 로컬 후면 전계부 및 복수의 절연부를 형성하는 단계;
    상기 반도체 기판의 전면, 후면 및 양쪽 측면에 보호막을 형성하는 단계; 및
    상기 기판의 전면에 위치하고 상기 에미터부와 연결되는 전면 전극, 및 상기 기판의 후면에 위치하고 상기 복수의 로컬 후면 전계부와 연결되는 후면 전극을 형성하는 단계
    를 포함하고,
    상기 복수의 절연부는 상기 제1 도전성 타입의 불순물을 상기 반도체 기판에 비해 고농도로 함유하는 고농도 도핑부 및 상기 고농도 도핑부와 상기 보호막 사이에 위치하는 공핍 영역을 포함하는 태양 전지의 제조 방법.
  12. 제11항에서,
    상기 복수의 로컬 후면 전계부와 상기 복수의 절연부를 형성하는 단계는,
    상기 반도체 기판의 후면에 불순물층을 형성하는 단계; 및
    상기 불순물층에 레이저를 국부적으로 조사하는 단계
    에 따라 형성되는 태양 전지의 제조 방법.
  13. 제12항에서,
    상기 보호막은 원자층 증착(atomic layer deposition, ALD)법을 이용하여 상기 기판의 전체면에 형성되는 태양 전지의 제조 방법.
KR1020130139822A 2013-11-18 2013-11-18 태양 전지 및 이의 제조 방법 KR102126851B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130139822A KR102126851B1 (ko) 2013-11-18 2013-11-18 태양 전지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130139822A KR102126851B1 (ko) 2013-11-18 2013-11-18 태양 전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150057033A true KR20150057033A (ko) 2015-05-28
KR102126851B1 KR102126851B1 (ko) 2020-06-25

Family

ID=53391981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130139822A KR102126851B1 (ko) 2013-11-18 2013-11-18 태양 전지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102126851B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150032878A (ko) * 2012-06-29 2015-03-30 선파워 코포레이션 태양 전지의 구조적 무결성 개선

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217041A (ja) * 2004-01-28 2005-08-11 Toyota Motor Corp タンデム型太陽電池
JP2005310830A (ja) * 2004-04-16 2005-11-04 Sharp Corp 太陽電池および太陽電池の製造方法
KR20130012368A (ko) * 2011-07-25 2013-02-04 엘지전자 주식회사 태양 전지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217041A (ja) * 2004-01-28 2005-08-11 Toyota Motor Corp タンデム型太陽電池
JP2005310830A (ja) * 2004-04-16 2005-11-04 Sharp Corp 太陽電池および太陽電池の製造方法
KR20130012368A (ko) * 2011-07-25 2013-02-04 엘지전자 주식회사 태양 전지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150032878A (ko) * 2012-06-29 2015-03-30 선파워 코포레이션 태양 전지의 구조적 무결성 개선

Also Published As

Publication number Publication date
KR102126851B1 (ko) 2020-06-25

Similar Documents

Publication Publication Date Title
US9076905B2 (en) Semiconductor device and method for manufacturing the same
US10680122B2 (en) Solar cell and method for manufacturing the same
KR101661768B1 (ko) 태양전지 및 이의 제조 방법
US9608133B2 (en) Solar cell
KR20120091629A (ko) 태양전지
KR101729745B1 (ko) 태양전지 및 이의 제조 방법
KR101714779B1 (ko) 태양전지 및 이의 제조 방법
KR101237556B1 (ko) 양면 수광형 국부화 에미터 태양전지
KR101198438B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR102126851B1 (ko) 태양 전지 및 이의 제조 방법
KR101975580B1 (ko) 태양전지
KR101755624B1 (ko) 태양 전지의 제조 방법
KR101890282B1 (ko) 선택적 에미터를 갖는 태양전지 및 이의 제조 방법
KR101199214B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101199649B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101729305B1 (ko) 태양전지
KR101114198B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101199213B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101752404B1 (ko) 태양 전지 및 이의 제조 방법
KR102120120B1 (ko) 태양 전지 및 이의 제조 방법
KR101173399B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101239793B1 (ko) 태양 전지 및 그 제조 방법
KR20120128926A (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right