DE112012004680T5 - Bypass-Diode - Google Patents

Bypass-Diode Download PDF

Info

Publication number
DE112012004680T5
DE112012004680T5 DE112012004680.3T DE112012004680T DE112012004680T5 DE 112012004680 T5 DE112012004680 T5 DE 112012004680T5 DE 112012004680 T DE112012004680 T DE 112012004680T DE 112012004680 T5 DE112012004680 T5 DE 112012004680T5
Authority
DE
Germany
Prior art keywords
bypass diode
oxide layer
semiconductor substrate
electrode
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112012004680.3T
Other languages
English (en)
Inventor
c/o SHARP KABUSHIKI KAISHA Shimada Keiji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE112012004680T5 publication Critical patent/DE112012004680T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/044—PV modules or arrays of single PV cells including bypass diodes
    • H01L31/0443—PV modules or arrays of single PV cells including bypass diodes comprising bypass diodes integrated or directly associated with the devices, e.g. bypass diodes integrated or formed in or on the same substrate as the photovoltaic cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Sustainable Energy (AREA)

Abstract

Eine Bypass-Diode (201) umfasst ein Halbleitersubstrat (1) mit einer ersten Oberfläche (31) und einer zweiten Oberfläche (32), welche sich gegenüberliegen, eine p-Elektrode (4) als eine Elektrode eines ersten Leitungstyps und eine n-Elektrode (5) als eine Elektrode eines zweiten Leitungstyps, welche auf der ersten Oberfläche (31) angeordnet sind, eine Rückseitenelektrode (7), welche auf der zweiten Oberfläche (32) angeordnet ist und eine zu der des Halbleitersubstrats (1) identische Polarität aufweist, eine auf der ersten Oberfläche (31) angeordnete erste Oxidschicht (12a) und eine auf der zweiten Oberfläche (32) angeordnete zweite Oxidschicht (12b).

Description

  • TITEL DER ERFINDUNG
  • Bypass-Diode
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Bypass-Diode für eine Solarzelle. Insbesondere betrifft die vorliegende Erfindung eine Bypass-Diode, welche für eine in einem künstlichen Satelliten, einer Raumstation oder ähnlichem montierte Weltraumsolarzelle verwendet werden kann.
  • STAND DER TECHNIK
  • Im Allgemeinen wird eine Solarzelle als eine Stromquelle für einen künstlichen Satelliten, eine Raumstation oder ähnliches verwendet. Die für diesen Zweck verwendete Solarzelle hat wünschenswerterweise ein geringes Gewicht und eine Solarzelle aus einkristallinem Silizium mit einer Dicke von beispielsweise ungefähr 0,1 mm wird verwendet. Ferner wurde in den letzten Jahren die Verwendung einer Verbindungssolarzelle mit einer Dicke von 0,05 mm oder weniger diskutiert. Eine Mehrzahl solcher in Serie oder parallel verbundener Solarzellen stellt ein Solarzellenmodul dar.
  • Wenn beispielsweise ein Solarzellenmodul, welches eine Mehrzahl von in Serie verbundener Solarzellen umfasst, teilweise in einen Schatten wandert, wird nicht nur keine Leistung erzeugt, sondern es wird auch eine Spannung in eine entgegengesetzte Richtung in Solarzellen bei dem abgeschatteten Bereich angelegt, was eine Gesamtleistung des Solarzellenmoduls verringert.
  • Ferner ist in einem durch Verbinden von Verbindungssolarzellen gebildeten Solarzellenmodul eine Belastungsgrenzspannung in die entgegengesetzte Richtung niedrig und die Solarzellen können zerstört werden, wenn eine Spannung in die entgegengesetzte Richtung angelegt wird. Um eine solche Situation zu vermeiden, ist es notwendig, jeweils eine Bypass-Diode parallel zu den Solarzellen zu schalten. Eine Verbindungssolarzelle, welche eine Struktur aufweist, in welcher positive und negative Elektroden der Solarzellen auf einer Licht empfangenden Oberfläche angeordnet sind, wurde entwickelt, um eine Verbindung zwischen Zellen zu ermöglichen. Um eine Verbindung zwischen solch einer Solarzelle zu ermöglichen, wurde auch eine Bypass-Diode mit auf einer Oberfläche angeordneten positiven und negativen Elektroden entwickelt. Beispielsweise sind in einer in 10(a) und 10(b) gezeigten Bypass-Diode 101 eine p-Elektrode 4 und eine n-Elektrode 5 auf einer Oberfläche eines Halbleitersubstrats 1 ausgebildet.
  • 11 zeigt ein Beispiel eines Verfahrens zum Verbinden von Solarzellen und den Bypass-Dioden. Eine Mehrzahl an Solarzellen 24 ist durch Verbindungselemente 16 verbunden und stellt dadurch ein Solarzellenmodul 151 dar. Um Solarzellen 24 zu verbinden, sind zwei Verbindungselemente 16 parallel zwischengeschaltet. Eine Bypass-Diode 101 ist mit jeweils einer Solarzelle 24 verbunden. Um eine Solarzelle 24 und eine Bypass-Diode 101 zu verbinden, sind zwei Verbindungselemente 17 parallel zwischengeschaltet. Die Verbindung durch Verbindungselemente 16, 17 wird nur auf einer Oberfläche durchgeführt.
  • Wie oben beschrieben, wurde ferner eine sehr dünne Verbindungssolarzelle entwickelt und auch eine sehr dünne Bypass-Diode wurde entwickelt, um für die Solarzelle geeignet zu sein.
  • (In Dokumenten beschriebene Beispiele von Bypass-Dioden)
  • Japanische Patent-Offenlegungsnummer 6-53377 (PTD 1) beschreibt ein Beispiel einer Diode, welche als eine Blockierdiode oder eine Bypass-Diode in einer Solarzelle verwendet wird, welche als eine Stromquelle für einen künstlichen Satelliten und eine im Weltraum betriebene Raumstation verwendet wird.
  • Japanische Patent-Offenlegungsnummer 2009-158697 (PTD 2) ist eine Anmeldung desselben Erfinders und Anmelders wie der der vorliegenden Erfindung. PTD 2 beschreibt eine Bypass-Diode für eine Solarzelle, welche so gestaltet ist, dass eine pn-Übergangsdiode bereitgestellt ist und eine p-Elektrode und eine n-Elektrode auf einer Hauptoberfläche eines Halbleitersubstrats angeordnet sind.
  • (Konventionelles Herstellungsverfahren)
  • Ein Verfahren zum Herstellen einer Bypass-Diode gemäß einer konventionellen Technik wird unter Bezugnahme auf 12 bis 20 beschrieben. Dieses Verfahren entspricht einem Verfahren zum Herstellen der in PTD 2 beschriebenen Bypass-Diode.
  • Zunächst weist ein durch in Scheiben Schneiden eines Siliziumkristallblocks erhaltenes Halbleitersubstrat eine während des in Scheiben Schneidens gebildete beschädigte Schicht in der Nähe einer Oberfläche davon auf. Somit wurde unter Verwendung einer sauren oder basischen Lösung, die beschädigte Schicht geätzt und das Halbleitersubstrat wird geätzt, um eine gewünschte Dicke aufzuweisen. Dadurch wird das in 12 gezeigte Halbleitersubstrat 1 erhalten.
  • Als Nächstes wird das Halbleitersubstrat 1 in einen auf 1000 bis 1200°C aufgeheizten Quarzofen platziert, um Oxidschichten 2a, 2b auf Vorder- und Rückseiten des Halbleitersubstrats 1 unter Verwendung von Sauerstoff und Wasserdampf zu bilden. Somit wird der in 13 gezeigte Zustand erhalten.
  • Als Nächstes wird, wie in 14 gezeigt, eine Struktur auf dem Halbleitersubstrat 1 unter Verwendung eines Fotolacks 6a gebildet und danach wird die Oxidschicht 2a geätzt, um eine gewünschte Form aufzuweisen.
  • Als Nächstes wird der Fotolack 6a auf dem Halbleitersubstrat 1 entfernt, um den in 15 gezeigten Zustand zu erhalten, und danach wird dieser strukturelle Körper in den auf ungefähr 800 bis 1100°C aufgeheizten Quarzofen platziert und ein Bor enthaltendes Gas wird zugeführt. Dadurch wird eine p+-Schicht 3 in der Nähe der oberen Oberfläche des Halbleitersubstrats 1 gebildet, welche an einer Öffnung in der Oxidschicht 2a freigelegt ist, wie in 16 gezeigt.
  • Als Nächstes wird dieser strukturelle Körper in den auf 900 bis 1200°C aufgeheizten Quarzofen platziert, um Oxidschichten 12a, 12b auf dem Halbleitersubstrat 1 unter Verwendung von Sauerstoff und Wasserdampf zu bilden, wie in 17 gezeigt. Die Oxidschichten 12a, 12b werden gebildet, um die zuvor gebildeten Oxidschichten 2a, 2b darin einzubinden. Durch diese Hitzebehandlung wird gleichzeitig Drive-In durchgeführt. Das hierin verwendete ”Drive-In” bedeutet Diffundieren von Fremdstoff- bzw. Dotierstoffatomen in der Nähe der Oberfläche eines Substrats in eine tiefe Position. Bei diesem Anlass ist es wünschenswert, dass der Quarzofen auf eine Temperatur eingestellt ist, welche höher ist als die Temperatur für Diffusion. Als ein Resultat des Drive-In weist die p+-Schicht 3 eine erhöhte Tiefe auf, wie in 17 gezeigt.
  • Als Nächstes wird, wie in 18 gezeigt, eine Struktur auf einer Oberfläche unter Verwendung eines Fotolacks 6b gebildet, und danach werden die Oxidschichten 12a, 12b geätzt, um gewünschte Formen aufzuweisen. Dann wird der Fotolack 6b entfernt, um die in 19 gezeigte Struktur zu erhalten. Insbesondere verbleibt die eine gewünschte Struktur aufweisende Oxidschicht 12a auf einer Oberfläche und die Oxidschicht 12b wird von der anderen Oberfläche entfernt.
  • Als Nächstes werden, wie in 20 gezeigt, p-Elektrode 4 und n-Elektrode 5 auf der Vorderseite des Halbleitersubstrats 1 gebildet. Eine Rückseitenelektrode 7 wird auf der unteren Oberfläche des Halbleitersubstrats 1 gebildet.
  • Als Nächstes wird das Halbleitersubstrat 1 mit einer Trennsäge geschnitten und somit werden chipförmige Bypass-Dioden fertiggestellt. Obwohl aus Gründen der einfacheren Erklärung eine chipförmige Bypass-Diode in 12 bis 20 gezeigt ist, ist es tatsächlich üblich, jeden der Schritte auf einem großflächigen Substrat durchzuführen und zum Schluss das Substrat zu zerschneiden, um chipförmige Bypass-Dioden zu erhalten.
  • ZITATLISTE
  • PATENTDOKUMENTE
    • PTD 1: Japanische Patent-Offenlegungsnummer 6-53377
    • PTD 2: Japanische Patent-Offenlegungsnummer 2009-158697
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • Als ein Resultat des Ätzens der Oxidschicht von 17 bis 18, tendiert dieser strukturelle Körper dazu, verkrümmt zu sein. Wenn der strukturelle Körper zum Zeitpunkt von 18 verkrümmt ist, verbleibt eine Verkrümmung, wenn der strukturelle Körper als eine Bypass-Diode fertiggestellt ist. Eine Bypass-Diode mit großer Verkrümmung über einem bestimmten Niveau wird als fehlerhaft betrachtet.
  • Dementsprechend ist es ein Ziel der vorliegenden Erfindung, eine Bypass-Diode mit verringerter Verkrümmung bereitzustellen.
  • LÖSUNG DES PROBLEMS
  • Um das obige Ziel zu erreichen, umfasst eine Bypass-Diode gemäß der vorliegenden Erfindung ein Halbleitersubstrat mit einer ersten Oberfläche und einer zweiten Oberfläche, welche sich gegenüberliegen, eine Elektrode eines ersten Leitungstyps und eine Elektrode eines zweiten Leitungstyps, welche auf der ersten Oberfläche angeordnet sind, eine Rückseitenelektrode, welche auf der zweiten Oberfläche angeordnet ist und eine zu der des Halbleitersubstrats identische Polarität aufweist, eine auf der ersten Oberfläche angeordnete erste Oxidschicht und eine auf der zweiten Oberfläche angeordnete zweite Oxidschicht.
  • VORTEILHAFTE EFFEKTE DER ERFINDUNG
  • Da gemäß der vorliegenden Erfindung nicht nur die erste Oberfläche des Halbleitersubstrats, sondern auch die zweite Oberfläche auf dessen Rückseite mit Oxidschichten versehen sind, kann eine durch eine Oxidschicht verursachte Verkrümmung verringert werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht einer Bypass-Diode in Ausführungsbeispiel 1 gemäß der vorliegenden Erfindung.
  • 2 ist eine planare Ansicht eines Solarzellenmoduls unter Verwendung der Bypass-Dioden in Ausführungsbeispiel 1 gemäß der vorliegenden Erfindung.
  • 3 ist eine erläuternde Ansicht eines siebten Schritts eines Verfahrens zum Herstellen einer Bypass-Diode in Ausführungsbeispiel 2 gemäß der vorliegenden Erfindung.
  • 4 ist eine erläuternde Ansicht eines achten Schritts des Verfahrens zum Herstellen der Bypass-Diode in Ausführungsbeispiel 2 gemäß der vorliegenden Erfindung.
  • 5 ist eine erläuternde Ansicht eines neunten Schritt des Verfahrens zum Herstellen der Bypass-Diode in Ausführungsbeispiel 2 gemäß der vorliegenden Erfindung.
  • 6 ist eine erläuternde Ansicht einer Bypass-Diode in Ausführungsbeispiel 3 gemäß der vorliegenden Erfindung.
  • 7 ist eine erläuternde Ansicht einer ersten Abwandlung der Bypass-Diode in Ausführungsbeispiel 3 gemäß der vorliegenden Erfindung.
  • 8 ist eine erläuternde Ansicht einer zweiten Abwandlung der Bypass-Diode in Ausführungsbeispiel 3 gemäß der vorliegenden Erfindung.
  • 9 ist eine Querschnittsansicht einer Abwandlung der in den Ausführungsbeispielen 1, 2 veranschaulichten Bypass-Diode, gemäß der vorliegenden Erfindung.
  • 10(a) ist eine planare Ansicht und 10(b) ist eine Querschnittsansicht, einer Bypass-Diode gemäß einer konventionellen Technik.
  • 11 ist eine planare Ansicht eines Solarzellenmoduls, welches die Bypass-Dioden gemäß der konventionellen Technik verwendet.
  • 12 ist eine erläuternde Ansicht eines ersten Schritts eines Verfahrens zum Herstellen der Bypass-Diode gemäß der konventionellen Technik.
  • 13 ist eine erläuternde Ansicht eines zweiten Schritts des Verfahrens zum Herstellen der Bypass-Diode gemäß der konventionellen Technik.
  • 14 ist eine erläuternde Ansicht eines dritten Schritts des Verfahrens zum Herstellen der Bypass-Diode gemäß der konventionellen Technik.
  • 15 ist eine erläuternde Ansicht eines vierten Schritts des Verfahrens zum Herstellen der Bypass-Diode gemäß der konventionellen Technik.
  • 16 ist eine erläuternde Ansicht eines fünften Schritts des Verfahrens zum Herstellen der Bypass-Diode gemäß der konventionellen Technik.
  • 17 ist eine erläuternde Ansicht eines sechsten Schritts des Verfahrens zum Herstellen der Bypass-Diode gemäß der konventionellen Technik.
  • 18 ist eine erläuternde Ansicht eines siebten Schritts des Verfahrens zum Herstellen der Bypass-Diode gemäß der konventionellen Technik.
  • 19 ist eine erläuternde Ansicht eines achten Schritts des Verfahrens zum Herstellen der Bypass-Diode gemäß der konventionellen Technik.
  • 20 ist eine erläuternde Ansicht eines neunten Schritts des Verfahrens zum Herstellen der Bypass-Diode gemäß der konventionellen Technik.
  • BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
  • (Ausführungsbeispiel 1)
  • Eine Bypass-Diode in Ausführungsbeispiel 1 gemäß der vorliegenden Erfindung wird unter Bezugnahme auf 1 und 2 beschrieben. Wie in 1 gezeigt, umfasst eine Bypass-Diode 201 in dem vorliegenden Ausführungsbeispiel ein Halbleitersubstrat 1 mit einer ersten Oberfläche 31 und einer zweiten Oberfläche 32, welche sich gegenüberliegen, eine p-Elektrode 4 als eine Elektrode eines ersten Leitungstyps und eine n-Elektrode 5 als eine Elektrode eines zweiten Leitungstyps, welche auf der ersten Oberfläche 31 angeordnet sind, eine Rückseitenelektrode 7, welche auf der zweiten Oberfläche 32 angeordnet ist und eine zu der des Halbleitersubstrats 1 identische Polarität aufweist, eine auf der ersten Oberfläche 31 angeordnete erste Oxidschicht 12a und eine auf der zweiten Oberfläche 32 angeordnete zweite Oxidschicht 12b.
  • Da in dem vorliegenden Ausführungsbeispiel nicht nur die erste Oberfläche 31, sondern auch die zweite Oberfläche 32 des Halbleitersubstrats 1 mit Oxidschichten versehen sind, kann eine durch eine Oxidschicht verursachte Verkrümmung verringert werden.
  • Ferner sind vorzugsweise die erste Oxidschicht 12a und die zweite Oxidschicht 12b symmetrisch angeordnet, wobei das Halbleitersubstrat 1 zwischen ihnen angeordnet ist. Wenn sie symmetrisch angeordnet sind, werden vergleichbare Spannungen durch die Oxidschichten auf entsprechende Bereiche der beiden Oberflächen ausgeübt und somit kann eine Verkrümmung effektiv verringert werden.
  • 2 zeigt ein Beispiel, in welchem eine Mehrzahl an Solarzellen 24 unter Verwendung von Bypass-Dioden 201 verbunden sind, um ein Solarzellenmodul darzustellen. Ein Solarzellenmodul 251 umfasst eine Mehrzahl an Solarzellen 24 und eine Mehrzahl an Bypass-Dioden 201. Jede der Bypass-Dioden 201 gehört zu einer entsprechenden Solarzelle 24. Obwohl 2 zwei Solarzellen 24 zeigt, können Solarzellenmodule 251 durch Verbinden einer größeren Anzahl an Solarzellen 24 gebildet werden.
  • (Ausführungsbeispiel 2)
  • Ein Verfahren zum Herstellen einer Bypass-Diode in Ausführungsbeispiel 2 gemäß der vorliegenden Erfindung wird unter Bezugnahme auf 12 bis 17 und 3 bis 5 beschrieben. Die Beschreibung wird für den Fall des Herstellens der in Ausführungsbeispiel 1 veranschaulichten Bypass-Diode durchgeführt.
  • Das Verfahren zum Herstellen der Bypass-Diode in dem vorliegenden Ausführungsbeispiel ist im Wesentlichen identisch mit dem Verfahren zum Herstellen der Bypass-Diode gemäß der konventionellen Technik, in den Schritten von 12 bis 17. In dem in 12 gezeigten Schritt wird jedoch für ein durch in Scheiben Schneiden eines Siliziumkristallblocks erhaltenes Halbleitersubstrat eine saure oder alkalische Lösung verwendet, um eine beschädigte Schicht zu ätzen und um das Halbleitersubstrat so zu ätzen, dass es eine Dicke von ungefähr 0,1 mm aufweist. Hierbei kann das Halbleitersubstrat 1 vom n-Typ oder p-Typ sein und die Größe und die Dicke des Halbleitersubstrats 1 sind nicht auf hierin veranschaulichte Beispiele beschränkt.
  • Obwohl ferner die folgende Beschreibung der Einfachheit halber unter Verwendung eines n-Typ Halbleitersubstrats durchgeführt wird, kann auch ein p-Typ Halbleitersubstrat verwendet werden. Wenn ein p-Typ Halbleitersubstrat verwendet wird, kann eine unten beschriebene p+-Schicht als eine n+-Schicht gelesen werden und eine unten beschriebene n+-Schicht kann als eine p+-Schicht gelesen werden. Die Bedingungen für Diffusion und ähnliches verändern sich jedoch, wenn ein n-Typ Halbleitersubstrat verwendet wird und wenn ein p-Typ Halbleitersubstrat verwendet wird.
  • In dem Verfahren zum Herstellen der Bypass-Diode in dem vorliegenden Ausführungsbeispiel werden von dem in 17 gezeigten Zustand aus Strukturen aus Fotolack 6b auf sowohl der oberen als auch der unteren Oberfläche gebildet, wie in 3 gezeigt, anstatt Fotolack 6b lediglich auf der oberen Oberfläche zu bilden und die Oxidschicht auf der unteren Oberfläche komplett zu entfernen, wie in 18 von dem in 17 gezeigten Zustand aus gezeigt ist. Dann werden beide Oxidschichten 12a, 12b auf dieselbe Weise strukturiert. Danach wird der Fotolack 6b entfernt, um den in 4 gezeigten Zustand zu erreichen. Als Nächstes werden, wie in 5 gezeigt, die p-Elektrode 4 und die n-Elektrode 5 auf der oberen Oberfläche des Halbleitersubstrats 1 gebildet.
  • Vorzugsweise werden hochleitfähige Materialien wie beispielsweise Silber und Aluminium als Elektrodenmaterial für die p-Elektrode 4 und die n-Elektrode 5 verwendet. Ferner kann als ein Verfahren zum Bilden der p-Elektrode 4 und der n-Elektrode 5 beispielsweise ein Verfahren zum Aufdampfen von Elektrodenmaterialien durch Elektronenstrahlheizen im Hochvakuum angewendet werden. Alternativ kann ein Siebdruckverfahren von Pasten, welche Elektrodenmaterialien enthalten, angewendet werden. Alternativ kann ein Plattieren von Elektrodenmaterialien angewendet werden. Das Verfahren zum Bilden der Elektroden ist nicht auf die obigen Verfahren beschränkt und ein geeignetes Verfahren kann unter Verwendung einer bekannten Technik verwendet werden. Danach wird die Rückseitenelektrode 7 unter Verwendung derselben Mittel gebildet, wie die zum Bilden der p-Elektrode 4 und der n-Elektrode 5. Ferner wird vorzugsweise eine Hitzebehandlung bei 400°C bis 500°C durchgeführt, nachdem die Elektrodenmaterialien auf das Halbleitersubstrat 1 angebracht wurden, um einen guten ohmschen Kontakt zwischen dem Halbleitersubstrat 1 und der p-Elektrode 4, der n-Elektrode 5 und der Rückseitenelektrode 7 zu erhalten.
  • Als Nächstes wird das Halbleitersubstrat 1 mit einer Trennsäge geschnitten und somit sind die chipförmigen Bypass-Dioden fertiggestellt. Wenn das Halbleitersubstrat 1 geschnitten wird, kann ein Laser oder ähnliches anstatt der Trennsäge verwendet werden. Obwohl in 3 bis 5 aus Gründen der einfacheren Erklärbarkeit eine chipförmige Bypass-Diode gezeigt ist, ist es tatsächlich üblich, jeden der Schritte auf einem großflächigen Substrat durchzuführen und abschließend das Substrat zu zerschneiden, um chipförmige Bypass-Dioden zu erhalten.
  • Gemäß dem Verfahren zum Herstellen der Bypass-Diode in dem vorliegenden Ausführungsbeispiel kann die wie im Ausführungsbeispiel 1 beschriebene Bypass-Diode erhalten werden.
  • (Ausführungsbeispiel 3)
  • Eine Bypass-Diode in Ausführungsbeispiel 3 gemäß der vorliegenden Erfindung wird unter Bezugnahme auf 6 beschrieben. Die Bypass-Diode in dem vorliegenden Ausführungsbeispiel entspricht einer Abwandlung von Ausführungsbeispiel 1. 6 bis 8 sind Ansichten der Bypass-Diode von unten betrachtet, d. h. Ansichten der Bypass-Diode von der Seite der zweiten Oberfläche aus betrachtet. Obwohl die zweite Oxidschicht 12b eigentlich durch die Rückseitenelektrode 7 bedeckt ist, wird die zweite Oxidschicht 12b hier in einem Zustand gezeigt, in dem die Rückseitenelektrode 7 aus Gründen der einfacheren Erklärbarkeit entfernt wurde. Obwohl die äußere Form vereinfacht ist und hier aus Gründen der einfacheren Erklärbarkeit als ein Quadrat dargestellt ist, ist die äußere Form der Bypass-Diode tatsächlich nicht auf ein Quadrat beschränkt.
  • Wie in 6 gezeigt, ist in dem vorliegenden Ausführungsbeispiel die zweite Oxidschicht 12b in einer Gitterstruktur angeordnet. In dem in 6 gezeigten Beispiel ist die zweite Oxidschicht 12b, welche ursprünglich so gebildet wurde, dass sie die komplette Fläche bedeckt, so strukturiert, dass sie in einer Gitterstruktur verbleibt. Anders ausgedrückt, sind kleine quadratische Öffnungen in einer Matrix angeordnet.
  • Durch ein Gestalten der zweiten Oxidschicht, so dass sie, wie in dem vorliegenden Ausführungsbeispiel veranschaulicht, in einer Gitterstruktur angeordnet ist, ist sogar, falls die zweite Oxidschicht nicht symmetrisch mit der ersten Oxidschicht ist, die Struktur der zweiten Oxidschicht im Wesentlichen gleichmäßig über die gesamte Fläche verteilt und somit kann eine Verkrümmung bis zu einem gewissen Grad insgesamt verringert werden.
  • Nachfolgend wird eine weitere Abwandlung des vorliegenden Ausführungsbeispiels beschrieben. Die zweite Oxidschicht kann in einer Streifenstruktur angeordnet sein. 7 zeigt ein Beispiel. In dem in 7 gezeigten Beispiel ist die zweite Oxidschicht 12b so strukturiert, dass sie in einer Streifenstruktur verbleibt. Durch Gestalten der zweiten Oxidschicht, so dass sie wie oben beschrieben in einer Streifenstruktur angeordnet ist, ist sogar, falls die zweite Oxidschicht nicht symmetrisch mit der ersten Oxidschicht ist, die Struktur der zweiten Oxidschicht im Wesentlichen gleichmäßig über die gesamte Fläche verteilt und somit kann eine Verkrümmung bis zu einem gewissen Grad insgesamt verringert werden.
  • Noch eine weitere Abwandlung wird beschrieben. Die zweite Oxidschicht kann durch regelmäßiges Anordnen einer Mehrzahl von jeweils voneinander isolierten Grundformen gebildet sein. 8 zeigt ein Beispiel. In dem in 8 gezeigten Beispiel sind als zweite Oxidschicht 12b Strukturen von jeweils voneinander isolierten quadratischen Grundformen regelmäßig in einer Matrix angeordnet. Anders ausgedrückt weist die zweite Oxidschicht 12b eine Form auf, welche durch Entfernen einer gitterförmigen Fläche von der zweiten Oxidschicht 12b gebildet ist, welche ursprünglich die gesamte Fläche bedeckt hat. Durch Gestalten der zweiten Oxidschicht, so dass eine Mehrzahl von jeweils zueinander isolierten Grundformen regelmäßig wie oben beschrieben angeordnet ist, ist sogar, falls die zweite Oxidschicht nicht symmetrisch mit der ersten Oxidschicht ist, die Struktur der zweiten Oxidschicht im Wesentlichen gleichmäßig über die gesamte Fläche verteilt und somit kann eine Verkrümmung bis zu einem gewissen Grad insgesamt verringert werden.
  • Vorzugsweise ist in einem Fall, wo eine der Strukturen in Ausführungsbeispielen 1, 3 als Anordnung der zweiten Oxidschicht angewendet wird, das Verhältnis einer Fläche eines Bereichs der zweiten Oberfläche 32, welche nicht mit der zweiten Oxidschicht 12b bedeckt ist, zu einer Fläche eines Bereichs der ersten Oberfläche 31, welche nicht mit der ersten Oxidschicht 12a bedeckt ist, größer oder gleich 20%. Durch Anwenden dieser Anordnung sind die Anteile der Oxidschichten auf den beiden Oberflächen problemlos ausgeglichen und somit wird eine Verkrümmung problemlos verringert.
  • Vorzugsweise weist das Halbleitersubstrat 1 eine Dicke von weniger oder gleich 100 μm auf. Der Grund hierfür ist, dass es erforderlich ist, dass für einen künstlichen Satelliten verwendete Bauteile ein leichtes Gewicht aufweisen und eine vollständig leichtgewichtige Diode kann erhalten werden, wenn das Halbleitersubstrat 1 eine Dicke von weniger oder gleich 100 μm aufweist.
  • Es ist zu beachten, dass die Ausführungsbeispiele 1, 2 eine Anordnung beschrieben haben, in welcher lediglich die p+-Schicht 3 durch eine von zwei Öffnungen in der ersten Oxidschicht 12a auf der oberen Oberfläche des Halbleitersubstrats 1 gebildet ist. Anstelle einer solchen Anordnung kann auch eine Anordnung eingesetzt werden, in welcher die p+-Schicht 3 durch eine der zwei Öffnungen gebildet ist und eine n+-Schicht durch die andere der zwei Öffnungen gebildet ist. 9 zeigt ein Beispiel. Die p+-Schicht 3 ist durch eine Öffnung gebildet und eine n+-Schicht 8 ist durch die andere Öffnung gebildet. Die p+-Schicht 3 befindet sich unter der p-Elektrode 4 und die n+-Schicht 8 befindet sich unter der n-Elektrode 5. Durch Bilden der n+-Schicht kann ein ohmscher Kontakt zwischen der n-Elektrode 5 und dem Halbleitersubstrat 1 verbessert werden. Die n+-Schicht kann beispielsweise durch Platzieren dieses strukturellen Körpers in einen auf 700 bis 900°C aufgeheizten Quarzofen und durch Einführen eines Phosphor enthaltenden Gases gebildet werden.
  • Es ist zu beachten, dass eine Mehrzahl an Beispielen, welche in den obigen Ausführungsbeispielen veranschaulicht wurden, geeignet kombiniert und eingesetzt werden können.
  • Es sollte verstanden werden, dass die hierin offenbarten Ausführungsbeispiele in jederlei Hinsicht veranschaulichend und nicht beschränkend sind. Der Umfang der vorliegenden Erfindung wird durch den Umfang der Patentansprüche bestimmt und nicht durch die obige Beschreibung und es ist beabsichtigt, dass dieser jegliche Abwandlungen innerhalb des Umfangs und der zu dem Umfang der Patentansprüche äquivalenten Bedeutung umfasst.
  • INDUSTRIELLE ANWENDBARKEIT
  • Die vorliegende Erfindung ist auf eine Bypass-Diode für eine Solarzelle anwendbar.
  • BEZUGSZEICHENLISTE
    • 1: Halbleitersubstrat; 2a, 2b, 12a, 12b: Oxidschicht; 3: p+-Schicht; 4: p-Elektrode; 5: n-Elektrode; 6a, 6b: Fotolack; 7: Rückseitenelektrode; 8: n+-Schicht; 16, 17: Verbindungselement; 24: Solarzelle; 31: erste Oberfläche; 32: zweite Oberfläche; 101: (konventionelle) Bypass-Diode; 151: (konventionelles) Solarzellenmodul; 201: Bypass-Diode; 251: Solarzellenmodul.

Claims (7)

  1. Eine Bypass-Diode, umfassend: ein Halbleitersubstrat mit einer ersten Oberfläche und einer zweiten Oberfläche, welche sich gegenüberliegen; eine Elektrode eines ersten Leitungstyps und eine Elektrode eines zweiten Leitungstyps, welche auf der ersten Oberfläche angeordnet sind; eine Rückseitenelektrode, welche auf der zweiten Oberfläche angeordnet ist und eine zu der des Halbleitersubstrats identische Polarität aufweist; eine auf der ersten Oberfläche angeordnete erste Oxidschicht; und eine auf der zweiten Oberfläche angeordnete zweite Oxidschicht.
  2. Die Bypass-Diode gemäß Anspruch 1, wobei die erste Oxidschicht und die zweite Oxidschicht symmetrisch angeordnet sind, wobei das Halbleitersubstrat zwischen ihnen angeordnet ist.
  3. Die Bypass-Diode gemäß Anspruch 1, wobei die zweite Oxidschicht in einer Gitterstruktur angeordnet ist.
  4. Die Bypass-Diode gemäß Anspruch 1, wobei die zweite Oxidschicht in einer Streifenstruktur angeordnet ist.
  5. Die Bypass-Diode gemäß Anspruch 1, wobei die zweite Oxidschicht durch regelmäßiges Anordnen einer Mehrzahl von jeweils zueinander isolierten Grundformen gebildet ist.
  6. Die Bypass-Diode gemäß einem der Ansprüche 1 bis 5, wobei ein Verhältnis einer Fläche eines Bereichs der zweiten Oberfläche, welche nicht mit der zweiten Oxidschicht bedeckt ist, zu einer Fläche eines Bereichs der ersten Oberfläche, welche nicht mit der ersten Oxidschicht bedeckt ist, größer oder gleich ist als 20%.
  7. Die Bypass-Diode gemäß einem der Ansprüche 1 bis 6, wobei das Halbleitersubstrat eine Dicke von weniger oder gleich 100 μm aufweist.
DE112012004680.3T 2011-11-09 2012-10-29 Bypass-Diode Withdrawn DE112012004680T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-245373 2011-11-09
JP2011245373A JP5868661B2 (ja) 2011-11-09 2011-11-09 バイパスダイオードおよびその製造方法
PCT/JP2012/077869 WO2013069492A1 (ja) 2011-11-09 2012-10-29 バイパスダイオード

Publications (1)

Publication Number Publication Date
DE112012004680T5 true DE112012004680T5 (de) 2014-11-13

Family

ID=48289870

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012004680.3T Withdrawn DE112012004680T5 (de) 2011-11-09 2012-10-29 Bypass-Diode

Country Status (4)

Country Link
US (1) US9214573B2 (de)
JP (1) JP5868661B2 (de)
DE (1) DE112012004680T5 (de)
WO (1) WO2013069492A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150179847A1 (en) * 2013-12-20 2015-06-25 Seung Bum Rim Built-in bypass diode
US11282976B2 (en) 2019-03-22 2022-03-22 Northrop Grumman Systems Corporation Solar panel module

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04278589A (ja) * 1991-03-06 1992-10-05 Fujitsu Ltd 赤外線検知素子の製造方法
JP3280075B2 (ja) 1992-07-31 2002-04-30 シャープ株式会社 太陽電池パネル用ダイオード
JP2004056024A (ja) * 2002-07-24 2004-02-19 Fuji Electric Holdings Co Ltd 薄膜太陽電池およびその製造方法
JP2004186662A (ja) * 2002-10-08 2004-07-02 Sony Corp マスク、マスクブランクスおよびそれらの製造方法
US20040224243A1 (en) 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
JP2007096040A (ja) * 2005-09-29 2007-04-12 Sharp Corp 太陽電池の製造方法および太陽電池
NO20061668L (no) * 2006-04-12 2007-10-15 Renewable Energy Corp Solcelle og fremgangsmate for fremstilling av samme
JP2009020468A (ja) * 2007-07-13 2009-01-29 Brother Ind Ltd マイクロミラーの製造方法
JP5201659B2 (ja) * 2007-12-26 2013-06-05 シャープ株式会社 太陽電池セル用バイパスダイオードの製造方法
JP2011176097A (ja) * 2010-02-24 2011-09-08 Sumco Corp 貼り合わせｓｏｉウェーハ及びその製造方法

Also Published As

Publication number Publication date
US20140353806A1 (en) 2014-12-04
JP5868661B2 (ja) 2016-02-24
US9214573B2 (en) 2015-12-15
JP2013102073A (ja) 2013-05-23
WO2013069492A1 (ja) 2013-05-16

Similar Documents

Publication Publication Date Title
DE102004049160B4 (de) Silicium-Solarzelle mit gitterförmigen Elektroden auf beiden Seiten des Siliciumsubstrats und Herstellverfahren für diese Silicium-Solarzelle
EP1977442B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit unterschiedlich stark dotierten bereichen
DE60221426T2 (de) SOLARZELLE MIT RÜCKSEITE-KONTAKT und HERSTELLUNGSVERFAHREN dazu
DE2607005C2 (de) Integrierte Tandem-Solarzelle
DE60033252T2 (de) Mehrschichtige halbleiter-struktur mit phosphid-passiviertem germanium-substrat
DE10045249A1 (de) Photovoltaisches Bauelement und Verfahren zum Herstellen des Bauelements
DE202015103803U1 (de) Bifaziale Solarzelle und Photovoltaikmodul
WO2003021688A1 (de) Solarzelle sowie verfahren zur herstellung einer solchen
DE19845658A1 (de) Solarzelle mit Bypassdiode
DE2246115A1 (de) Photovoltazelle mit feingitterkontakt und verfahren zur herstellung
DE112013002371T5 (de) Solarzellenmodul
WO2010029180A1 (de) Rückkontaktsolarzelle mit integrierter bypass-diode sowie herstellungsverfahren hierfür
DE102012000541A1 (de) Solarzelle und Verfahren zur Herstellung derselben
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
DE102013204923A1 (de) Photovoltaikmodul
DE102011000753A1 (de) Solarzelle, Solarmodul und Verfahren zum Herstellen einer Solarzelle
EP2289107B1 (de) Solarzelle und verfahren zu deren herstellung
DE10125036B4 (de) Verfahren zum Schützen einer Solarzelle
EP2347448B1 (de) Verfahren zur herstellung einer waferbasierten, rückseitenkontaktierten hetero-solarzelle und mit dem verfahren hergestellte hetero-solarzelle
DE212013000122U1 (de) Hybrid-Solarzelle
DE102011088899A1 (de) Rückkontakt-Solarzelle und Verfahren zur Herstellung einer Rückkontakt-Solarzelle
DE10127382A1 (de) Solarzelle und Verfahren zu deren Herstellung
DE102016116192B3 (de) Photovoltaikmodul mit integriert serienverschalteten Stapel-Solarzellen und Verfahren zu seiner Herstellung
DE112012004680T5 (de) Bypass-Diode
DE102014105358A1 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MUELLER HOFFMANN & PARTNER PATENTANWAELTE MBB, DE

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee