JP2013090274A5 - - Google Patents

Description

各単位回路１３０は、複数（ここでは２つ）のシフトレジスタ回路１３１，１３２（図中のブロック内では便宜上、「Ｓ／Ｒ」と記載；以下同様）と、４つのＡＮＤ回路（論理積回路）１３３Ａ〜１３３Ｄと、２つのＯＲ回路（論理和回路）１３４Ａ，１３４Ｂと、４つのバッファ回路１３５Ａ〜１３５Ｄとを有している。

［撮像装置１の作用・効果］
本実施の形態の撮像装置１では、撮像光Ｌinが撮像部１１へ入射すると、各画素２０内の光電変換素子２１では、この撮像光Ｌinが信号電荷に変換（光電変換）される。このとき、蓄積ノードＮでは、光電変換により発生した信号電荷の蓄積によって、ノード容量に応じた電圧変化が生じる。具体的には、蓄積ノード容量をＣｓ、発生した信号電荷をｑとすると、蓄積ノードＮでは（ｑ／Ｃｓ）の分だけ電圧が変化（ここでは低下）する。このような電圧変化に応じて、トランジスタ２２のドレインには入力電圧Ｖin（信号電荷に対応した電圧）が印加される。このトランジスタ２２へ供給される入力電圧Ｖin（蓄積ノードＮに蓄積された信号電荷）は、読み出し制御線Ｌreadから供給される行走査信号に応じてトランジスタ２２がオン状態になると、画素２０から信号線Ｌsigへ読み出される。

このため、例えば、強外光が照射された直後に暗状態に環境が変化し、かつリセット動作（１回目のリセット動作）が行われてＶｎｐ＞０Ｖの状態に戻っても、数百μｓの間は蓄積状態から空乏状態に遷移しない。ここで、空乏状態と、蓄積状態もしくは反転状態とでは、上記したゲート電極２１Ｇ側の界面に誘起された電荷の影響により、ＰＩＮ型のフォトダイオードにおける容量特性が異なることが知られている。具体的には、図８（Ａ），（Ｂ）に示したように、ゲート電極２１Ｇとｐ型半導体層２１Ｐと間に形成される寄生容量Ｃｇｐは、蓄積状態では大きく、空乏状態では小さくなる。また、このような寄生容量Ｃｇｐの変化は、光電変換素子２１の光電変換材料あるいはトランジスタ２２に使用される半導体材料等に依存する。

ここで、蓄積ノードＮに接続されているＰＩＮ型のフォトダイオード（光電変換素子２１）では、その寄生容量Ｃｇｐが空乏状態，蓄積状態および反転状態の状態毎に異なる場合、上記のような状態遷移により、画素２０内における全体のカップリング量（寄生容量の大きさ）が変化する。このため、読み出し／第１リセット期間Ｔｒ１後においても、その期間Ｔｒ１の直前まで入射していた光の情報（電荷）が、蓄積ノードＮに残ってしまう。このようなメカニズムにより、強外光が照射されて画素２０内の電荷が飽和してしまう場合、リセット動作を伴う読み出し／第１リセット期間Ｔｒ１後においても、その直前まで蓄積されていた信号電荷の一部が、画素２０内に残存してしまうのである。このような強外光に起因する信号電荷の残存は、図７（Ａ），（Ｂ）に示したような真性半導体層２１Ｉの下にゲート電極が配置された構造を有するダイオードにおいて生じるものである。但し、ゲート電極のない構造のものであっても、ラテラル型，バーティカル型を問わず、強い光が照射されることによって電荷が飽和状態に達した場合には、信号電荷の残留が発生する。厳密には、電荷が飽和状態に達していなくとも強い光が入射することで、発生したキャリアがトラップ準位に捕獲され、放出されるまでに時間がかかる。

各単位回路１３０ａは、上記実施の形態において説明した単位回路１３０と同様、複数列（ここでは２列）のシフトレジスタ回路１３１，１３２と、４つのＡＮＤ回路１３３Ａ〜１３３Ｄと、２つのＯＲ回路１３４Ａ，１３４Ｂとを有している。また、ＯＲ回路１３４Ａのバッファとしてバッファ回路１３５Ａ、ＯＲ回路１３４Ｂのバッファとしてバッファ回路１３５Ｃがそれぞれ設けられている。これらのバッファ回路１３５Ａ，１３５Ｃからの出力信号は、読み出し制御線Ｌread(n)aを介して撮像部１１内の各画素２０へ出力される。

本変形例のように、２回目のリセット駆動において、切り替えタイミングとオン電位との両方が異なる場合には、行走査部１３において、上記変形例１の単位回路１３０ａを用い、かつ、バッファ回路１３５Ａ〜１３５Ｄ（詳細には１３５Ａ，１３５Ｃまたは１３５Ｂ，１３５Ｄ）として上記変形例２において説明した３値切り替え可能なバッファ回路を用いればよい。

本変形例のように、１回目のリセット駆動（読み出し駆動）時と、２回目のリセット駆動時の双方において、電位Ｖread１，Ｖread２の切り替えタイミングを異なるようにする場合には、例えば図２６に示したような単位回路１３０ｂを行走査部１３に設ければよい。

具体的には、ＡＮＤ回路１３８Ａでは、一方の入力端子にシフトレジスタ回路１３２からのパルス信号が、他方の入力端子にはイネーブル信号ＥＮ１がそれぞれ入力されている。ＡＮＤ回路１３８Ｂでは、一方の入力端子にはシフトレジスタ回路１３１からのパルス信号が、他方の入力端子にはイネーブル信号ＥＮ２が入力されている。ＡＮＤ回路１３８Ｃ〜１３８Ｈについても同様で、一方の入力端子にシフトレジスタ回路１３１、１３２のどちらか一方からのパルス信号が入力され、他方の入力端子にはイネーブル信号ＥＮ３〜ＥＮ８のいずれかが入力されている。ＯＲ回路１３９Ａは、ＡＮＤ回路１３８Ａ，１３８Ｂからの各出力信号の論理和信号を生成し、ＯＲ回路１３９Ｂは、ＡＮＤ回路１３８Ｃ，１３８Ｄからの各出力信号の論理和信号を生成するようになっている。同様に、ＯＲ回路１３９Ｃは、ＡＮＤ回路１３８Ｅ，１３８Ｆからの各出力信号の論理和信号を、ＯＲ回路１３９Ｄは、ＡＮＤ回路１３８Ｇ，１３８Ｈからの各出力信号の論理和信号をそれぞれ生成するようになっている。これらのＯＲ回路１３９Ａ〜１３９Ｄのバッファとしてバッファ回路１３５Ａ〜１３５Ｄが設けられている。バッファ回路１３５Ａ，１３５Ｃからの出力信号は、読み出し制御線Ｌread(n)aを介して撮像部１１へ出力され、バッファ回路１３５Ｂ，１３５Ｄからの出力信号は、読み出し制御線Ｌread(n)bを介して撮像部１１へ出力される。

＜変形例５＞
図２７は、変形例５に係るトランジスタ（トランジスタ２２Ａ）の概略構成を表す断面図である。上記実施の形態では、上述のような読み出し駆動およびリセット駆動を２つのゲート電極を有するトランジスタ（図４に示したトランジスタ２２）を用いて行う場合について説明したが、その２つのゲート電極のうち一方がＬＤＤ層にオーバーラップしていてもよい。具体的には、トランジスタ２２Ａは、上記実施の形態のトランジスタ２２と同様、基板１１０上に、第１ゲート電極２２０Ａ１、第１ゲート絶縁膜２２９、半導体層２２６（チャネル層２２６ａ，ＬＤＤ層２２６ｂ，Ｎ⁺層２２６ｃ）が設けられている。また、半導体層２２６上には、第２ゲート絶縁膜２３０、第２ゲート電極２２０Ｂおよび第１層間絶縁膜２３１が積層されている。第１層間絶縁膜２３１上には、コンタクトホールＨ１を埋め込むようにソース・ドレイン電極２２８が形成され、その上に第２層間絶縁膜２３２が設けられている。

Claims (17)

1. 各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素を有する撮像部と、
   前記トランジスタのオン動作およびオフ動作を切り替えることにより、前記画素内に蓄積された信号電荷の読み出し駆動およびリセット駆動を行う駆動部とを備え、
   前記トランジスタが半導体層を間にして第１および第２のゲート電極を有し、
   前記駆動部は、
   前記トランジスタの前記第１のゲート電極に第１の電圧、前記第２のゲート電極に第２の電圧をそれぞれ印加することにより、前記オン動作および前記オフ動作を切り替え、かつ
   前記リセット駆動の際には、前記第１および第２の電圧のそれぞれにおいて、オン電圧およびオフ電圧間の切り替え時期およびオン電圧値のうちの一方または両方が互いに異なるように設定する
   撮像装置。
2. 前記駆動部は、前記第１の電圧をオン電圧、前記第２の電圧をオフ電圧に保持して前記リセット駆動を行う
   請求項１に記載の撮像装置。
3. 前記駆動部は、前記第１の電圧よりも前記第２の電圧におけるオン電圧からオフ電圧への切り替え時期を相対的に早めて前記リセット駆動を行う
   請求項１または請求項２に記載の撮像装置。
4. 前記駆動部は、前記第１の電圧よりも前記第２の電圧における前記オン電圧値を相対的に小さく設定して前記リセット駆動を行う
   請求項１ないし請求項３のいずれか１つに記載の撮像装置。
5. 前記駆動部は、前記第１の電圧よりも前記第２の電圧におけるオン電圧からオフ電圧への切り替え時期を相対的に早め、かつ前記第１の電圧よりも前記第２の電圧における前記オン電圧値を相対的に小さく設定して前記リセット駆動を行う
   請求項１ないし請求項４のいずれか１つに記載の撮像装置。
6. 前記駆動部は、
   前記リセット駆動を１フレーム期間内で間欠的に複数回行い、
   前記１フレーム期間内の少なくとも最終回のリセット駆動の際に、前記第１および第２の電圧の前記切り替え時期および前記オン電圧値のうちの一方または両方が異なるように設定する
   請求項１ないし請求項５のいずれか１つに記載の撮像装置。
7. 前記駆動部による前記読み出し駆動に伴って、前記画素内の信号電荷のリセットがなされる
   請求項１ないし請求項６のいずれか１つに記載の撮像装置。
8. 前記トランジスタでは、前記第１および第２のゲート電極の各ゲート長が互いに異なっている
   請求項１ないし請求項７のいずれか１つに記載の撮像装置。
9. 前記トランジスタは、それぞれが、前記半導体層と電気的に接続されると共に、ソースまたはドレインとして機能する一対のソース・ドレイン電極を有し、
   前記半導体層は、
   活性層と、
   前記活性層と前記一対のソース・ドレイン電極のそれぞれとの間に形成されたＬＤＤ（Lightly Doped Drain）層とを含み、
   前記第１および第２のゲート電極のうちの一方または両方のゲート電極が、一方のソース・ドレイン電極側に形成されたＬＤＤ層にオーバーラップして設けられている
   請求項８に記載の撮像装置。
10. 前記第２のゲート電極が、一方のソース・ドレイン電極側に形成されたＬＤＤ層にオーバーラップして設けられている
    請求項９に記載の撮像装置。
11. 前記光電変換素子が、ＰＩＮ型のフォトダイオードまたはＭＩＳ型センサからなる
    請求項１ないし請求項１０のいずれか１つに記載の撮像装置。
12. 前記撮像部が、入射した放射線に基づいて電気信号を発生させるものである
    請求項１ないし請求項１０のいずれか１つに記載の撮像装置。
13. 前記撮像部は、前記光電変換素子上に、放射線を前記光電変換素子の感度域に変換する波長変換層を有する
    請求項１１に記載の撮像装置。
14. 前記撮像部は、入射した放射線を吸収して電気信号に変換する光電変換層を有する
    請求項１２に記載の撮像装置。
15. 前記放射線がＸ線である
    請求項１２ないし請求項１４のいずれか１つに記載の撮像装置。
16. 前記トランジスタの前記半導体層は、アモルファスシリコン、多結晶シリコン、微結晶シリコンまたは酸化物半導体よりなる
    請求項１ないし請求項１５のいずれか１つに記載の撮像装置。
17. 撮像装置と、この撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
    前記撮像装置は、
    各々が光電変換素子と電界効果型のトランジスタとを含む複数の画素を有する撮像部と、
    前記トランジスタのオン動作およびオフ動作を切り替えることにより、前記画素内に蓄積された信号電荷の読み出し駆動およびリセット駆動を行う駆動部とを備え、
    前記トランジスタが半導体層を間にして第１および第２のゲート電極を有し、
    前記駆動部は、
    前記トランジスタの前記第１のゲート電極に第１の電圧、前記第２のゲート電極に第２の電圧をそれぞれ印加することにより、前記オン動作および前記オフ動作を切り替え、かつ
    前記リセット駆動の際には、前記第１および第２の電圧のそれぞれにおいて、オン電圧およびオフ電圧間の切り替え時期およびオン電圧値のうちの一方または両方が互いに異なるように設定する
    撮像表示システム。