JP2013065727A - 正特性サーミスタ - Google Patents
正特性サーミスタ Download PDFInfo
- Publication number
- JP2013065727A JP2013065727A JP2011203881A JP2011203881A JP2013065727A JP 2013065727 A JP2013065727 A JP 2013065727A JP 2011203881 A JP2011203881 A JP 2011203881A JP 2011203881 A JP2011203881 A JP 2011203881A JP 2013065727 A JP2013065727 A JP 2013065727A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- electrode
- temperature coefficient
- positive temperature
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Abstract
【課題】正特性サーミスタ本来の機能に加えて、ダイオードとしての機能をも備える、正特性サーミスタを提供する。
【解決手段】正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体2と、サーミスタ素体2の各端部にそれぞれ互いに対向するように形成される第1および第2の電極3および4と、を備える、正特性サーミスタ1において、第1の電極3は、サーミスタ素体2に対してオーミック性を有し、他方、第2の電極4は、サーミスタ素体2に対して非オーミック性を有する。第1および第2の電極3および4間に順方向電圧を印加するときには、通常の正特性サーミスタのような抵抗−温度特性が得られ、逆方向電圧を印加するときには、ダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。
【選択図】図1
【解決手段】正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体2と、サーミスタ素体2の各端部にそれぞれ互いに対向するように形成される第1および第2の電極3および4と、を備える、正特性サーミスタ1において、第1の電極3は、サーミスタ素体2に対してオーミック性を有し、他方、第2の電極4は、サーミスタ素体2に対して非オーミック性を有する。第1および第2の電極3および4間に順方向電圧を印加するときには、通常の正特性サーミスタのような抵抗−温度特性が得られ、逆方向電圧を印加するときには、ダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。
【選択図】図1
Description
この発明は、正特性サーミスタに関するもので、特に、正特性サーミスタの多機能化を図るための改良に関するものである。
たとえば特開平5−29115号公報(特許文献1)には、半導体素子の両端面にのみ、無電解めっきなどの方法によりオーミック性を有する下層電極が形成され、この下層電極を覆うように、半導体素子の両端部にはんだ付け性に優れた上層電極が形成された、正特性サーミスタが開示されている。
他方、正特性サーミスタが用いられる電気回路では、回路の整流性が求められることがある。この要求に応えるため、従来、正特性サーミスタに、別部品としてのダイオードを接続することにより、整流特性を実現していた。しかし、この方法では、部品点数が多くなり、小型化が阻害されるという問題があった。
そこで、この発明の目的は、正特性サーミスタ本来の機能に加えて、ダイオードとしての機能をも備える、正特性サーミスタを提供しようとすることである。
この発明は、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体と、サーミスタ素体の少なくとも一部を挟んで互いに対向する第1および第2の電極と、を備える、正特性サーミスタに向けられるものであって、上述した技術的課題を解決するため、第1の電極は、サーミスタ素体に対してオーミック性を有し、他方、第2の電極は、サーミスタ素体に対して非オーミック性を有しており、それによって、第1および第2の電極間に順方向電圧を印加するときと逆方向電圧を印加するときとで互いに異なる抵抗−温度特性が得られるようにされたことを特徴としている。
上記サーミスタ素体は、1対の主面、1対の側面および1対の端面を備えるチップ形状を有していても、薄膜状であってもよい。
また、サーミスタ素体は、積層された複数のサーミスタ層からなる積層構造を有していてもよい。この場合、上記第2の電極は、サーミスタ層間に配置される内部電極と、サーミスタ素体の外表面上に形成されかつ内部電極に電気的に接続される外部電極と、を備えることが好ましい。
上記第1の電極は、サーミスタ素体の外表面上にスパッタリングによって形成された部分を含むことが好ましい。スパッタリングを行なうと、スパッタリング対象物との界面で酸素が奪われるため、電子の濃度が上がると考えられる。このため、第1の電極において、電流が流れやすくなる。
上記第2の電極は、サーミスタ素体を構成する半導体セラミックの電子親和力よりも大きい仕事関数を有する金属材料からなることが好ましい。仕事関数が大きいほど障壁が高くなるので、第2の電極において、電流をより流れにくくすることができる。
この発明に係る正特性サーミスタによれば、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体がn型半導体であるので、非オーミック接合が得られると整流性を持ち、特定方向の突入電流を抑えることができる。このため、第1および第2の電極間に印加される電圧の向きを順方向にしたときには、通常の正特性サーミスタのような抵抗−温度特性が得られるが、電圧の向きを逆方向にしたときには、ショットキーバリアダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。
したがって、この発明によれば、1個の正特性サーミスタにおいて、正特性サーミスタ本来の機能とダイオードとしての機能とを与えることができるので、部品点数の削減、および正特性サーミスタを用いる電子機器の小型化を図ることができる。
図1を参照して、この発明の第1の実施形態による正特性サーミスタ1について説明する。
正特性サーミスタ1は、サーミスタ素体2を備える。サーミスタ素体2は、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなる。半導体セラミックは、たとえば、BaCO3およびTiO2を主成分とし、これに希土類元素などの半導体化剤、およびMnなどの特性改善剤を微量添加し、さらに所望のキュリー温度を得るためのSrなどのシフターを加えてなる、原料粉末を焼成することによって得られる。半導体セラミックの組成は、たとえば、以下の一般式によって表わされる。
(BaMeSrCa)TiαO3+ySiO2+zMn
なお、上記式において、Meは、Er、Ce、La、Pr、Nd、Sm、Cd、Ho、DyおよびYから選ばれる少なくとも1種である。
なお、上記式において、Meは、Er、Ce、La、Pr、Nd、Sm、Cd、Ho、DyおよびYから選ばれる少なくとも1種である。
正特性サーミスタ1は、また、サーミスタ素体2の少なくとも一部を挟んで互いに対向する第1および第2の電極3および4を備える。この実施形態では、サーミスタ素体2は、1対の主面5および6、1対の側面7および8、ならびに1対の端面9および10を備えるチップ形状を有している。上述した電極3および4は、それぞれ、端面9および10上に形成されるとともに、端面9および10の各々に隣接する主面5および6ならびに側面7および8の各一部上にまで延びるように形成されている。
正特性サーミスタ1の特徴とするところは、第1の電極3が、サーミスタ素体2に対してオーミック性を有し、他方、第2の電極4が、サーミスタ素体2に対して非オーミック性を有しており、それによって、第1および第2の電極3および4間に、非オーミック性の電極が正側となる方向の電圧(以下、順方向電圧)を印加するときと、オーミック性の電極が正側となる方向の電圧(以下、逆方向電圧)を印加するときとで互いに異なる抵抗−温度特性が得られるようにされていることである。
すなわち、正特性サーミスタ1によれば、ダイオードと通常の正特性サーミスタとを合わせたような特性が得られる。サーミスタ素体2がn型半導体であるので、第2の電極4において非オーミック接合が得られるようにすれば、ここに整流性を与えることができ、常温においても特定方向の突入電流を抑制することができる。このため、第1および第2の電極3および4間に印加される電圧の向きを順方向にしたときには、通常の正特性サーミスタのような抵抗−温度特性が得られ、電圧の向きを逆方向にしたときには、ショットキーバリアダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。なお、具体的な抵抗−温度特性については、後述する実験例において明らかにする。
サーミスタ素体2に対してオーミック接合が得られる第1の電極3のための金属材料としては、たとえば、Ni、Cr、Ni−Cr、Ni−Cu、In−Gaなどが挙げられる。第1の電極3の形成方法としては、スパッタリング、めっき、導電性ペーストの焼付けなどを採用することができる。より具体的には、Niめっき、Cr、Ni、Ni−Cr、Ni−Cuなどのスパッタリング、In−Gaの塗布などを採用し得るが、特に、スパッタリングを採用することが好ましい。スパッタリングを行なうと、スパッタリング対象物との界面で酸素が奪われるため、電子の濃度が上がり、その結果、第1の電極3において、電流が流れやすくなるからである。
なお、第1の電極3において、上述したようなオーミック接合が得られる金属膜を形成した後、好ましくは、第1の電極3のはんだ付け性を向上させるため、たとえばAgからなるスパッタリング膜が形成される。この場合、はんだ付け時の耐熱性を確保するため、たとえばNi−Cu合金(モネル)からなるスパッタリング膜をAg膜の下地層として形成することがより好ましい。
他方、サーミスタ素体2に対して非オーミック接合が得られる第2の電極4のための金属材料としては、サーミスタ素体2を構成する半導体セラミックの電子親和力よりも大きい仕事関数を有する貴金属が有利に用いられ、たとえば、Ag、Ag−Pd、Pd、Pt、Auなどが挙げられる。これらの金属材料のうち、いずれを選ぶかによって、得られるダイオード特性を変えることができる。また、第2の電極4の形成には、たとえば導電性ペーストの焼付けが採用される。
次に、図2を参照して、この発明の第2の実施形態による正特性サーミスタ11について説明する。
正特性サーミスタ11は、たとえばアルミナからなる絶縁体基板12上に形成された薄膜状のサーミスタ素体13を備える。サーミスタ素体13は、前述したサーミスタ素体2の場合と同様、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなる。
正特性サーミスタ11は、また、サーミスタ素体13の少なくとも一部を挟んで互いに対向する第1および第2の電極14および15を備える。この実施形態では、薄膜状のサーミスタ素体13の互いに対向する一方および他方端部上に、それぞれ第1および第2の電極14および15が形成されている。
正特性サーミスタ11の特徴とするところは、第1の電極14が、サーミスタ素体13に対してオーミック性を有し、他方、第2の電極15が、サーミスタ素体13に対して非オーミック性を有しており、それによって、第1および第2の電極14および15間に順方向電圧を印加するときと逆方向電圧を印加するときとで互いに異なる抵抗−温度特性が得られるようにされていることである。
第1および第2の電極14および15の材料および形成方法については、前述した第1および第2の電極3および4についてのものと同様のものを適用することができる。
次に、図3を参照して、この発明の第3の実施形態による正特性サーミスタ21について説明する。
正特性サーミスタ21は、前述したサーミスタ素体2の場合と同様、正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体22を備える。この実施形態では、サーミスタ素体22は、積層された複数のサーミスタ層23からなる積層構造を有している。
正特性サーミスタ21は、また、サーミスタ素体22の少なくとも一部を挟んで互いに対向する第1および第2の電極24および25を備える。第1の電極24は、サーミスタ素体22に対してオーミック性を有し、他方、第2の電極25は、サーミスタ素体22に対して非オーミック性を有している。
この実施形態では、第1の電極24は、サーミスタ層23間に配置される第1の内部電極26と、サーミスタ素体22の外表面上に形成されかつ第1の内部電極26に電気的に接続される第1の外部電極27と、を備えている。
他方、第2の電極25は、第1の内部電極26にサーミスタ層23を介して対向するようにサーミスタ層23間に配置される第2の内部電極28と、サーミスタ素体22の外表面上の、第1の外部電極27が形成された位置とは異なる位置に形成されかつ第2の内部電極28に電気的に接続される第2の外部電極29と、を備えている。
この実施形態では、サーミスタ素体22は、1対の主面30および31、1対の側面(図3では図示されない。)、ならびに1対の端面32および33を備えるチップ形状を有している。上述した第1および第2の外部電極27および29は、それぞれ、端面32および33上に形成されるとともに、端面32および33の各々に隣接する主面30および31ならびに側面の各一部上にまで延びるように形成されている。
第1および第2の電極24および25の材料については、前述した第1および第2の電極3および4についてのものと同様のものを適用することができる。また、少なくとも外部電極27および29の形成方法については、前述した第1および第2の電極3および4についてのものと同様のものを適用することができる。他方、内部電極26および28の形成には、サーミスタ素体22との同時焼成を考慮して、導電性ペーストが用いられることが好ましい。また、内部電極26にNi等の卑金属を用いた場合、還元性雰囲気で焼成されなければならないが、還元性雰囲気での焼成で失われるサーミスタ素体22のサーミスタ特性を回復するため、再酸化処理が実施される。
なお、図3に示した正特性サーミスタ21において、たとえば、サーミスタ素体22に対してオーミック性を有する第1の電極24は、外部電極27のみとし、内部電極26が省略された実施形態も可能である。
第2の実施形態のように、薄膜状のサーミスタ素体13を備えていたり、第3の実施形態のように、内部電極26および28を内蔵する積層構造のサーミスタ素体22を備えていたりすれば、第1の実施形態のように、チップ形状のサーミスタ素体2を備えている場合に比べて、最小抵抗値を低くすることができ、よって、抵抗値などの特性の調整幅を広げることができる。
また、第1ないし第3の実施形態による正特性サーミスタ1、11および21の各々において、実装工程などにあたっては、第1の電極3、14および24と第2の電極4、15および25との間で区別されなければならない。このとき、電極材料の違い等によって色調が異なるなどの外観上の区別が可能であればよいが、そうでない場合には、たとえば目視等が可能なマークなどを正特性サーミスタの外表面上のいずれかの場所に付すといった手段によって、第1の電極と第2の電極との間で区別できるようにしておくことが好ましい。
次に、この発明の効果を確認するために実施した実験例について説明する。この実験例では、図1に示すような形態の正特性サーミスタを作製した。
まず、サーミスタ素体を構成するセラミック原料として、BaCO3、TiO2、および半導体化剤としてのEr2O3等を所定量秤量し、それぞれの秤量物を、純水、分散剤および部分安定化ジルコニアからなる粉砕媒体(PSZボール)とともに、ポリエチレン製ポットに2時間投入して、十分に湿式混合粉砕した後、乾燥し、1200℃で1時間、仮焼した。
次に、上記仮焼粉に有機バインダ等を混合し、この混合物を、PSZボールとともに、ポリエチレン製ポットに入れ、5時間混合粉砕して、造粒し、乾燥して、セラミック原料を得た。
次に、得られたセラミック原料を金型に注入して、プレス成形を行ない、未焼成のチップ型の成形体を得た。
次に、上記成形体に対して、脱バインダ処理を実施し、次いで、4℃/分の昇温速度で1380℃まで昇温し、この温度で2時間キープした後、4℃/分の降温速度で室温まで戻す、焼成工程を実施した。
このようにして得られた焼結体としてのサーミスタ素体の一方端部上に、まず、非オーミック性の電極を形成するため、厚膜用Agペーストを塗布し、次いで、700℃の温度で焼き付けた。
その後、サーミスタ素体の他方端部上に、オーミック性の電極を形成するため、スパッタリングにより、Cr膜を形成し、次いで、その上にNi−Cu合金膜を形成し、さらにその上にAg膜を形成して、試料となる正特性サーミスタを完成させた。
このようにして得られた試料としての正特性サーミスタの抵抗−温度特性が図4に示されている。図4には、非オーミック性の電極とオーミック性の電極との間に、2Vの電圧を、順方向(非オーミック性の電極が正側となる方向)に印加した場合の抵抗−温度特性と、逆方向(オーミック性の電極が正側となる方向)に印加した場合の抵抗−温度特性と、が示されている。
図4からわかるように、順方向印加では、通常の正特性サーミスタのような抵抗−温度特性が得られ、逆方向印加では、ダイオードと正特性サーミスタとを合わせたような抵抗−温度特性が得られる。
1,11,21 正特性サーミスタ
2,13,22 サーミスタ素体
3,14,24 第1の電極
4,15,25 第2の電極
5,6,30,31 主面
7,8 側面
9,10,32,33 端面
23 サーミスタ層
26,28 内部電極
27,29 外部電極
2,13,22 サーミスタ素体
3,14,24 第1の電極
4,15,25 第2の電極
5,6,30,31 主面
7,8 側面
9,10,32,33 端面
23 サーミスタ層
26,28 内部電極
27,29 外部電極
Claims (6)
- 正の温度係数を有するサーミスタ特性を示す半導体セラミックからなるサーミスタ素体と、
前記サーミスタ素体の少なくとも一部を挟んで互いに対向する第1および第2の電極と、
を備え、
前記第1の電極は、前記サーミスタ素体に対してオーミック性を有し、他方、前記第2の電極は、前記サーミスタ素体に対して非オーミック性を有しており、それによって、前記第1および第2の電極間に順方向電圧を印加するときと逆方向電圧を印加するときとで互いに異なる温度−抵抗特性が得られるようにされた、
正特性サーミスタ。 - 前記サーミスタ素体は、1対の主面、1対の側面および1対の端面を備えるチップ形状を有している、請求項1に記載の正特性サーミスタ。
- 前記サーミスタ素体は薄膜状である、請求項1に記載の正特性サーミスタ。
- 前記サーミスタ素体は、積層された複数のサーミスタ層からなる積層構造を有しており、
前記第2の電極は、前記サーミスタ層間に配置される内部電極と、前記サーミスタ素体の外表面上に形成されかつ前記内部電極に電気的に接続される外部電極と、を備える、
請求項1に記載の正特性サーミスタ。 - 前記第1の電極は、前記サーミスタ素体の外表面上にスパッタリングによって形成された部分を含む、請求項1ないし4のいずれかに記載の正特性サーミスタ。
- 前記第2の電極は、前記サーミスタ素体を構成する前記半導体セラミックの電子親和力よりも大きい仕事関数を有する金属材料からなる、請求項1ないし5のいずれかに記載の正特性サーミスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011203881A JP2013065727A (ja) | 2011-09-17 | 2011-09-17 | 正特性サーミスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011203881A JP2013065727A (ja) | 2011-09-17 | 2011-09-17 | 正特性サーミスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013065727A true JP2013065727A (ja) | 2013-04-11 |
Family
ID=48188960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011203881A Withdrawn JP2013065727A (ja) | 2011-09-17 | 2011-09-17 | 正特性サーミスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013065727A (ja) |
-
2011
- 2011-09-17 JP JP2011203881A patent/JP2013065727A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6496581B2 (ja) | 電圧非直線抵抗素子及びその製法 | |
TWI433827B (zh) | NTC thermal resistors for semiconductor porcelain compositions and NTC thermal resistors | |
JP2019067793A (ja) | 電子部品 | |
JP4211510B2 (ja) | 積層型ptcサーミスタの製造方法 | |
JP6496582B2 (ja) | 電圧非直線抵抗素子及びその製法 | |
CN106548840B (zh) | 一种叠层片式ZnO压敏电阻器及其制备方法 | |
JPH06151103A (ja) | 積層型半導体磁器組成物 | |
JP2013065727A (ja) | 正特性サーミスタ | |
JP2541344B2 (ja) | チタン酸バリウム系半導体磁器を用いた電子部品 | |
JP4710097B2 (ja) | 積層型正特性サーミスタ | |
TW201319006A (zh) | 半導體陶瓷及使用其之ptc熱阻器 | |
JP5569102B2 (ja) | 積層正特性サーミスタ及び積層正特性サーミスタの製造方法 | |
JPH0714702A (ja) | 正の抵抗温度特性を有する積層型半導体磁器 | |
JP2705221B2 (ja) | セラミックコンデンサ及びその製造方法 | |
JP2697095B2 (ja) | セラミックコンデンサ及びその製造方法 | |
JPH11233305A (ja) | Ptcサーミスタ薄膜素子 | |
JP5569101B2 (ja) | 積層正特性サーミスタ及び積層正特性サーミスタの製造方法 | |
JP2008270391A (ja) | 積層型チップバリスタおよびその製造方法 | |
JP2725357B2 (ja) | セラミックコンデンサ及びその製造方法 | |
JP4099956B2 (ja) | 電圧依存性非直線抵抗体 | |
JP2006245111A (ja) | ビスマス系酸化亜鉛バリスタ | |
JP3240689B2 (ja) | 積層型半導体磁器組成物 | |
US9831018B2 (en) | Electronic component | |
JP2737280B2 (ja) | セラミックコンデンサ及びその製造方法 | |
JPH07297008A (ja) | 正特性サーミスタおよびこれを用いたサーミスタ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |