JP2013062401A - 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法 - Google Patents
抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法 Download PDFInfo
- Publication number
- JP2013062401A JP2013062401A JP2011200406A JP2011200406A JP2013062401A JP 2013062401 A JP2013062401 A JP 2013062401A JP 2011200406 A JP2011200406 A JP 2011200406A JP 2011200406 A JP2011200406 A JP 2011200406A JP 2013062401 A JP2013062401 A JP 2013062401A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- layer
- variable resistance
- electrode
- resistance change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Abstract
【解決手段】抵抗変化型不揮発性記憶装置は、第1電極14と、第1電極14上に設けられた抵抗変化部18と、抵抗変化部18上に設けられた第2電極11とを具備している。抵抗変化部18は、第1電極14上に設けられ、印加する電圧により抵抗が変化する抵抗変化層13と、抵抗変化層13上に設けられ、フィラメントを形成する安定層12とを備えている。抵抗変化層と安定層は異なる金属酸化物である。抵抗変化層の酸化物生成エネルギーは、安定層の酸化物生成エネルギーよりも高い。抵抗変化層13の膜厚は、抵抗変化部18のオフ状態の抵抗が膜厚で律速される範囲の抵抗になるような値を有する。
【選択図】図7
Description
抵抗変化型不揮発性記憶装置の動作方法は、抵抗変化部(18)をフォーミングする場合、第1電極(14)と第2電極(11)との間にフォーミング電圧を印加して、抵抗変化層(13)及び安定層(12)にフィラメントを形成するステップと、抵抗変化部(18)をオフ状態にする場合、第1電極(14)と第2電極(11)との間にオフ電圧を印加して、抵抗変化層(13)のフィラメントを除くステップと、抵抗変化部(18)をオン状態にする場合、第1電極(14)と第2電極(11)との間にオン電圧を印加して、抵抗変化層(13)のフィラメントを形成するステップとを具備している。
本発明の第1の実施の形態に係る抵抗変化型不揮発記憶装置の構成について、添付図面を参照して説明する。図7は、本発明の第1の実施の形態に係る抵抗変化型不揮発記憶装置における抵抗変化素子の構成を示す断面図及びOff状態において電子が感じるポテンシャルを示すグラフである。本実施の形態に係る抵抗変化素子1は、下部電極14と、下部電極14上に設けられた抵抗変化部18と、抵抗変化部18上に設けられた上部電極11とを具備している。この抵抗変化素子1は、最初のForming動作によって抵抗変化部18の一部に電導パス(フィラメント)が形成されるフィラメント型である。形成されたフィラメントの一部は、On状態(低抵抗状態)とOff状態(高抵抗状態)との間をスイッチングする。そのため、各状態の抵抗は、
Forming前の初期状態の抵抗>Off状態の抵抗>On状態の抵抗
すなわち、
初期抵抗>Off抵抗>On抵抗
の大小関係である。したがって、この抵抗変化素子1は、フォーミングする前の初期抵抗よりも低い抵抗領域で動作する(On状態及びOff状態となる)。
図に示すように、抵抗変化層13の膜厚が厚い場合、Off抵抗はOff電圧に大きく依存する。例えば、抵抗変化層13の膜厚が2nmよりも大きい範囲では、Off電圧により、Off抵抗は大きくばらついている。これは、Off動作による高抵抗化の原理が、Off電圧印加に伴って抵抗変化層13中の電界により酸素イオンが拡散することを含んでいるためである。高い電圧を印加すると、酸素イオンが移動し、より多くの酸素欠損が回復することで抵抗変化層13中にトンネルバリアが形成され、高抵抗化する。しかし、抵抗変化層13中の電界による酸素イオンの拡散量は個々のメモリセルに依存するためOff動作後でのメモリセル間の抵抗ばらつきが大きくなってしまう。
本発明の第2の実施の形態に係る抵抗変化型不揮発記憶装置の構成について、添付図面を参照して説明する。第2の実施の形態は、第1の実施の形態に係る抵抗変化素子を1T1R(1トランジスタ1抵抗)型の抵抗変化型メモリ(ReRAM)に適用している。以下、詳細に説明する。
本発明の第3の実施の形態に係る抵抗変化型不揮発記憶装置の構成について、添付図面を参照して説明する。第3の実施の形態は、第1の実施の形態に係る抵抗変化素子を半導体装置のFPGA(Field Programmable Gate Array)領域にスイッチ素子として適用し、第2の実施の形態に係る1T1R型の抵抗変化型メモリを半導体装置のメモリ領域に不揮発性メモリとして適用し、ロジック領域のロジックLSI(large−scale integration)と混載した半導体装置に関する。以下、詳細に説明する。
加えて、本実施の形態に係る半導体装置は、本発明に係る抵抗変化素子を用いたFPGAやメモリアレイを僅かの工程の変更でロジックLSIに混載可能であり、製造コストの大幅な削減が可能となる。更に、ロジックLSIのデバイスパラメータを変えることなく抵抗変化素子を用いたFPGAやメモリアレイを混載することができる。
2、2a、102 トランジスタ
3、3a、3b、103 第1配線
4、4a、104 コンタクト
6、6a、6b、106 第2配線
8、108 共通線
9、9a、9b、109 ビア
11、11b、111 上部電極
11f ルテニウム膜
12、12b 安定層
12f 酸化タンタル膜
13、13b 抵抗変化層
13f、13af 酸化ジルコニウム膜
14、14b、114 下部電極
14f ルテニウム膜
15、16、115、116 フィラメント
18 抵抗変化部
21、21a ドレイン
22、22a ゲート
23、23a ゲート絶縁膜
24、24a ソース
25、25a サイドウォール
31 第1層間絶縁膜
32 第2層間絶縁膜
40 半導体基板
41 素子分離層
50 抵抗変化型不揮発記憶装置
60 ロジック部
70 FPGA部
71 クロスバースイッチ
80 メモリ部
81 メモリアレイ
90 半導体装置
112 第1抵抗変化層
12f 酸化タンタル膜
113 第2抵抗変化層
PL 共通線
WL ワード線
BL ビット線
Xi 入力用信号線
Yi 出力用信号線
Rij 抵抗変化素子
MCkl メモリセル
Claims (12)
- 第1電極と、
前記第1電極上に設けられた抵抗変化部と、
前記抵抗変化部上に設けられた第2電極と
を具備し、
前記抵抗変化部は、
前記第1電極上に設けられ、印加する電圧により抵抗が変化する抵抗変化層と、
前記抵抗変化層上に設けられ、フィラメントを形成する安定層と
を備え、
前記抵抗変化層と前記安定層は異なる金属酸化物であり、
前記抵抗変化層の酸化物生成エネルギーは、前記安定層の酸化物生成エネルギーよりも高く、
前記抵抗変化層の膜厚は、前記抵抗変化部のオフ状態の抵抗が前記膜厚で律速される範囲の抵抗になるような値を有する
抵抗変化型不揮発性記憶装置。 - 請求項1に記載の抵抗変化型不揮発性記憶装置において、
前記オフ状態の抵抗は、オフ電圧に拘わらず一定である
抵抗変化型不揮発性記憶装置。 - 請求項2に記載の抵抗変化型不揮発性記憶装置において、
前記抵抗変化層の膜厚は、前記抵抗変化層の酸化物生成エネルギーと前記安定層の酸化物生成エネルギーとの差に基づいて設定される
抵抗変化型不揮発性記憶装置。 - 請求項3に記載の抵抗変化型不揮発性記憶装置において、
前記安定層は、酸化タンタル、酸化シリコン、酸化コバルト及び酸化タングステンのいずれかであり、
前記抵抗変化層は、酸化チタン、酸化アルミニウム、酸化ジルコニウム及び酸化ハフニウムのいずれかである
抵抗変化型不揮発性記憶装置。 - 請求項4に記載の抵抗変化型不揮発性記憶装置において、
前記安定層は、酸化タンタルであり、
前記抵抗変化層は、酸化チタンであり、
前記抵抗変化層の膜厚は1nm未満である
抵抗変化型不揮発性記憶装置。 - 請求項4に記載の抵抗変化型不揮発性記憶装置において、
前記安定層は酸化タンタルであり、
前記抵抗変化層は、酸化ジルコニウムであり、
前記抵抗変化層の膜厚は2nm未満である
抵抗変化型不揮発性記憶装置。 - 請求項1乃至6のいずれか一項に記載の抵抗変化型不揮発性記憶装置において、
前記抵抗変化層の膜厚は、前記オフ状態で形成されるトンネルバリアの幅と同じである
抵抗変化型不揮発性記憶装置。 - 請求項1乃至7のいずれか一項に記載の抵抗変化型不揮発性記憶装置において、
前記抵抗変化型不揮発性記憶装置は、前記オフ状態の抵抗の最大値が前記抵抗変化層の膜厚で律速される領域で動作する
抵抗変化型不揮発性記憶装置。 - 請求項1乃至8のいずれか一項に記載の抵抗変化型不揮発性記憶装置において、
前記抵抗変化型不揮発性記憶装置は、前記オフ状態の抵抗は、1kΩ以上、10MΩ以下である
抵抗変化型不揮発性記憶装置。 - 複数のメモリセルを備えるメモリ部と、
前記メモリ部を利用して情報処理を実行するロジック部と
を具備し、
前記複数のメモリセルの各々は、請求項1乃至8のいずれか一項に記載された抵抗変化型不揮発性記憶装置を備える
半導体装置。 - 請求項10に記載の半導体装置であって、
スイッチブロックを備えるFPGA部を更に具備し、
前記スイッチブロックは、複数のスイッチを含み、
前記複数のスイッチの各々は、
第3電極と、
前記第3電極上に設けられ、印加する電圧により抵抗が変化する第2抵抗変化層と、
前記第2抵抗変化層上に設けられ、フィラメントを形成する第2安定層と
前記第2安定層上に設けられた第4電極と
を備え、
前記第2抵抗変化層の膜厚は、前記複数のメモリセルの各々の抵抗変化層の膜厚よりも厚い
半導体装置。 - 抵抗変化型不揮発性記憶装置の動作方法であって、
ここで、前記抵抗変化型不揮発性記憶装置は、
第1電極と、
前記第1電極上に設けられた抵抗変化部と、
前記抵抗変化部上に設けられた第2電極と
を具備し、
前記抵抗変化部は、
前記第1電極上に設けられ、印加する電圧により抵抗が変化する抵抗変化層と、
前記抵抗変化層上に設けられ、フィラメントを形成する安定層と
を備え、
前記抵抗変化層と前記安定層は異なる金属酸化物であり、
前記抵抗変化層の酸化物生成エネルギーは、前記安定層の酸化物生成エネルギーよりも高く、
前記抵抗変化層の膜厚は、前記オフ状態の抵抗が前記膜厚で律速される範囲の抵抗になるような値を有し、
前記抵抗変化型不揮発性記憶装置の動作方法は、
前記抵抗変化部をフォーミングする場合、前記第1電極と前記第2電極との間にフォーミング電圧を印加して、前記抵抗変化層及び前記安定層にフィラメントを形成するステップと、
前記抵抗変化部をオフ状態にする場合、前記第1電極と前記第2電極との間にオフ電圧を印加して、前記抵抗変化層のフィラメントを除くステップと、
前記抵抗変化部をオン状態にする場合、前記第1電極と前記第2電極との間にオン電圧を印加して、前記抵抗変化層のフィラメントを形成するステップと
を具備する
抵抗変化型不揮発性記憶装置の動作方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011200406A JP5687978B2 (ja) | 2011-09-14 | 2011-09-14 | 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法 |
US13/563,604 US8767439B2 (en) | 2011-09-14 | 2012-07-31 | Resistance change nonvolatile memory device, semiconductor device, and method of operating resistance change nonvolatile memory device |
TW101129120A TWI540775B (zh) | 2011-09-14 | 2012-08-10 | 電阻變化型非揮發性記憶裝置、半導體裝置及電阻變化型非揮發性記憶裝置之動作方法 |
CN201210339422.2A CN103000806B (zh) | 2011-09-14 | 2012-09-13 | 电阻变化型非易失性存储器件及其操作方法、半导体器件 |
KR1020120101758A KR20130029352A (ko) | 2011-09-14 | 2012-09-13 | 저항 변화형 불휘발 기억 장치, 반도체 장치 및 저항 변화형 불휘발 기억 장치의 동작 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011200406A JP5687978B2 (ja) | 2011-09-14 | 2011-09-14 | 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013062401A true JP2013062401A (ja) | 2013-04-04 |
JP5687978B2 JP5687978B2 (ja) | 2015-03-25 |
Family
ID=47829734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011200406A Expired - Fee Related JP5687978B2 (ja) | 2011-09-14 | 2011-09-14 | 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8767439B2 (ja) |
JP (1) | JP5687978B2 (ja) |
KR (1) | KR20130029352A (ja) |
CN (1) | CN103000806B (ja) |
TW (1) | TWI540775B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149759A (ja) * | 2012-01-18 | 2013-08-01 | Osaka Univ | 不揮発性メモリセル、これを備える不揮発性メモリ装置および遷移金属酸化物の選定方法。 |
JP2015185782A (ja) * | 2014-03-26 | 2015-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2016076655A (ja) * | 2014-10-08 | 2016-05-12 | 国立研究開発法人物質・材料研究機構 | 抵抗変化素子 |
US9829521B2 (en) | 2013-03-18 | 2017-11-28 | Panasonic Intellectual Property Management Co., Ltd. | Estimation method, estimation device, and inspection device for variable resistance element, and nonvolatile memory device |
JP2017538347A (ja) * | 2015-01-21 | 2017-12-21 | 日本電気株式会社 | 再構成可能回路およびその利用方法 |
JP2019512950A (ja) * | 2016-05-13 | 2019-05-16 | 日本電気株式会社 | 再構成可能回路およびその使用方法 |
KR20190114919A (ko) * | 2018-03-30 | 2019-10-10 | 세종대학교산학협력단 | 자가-정류 강유전체 터널 접합 메모리 소자 및 이를 구비하는 크로스포인트 어레이 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8860095B2 (en) * | 2013-02-13 | 2014-10-14 | International Business Machines Corporation | Interconnect wiring switches and integrated circuits including the same |
KR101436748B1 (ko) * | 2013-06-29 | 2014-09-02 | 고려대학교 산학협력단 | 고체 전해질 전극 구조물, 이의 형성 방법 및 이를 포함하는 저항 가변형 스위칭 소자 |
KR102114202B1 (ko) * | 2013-11-25 | 2020-05-26 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 그 형성 방법 |
US8969844B1 (en) * | 2013-12-23 | 2015-03-03 | Intermolecular, Inc. | Embedded resistors for resistive random access memory cells |
US10355139B2 (en) | 2016-06-28 | 2019-07-16 | Sandisk Technologies Llc | Three-dimensional memory device with amorphous barrier layer and method of making thereof |
US10361213B2 (en) | 2016-06-28 | 2019-07-23 | Sandisk Technologies Llc | Three dimensional memory device containing multilayer wordline barrier films and method of making thereof |
WO2018089936A1 (en) | 2016-11-14 | 2018-05-17 | Rambus Inc. | Rram process intergration scheme and cell structure with reduced masking operations |
TWI607591B (zh) * | 2016-11-28 | 2017-12-01 | 旺宏電子股份有限公司 | 電阻轉換記憶體元件及其製造方法 |
US9853215B1 (en) | 2016-12-01 | 2017-12-26 | Macronix International Co., Ltd. | Resistance switching memory device and method of manufacturing the same |
US10115735B2 (en) | 2017-02-24 | 2018-10-30 | Sandisk Technologies Llc | Semiconductor device containing multilayer titanium nitride diffusion barrier and method of making thereof |
US10229931B1 (en) | 2017-12-05 | 2019-03-12 | Sandisk Technologies Llc | Three-dimensional memory device containing fluorine-free tungsten—word lines and methods of manufacturing the same |
US10615123B2 (en) | 2018-03-14 | 2020-04-07 | Sandisk Technologies Llc | Three-dimensional memory device containing compositionally graded word line diffusion barrier layer for and methods of forming the same |
JP2020155181A (ja) * | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 半導体メモリ装置 |
FR3097369B1 (fr) * | 2019-06-12 | 2021-06-25 | Commissariat Energie Atomique | Procédé de fabrication d’une cellule mémoire résistive de type oxram |
US11309491B2 (en) | 2019-08-26 | 2022-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Data storage structure for improving memory cell reliability |
CN111129297B (zh) * | 2019-12-30 | 2022-04-19 | 北京大学 | 一种实现忆阻突触器件多样化stdp的方法及系统 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008149808A1 (ja) * | 2007-06-07 | 2008-12-11 | Nec Corporation | スイッチ回路および半導体集積回路 |
US20090194764A1 (en) * | 2008-01-07 | 2009-08-06 | Lee Jung-Hyun | Multi-layer storage node, resistive random access memory device including a multi-layer storage node and methods of manufacturing the same |
WO2010090002A1 (ja) * | 2009-02-04 | 2010-08-12 | パナソニック株式会社 | 不揮発性記憶素子 |
WO2010150723A1 (ja) * | 2009-06-25 | 2010-12-29 | 日本電気株式会社 | 抵抗変化素子及びその製造方法 |
WO2011007538A1 (ja) * | 2009-07-13 | 2011-01-20 | パナソニック株式会社 | 抵抗変化型素子および抵抗変化型記憶装置 |
WO2011024455A1 (ja) * | 2009-08-28 | 2011-03-03 | パナソニック株式会社 | 半導体記憶装置及びその製造方法 |
WO2011043448A1 (ja) * | 2009-10-09 | 2011-04-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US20110149634A1 (en) * | 2009-12-18 | 2011-06-23 | Unity Semiconductor Corporation | Non-volatile memory device ion barrier |
US20110193051A1 (en) * | 2010-02-08 | 2011-08-11 | Samsung Electronics Co., Ltd. | Resistance memory devices and methods of forming the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6809362B2 (en) * | 2002-02-20 | 2004-10-26 | Micron Technology, Inc. | Multiple data state memory cell |
US6867996B2 (en) * | 2002-08-29 | 2005-03-15 | Micron Technology, Inc. | Single-polarity programmable resistance-variable memory element |
KR100718155B1 (ko) * | 2006-02-27 | 2007-05-14 | 삼성전자주식회사 | 두 개의 산화층을 이용한 비휘발성 메모리 소자 |
JP2008021750A (ja) | 2006-07-11 | 2008-01-31 | Matsushita Electric Ind Co Ltd | 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ |
JP5007724B2 (ja) | 2006-09-28 | 2012-08-22 | 富士通株式会社 | 抵抗変化型素子 |
JP2009021524A (ja) | 2007-07-13 | 2009-01-29 | Panasonic Corp | 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ |
JP2009135370A (ja) | 2007-12-03 | 2009-06-18 | Panasonic Corp | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
JP5309615B2 (ja) | 2008-03-05 | 2013-10-09 | 富士通株式会社 | 抵抗変化型メモリおよびその作製方法 |
KR100983175B1 (ko) * | 2008-07-03 | 2010-09-20 | 광주과학기술원 | 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법 |
JP4469023B2 (ja) | 2008-07-11 | 2010-05-26 | パナソニック株式会社 | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
JP2010021381A (ja) | 2008-07-11 | 2010-01-28 | Panasonic Corp | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
-
2011
- 2011-09-14 JP JP2011200406A patent/JP5687978B2/ja not_active Expired - Fee Related
-
2012
- 2012-07-31 US US13/563,604 patent/US8767439B2/en active Active
- 2012-08-10 TW TW101129120A patent/TWI540775B/zh not_active IP Right Cessation
- 2012-09-13 CN CN201210339422.2A patent/CN103000806B/zh not_active Expired - Fee Related
- 2012-09-13 KR KR1020120101758A patent/KR20130029352A/ko active IP Right Grant
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008149808A1 (ja) * | 2007-06-07 | 2008-12-11 | Nec Corporation | スイッチ回路および半導体集積回路 |
US20090194764A1 (en) * | 2008-01-07 | 2009-08-06 | Lee Jung-Hyun | Multi-layer storage node, resistive random access memory device including a multi-layer storage node and methods of manufacturing the same |
WO2010090002A1 (ja) * | 2009-02-04 | 2010-08-12 | パナソニック株式会社 | 不揮発性記憶素子 |
WO2010150723A1 (ja) * | 2009-06-25 | 2010-12-29 | 日本電気株式会社 | 抵抗変化素子及びその製造方法 |
WO2011007538A1 (ja) * | 2009-07-13 | 2011-01-20 | パナソニック株式会社 | 抵抗変化型素子および抵抗変化型記憶装置 |
WO2011024455A1 (ja) * | 2009-08-28 | 2011-03-03 | パナソニック株式会社 | 半導体記憶装置及びその製造方法 |
WO2011043448A1 (ja) * | 2009-10-09 | 2011-04-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US20110149634A1 (en) * | 2009-12-18 | 2011-06-23 | Unity Semiconductor Corporation | Non-volatile memory device ion barrier |
US20110193051A1 (en) * | 2010-02-08 | 2011-08-11 | Samsung Electronics Co., Ltd. | Resistance memory devices and methods of forming the same |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149759A (ja) * | 2012-01-18 | 2013-08-01 | Osaka Univ | 不揮発性メモリセル、これを備える不揮発性メモリ装置および遷移金属酸化物の選定方法。 |
US9829521B2 (en) | 2013-03-18 | 2017-11-28 | Panasonic Intellectual Property Management Co., Ltd. | Estimation method, estimation device, and inspection device for variable resistance element, and nonvolatile memory device |
JP2015185782A (ja) * | 2014-03-26 | 2015-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2016076655A (ja) * | 2014-10-08 | 2016-05-12 | 国立研究開発法人物質・材料研究機構 | 抵抗変化素子 |
JP2017538347A (ja) * | 2015-01-21 | 2017-12-21 | 日本電気株式会社 | 再構成可能回路およびその利用方法 |
JP2019512950A (ja) * | 2016-05-13 | 2019-05-16 | 日本電気株式会社 | 再構成可能回路およびその使用方法 |
US11018671B2 (en) | 2016-05-13 | 2021-05-25 | Nec Corporation | Reconfigurable circuit and the method for using the same |
KR20190114919A (ko) * | 2018-03-30 | 2019-10-10 | 세종대학교산학협력단 | 자가-정류 강유전체 터널 접합 메모리 소자 및 이를 구비하는 크로스포인트 어레이 |
KR102211410B1 (ko) | 2018-03-30 | 2021-02-03 | 세종대학교산학협력단 | 자가-정류 강유전체 터널 접합 메모리 소자 및 이를 구비하는 크로스포인트 어레이 |
Also Published As
Publication number | Publication date |
---|---|
CN103000806B (zh) | 2017-10-13 |
TWI540775B (zh) | 2016-07-01 |
KR20130029352A (ko) | 2013-03-22 |
CN103000806A (zh) | 2013-03-27 |
JP5687978B2 (ja) | 2015-03-25 |
US20130064002A1 (en) | 2013-03-14 |
US8767439B2 (en) | 2014-07-01 |
TW201314982A (zh) | 2013-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5687978B2 (ja) | 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法 | |
US9343677B2 (en) | GCIB-treated resistive device | |
US8772106B2 (en) | Graded metal oxide resistance based semiconductor memory device | |
KR101136870B1 (ko) | 저항 기억 소자의 제조 방법 | |
JP5160116B2 (ja) | 不揮発性メモリ素子 | |
TWI401791B (zh) | 具有鎢化合物之嵌入式電阻記憶體的記憶體裝置及其製程方法 | |
JP5788274B2 (ja) | 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法 | |
US9177998B2 (en) | Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array | |
US11659779B2 (en) | Memory cell and method of forming the same | |
JP5291269B2 (ja) | 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法 | |
KR20130052371A (ko) | 비휘발성 메모리요소 및 이를 포함하는 메모리소자 | |
KR20120139082A (ko) | 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법 | |
US8907314B2 (en) | MoOx-based resistance switching materials | |
US10074695B2 (en) | Negative differential resistance (NDR) device based on fast diffusive metal atoms | |
JP2010016075A (ja) | 記憶装置及び半導体装置 | |
WO2016153516A1 (en) | Resistance memory devices including cation metal doped volatile selectors and cation metal electrodes | |
US11925129B2 (en) | Multi-layer selector device and method of fabricating the same | |
JP2009043850A (ja) | 可変抵抗素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5687978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |