JP2013061389A - 表示装置 - Google Patents

Abstract

【課題】引き出し線の配線長の違いに起因する輝度ムラの発生を防止することが可能な表示装置を提供することである。
【解決手段】
表示領域から延在して形成され、表示領域内の映像信号線及び走査信号線と駆動回路の出力又は駆動回路からの出力が入力される端子部とを電気的に接続する引き出し線と、引き出し線の上層に形成され引き出し線を覆う絶縁膜と、絶縁膜の上層に形成される導電膜とを備え、前記引き出し線が駆動回路又は端子部から走査信号線又は映像信号線に至るまでの配線抵抗が小さい複数の第１の引き出し線と、第１の引き出し線よりも配線抵抗が小さい複数の第２の引き出し線とからなり、少なくとも第１の引き出し線は、絶縁膜を介して導電膜と重畳配置される表示装置である。
【選択図】 図２

Description

本発明は、表示装置に係わり、特に、表示領域の周辺部に形成される引き出し線に関する。

従来の液晶表示装置は、液晶層を介して対向配置される一対の透明基板の内で、一方の透明基板の液晶面側に映像信号を供給する複数の映像信号線と、該映像信号線に交差するように形成され、走査信号を供給する複数の走査信号線とが形成され、映像信号線と走査信号線とで囲まれる領域に画素が形成されている。画素の形成される表示領域の周辺部には、映像信号を供給する映像信号駆動回路と、走査信号を供給する走査信号駆動回路とが配置されている。映像信号線と映像信号駆動回路、及び走査信号線と走査信号駆動回路はそれぞれ表示領域の周辺部に形成される引き出し線と称される信号線でそれぞれ電気的に接続され、映像信号と走査信号とが各画素に供給される構成となっている。

また、透明基板の辺部に接続端子部が形成され、この接続端子部と引き出し線とが電気的に接続され、接続端子部を介して透明基板の外部から走査信号や映像信号を供給する構成の液晶表示装置がある。この構成からなる液晶表示装置として、例えば、特許文献１に記載の液晶表示装置がある。この特許文献１に記載の液晶表示装置では、走査信号線から引き出し線が形成される領域であり、表示領域と接続端子部との間の領域の全面を覆うようにして、引き出し線の上層に絶縁膜を介して導電層が形成されており、該導電層により引き出し線からの電界が対向配置される透明基板に与える電位変動を抑制する構成となっている。

特開２００７−２７２２５５号公報

液晶表示装置における表示画像の書き換えでは、第１方向に並設される画素行毎に、走査信号に同期して各画素に保持される電圧を走査信号線に出力される電圧に順次書き換える構成となっている。このとき、同一の走査信号線に接続される画素への映像信号の正確な書き込みのために、映像信号線への映像信号の出力と走査信号線への走査信号の出力が同期している。

しかしながら、特許文献１に記載の液晶表示装置を含む従来の液晶表示装置では、複数本の走査信号線や映像信号線が表示領域内の一端側から他端側にかけて並設される構成となっている。このために、走査信号線や映像信号線の形成位置と駆動回路の搭載位置とが近い領域の引き出し線は短く形成され、遠い領域の引き出し線は長く形成されてしまうこととなる。一方、引き出し線の配線長が異なっている場合、配線長が短い場合に比較して配線長が長い場合には、配線長に比例して配線抵抗や寄生容量等も大きくなる。このために、各映像信号や走査信号が同期して駆動回路から出力された場合であっても、引き出し線の配線長に対応した信号遅れが映像信号及び走査信号が生じてしまうために、映像信号線に出力される映像信号及び走査信号線に出力される走査信号にも信号遅れが生じこととなる。特に、引き出し線の配線長が長い領域においてその影響が顕著となり、輝度ムラ等が生じることとなる。

このような引き出し線の配線長の違いに伴う信号遅れを防止するために、従来の液晶表示装置では、走査信号線や映像信号線の形成位置と駆動回路の搭載位置とが近い領域の引き出し線には屈曲を設けて配線長を長くして、遠い領域の引き出し線との配線長差が小さくなるように形成している。

一方、近年における高精細化に伴って走査信号線及び映像信号線が増大すると共に、挟額縁化により走査信号線や映像信号線の配線幅や配線領域が小さくなっている。このために、引き出し線に屈曲を設けることが困難であると共に、露光装置の精度によっては十分な配線長の屈曲を形成することが困難となっており、引き出し線の配線長差に伴う信号遅れに起因する輝度ムラを解決する方法が切望されている。

本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、引き出し線の配線長の違いに起因する輝度ムラの発生を防止することが可能な表示装置を提供することにある。

（１）前記課題を解決すべく、本願発明の表示装置は、Ｘ方向に延在しＹ方向に並設される走査信号線と、Ｙ方向に延在しＸ方向に並設される映像信号線とを有し、隣接する２本の前記走査信号線と映像信号線とで囲まれる領域が画素の領域を構成し、前記画素が前記走査信号線及び前記映像信号線に沿って、表示領域内にマトリックス状に配置される表示装置であって、前記表示領域から延在して形成され、前記表示領域内の映像信号線及び走査信号線と駆動回路の出力又は駆動回路からの出力が入力される端子部とを電気的に接続する引き出し線と、前記引き出し線の上層に形成され前記引き出し線を覆う絶縁膜と、前記絶縁膜の上層に形成される導電膜とを備え、前記引き出し線は、前記駆動回路又は前記端子部から前記走査信号線又は前記映像信号線に至るまでの配線抵抗が小さい複数の第１の引き出し線と、前記第１の引き出し線よりも配線抵抗が小さい複数の第２の引き出し線とからなり、少なくとも前記第１の引き出し線は、前記絶縁膜を介して前記導電膜と重畳配置される表示装置である。

（２）前記課題を解決すべく、本願発明の表示装置は、Ｘ方向に延在しＹ方向に並設される走査信号線と、Ｙ方向に延在しＸ方向に並設される映像信号線とを有し、隣接する２本の前記走査信号線と映像信号線とで囲まれる領域が画素の領域を構成し、前記画素が前記走査信号線及び前記映像信号線に沿って、表示領域内にマトリックス状に配置される表示装置であって、前記表示領域から延在して形成され、前記表示領域内の映像信号線及び走査信号線と駆動回路の出力又は駆動回路からの出力が入力される端子部とを電気的に接続する引き出し線と、前記引き出し線の上層に形成され前記引き出し線を覆う絶縁膜と、前記絶縁膜の上層に形成される導電膜とを備え、前記引き出し線は、前記絶縁膜を介して前記導電膜と重畳する第１の引き出し線と、前記導電膜と重畳しない第２の引き出し線とからなり、前記第１の引き出し線の前記駆動回路又は前記端子部から前記走査信号線又は前記映像信号線に至るまでの配線抵抗が、前記第２の引き出し線の配線抵抗よりも小さい表示装置である。

本発明によれば、引き出し線の配線長の違いに起因する輝度ムラの発生を防止できる。

本発明のその他の効果については、明細書全体の記載から明らかにされる。

本発明の実施形態１の表示装置である液晶表示装置の概略構成を説明するための図である。 本発明の実施形態１の液晶表示装置における周辺部の拡大図である。 図２に示すＢ−Ｂ’での断面図である。 図２に示すＣ−Ｃ’線での断面図である。 従来の液晶表示装置における周辺部の引き出し配線を説明するための図である。 図５に示すＤ−Ｄ’線での断面図である。 本発明の実施形態２の表示装置である液晶表示装置における周辺部の拡大図である。 図７に示すＥ−Ｅ’線での断面図である。 本発明の実施形態２の表示装置である他の液晶表示装置における周辺部の拡大図である。 本発明の実施形態３の表示装置である液晶表示装置の引き出し線の概略構成説明するための図である。 本発明の実施形態４の表示装置である液晶表示装置の引き出し線の概略構成説明するための図である。 本発明の実施形態５の表示装置である液晶表示装置を説明するための平面図である。 本発明の実施形態６の表示装置である液晶表示装置の概略構成を説明するための平面図である。 本発明の実施形態６の液晶表示装置における周辺部の拡大図である。 図１４に示すＧ−Ｇ’線での断面図である。 従来の液晶表示装置における周辺部の引き出し配線を説明するための図である。 図１６に示すＨ−Ｈ’線での断面図である。 本発明の実施形態７の表示装置である液晶表示装置の構成を説明するための周辺部の拡大図である。 図１８に示すＪ−Ｊ’線での断面図である。

以下、本発明が適用された実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。また、Ｘ，Ｙ，ＺはそれぞれＸ軸、Ｙ軸、Ｚ軸を示す。

〈実施形態１〉
〈全体構成〉
図１は本発明の実施形態１の表示装置である液晶表示装置の概略構成を説明するための図であり、以下、図１に基づいて、実施形態１の液晶表示装置の全体構成を説明する。ただし、以下の説明では、ＩＰＳ（In-Plane Switching）方式の液晶表示パネルを用いる液晶表示装置に本願発明を適用した場合について説明するが、ＴＮ（Twisted Nematic）方式やＶＡ（Vertical Alignment）方式の液晶表示パネル等にも適用可能である。さらには、画像表示を行う表示パネルは非発光型の液晶表示パネルに限定されることはなく、他の非発光型の表示パネル、または有機ＥＬ表示パネルやプラズマ表示パネル等の自発光型の表示パネル等にも適用可能である。また、説明を簡単にするために、第１基板ＳＵＢ１の液晶面側に形成される配向膜、及び第１基板ＳＵＢ１及び第２基板ＳＵＢ２の外側面に配置される偏光板等については省略する。

図１に示すように、実施形態１の液晶表示装置は、画素電極ＰＸや薄膜トランジスタＴＦＴ等が形成される第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向して配置され、カラーフィルタ等が形成される第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２とで挟持される液晶層とで構成される液晶表示パネルを有する。また、液晶表示パネルと光源となる図示しないバックライトユニット（バックライト装置）とを組み合わせることにより、液晶表示装置が構成されている。第１基板ＳＵＢ１と第２基板ＳＵＢ２との固定及び液晶の封止は、第２基板の周辺部に環状に塗布されたシール材ＳＬで固定され、液晶も封止される構成となっている。ただし、実施形態１の液晶表示装置では、液晶が封入された領域の内で表示画素（以下、画素と略記する）の形成される領域が表示領域ＡＲとなる。従って、液晶が封入されている領域内であっても、画素が形成されておらず表示に係わらない領域は表示領域ＡＲとはならない。

また、第２基板ＳＵＢ２は第１基板ＳＵＢ１よりも小さな面積となっており、第１基板ＳＵＢ１の図中の下側及び右側の辺部を露出させるようになっている。第１基板ＳＵＢ１の図中右側の辺部には、半導体チップで構成され走査信号を生成する走査信号駆動回路（ゲートドライバ）ＳＤＲが搭載されている。また、第１基板ＳＵＢ１の図中下側の辺部には、半導体チップで構成され映像信号を生成する図示しない映像信号駆動回路（ドレインドライバ）が搭載されている。この走査信号駆動回路ＳＤＲ及び映像信号駆動回路は、表示領域ＡＲに配置される各画素を駆動する。なお、以下の説明では、液晶表示パネルの説明においても、液晶表示装置と記すことがある。また、第１基板ＳＵＢ１及び第２基板ＳＵＢ２としては、例えば周知のガラス基板が基材として用いられるのが一般的であるが、樹脂性の透明絶縁基板であってもよい。

実施形態１の液晶表示装置では、第１基板ＳＵＢ１の液晶側の面であって表示領域ＡＲ内には、図１中Ｘ方向に延在しＹ方向に並設され、走査信号駆動回路ＳＤＲからの走査信号が供給される走査信号線（ゲート線）ＧＬが形成されている。また、図１中Ｙ方向に延在しＸ方向に並設され、図示しない映像信号駆動回路からの映像信号（階調信号）が供給される映像信号線（ドレイン線）ＤＬが形成されている。隣接する２本のドレイン線ＤＬと隣接する２本のゲート線ＧＬとで囲まれる領域が画素を構成し、複数の画素が、ドレイン線ＤＬ及びゲート線ＧＬに沿って、表示領域ＡＲ内においてマトリックス状に配置されている。

各画素は、例えば、図１中丸印Ａの等価回路図Ａ’に示すように、ゲート線ＧＬからの走査信号によってオン／オフ駆動される薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを介してドレイン線ＤＬからの映像信号が供給される画素電極ＰＸと、コモン線ＣＬを介して映像信号の電位に対して基準となる電位を有する共通信号が供給される共通電極ＣＴとを備えている。この等価回路図Ａ’においては、画素電極ＰＸ及び共通電極ＣＴを模式的に線状に記しているが、実施形態１の画素電極ＰＸ及び共通電極ＣＴの何れか一方の電極が平板状に形成され、該一方の電極と絶縁膜を介して液晶面側に配置される他方の電極が重畳領域において線状に形成されている。該画素電極ＰＸと共通電極ＣＴとの間には、第１基板ＳＵＢ１の主面に平行な成分を有する電界が生じ、この電界によって液晶分子を駆動させる。このとき、実施形態１の液晶表示装置においては、液晶に電界が印加されていない場合に光透過率を最小（黒表示）とし、電界を印加することにより光透過率を向上させていくノーマリブラック表示形態で表示を行うようになっている。なお、実施形態１の薄膜トランジスタＴＦＴは、そのバイアスの印加によってドレイン電極とソース電極が入れ替わるように駆動するが、本明細書中においては、便宜上、ドレイン線ＤＬと接続される側をドレイン電極、画素電極ＰＸと接続される側をソース電極と記す。

各ドレイン線ＤＬ及び各ゲート線ＧＬはその端部において表示領域ＡＲを越えてそれぞれ延在され、走査信号を生成する走査信号駆動回路ＳＤＲ又は映像信号を生成する映像信号駆動回路にそれぞれ接続されている。なお、実施形態１の液晶表示装置では、走査信号駆動回路ＳＤＲ及び映像信号駆動回路を半導体チップで形成し第１基板ＳＵＢ１に搭載する構成としているが、映像信号を出力する映像信号駆動回路と走査信号を出力する走査信号駆動回路との何れか一方又はその両方の駆動回路をフレキシブルプリント基板ＦＰＣにテープキャリア方式やＣＯＦ（Chip On Film）方式で搭載し、第１基板ＳＵＢ１に形成される端子部を介して映像信号や走査信号を入力させる構成であってもよい。

〈引き出し線の詳細構成〉
図２は本発明の実施形態１の液晶表示装置における周辺部の拡大図、図３は図２に示すＢ−Ｂ’での断面図、図４は図２に示すＣ−Ｃ’線での断面図である。ただし、以下の説明では、表示領域ＡＲ内に配置されるドレイン線ＤＬ及びゲート線ＧＬとなる信号線と、表示領域ＡＲ及びシール材ＳＬを超えて表示領域ＡＲの周辺部に延在されて走査信号駆動回路ＳＤＲ及び映像信号駆動回路に至る信号線とを明確にするために、表示領域ＡＲ内に配置される信号線及びシールド電極ＣＳと重畳する領域に形成される信号線をドレイン線ＤＬ及びゲート線ＧＬと記し、表示領域ＡＲの周辺部すなわちシールド電極ＣＳよりも第１基板ＳＵＢ１の辺縁部に近い領域に形成される信号線を引き出し線ＳＩＧと記す。

図３に示すように、表示領域ＡＲ及びその近傍領域では、第１基板ＳＵＢ１の液晶面側（図２中上側）には、Ｘ方向に延在するゲート線ＧＬがＹ方向に並設されている。その上層には、ゲート線ＧＬを含む第１基板ＳＵＢ１の全面を覆うようにして、例えば窒化シリコン（ＳｉＮ）からなる絶縁膜ＰＡＳ１が形成されている。この絶縁膜ＰＡＳ１は、薄膜トランジスタＴＦＴの形成領域においては、ゲート絶縁膜として機能する。この絶縁膜ＰＡＳ１の液晶面側には、絶縁膜ＰＡＳ１を覆うようにして、絶縁膜ＰＡＳ２が形成されている。この絶縁膜ＰＡＳ２は薄膜トランジスタＴＦＴのドレイン電極及びソース電極やドレイン線ＤＬ、並びにソース電極に電気的に接続される画素電極ＰＸ等と共に、絶縁膜ＰＡＳ１の全面を覆うようにして形成されている。該絶縁膜ＰＡＳ２の上層には、共通電極ＣＴ及び表示領域ＡＲからの電界漏れを防止するための透明導電膜からなるシールド電極（コモンシールド）ＣＳが形成されている。このシールド電極ＣＳは、実施形態１においては、図示しない画素電極ＰＸと絶縁膜ＰＡＳ２を介して対向配置される線状の共通電極ＣＴと同一の工程で形成される構成されると共に、電気的に接続される構成となっている。従って、シールド電極ＣＳにも共通電極ＣＴと同様にして、共通信号が供給されている。なお、シールド電極ＣＳを共通電極ＣＴと電気的に接続されない構成としてもよく、この場合には、シールド電極ＣＳには電源電圧やグランド電圧等の一定の電圧を供給する構成がよい。

また、図２に示すように、実施形態１の液晶表示装置では、表示領域ＡＲ内のゲート線ＧＬから周辺部に延在される引き出し線ＳＩＧを、走査信号駆動回路ＳＤＲに近い引き出し線ＳＩＧ２と遠い引き出し線ＳＩＧ１との２つのグループに分けている。すなわち、実施形態１においては、走査信号駆動回路ＳＤＲはゲート線ＧＬの延在方向（Ｘ方向）に対してはその辺部に搭載され、ゲート線ＧＬの配設方向（Ｙ方向）に対してはその中央部分に搭載されている。従って、実施形態１においては、ゲート線ＧＬの並設方向（Ｙ方向）に対して、表示領域ＡＲの辺縁部のすなわち中央部から遠い位置に並設されるゲート線ＧＬから延在されるためにその配線長が比較的に長く形成される引き出し線ＳＩＧ１と、ゲート線ＧＬの並設位置の中央部の近く形成されるゲート線ＧＬから延在され、その配線長が引き出し線ＳＩＧ１よりも比較的短く形成される引き出し線ＳＩＧ２とのグループに分けている。

ここで、後述する効果の項に示すように、従来の引き出し線ＳＩＧの構成では、配線長に比例して配線抵抗及び浮遊容量が大きくなる。このために、配線長の短い引き出し線ＳＩＧよりも配線長の長い引き出し線ＳＩＧに接続されるゲート線ＧＬの走査信号が遅れることとなる。

これに対して、実施形態１の引き出し線ＳＩＧ１，ＳＩＧ２の構成では、配線長が短い引き出し線ＳＩＧ２の形成領域に対してのみ、シールド電極ＣＳから延在する導電膜（透明導電膜）ＥＣを設ける構成となっている。この場合、図４に示すように、引き出し線ＳＩＧ２のみが絶縁膜ＰＡＳ１，ＰＡＳ２を介して導電膜ＥＣと重畳する、すなわち平面的に見て引き出し線ＳＩＧ２のみが導電膜ＥＣと重畳する構成となる。この構成により、引き出し線ＳＩＧ２と導電膜ＥＣとの間には容量素子が形成されることとなる。その結果、引き出し線ＳＩＧ２では、配線抵抗及び浮遊容量並びに導電膜ＥＣとの間の容量素子とに従った遅れ時間（遅延時間）だけ、走査信号駆動回路ＳＤＲから出力される走査信号が遅れることとなる。

一方、引き出し線ＳＩＧ１の上層には、導電膜ＥＣが形成されない構成となっているので、引き出し線ＳＩＧ１における走査信号の遅れは、引き出し線ＳＩＧ１の配線抵抗及び浮遊容量で決まることとなる。すなわち、実施形態１の液晶表示装置では、配線長が長い引き出し線である引き出し線ＳＩＧ１での信号遅れ時間に対して、引き出し線ＳＩＧ２での走査信号の遅れ時間が大きくなるように、容量素子を形成している。この容量素子を形成し引き出し線ＳＩＧ２における信号遅れ（信号遅延）を生成するために、表示領域ＡＲの周辺部の内で、引き出し線ＳＩＧ２と重畳する領域に対してのみ、導電膜ＥＣを形成する構成となっている。

この場合、下記の効果の説明の項に示すように、引き出し線ＳＩＧ１よりも引き出し線ＳＩＧ２の容量が大きくなる。従って、配線容量と配線抵抗との積で算出される引き出し線ＳＩＧ１の遅延時間Ｔ１と、引き出し線ＳＩＧ２の遅延時間Ｔ２との差を小さくすることができる。その結果、配線長の異なる引き出し線ＳＩＧ１，ＳＩＧ２における遅延時間差Ｔ＝Ｔ２−Ｔ１を小さくすることができるので、引き出し線ＳＩＧの配線長差に伴う信号遅れに起因する輝度ムラを大幅に抑制することが可能となり、液晶表示装置の表示品質を向上することができる。

〈効果の説明〉
図５に従来の液晶表示装置における周辺部の引き出し配線を説明するための図、図６に図５に示すＤ−Ｄ’線での断面図を示し、従来の引き出し線ＳＩＧと実施形態１の引き出し線ＳＩＧ１，ＳＩＧ２とにおける信号遅れについて説明する。ただし、以下の説明では、実施形態１の引き出し線ＳＩＧ１，ＳＩＧ２と、従来の液晶表示装置の引き出し線ＳＩＧ１，ＳＩＧ２とを明確にするために、従来の液晶表示装置における配線長が長い引き出し線ＳＩＧを引き出し線ＳＩＧ１ａ、配線長が短い引き出し線ＳＩＧを引き出し線２ａと記す。

図５に示すように、従来の液晶表示装置の表示領域ＡＲにおける画素構成及びゲート線ＧＬの構成は実施形態１と同様であり、図示しない表示領域ＡＲ及びその近傍に形成されるシールド電極ＣＳに重畳してゲート線ＧＬが形成されている。また、ゲート線ＧＬから延在して引き出し線ＳＩＧ１ａ，ＳＩＧ２ａが形成され、その端部が図示しない走査信号駆動回路ＳＤＲに電気的に接続されている。ただし、実施形態１と同様に、その配線長が比較的長い引き出し線ＳＩＧを引き出し線ＳＩＧ１ａと記し、比較的短い引き出し線ＳＩＧを引き出し線ＳＩＧ２ａと記している。

また、図６に示すように、従来の液晶表示装置では、ゲート線ＧＬから延在する引き出し線ＳＩＧ１ａ，ＳＩＧ２ａは絶縁膜ＰＡＳ１，ＰＡＳ２に覆われる構成となっている。すなわち、従来の液晶表示装置では、表示領域ＡＲ及びその近傍にのみ透明導電膜からなる導電膜（シールド電極ＣＳ）が形成され、引き出し線ＳＩＧ１ａ，ＳＩＧ２ａが形成される周辺部には、平面的に見て、引き出し線ＳＩＧ１ａ，ＳＩＧ２ａと重畳される導電膜は形成されない構成となっている。

次に、従来の液晶表示装置における表示領域ＡＲの端部すなわち引き出し線ＳＩＧ１ａ，ＳＩＧ２ａとシールド電極ＣＳの形成領域のゲート線ＧＬとにおける走査信号の遅延時間について説明する。ただし、以下の説明では、ゲート線ＧＬ及び引き出し線ＳＩＧ１ａ，ＳＩＧ２ａを形成するアルミニウムのシート抵抗を０．２Ω、その配線幅ａ１，ａ２及び配線高さは同じとする。また、絶縁膜ＰＡＳ１，ＰＡＳ２を形成する窒化シリコン（ＳｉＮ）の比誘電率を５、真空の誘電率を８．９×１０^−１２Ｆ／ｍとする。ただし、以下の説明においては、絶縁膜ＰＡＳ１，ＰＡＳ２を介して重畳配置されるシールド電極ＣＳとゲート線ＧＬとの間に形成される容量に比較して、隣接するゲート線ＧＬ間及び引き出し線ＳＩＧ１ａ，ＳＩＧ２ａ間に形成される寄生容量は非常に小さいので、省略する。

走査信号駆動回路ＳＤＲから配線長の長い引き出し線ＳＩＧ１ａ、及びシールド電極ＣＳと重畳するゲート線ＧＬを介して表示領域ＡＲの入力側端部に到達するまでの走査信号の遅延時間Ｔ１は、以下の通りとなる。例えば、シールド電極ＣＳと重畳するゲート線ＧＬの配線長Ｌ１ｂがＬ１ｂ＝７０００μｍ、配線幅がａ１＝５μｍの場合、ゲート線ＧＬの配線抵抗Ｒ１ｂはＲ１ｂ＝０．２×７０００／５＝２８０Ωとなる。また、配線容量Ｃ１ｂはＣ１ｂ＝５×８．９×１０^−１２×５×１０^−６×７０００×１０^−６／０．５＝３．１２ｐＦとなる。さらには、引き出し線ＳＩＧ１ａの配線長Ｌ１ａがＬ１ａ＝７００００μｍ、配線幅がａ１＝５μｍの場合、引き出し線ＳＩＧ１ａの配線抵抗Ｒ１ａはＲ１ａ＝０．２×７００００／５＝２８００Ωとなる。従って、引き出し線ＳＩＧ１ａ及びゲート線ＧＬを介して表示領域ＡＲの入力側端部に到達する走査信号の遅延時間Ｔ１は、Ｔ１＝（Ｒ１ａ＋Ｒ１ｂ）×Ｃ１ｂ＝（２８０＋２８００）×３．１２＝９．６１ｎｓとなる。

一方、走査信号駆動回路ＳＤＲから配線長の短い引き出し線ＳＩＧ２ａ、及びシールド電極ＣＳと重畳するゲート線ＧＬを介して表示領域ＡＲの入力側端部に到達するまでの走査信号の遅延時間Ｔ２は、以下の通りとなる。この場合、シールド電極ＣＳと重畳するゲート線ＧＬの領域では、配線長Ｌ２ｂ及び配線幅ａ２はＬ２ｂ＝Ｌ１ｂ、ａ２＝ａ１となるので、ゲート線ＧＬの配線抵抗Ｒ２ｂはＲ２ｂ＝Ｒ１ｂ＝２８０Ω、配線容量Ｃ２ｂはＣ２ｂ＝Ｃ１ｂ＝３．１２ｐＦとなる。また、引き出し線ＳＩＧ２ａの配線長Ｌ２ａがＬ２ａ＝４０００μｍ、配線幅がａ２＝５μｍの場合、引き出し線ＳＩＧ２ａの配線抵抗Ｒ２ａはＲ２ａ＝０．２×４０００／５＝１６０Ωとなる。従って、引き出し線ＳＩＧ２ａを介して表示領域ＡＲの入力側端部に到達する走査信号の遅延時間Ｔ２は、Ｔ２＝（Ｒ２ａ＋Ｒ２ｂ）×Ｃ２ｂ＝（２８０＋１６０）×３．１２＝１．３７ｎｓとなる。

従って、配線長が長い引き出し線ＳＩＧ１ａでの遅延時間Ｔ１と、配線長が短い引き出し線ＳＩＧ２ａでの遅延時間Ｔ２との比Ｔ１／Ｔ２は、Ｔ１／Ｔ２＝９．６１／１．３７＝７．０１となる。すなわち、従来の液晶表示装置では、走査信号駆動回路ＳＤＲに近いゲート線ＧＬに入力される走査信号と、走査信号駆動回路ＳＤＲから遠いゲート線ＧＬに入力される走査信号とでは、その遅れ時間Ｔに７倍程度の差が生じる。

これに対して、実施形態１の液晶表示装置では、配線長が短い引き出し線ＳＩＧ２に対してのみ当該引き出し線ＳＩＧ２と重畳する導電膜ＥＣが形成され、引き出し線ＳＩＧ１の上層には導電膜ＥＣが形成されない構成となっている。従って、実施形態１の引き出し線ＳＩＧ１、及びシールド電極ＣＳと重畳するゲート線ＧＬを介して表示領域ＡＲの入力側端部に到達するまでの走査信号の遅延時間Ｔ２は、前述する従来の液晶表示装置と同様となる。この場合、シールド電極ＣＳと重畳するゲート線ＧＬの配線長Ｌ１ｄがＬ１ｄ＝Ｌ１ｂ＝７０００μｍ、配線幅がａ１＝５μｍとなるので、ゲート線ＧＬの配線抵抗Ｒ１ｄはＲ１ｄ＝Ｒ１ｂ＝２８０Ωとなり、配線容量Ｃ１ｄはＣ１ｄ＝Ｃ１ｂ＝３．１２ｐＦとなる。また、引き出し線ＳＩＧ１の配線長Ｌ１ｃがＬ１ｃ＝Ｌ１ａ＝７００００μｍ、配線幅がａ１＝５μｍとなるので、配線抵抗Ｒ１ｃはＲ１ｃ＝Ｒ１ａ＝２８００Ωとなる。従って、引き出し線ＳＩＧ１を介して表示領域ＡＲの入力側端部に到達する走査信号の遅延時間Ｔ１は、Ｔ１＝（Ｒ１ｃ＋Ｒ１ｄ）×Ｃ１ｄ＝９．６１ｎｓとなる。

一方、引き出し線ＳＩＧ２はその形成領域においても、当該引き出し線ＳＩＧ２と重畳する導電膜ＥＣが形成されているので、当該引き出し線ＳＩＧ２と導電膜ＥＣとで形成される容量素子に相当する容量分の遅延分が加算されることとなる。従って、走査信号駆動回路ＳＤＲと接続される側の端部から表示領域ＡＲの辺縁部に至るまでの引き出し線ＳＩＧ２及びゲート線ＧＬによる遅延時間Ｔ２は、以下の通りとなる。

まず、実施形態１の引き出し線ＳＩＧ２においても、従来の液晶表示と同様に、シールド電極ＣＳと重畳するゲート線ＧＬの領域では、配線長Ｌ２ｄ及び配線幅ａ２はＬ２ｄ＝Ｌ２ｂ＝Ｌ１ｂ、ａ２＝ａ１となるので、シールド電極ＣＳと重畳するゲート線ＧＬの配線抵抗Ｒ２ｄはＲ２ｄ＝Ｒ２ｂ＝Ｒ１ｂ＝２８０Ωとなる。また、実施形態１の引き出し線ＳＩＧ２の配線長Ｌ２ｃ及び配線幅ａ２も従来と同様となるので、引き出し線ＳＩＧ２の配線抵抗Ｒ２ｃはＲ２ｃ＝Ｒ２ａ＝１６０Ωとなる。

このとき、引き出し線ＳＩＧ２と重畳配置される導電膜ＥＣはシールド電極ＣＳと同層に形成される構成となっている。従って、引き出し線ＳＩＧ２と導電膜ＥＣとの間に形成される配線容量と、ゲート線ＧＬとシールド電極ＣＳとの間に形成される配線容量との合計の配線容量Ｃ２ｄはＣ２ｄ＝５×８．９×１０^−１２×５×１０^−６×（７０００＋４０００）×１０^−６／０．５＝４．９０ｐＦとなる。従って、引き出し線ＳＩＧ２を介して表示領域ＡＲの入力側端部に到達する走査信号の遅延時間Ｔ２は、Ｔ２＝（Ｒ２ｃ＋Ｒ２ｄ）×Ｃ２ｄ＝（２８０＋１６０）×４．９０＝２．１６ｎｓとなる。

これらの結果から、配線長が長い引き出し線ＳＩＧ１での遅延時間Ｔ１と、配線長が短い引き出し線ＳＩＧ２での遅延時間Ｔ２との比Ｔ１／Ｔ２は、Ｔ１／Ｔ２＝９．６１／２．１６＝４．４５となる。従って、実施形態１の液晶表示装置では、走査信号駆動回路ＳＤＲに近いゲート線ＧＬに入力される走査信号と、走査信号駆動回路ＳＤＲから遠いゲート線ＧＬに入力される走査信号とでは、その遅延時間Ｔの比を従来の７倍から４倍程度に抑制することが可能となる。その結果、引き出し線ＳＩＧの配線長差に伴う信号遅れに起因する輝度ムラを大幅に抑制することが可能となり、液晶表示装置の表示品質を向上することができる。

〈実施形態２〉
図７は本発明の実施形態２の表示装置である液晶表示装置における周辺部の拡大図であり、図８は図７に示すＥ−Ｅ’線での断面図である。ただし、実施形態２の液晶表示装置は、導電膜ＭＩＴの構成を除く他の構成は実施形態１と同様の構成となるので、以下の説明では導電膜ＭＩＴについて詳細に説明する。

図７に示すように、実施形態２の液晶表示装置では、シールド電極ＣＳとは異なる導電膜ＭＩＴが形成され、周辺部に形成される引き出し線ＳＩＧ１，ＳＩＧ２の内で、配線長が短い引き出し線ＳＩＧ２と導電膜ＭＩＴが平面的に見て重畳するように形成されている。このとき、シールド電極ＣＳは延在部ＪＣを有しており、該延在部ＪＣはシールド電極ＣＳから周辺部の側に延在して導電膜ＭＩＴの端部と重畳される構成となっている。この重畳領域にはコンタクトホールＣＨが形成されており、延在部ＪＣを介してシールド電極ＣＳと導電膜ＭＩＴとが電気的に接続される構成となっている。

図８に示すように、実施形態２の液晶表示装置では、第１基板ＳＵＢ１の液晶面側に形成される引き出し線ＳＩＧ１，ＳＩＧ２を覆うようにして形成される絶縁膜ＰＡＳ１の上層に導電膜ＭＩＴが形成されている。この実施形態２の導電膜ＭＩＴは、画素電極と同一の工程で形成されるすなわち画素電極と同層に形成される構成となっており、透明導電膜材料で形成されている。この導電膜ＭＩＴの上層には当該導電膜ＭＩＴを覆うようにして絶縁膜ＰＡＳ２が形成され、絶縁膜ＰＡＳ２の上層に、共通電極と同層に形成されるシールド電極ＣＳが形成されている。従って、シールド電極ＣＳと導電膜ＭＩＴとは、絶縁膜ＰＡＳ２に形成されるコンタクトホールＣＨを介して電気的に接続される。ただし、導電膜ＭＩＴは、例えば、絶縁膜ＰＡＳ１の上面に形成される金属薄膜からなるドレイン線と同一の工程で形成してもよい。

このように、実施形態２の引き出し線ＳＩＧ２は絶縁膜ＰＡＳ１の上面に形成される導電膜ＭＩＴと重畳される構成となっているので、引き出し線ＳＩＧ２と導電膜ＭＩＴとの間隔は絶縁膜ＰＡＳ１の膜厚ｄ’となる。すなわち、実施形態１に比較して引き出し線ＳＩＧ２と導電膜ＭＩＴとの間隔を絶縁膜ＰＡＳ２の膜厚ｄだけ小さくすることが可能となる。その結果、引き出し線ＳＩＧ２と導電膜ＭＩＴとで形成される容量素子の容量を大きくすることが可能となるので、配線長が短い引き出し線ＳＩＧ２における走査信号の遅れ時間(信号遅延)Ｔ２をさらに大きくすることができる。すなわち、同じ配線長の引き出し線ＳＩＧ２に導電膜ＭＩＴを重畳した場合であっても、実施形態１の引き出し線ＳＩＧ２における遅延時間よりも大きくできる。その結果、配線長が長い引き出し線ＳＩＧ１の遅延時間Ｔ１と引き出し線ＳＩＧ２の遅延時間Ｔ２との遅延時間差Ｔ＝Ｔ１−Ｔ２をさらに小さくすることが可能となり、表示品質をさらに向上させることができる。

実施形態２における引き出し線ＳＩＧ１，ＳＩＧ２における遅延時間Ｔ１，Ｔ２は、以下の通りとなる。実施形態２の引き出し線ＳＩＧ１は実施形態１と同様の構成となるので、引き出し線ＳＩＧ１及びゲート線ＧＬを介して表示領域ＡＲの入力側端部に到達する走査信号の遅延時間Ｔ１は、Ｔ１＝（Ｒ１ｃ＋Ｒ１ｄ）×Ｃ１ｄ＝（２８０＋２８００）×３．１２＝９．６１ｎｓとなる。

一方、引き出し線ＳＩＧ２及び当該引き出し線ＳＩＧ２に接続するゲート線ＧＬでは、ゲート線ＧＬはシールド電極ＣＳと重畳し、引き出し線ＳＩＧ２は導電膜ＭＩＴと重畳する。従って、ゲート線ＧＬとシールド電極ＣＳとで形成される配線容量Ｃ２ｄは、Ｃ２ｄ＝５×８．９×１０^−１２×５×１０^−６×７０００×１０^−６／０．５＝３．１２ｐＦとなる。同様にして、引き出し線ＳＩＧ２と導電膜ＭＩＴとで形成される配線容量Ｃ２ｅは、Ｃ２ｅ＝５×８．９×１０^−１２×５×１０^−６×４０００×１０^−６／０．２＝４．４３ｐＦとなる。よって、引き出し線ＳＩＧ２及びゲート線ＧＬを介して表示領域ＡＲの入力側端部に至る信号線の合成容量Ｃは、Ｃ＝Ｃ２ｄ＋Ｃ２ｅ＝３．１２＋４．４３＝７．５５ｐＦとなる。その結果、引き出し線ＳＩＧ２及びゲート線ＧＬを介して表示領域ＡＲの入力側端部に至る走査信号の遅延時間Ｔ２は、Ｔ２＝（２８０＋１６０）×７．５５＝３．３２ｎｓとなる。

これらの結果から、配線長が長い引き出し線ＳＩＧ１での遅延時間Ｔ１と、配線長が短い引き出し線ＳＩＧ２での遅延時間Ｔ２との比Ｔ１／Ｔ２は、Ｔ１／Ｔ２＝９．６１／３．３２＝２．８９となる。従って、実施形態２の液晶表示装置では、走査信号駆動回路ＳＤＲに近いゲート線ＧＬに入力される走査信号と、走査信号駆動回路ＳＤＲから遠いゲート線ＧＬに入力される走査信号とでは、その遅延時間Ｔの比を従来の７倍から２．８９倍程度に抑制することが可能となる。すなわち、引き出し線ＳＩＧの配線長差に伴う信号遅れに起因する輝度ムラを実施形態１の構成よりも抑制することが可能となり、液晶表示装置の表示品質をさらに向上することができる。

なお、実施形態２の構成では、シールド電極ＣＳから延在する延在部ＪＣを形成し、延在部ＪＣと導電膜ＭＩＴとの重畳に形成したコンタクトホールＣＨで電気的に接続する構成としたが、これに限定されることはない。例えば、第１基板ＳＵＢ１の辺縁部に導電膜ＭＩＴに接続され、所定の電圧を供給する信号線を設ける、又は導電膜ＭＩＴからシールド電極ＣＳ方向に延在する延在部を設け、この延在部とシールド電極ＣＳとの重畳領域にコンタクトホールを設けてシールド電極ＣＳと導電膜ＭＩＴとを電気的に接続する構成であってもよい。

また、実施形態２の他の液晶表示装置として、例えば、図９に示すように、引き出し線ＳＩＧ２と重畳する導電膜として、導電膜ＭＩＴと導電膜ＥＣとを用いる構成であってもよい。ただし、導電膜ＥＣは前述する実施形態１と同様に、シールド電極ＣＳと同層の導電膜ＥＣとなるので、導電膜ＭＩＴのＸ方向の端部と導電膜ＥＣの端部とが重畳する領域に形成されるコンタクトホールＣＨ２を介してシールド電極ＣＳと導電膜ＥＣとを電気的に接続する構成となっている。

すなわち、図９に示す液晶表示装置では、平面的にみて導電膜ＭＩＴと引き出し線ＳＩＧ２とが重畳する領域では導電膜ＭＩＴと引き出し線ＳＩＧ２との間隔が小さく、導電膜ＥＣと引き出し線ＳＩＧ２とが重畳する領域では導電膜ＭＩＴと引き出し線ＳＩＧ２との間隔が比較的大きく形成される。従って、図９に示す構成では、前述する効果に加えて、導電膜ＭＩＴと引き出し線ＳＩＧ２とが重畳する領域と、導電膜ＥＣと引き出し線ＳＩＧ２とが重畳する領域との面積を任意に設定することにより、引き出し線ＳＩＧ２と導電膜ＭＩＴ，ＥＣとで形成される容量を任意に設定でき、引き出し線ＳＩＧ２における走査信号の遅延時間を最適な遅延時間とすることができるという格別の効果を得ることができる。

〈実施形態３〉
図１０は本発明の実施形態３の表示装置である液晶表示装置の引き出し線の概略構成説明するための図であり、引き出し線ＳＩＧ１，ＳＩＧ２に重畳して形成される導電膜ＥＣ１，ＥＣ２の構成を除く他の構成は、実施形態１と同様の構成となる。

図１０から明らかなように、全ての引き出し線ＳＩＧ１，ＳＩＧ２に重畳して、導電膜ＥＣ１，ＥＣ２が形成される構成となっている。さらには、実施形態２の導電膜ＥＣ１，ＥＣ２では、各引き出し線ＳＩＧ１，ＳＩＧ２毎にその延在方向に沿って導電膜ＥＣ１，ＥＣ２が形成される構成となっており、シールド電極ＣＳから延在する導電膜ＥＣ１，ＥＣ２がそれぞれＹ方向に並設される構成となっている。このような構成とすることにより、実施形態３の導電膜ＥＣ１，ＥＣ２では、各引き出し線ＳＩＧに対応した重畳量とすることができると共に、導電膜ＥＣ１，ＥＣ２を形成する透明導電膜材料の使用量を低減させる構成としている。ただし、隣接する導電膜ＥＣ１，ＥＣ２との間の領域に透明導電膜を形成する構成、又は導電膜ＥＣ２が形成される領域のみ実施形態１と同様に、隣接する導電膜ＥＣ２との間の領域に透明導電膜が形成される構成であってもよい。

また、実施形態３では、各引き出し線ＳＩＧ１，ＳＩＧ２に沿ってシールド電極ＣＳから延在する導電膜ＥＣ１，ＥＣ２のＸ方向長さ（延在方向長さ、電極長）が引き出し線ＳＩＧ１，ＳＩＧ２の配線長と反比例する構成となっている。すなわち、配線長が長い引き出し線ＳＩＧ１と重畳して形成される導電膜ＥＣ１は、配線長が短い引き出し線ＳＩＧ２と重畳して形成される導電膜ＥＣ２よりもその電極長が短く形成される。このような電極長とすることによって、引き出し線ＳＩＧ１と導電膜ＥＣ１とで形成される容量素子の容量よりも、引き出し線ＳＩＧ２と導電膜ＥＣ２とで形成される容量素子の容量が大きくなる構成としている。その結果、実施形態３の液晶表示装置においても、引き出し線ＳＩＧ１，ＳＩＧ２との遅延時間の差を小さくすることができるので、実施形態１と同様の効果を得ることができる。

また、実施形態３の構成では、表示領域ＡＲ内の辺縁領域に形成されるゲート線に接続する引き出し線ＳＩＧ１よりも配線長が短い引き出し線ＳＩＧ２に対しても、重畳する導電膜ＥＣ２の電極長を異なる長さで形成している。すなわち、実施形態３の導電膜ＥＣ２では、配線長が短い引き出し線ＳＩＧ２に対しても、各引き出し線ＳＩＧ２と導電膜ＥＣ２とで形成される容量素子の容量を変化させる構成としている。特に、引き出し線ＳＩＧ２の配線長に反比例する電極長の導電膜ＥＣ２を重畳して形成することにより、隣接する引き出し線ＳＩＧ２との間における遅延時間差、すなわちＹ方向に隣接する画素間における遅延時間差を小さくする構成としている。その結果、実施形態３の液晶表示装置では、隣接する画素間における表示ムラ等の発生を抑制することが可能となり、表示品質をさらに向上することができるという格別の効果を得られる。

なお、実施形態３の導電膜ＥＣ１，ＥＣ２では、引き出し線ＳＩＧ２に重畳する導電膜ＥＣ２のみを引き出し線ＳＩＧ２の配線長に応じて異なる電極長で形成する構成としたが、これに限定されることはない。例えば、全ての引き出し線ＳＩＧ１，ＳＩＧ２に対して、その配線長に反比例する導電膜ＥＣ１，ＥＣ２を重畳して形成することにより、隣接する引き出し線ＳＩＧとの間における遅延時間差、すなわちＹ方向に隣接する画素間における遅延時間差を小さくすることができる。その結果、隣接する画素間における表示ムラ等の発生を抑制することが可能となり、表示品質をさらに向上することができるという格別の効果を得られる。

〈実施形態４〉
図１１は本発明の実施形態４の表示装置である液晶表示装置の引き出し線の概略構成説明するための図であり、引き出し線ＳＩＧ１に重畳して形成される導電膜ＥＣ１の構成を除く他の構成は、実施形態２と同様の構成となる。

図１１から明らかなように、実施形態４においては、配線長が長い引き出し線ＳＩＧ１に重畳して導電膜ＥＣ１が形成され、配線長が短い引き出し線ＳＩＧ２に重畳して導電膜ＭＩＴが形成される構成となっている。すなわち、実施形態４の液晶表示装置においても、各引き出し線ＳＩＧ１，ＳＩＧ２は導電膜ＥＣ１又は導電膜ＭＩＴの何れかと重畳して形成される構成となっている。

特に、引き出し線ＳＩＧ２は、実施形態２と同様に、引き出し線ＳＩＧ１，ＳＩＧ２の表面を覆うようにして形成される図示しない絶縁膜ＰＡＳ１の表面に配置される導電膜ＭＩＴと重畳して配置されているので、実施形態２と同様の効果を得ることができる。

また、実施形態４においては、引き出し線ＳＩＧ１に沿ってシールド電極ＣＳから延在する導電膜ＥＣ１が形成されており、このときの電極長は引き出し線ＳＩＧ２の形成領域に沿って形成される導電膜ＭＩＴのＸ方向の電極長さよりも短く形成されている。引き出し線ＳＩＧ１，ＳＩＧ２の配線長と反比例する構成となっている。すなわち、配線長が長い引き出し線ＳＩＧ１と重畳して形成される導電膜ＥＣ１は、配線長が短い引き出し線ＳＩＧ２と重畳して形成される導電膜ＥＣ２よりもその電極長が短く形成される。このような電極長とすることによって、引き出し線ＳＩＧ１と導電膜ＥＣ１とで形成される容量素子の容量よりも、引き出し線ＳＩＧ２と導電膜ＥＣ２とで形成される容量素子の容量が大きくなる構成としている。その結果、実施形態３の液晶表示装置においても、引き出し線ＳＩＧ１，ＳＩＧ２との遅延時間の差を小さくすることができる。

〈実施形態５〉
図１２は本発明の実施形態５の表示装置である液晶表示装置を説明するための平面図であり、第１基板ＳＵＢ１の１つの辺部に走査信号と映像信号とを生成し出力する駆動回路が搭載される構成である。ただし、実施形態５の液晶表示装置は駆動回路ＤＲ及び該駆動回路ＤＲとゲート線とを接続する引き出し線ＳＩＧ１，ＳＩＧ２の形成位置並びに導電膜ＥＣ３を除く他の構成は、実施形態１と同様の構成である。

図１２から明らかなように、実施形態５の液晶表示装置の構成では、第１基板ＳＵＢ１の図中下側辺部に搭載される駆動回路ＤＲと表示領域内に並設される図示しないゲート線とは、第１基板ＳＵＢ１の図中左右の周辺部に形成される引き出し線ＳＩＧ１，ＳＩＧ２で接続されている。このとき、実施形態５の液晶表示装置では、駆動回路ＤＲに近い領域のゲート線と駆動回路ＤＲとは、図１２中左側の周辺部に形成される引き出し線ＳＩＧ１，ＳＩＧ２で接続されている。また、駆動回路ＤＲから遠い領域のゲート線と駆動回路ＤＲとは、図１２中右側の周辺部に形成される引き出し線ＳＩＧ１で接続されている。

このとき、実施形態５の液晶表示装置では、図１２中左側の周辺部に配置される引き出し線ＳＩＧ１，ＳＩＧ２の内で、駆動回路ＤＲが搭載される辺部に近い領域に形成されるゲート線に接続される引き出し線ＳＩＧ２に重畳して導電膜ＥＣ３が形成されている。この導電膜ＥＣ３は、前述する実施形態１と同様に、シールド電極ＣＳから延在される透明導電膜で形成されているので、シールド電極ＣＳと同じ電位に保持されており、実施形態１と同様の効果を得ることができる。

なお、実施形態５の構成では、図１２中左側の周辺部に形成される引き出し線ＳＩＧ１，ＳＩＧ２を配線長が長い引き出し線ＳＩＧ１と、該引き出し線ＳＩＧ１よりも配線長が短い引き出し線ＳＩＧ２とに分けて、引き出し線ＳＩＧ２の上層に導電膜ＥＣ３を形成する構成としたが、これに限定されることはない。例えば、表示領域の中央部分よりも駆動回路ＤＲに近い領域に並設されるゲート線に接続される引き出し線、すなわち図１２中左側の周辺部に形成される引き出し線の全てと重畳するようにして導電膜ＥＣ３を形成する構成であってもよい。

〈実施形態６〉
図１３は本発明の実施形態６の表示装置である液晶表示装置の概略構成を説明するための平面図であり、図１４は本発明の実施形態６の液晶表示装置における周辺部の拡大図、図１５は図１４に示すＧ−Ｇ’線での断面図である。ただし、実施形態６の液晶表示装置は駆動回路ＤＲとゲート線とを接続する引き出し線ＳＩＧの構成及び導電膜ＥＣ４を除く他の構成は、実施形態５と同様の構成である。また、実施形態６の液晶表示装置においても図１３中左側の周辺部にも引き出し線ＳＩＧが配置される構成となっているが、以下の説明では省略する。なお、本願発明は図１３中左側又は右側の周辺部の内で、一方の側の周辺部のみに引き出し線ＳＩＧが配置される液晶表示装置にも適用可能である。

図１３から明らかなように、実施形態６の液晶表示装置も第１基板ＳＵＢ１の図中下側の辺部に走査信号及び映像信号を出力する駆動回路ＤＲが搭載されと共に、第１基板ＳＵＢ１の図中左右の周辺部に引き出し線ＳＩＧが形成され、該駆動回路ＤＲと表示領域内の図示しないゲート線とが電気的に接続されている。

実施形態６の引き出し線ＳＩＧは、例えばクロム（Ｃｒ）やＩＴＯ等の透明導電膜からなる引き出し線ＳＩＧ３と、アルミニウム等の金属薄膜等からなる引き出し線ＳＩＧ４とから構成されている。このような構成からなる引き出し線ＳＩＧ３，ＳＩＧ４は、図１５に示すように、異なる薄膜層に形成されることとなる。例えば、金属薄膜からなるゲート線と同層に形成される引き出し線ＳＩＧ４は第１基板ＳＵＢ１の表面に形成されることとなる。これに対して、例えばクロムからなるドレイン線や透明導電膜からなる画素電極等と同層に形成される引き出し線ＳＩＧ３は、引き出し線ＳＩＧ３の上面に形成される絶縁膜ＰＡＳ１の上面に形成される。この場合、シート抵抗が小さい金属薄膜で形成される引き出し線ＳＩＧ４は配線抵抗が小さく走査信号の遅延は小さいが、シート抵抗が大きいクロムや透明導電膜で形成される引き出し線ＳＩＧ３は配線抵抗が大きくなるので、引き出し線ＳＩＧ４に比較して走査信号の遅延は大きくなる。

また、図１５から明らかなように、引き出し線ＳＩＧ４の上層には、シールド電極ＣＳから延在して形成される導電膜ＥＣ４が、平面的に見て引き出し線ＳＩＧ４と重畳するように形成される構成となっている。すなわち、図１４に示すように、実施形態１と同様に、引き出し線ＳＩＧ３の上面を覆うようにして形成され絶縁膜ＰＡＳ２の上面の内で、引き出し線ＳＩＧ４と重畳する位置に導電膜ＥＣ４が形成される構成となっている。その結果、実施形態６の引き出し線ＳＩＧ４では、引き出し線ＳＩＧ４と導電膜ＥＣ４とにより容量素子が形成され配線容量が大きくできる。

この実施形態６の液晶表示装置に対して、従来の液晶表示装置では、図１６に示すように、シールド電極ＣＳは引き出し線ＳＩＧ３，ＳＩＧ４を覆う構成とはなっていない。すなわち、図１６のＨ−Ｈ’線での断面図である図１７に示すように、引き出し線ＳＩＧ３の上層には絶縁膜ＰＡＳ２が形成されるのみであり、引き出し線ＳＩＧ４の上層には絶縁膜ＰＡＳ１，ＰＡＳ２が形成されるのみである。従って、引き出し線ＳＩＧ３，ＳＩＧ４における走査信号の遅延時間は、配線抵抗の大きな引き出し線ＳＩＧ３が大きくなる。

これに対して、実施形態６の液晶表示装置では、引き出し線ＳＩＧ４と導電膜ＥＣ４とにより形成される容量素子分だけ容量を大きくできるので、駆動回路ＤＲから出力された走査信号が表示領域の辺縁部に到達するまでの遅延時間を大きくすることが可能となる。従って、配線抵抗の大きい引き出し線ＳＩＧ３を介してゲート線に到達する走査信号と、配線抵抗が小さい引き出し線ＳＩＧ４を介してゲート線に到達する走査信号との遅延時間の差、すなわち引き出し線ＳＩＧ３と引き出し線ＳＩＧ４との遅延時間差を小さくすることができるので、実施形態１と同様の効果を得ることができる。

なお、実施形態６の液晶表示装置では、金属薄膜等からなる配線抵抗の小さい引き出し線ＳＩＧ４と、クロムや透明導電膜等からなる配線抵抗の大きい引き出し線ＳＩＧ３とが１本ずつ交互に配置される構成となっているが、引き出し線ＳＩＧ３，ＳＩＧ４が交互に配置される構成に限定されることはない。例えば、２本ずつや３本ずつ等のように、引き出し線ＳＩＧ３と引き出し線ＳＩＧ４とが複数本ずつ交互に配置される構成にも適用可能である。

〈実施形態７〉
図１８は本発明の実施形態７の表示装置である液晶表示装置の構成を説明するための周辺部の拡大図、図１９は図１８に示すＪ−Ｊ’線での断面図である。ただし、実施形態７の液晶表示装置は導電膜ＥＣ４と導電膜ＭＩＴ１を除く他の構成は、実施形態６と同様の構成である。

図１９に示すように、実施形態７の液晶表示装置においても、第１基板ＳＵＢ１の上面に引き出し線ＳＩＧ４が形成され、該引き出し線ＳＩＧ４を覆うようにして形成される絶縁膜ＰＡＳ１の上面に引き出し線ＳＩＧ３が形成されている。このとき、図１８から明らかなように、引き出し線ＳＩＧ３と引き出し線ＳＩＧ４とは平面的に見て交互に配置される構成となっているので、図１９においても、引き出し線ＳＩＧ３と引き出し線ＳＩＧ４とはＹ方向にずれて配置されている。

また、図１９に示すように、絶縁膜ＰＡＳ１の上層に導電膜ＭＩＴ１が形成されており、該導電膜ＭＩＴ１が引き出し線ＳＩＧ３と同層に形成されている。このとき、図１８に示すように、導電膜ＭＩＴ１は引き出し線ＳＩＧ４に沿って形成され、絶縁膜ＰＡＳ２に形成されるコンタクトホールＣＨを介して、シールド電極ＣＳと電気的に接続される構成となっている。さらには、シールド電極ＣＳから延在する導電膜ＥＣ４が引き出し線ＳＩＧ３と重畳するように形成されている。すなわち、実施形態７の引き出し線ＳＩＧ３，ＳＩＧ４の構成では、配線抵抗（シート抵抗）の小さい薄膜材料で形成される引き出し線ＳＩＧ３には導電膜ＥＣ４が重畳して形成され、引き出し線ＳＩＧ３の薄膜材料よりも配線抵抗（シート抵抗）が大きい薄膜材料で形成される引き出し線ＳＩＧ４には導電膜ＭＩＴ１が重畳して形成される構成となっている。

この構成からなる実施形態７の液晶表示装置では、導電膜ＥＣ４の電極長は小さく形成され、導電膜ＭＩＴ１は引き出し線ＳＩＧ４の一端側から他端側にかけて引き出し線ＳＩＧ４と重畳する構成となっている。従って、引き出し線ＳＩＧ３と導電膜ＥＣ４とにより形成される容量素子の容量よりも、引き出し線ＳＩＧ４と導電膜ＭＩＴ１とにより形成される容量素子の容量を大きくできるので、駆動回路ＤＲから出力された走査信号が引き出し線ＳＩＧ４を介して、表示領域の辺縁部にゲート線に到達するまでの遅延時間を大きくすることが可能となる。従って、配線抵抗の大きい引き出し線ＳＩＧ３を介してゲート線に到達する走査信号と、配線抵抗が小さい引き出し線ＳＩＧ４を介してゲート線に到達する走査信号との遅延時間の差、すなわち引き出し線ＳＩＧ３と引き出し線ＳＩＧ４との遅延時間の差を小さくすることができるので、実施形態６と同様の効果を得ることができる。

なお、実施形態７の構成では、導電膜ＭＩＴ１のみが引き出し線ＳＩＧ４に重畳される構成としたが、例えば、図９に示す実施形態２の他の液晶表示装置と同様に、引き出し線ＳＩＧ４に重畳する導電膜を、導電膜ＭＩＴ１と該導電膜ＭＩＴ１に電気的に接続されるシールド電極ＣＳと同層の導電膜とで形成する構成であってもよい。

以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。

ＳＵＢ１……第１基板、ＳＵＢ２……第２基板、ＳＤＲ……走査信号駆動回路
ＤＬ……ドレイン線、ＧＬ……ゲート線、ＣＬ……コモン線、ＰＸ……画素電極
ＣＴ……共通電極、ＴＦＴ……薄膜トランジスタ、ＳＬ……シール材、ＡＲ……表示領域
ＳＩＧ，ＳＩＧ１〜ＳＩＧ４，ＳＩＧ１ａ〜ＳＩＧ４ａ……引き出し線、ＪＣ……延在部
ＥＣ，ＥＣ１〜ＥＣ４……導電膜、ＭＩＴ，ＭＩＴ１……導電膜、ＣＳ……シールド電極
ＰＡＳ１，ＰＡＳ２……絶縁膜、ＤＲ……駆動回路、ＣＨ……コンタクトホール。

Claims (10)

1. Ｘ方向に延在しＹ方向に並設される走査信号線と、Ｙ方向に延在しＸ方向に並設される映像信号線とを有し、隣接する２本の前記走査信号線と映像信号線とで囲まれる領域が画素の領域を構成し、前記画素が前記走査信号線及び前記映像信号線に沿って、表示領域内にマトリックス状に配置される表示装置であって、
   前記表示領域から延在して形成され、前記表示領域内の映像信号線及び走査信号線と、駆動回路の出力又は駆動回路からの出力が入力される端子部とを電気的に接続する引き出し線と、
   前記引き出し線の上層に形成され前記引き出し線を覆う絶縁膜と、
   前記絶縁膜の上層に形成される導電膜とを備え、
   前記引き出し線は、前記駆動回路又は前記端子部から前記走査信号線又は前記映像信号線に至るまでの配線抵抗が小さい複数の第１の引き出し線と、
   前記第１の引き出し線よりも配線抵抗が小さい複数の第２の引き出し線とからなり、
   少なくとも前記第１の引き出し線は、前記絶縁膜を介して前記導電膜と重畳配置されることを特徴とする表示装置。
2. Ｘ方向に延在しＹ方向に並設される走査信号線と、Ｙ方向に延在しＸ方向に並設される映像信号線とを有し、隣接する２本の前記走査信号線と映像信号線とで囲まれる領域が画素の領域を構成し、前記画素が前記走査信号線及び前記映像信号線に沿って、表示領域内にマトリックス状に配置される表示装置であって、
   前記表示領域から延在して形成され、前記表示領域内の映像信号線及び走査信号線と駆動回路の出力又は駆動回路からの出力が入力される端子部とを電気的に接続する引き出し線と、
   前記引き出し線の上層に形成され前記引き出し線を覆う絶縁膜と、
   前記絶縁膜の上層に形成される導電膜とを備え、
   前記引き出し線は、前記絶縁膜を介して前記導電膜と重畳する第１の引き出し線と、前記導電膜と重畳しない第２の引き出し線とからなり、
   前記第１の引き出し線の前記駆動回路又は前記端子部から前記走査信号線又は前記映像信号線に至るまでの配線抵抗が、前記第２の引き出し線の配線抵抗よりも小さいことを特徴とする表示装置。
3. 前記第１の引き出し線は、前記第２の引き出し線よりも配線長が短く形成されていることを特徴とする請求項１又は２に記載の表示装置。
4. 前記第１の引き出し線と前記第２の引き出し線とが同一の導電膜材料からなることを特徴とする請求項３に記載の表示装置。
5. 前記第１の引き出し線の単位長さ当たりの抵抗値は、前記第２の引き出し線の単位長さ当たりの抵抗値よりも小さいことを特徴とする請求項１又は２に記載の表示装置。
6. 前記第１の引き出し線と前記第２の引き出し線とは異なる層に形成されることを特徴とする請求項５に記載の表示装置。
7. 前記導電膜は前記表示領域の近傍に形成され、電界が外部に漏れるのを防止する透明導電膜から延在してなることを特徴とする請求項１乃至６の内の何れかに記載の表示装置。
8. 前記絶縁膜は、少なくとも前記引き出し配線の表面に接して形成される第１の絶縁膜と、該第１の絶縁膜の上層に形成される第２の絶縁膜と、からなり、
   前記導電膜は、前記第１の引き出し線と前記第１の絶縁膜を介して対向配置される第１の導電膜と、前記第２の絶縁膜の上層に形成され、前記第２の絶縁膜に形成される貫通を介して前記第１の導電膜と電気的に接続される第２の導電膜と、からなることを特徴とする請求項１乃至６の内の何れかに記載の表示装置。
9. 前記第２の導電膜は、前記表示領域の近傍に形成され、電界が外部に漏れるのを防止する遮蔽用導電膜から延在してなることを特徴とする請求項８に記載の表示装置。
10. 前記走査信号線及び前記映像信号線が形成される第１基板と、液晶層を介して対向配置される第２基板とをからなる液晶表示パネルと、前記液晶表示パネルの裏面側に配置され、バックライト光を照射するバックライト装置とを備えることを特徴とする請求項１乃至９の内の何れかに記載の表示装置。

Images