JP2013038161A - 光結合装置 - Google Patents

Abstract

【課題】耐電源ノイズ特性を維持しながら光結合装置に使用される半導体チップを縮小化する。
【解決手段】一つの実施形態によれば、光結合装置は、第一のフォトダイオード、第一の反転増幅器、第二のフォトダイオード、第二の反転増幅器、及びコンパレータが設けられる。第一のフォトダイオードの第一の接合容量及び第一の反転増幅器の第一の帰還抵抗の積と、第二のフォトダイオードの第二の接合容量及び第二の反転増幅器の第二の帰還抵抗の積とが同一の値に設定され、第一の接合容量が第二の接合容量よりも大きく設定される。
【選択図】 図１

Description

本発明の実施形態は、光結合装置に関する。

フォトカプラなどの光結合装置は発光部と受光部が設けられ、発光部を入力側とし、受光部を出力側とし、発光部で生成された光信号を受光部で受けて電気信号に変換された信号を出力する。受光部に設けられる増幅器には、差動増幅器や反転増幅器などが使用される。

光結合装置の増幅器に反転増幅器であるトランスインピーダンスアンプ（ＴＩＡ trans-impedance amplifier）を使用すると、電源ノイズの影響を受けやすい。電源ノイズの影響を抑制するために、ダミートランスインピーダンスアンプとダミーフォトダイオードが設けられる。フォトダイオードは、光結合装置において比較的大きなチップ面積を占有するのでダミーフォトダイオードを光結合装置に搭載すると半導体チップの占有面積を縮小化することができないという問題点がある。

特開２００２−３５３４９５号公報

本発明は、耐電源ノイズ特性を維持しながら半導体チップを縮小化することができる光結合装置を提供することにある。

一つの実施形態によれば、光結合装置は、第一のフォトダイオード、第一の反転増幅器、第二のフォトダイオード、第二の反転増幅器、及びコンパレータが設けられる。第一のフォトダイオードは、アノードが低電位側電源に接続され、発光素子で生成された光信号が入力され、光信号を第一の電気信号に変換する。第一の反転増幅器は、第一の帰還抵抗が並列に接続され、入力側が第一のフォトダイオードのカソードに接続され、第一の電気信号を反転した第一の信号を生成する。第二のフォトダイオードは、アノードが低電位側電源に接続される。第二の反転増幅器は、第二の帰還抵抗が並列に接続され、入力側が第二のフォトダイオードのカソードに接続され、第二の信号を生成する。コンパレータは、第一及び第二の信号が入力され、第二の信号を基準電圧として第一及び第二の信号を比較し、比較増幅した信号を出力する。第一のフォトダイオードの第一の接合容量及び第一の帰還抵抗の積と、第二のフォトダイオードの第二の接合容量及び第二の帰還抵抗の積とが同一の値に設定され、第一の接合容量が第二の接合容量よりも大きく設定される。

第一の実施形態に係る光結合装置の構成を示す回路図である。 第一の実施形態に係るトランスインピーダンスアンプの構成を示す回路図である。 第一の実施形態に係るトランスインピーダンスアンプ及びフォトダイオードの等価回路を示す図である。 第一の実施形態に係るダミーフォトダイオードの面積変化に対するダミーフォトダイオードの占有面積とダミートランスインピーダンスアンプの帰還抵抗の占有面積の和の変化を示す図である。 変形例のトランスインピーダンスアンプの構成を示す回路図である。 第二の実施形態に係る光結合装置の構成を示す回路図である。 第二の実施形態に係るダミーフォトダイオードをＭＯＳ容量に置き換えたときの占有面積の変化を示す図である。

以下本発明の実施形態について図面を参照しながら説明する。

（第一の実施形態）
まず、本発明の第一の実施形態に係る光結合装置について、図面を参照して説明する。図１は光結合装置の構成を示す回路図である。図２はトランスインピーダンスアンプの構成を示す回路図である。図３はトランスインピーダンスアンプの等価回路を示す図である。本実施形態では、フォトダイオードの接合容量とトランスインピーダンスアンプの帰還抵抗の積に対するダミーフォトダイオードの接合容量とダミートランスインピーダンスアンプの帰還抵抗の積を同一の値に保ちながら半導体チップを縮小化している。

図１に示すように、光結合装置９０には、発光部５０と受光部６０が設けられる。光結合装置９０は、入力された電気信号を１次側の発光部５０で一旦光信号に変換し、２次側の受光部６０で再び電気信号に変換する。光結合装置９０は、フォトカプラである。なお、その他の光結合装置としてインタラプタなどがある。

発光部５０には、発光ダイオード（ＬＥＤ light emitting diode）１３、端子Ｐａｄ１、及び端子Ｐａｄ２が設けられる。端子Ｐａｄ１及び端子Ｐａｄ２には、電気信号が入力される。発光ダイオード１３は、電気信号を光信号に変換する。

受光部６０には、コンパレータ１、トランスインピーダンスアンプ２、ダミートランスインピーダンスアンプ３、フォトダイオード１１、ダミーフォトダイオード１２、及び端子Ｐａｄｏが設けられる。

第一のフォトダイオードとしてのフォトダイオード（ＰＤ photo diode）１１は、アノードが低電位側電源（接地電位）Ｖｓｓに接続され、カソードがトランスインピーダンスアンプ２の入力側に接続される。フォトダイオード１１は、発光ダイオード１３で生成された光信号を電気信号に変換し、電気信号に変換された信号Ｓ１を出力する。

第一の反転増幅器としてのトランスインピーダンスアンプ（ＴＩＡ trans-impedance amplifier）２は、フォトダイオード１１とコンパレータ１の間に設けられる。トランスインピーダンスアンプ２は、帰還抵抗Ｒｆｂ１が並列配置される。並列配置とは、帰還抵抗Ｒｆｂ１の一端がトランスインピーダンスアンプ２の入力側に接続され、帰還抵抗Ｒｆｂ１の他端がトランスインピーダンスアンプ２の出力側に接続されることをいう。トランスインピーダンスアンプ２は、信号Ｓ１が入力され、反転増幅した信号Ｓ２を出力する。

第二のフォトダイオードとしてのダミーフォトダイオード１２は、アノードが低電位側電源（接地電位）Ｖｓｓに接続され、カソードがダミートランスインピーダンスアンプ３の入力側に接続される。ダミーフォトダイオード１２は、例えばアルミパターン等により光が遮光される。

第二の反転増幅器としてのダミートランスインピーダンスアンプ３は、ダミーフォトダイオード１２とコンパレータ１の間に設けられる。ダミートランスインピーダンスアンプ３は、帰還抵抗Ｒｆｂ２が並列配置される。並列配置とは、帰還抵抗Ｒｆｂ２の一端がダミートランスインピーダンスアンプ３の入力側に接続され、帰還抵抗Ｒｆｂ２の他端がダミートランスインピーダンスアンプ３の出力側に接続されることをいう。ダミートランスインピーダンスアンプ３は、コンパレータ１の基準電圧として使用される信号Ｓ３を生成する。

トランスインピーダンスアンプ２とダミートランスインピーダンスアンプ３は、電源ノイズの影響を受けやすい。電源ノイズ回避のために、受光部６０に設けられるフォトダイオード１１は、通常、基準電圧を発生するために設けられたダミーフォトダイオード１２と同じチップサイズにするが、本実施例ではチップサイズを縮小化している。詳細は後述する。

コンパレータ１は、トランスインピーダンスアンプ２及びダミートランスインピーダンスアンプ３と端子Ｐａｄｏの間に設けられる。コンパレータ１は、信号Ｓ２及び信号Ｓ３が入力され、信号Ｓ３を基準電圧として信号Ｓ２と信号Ｓ３を比較し、比較増幅した信号を出力信号Ｓｏｕｔとして端子Ｐａｄｏを介して出力する。

トランスインピーダンスアンプ２及びダミートランスインピーダンスアンプ３は、同一回路構成を有する。図２に示すように、トランスインピーダンスアンプ２及びダミートランスインピーダンスアンプ３には、電流源１４、ＮＰＮトランジスタＮＴ１、ＮＰＮトランジスタＮＴ２、抵抗Ｒ２、及び帰還抵抗Ｒｆが設けられる。

ＮＰＮトランジスタＮＴ１は、コレクタがノードＮ１に接続され、ベースがフォトダイオード（ＰＤ）のカソードに接続され、エミッタが低電位側電源（接地電位）Ｖｓｓに接続される。抵抗Ｒ２は、一端が高電位側電源Ｖｃｃに接続され、他端がノードＮ１に接続される。帰還抵抗Ｒｆは、一端がフォトダイオード（ＰＤ）のカソード及びＮＰＮトランジスタＮＴ１のベースに接続され、他端が出力側のノードＮ２に接続される。ＮＰＮトランジスタＮＴ２は、コレクタが高電位側電源Ｖｃｃに接続され、ベースがノードＮ１に接続され、エミッタがノードＮ２に接続される。電流源１４は、一端がノードＮ２に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続され、低電位側電源（接地電位）Ｖｓｓ側に電流を流す。ここでは、ＮＰＮトランジスタＮＴ１及びＮＴ２に高周波特性の優れたＳｉバイポーラトランジスタ或いはＳｉＧｅバイポーラトランジスタを用いている。

トランスインピーダンスアンプ２及びダミートランスインピーダンスアンプ３とフォトダイオードは、図３に示すような等価回路として表すことができる。

接合容量Ｃｐはフォトダイオード１１及びダミーフォトダイオード１２の接合容量として表記している。ＮＰＮトランジスタＮＴ２は、理想トランジスタＱ２として表記している。寄生容量Ｃ１は、理想トランジスタＱ２のコレクターベース間の寄生容量として表記している。等価抵抗ｒ１は、ＮＰＮトランジスタＮＴ１を理想トランジスタＱ１（表記せず）とした場合のアーリー効果による等価抵抗として表記している。負荷抵抗r2は、抵抗Ｒ２を負荷抵抗として表したものである。コンダクタンスｇｍは、理想トランジスタＱ１のコンダクタンスとして表記している。帰還抵抗Ｒｆは、一端が入力電圧ｖ１側に接続され、他端が出力電圧ｖｏ側に接続される。帰還抵抗Ｒｆは、トランスインピーダンスアンプ２の帰還抵抗Ｒｆｂ１、ダミートランスインピーダンスアンプ３の帰還抵抗Ｒｆｂ２にそれぞれ対応する。トランスインピーダンスアンプ２及びダミートランスインピーダンスアンプ３は電源ノイズの影響を受けやすいので、その影響を見積もるため高電位側電源Ｖｃｃに付加されるノイズ電圧ｖｎを表記している。

ここでは、理想トランジスタＱ１のコレクターベース間の寄生容量は、十分小さく無視できるレベルとしている。理想トランジスタＱ２のアーリー効果による等価抵抗は、並列不帰還がかかったトランスインピーダンスアンプの出力に接続されるのでインピーダンスが低く、影響が小さいので省略している。

図３に示す等価回路を参照して、高電位側電源Ｖｃｃに付加されるノイズ電圧ｖｎに対する出力電圧ｖｏの伝達関数（ｖｏ／ｖｎ）を求める。伝達関数は複素周波数ｓの関数として表記する。なお、ＰＳＲＲ（power supply rejection ratio）はこの伝達関数（ｖｏ／ｖｎ）に対して逆数（ｖｎ／ｖｏ）で表される。伝達関数（ｖｏ／ｖｎ）は、

と表される。ノイズ電圧ｖｎに対する出力電圧ｖｏの応答は、上記の式（１）で表されるが、フォトダイオード１１及びダミーフォトダイオード１２の接合容量である接合容量Ｃｐとトランスインピーダンスアンプ２及びダミートランスインピーダンスアンプ３の帰還抵抗である帰還抵抗Ｒｆは必ず一対で式中に表記されている。このため、接合容量Ｃｐと帰還抵抗Ｒｆの積が同一であれば電源ノイズに対する応答は同一となる。
即ち、伝達関数（ｖｏ／ｖｎ）は、

と表すことができる。

ここで、フォトダイオード１１の接合容量をＣｐ１、ダミーフォトダイオード１２の接合容量をＣｐ２と表す。上記の式（２）から、トランスインピーダンスアンプ２の帰還抵抗Ｒｆｂ１、ダミートランスインピーダンスアンプ３の帰還抵抗Ｒｆｂ２、接合容量Ｃｐ１、接合容量Ｃｐ２の関係をＣｐ１＞Ｃｐ２、且つＲｆｂ１＜Ｒｆｂ２の関係になるように設定してもノイズ電圧ｖｎに対する出力電圧ｖｏの応答は同じである。出力電圧ｖｏの応答が同じであれば、コンパレータはノイズ電圧に対しては応答しないため、従来と同等の耐ノイズ性を維持することが出来る。

フォトダイオードの占有面積は抵抗の占有面積よりも１桁以上大きい。このため、上記の式（２）の関係を維持しながら、ダミーフォトダイオード１２の占有面積を小さくするとダミーフォトダイオード１２の占有面積＋ダミートランスインピーダンスアンプ３の帰還抵抗Ｒｆｂ２の占有面積の和を小さくすることができる。即ち、半導体チップの占有面積を縮小化することができる。

次に、占有面積の縮小化の効果について図４を参照して説明する。図４はダミーフォトダイオードの面積変化に対するダミーフォトダイオードの占有面積とダミートランスインピーダンスアンプの帰還抵抗の占有面積の和の変化を示す図である。ここでは、ダミーフォトダイオード１２とフォトダイオード１１の占有面積を同一にした場合のダミーフォトダイオードの占有面積とダミートランスインピーダンスアンプの帰還抵抗の占有面積の和を占有面積１００％と表す。

図４に示すように、ダミーフォトダイオード１２の占有面積を半減化（１／２）するとダミートランスインピーダンスアンプ３の帰還抵抗Ｒｆｂ２の占有面積の増加が比較的少ないので、ダミーフォトダイオードの占有面積とダミートランスインピーダンスアンプの帰還抵抗の占有面積の和は５５％となり、４５％占有面積を削減することができる。

ダミーフォトダイオード１２の占有面積を（１／４）に削減すると、ダミーフォトダイオードの占有面積とダミートランスインピーダンスアンプの帰還抵抗の占有面積の和は３８％となり、６２％占有面積を削減することができる。

ダミーフォトダイオード１２の占有面積を（１／８）に削減すると、ダミーフォトダイオードの占有面積とダミートランスインピーダンスアンプの帰還抵抗の占有面積の和は３７％となり、７３％占有面積を削減することができる。占有面積を（１／８）にしても占有面積を（１／４）にした場合と比較して削減効果が少ない。

上述したように、本実施形態の光結合装置では、受光部６０には、コンパレータ１、トランスインピーダンスアンプ２、ダミートランスインピーダンスアンプ３、フォトダイオード１１、ダミーフォトダイオード１２、及び端子Ｐａｄｏが設けられる。フォトダイオード１１及びダミーフォトダイオード１２は、光結合装置９０において比較的大きなチップ面積を占有する。フォトダイオード１１の接合容量Ｃｐ１及び帰還抵抗Ｒｆｂ１の積とダミーフォトダイオード１２の接合容量Ｃｐ２及び帰還抵抗Ｒｆｂ２の積を同一に設定して、ダミーフォトダイオード１２の接合容量Ｃｐ２の占有面積を削減し、帰還抵抗Ｒｆｂ２の占有面積を増加させている。

このため、ダミーフォトダイオード１２の占有面積とダミートランスインピーダンスアンプの帰還抵抗Ｒｆｂ２の占有面積の和を削減することができる。したがって、光結合装置９０に搭載すると半導体チップの占有面積を縮小化することができる。

なお、本実施形態では、帰還抵抗Ｒｆｂ１を有するトランスインピーダンスアンプ２を使用しているが、必ずしもトランスインピーダンスアンプに帰還抵抗が１つ設けられているとは限らない。たとえば、図５に示す変形例のトランスインピーダンスアンプ４のように、帰還抵抗Ｒｆｂ２１及びＲｆｂ２２を直列接続させてもよい。帰還抵抗Ｒｆｂ２１及びＲｆｂ２２は、フォトダイオードＰＤのカソードと出力側のノードＮ２３の間に設けられ、ノードＮ２２に電流Ｉｂ４が印加される。トランスインピーダンスアンプ４では、高電位側電源Ｖｃｃと低電位側電源（接地電位）Ｖｓｓの間に抵抗Ｒ２１、ＰＮＰトランジスタＰＴ２１、ＰＮＰトランジスタＰＴ２２、ＮＰＮトランジスタＮＴ２２、及びＮＰＮトランジスタＮＴ２１が縦続接続される。高電位側電源Ｖｃｃと低電位側電源（接地電位）Ｖｓｓの間に抵抗Ｒ２２、ＮＰＮトランジスタＮＴ２３、及び電流源２１が縦続接続される。

また、本実施形態では、トランスインピーダンスアンプ２をバイポーラトランジスタで構成しているが必ずしもこれに限定されるものではない。例えば、ＣＭＯＳ、ＢｉＣＭＯＳ、或いはヘテロＦＥＴで構成してもよい。

（第二の実施形態）
次に、本発明の第二の実施形態に係る光結合装置について、図面を参照して説明する。図６は光結合装置の構成を示す回路図である。本実施形態では、ダミーフォトダイオードをＭＯＳ容量に置き換えている。

以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図６に示すように、光結合装置９１には、発光部５０と受光部６１が設けられる。光結合装置９１は、入力された電気信号を１次側の発光部５０で一旦光信号に変換し、２次側の受光部６１で再び電気信号に変換する。光結合装置９１は、フォトカプラである。なお、その他の光結合装置としてインタラプタなどがある。

受光部６１には、コンパレータ１、トランスインピーダンスアンプ２、ダミートランスインピーダンスアンプ３、フォトダイオード１１、コンデンサＣ２１、及び端子Ｐａｄｏが設けられる。

コンデンサＣ２１は、一端が低電位側電源（接地電位）Ｖｓｓに接続され、他端がダミートランスインピーダンスアンプ３の入力側に接続される。コンデンサＣ２１は光が遮光される。コンデンサＣ２１は、ＭＯＳ型構造を有しているが、ＭＩＳ型構造にしてもよい。ＭＯＳ型とは、シリコン基板上に膜厚の比較的薄いシリコン酸化膜（ＳｉＯ_２）と金属や高濃度多結晶シリコンなどの電極膜を積層してなる構造をいう。ＭＩＳ型とは、シリコン基板上に膜厚の比較的薄く、シリコン酸化膜（ＳｉＯ_２）よりも比誘電率の大きな絶縁膜（例えば、シリコン窒化膜）と金属や高濃度多結晶シリコンなどの電極膜構造をいう。本実施形態のＭＯＳ型構造を有するコンデンサ２１を第一の実施形態のダミーフォトダイオード１２の代わりに用いると占有面積を、例えば（１／３０）以下に削減することができる。

次に、占有面積の縮小化の効果について図７を参照して説明する。図７はダミーフォトダイオードをＭＯＳ容量に置き換えたときの占有面積の変化を示す図である。

図７に示すように、ダミーフォトダイオード１２をＭＯＳ型構造を有するコンデンサＣ２１に置き換えると、ダミーフォトダイオード１２の占有面積とダミートランスインピーダンスアンプの帰還抵抗Ｒｆｂ２の占有面積の和を１００％とした場合と比較して、コンデンサＣ２１の占有面積とダミートランスインピーダンスアンプの帰還抵抗の占有面積の和は、例えば９．７％となり、９０．３％占有面積を削減することができる。

上述したように、本実施形態の光結合装置では、受光部６１には、コンパレータ１、トランスインピーダンスアンプ２、ダミートランスインピーダンスアンプ３、フォトダイオード１１、コンデンサＣ２１、及び端子Ｐａｄｏが設けられる。フォトダイオード１１の接合容量Ｃｐ１及び帰還抵抗Ｒｆｂ１の積とコンデンサＣ２１の容量及び帰還抵抗Ｒｆｂ２の積を同一に設定している。ＭＯＳ型構造を有するコンデンサＣ２１は第一の実施形態のダミーフォトダイオード１２と比較してチップ面積が非常に小さい。

このため、コンデンサ２１の占有面積とダミートランスインピーダンスアンプの帰還抵抗Ｒｆｂ２の占有面積の和を大幅に削減することができる。したがって、光結合装置９１に搭載すると半導体チップの占有面積を縮小化することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ コンパレータ
２、４ トランスインピーダンスアンプ
３ ダミートランスインピーダンスアンプ
１１、ＰＤ フォトダイオード
１２ ダミーフォトダイオード
１３ 発光ダイオード
１４、２１ 電流源
５０ 発光部
６０、６１ 受光部
Ｃ１ 寄生容量
Ｃ２１ コンデンサ
Ｃｐ 接合容量
ｇｍ コンダクタンス
Ｉｂ４・・・電流
Ｎ１、Ｎ２、Ｎ２１〜２３ ノード
ＮＴ１、ＮＴ２、ＮＴ２１〜２３ ＮＰＮトランジスタ
ＰＴ２１、ＰＴ２２ ＰＮＰトランジスタ
Ｑ２ 理想トランジスタ
Ｒ２、Ｒ２１、Ｒ２２ 抵抗
ｒ１ 等価抵抗
ｒ２ 負荷抵抗
Ｐａｄ１、Ｐａｄ２、Ｐａｄｏ 端子
Ｒｆ、Ｒｆｂ１、Ｒｆｂ２、Ｒｆｂ２１、Ｒｆｂ２２ 帰還抵抗
Ｓ１〜３ 記号
Ｓｏｕｔ 出力信号
ｖ１ 入力電圧
Ｖｂ１〜３ バイアス電圧
ｖｎ ノイズ電圧
ｖｏ 出力電圧
Ｖｃｃ 高電位側電源
Ｖｓｓ 低電位側電源（接地電位）

Claims (6)

1. アノードが低電位側電源に接続され、発光素子で生成された光信号が入力され、前記光信号を第一の電気信号に変換する第一のフォトダイオードと、
   第一の帰還抵抗が並列に接続され、入力側が前記第一のフォトダイオードのカソードに接続され、前記第一の電気信号を反転した第一の信号を生成する第一の反転増幅器と、
   アノードが前記低電位側電源に接続される第二のフォトダイオードと、
   第二の帰還抵抗が並列に接続され、入力側が前記第二のフォトダイオードのカソードに接続され、第二の信号を生成する第二の反転増幅器と、
   前記第一及び第二の信号が入力され、前記第二の信号を基準電圧として前記第一及び第二の信号を比較し、比較増幅した信号を出力するコンパレータと、
   を具備し、前記第一のフォトダイオードの第一の接合容量及び前記第一の帰還抵抗の積と、前記第二のフォトダイオードの第二の接合容量及び前記第二の帰還抵抗の積とが同一の値に設定され、前記第一の接合容量が前記第二の接合容量よりも大きく設定されることを特徴とする光結合装置。
2. 前記第二のフォトダイオードは遮光されることを特徴とする請求項１に記載の光結合装置。
3. アノードが低電位側電源に接続され、発光素子で生成された光信号が入力され、前記光信号を第一の電気信号に変換する第一のフォトダイオードと、
   第一の帰還抵抗が並列に接続され、入力側が前記第一のフォトダイオードのカソードに接続され、前記第一の電気信号を反転した第一の信号を生成する第一の反転増幅器と、
   一端が前記低電位側電源に接続されるコンデンサと、
   第二の帰還抵抗が並列に接続され、入力側が前記コンデンサの他端に接続され、第二の信号を生成する第二の反転増幅器と、
   前記第一及び第二の信号が入力され、前記第二の信号を基準電圧として前記第一及び第二の信号を比較し、比較増幅した信号を出力するコンパレータと、
   を具備し、前記第一のフォトダイオードの第一の接合容量及び前記第一の帰還抵抗の積と、前記コンデンサの容量及び前記第二の帰還抵抗の積とが同一の値に設定されることを特徴とする光結合装置。
4. 前記コンデンサはＭＯＳ型或いはＭＩＳ型構造を有することを特徴とする請求項３に記載の光結合装置。
5. 前記第一及び第二の帰還抵抗は、直列に接続される複数の抵抗から構成されることを特徴とする請求項１乃至４のいずれか１項に記載の光結合装置。
6. 前記第一及び第二の反転増幅器は、バイポーラトランジスタ、ＣＭＯS，ＢｉＣＭＯＳ、或いはＨＦＥＴから構成されることを特徴とする請求項１乃至５のいずれか１項に記載の光結合装置。

Images