JP2004274109A - 光受信機 - Google Patents
光受信機 Download PDFInfo
- Publication number
- JP2004274109A JP2004274109A JP2003058095A JP2003058095A JP2004274109A JP 2004274109 A JP2004274109 A JP 2004274109A JP 2003058095 A JP2003058095 A JP 2003058095A JP 2003058095 A JP2003058095 A JP 2003058095A JP 2004274109 A JP2004274109 A JP 2004274109A
- Authority
- JP
- Japan
- Prior art keywords
- output
- slew rate
- malfunction
- signal
- optical receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/78—A comparator being used in a controlling circuit of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45136—One differential amplifier in IC-block form being shown
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45664—Indexing scheme relating to differential amplifiers the LC comprising one or more cascaded inverter stages as output stage at one output of the dif amp circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Abstract
【課題】光信号をデジタル電気信号に変換して出力する光受信機において、フォトダイオードなどの光電変換手段と出力との間に生じる寄生電流による出力信号に対する悪影響を抑制することのできる光受信機を提供する。
【解決手段】スルーレート可変出力段１からの出力信号を監視する誤動作検出回路２を設ける。誤動作検出回路２は、出力信号に誤動作を検出すると、スルーレート可変出力段１における伝送速度が低下しない範囲で出力のスルーレートを低減させる制御を行う。
【選択図】 図１
【解決手段】スルーレート可変出力段１からの出力信号を監視する誤動作検出回路２を設ける。誤動作検出回路２は、出力信号に誤動作を検出すると、スルーレート可変出力段１における伝送速度が低下しない範囲で出力のスルーレートを低減させる制御を行う。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばデジタルオーディオ光ファイバリンクなどの用途に用いられる、光信号をデジタル電気信号に変換して出力する光受信機に関するものである。特に、受光素子と信号処理回路とを１チップに集積した、ＯＥＩＣ（Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ ＩＣ）と呼ばれる光電子集積回路を備えた光受信機に関するものである。
【０００２】
【従来の技術】
図１１は、典型的な従来のデジタルオーディオ光ファイバ用光受信機の概略構成を示すブロック図である。この光受信機には、光ファイバを介して送信された光信号を受信するフォトダイオードＰＤ１１と、このフォトダイオードＰＤ１１からの出力に応じて信号処理を行う信号処理回路とが設けられている。フォトダイオードＰＤ１１は、光信号強度に比例した電流信号を発生する。このフォトダイオードＰＤ１１で検出された光電流は、アンプＡＭＰ１１、抵抗Ｒｆ１１、容量Ｃｆ１１で構成された電流−電圧変換アンプで線形に電圧変換される。その後、容量Ｃ１１によってＤＣ成分が除去された後、ＤＣ電位を決めるために、定電圧源Ｖｒｅｆに接続された抵抗Ｒ１１で受け、増幅回路ＡＭＰ１３に入力される。
【０００３】
また、フォトダイオードＰＤ１１とＧＮＤとの間の寄生容量と同じ容量値の容量Ｃｐｄ１１が、アンプＡＭＰ１２、抵抗Ｒｆ１２、容量Ｃｆ１２で構成された電流−電圧変換アンプに接続されている。そして、上記アンプＡＭＰ１１の出力と差動になるように、容量Ｃ１２，抵抗Ｒ１３でＤＣ成分が除去された後、増幅回路ＡＭＰ１３に入力される。このような回路構成によって、電源ラインノイズなどの同相ノイズ成分が差動回路によって除去される。
【０００４】
増幅回路ＡＭＰ１３の出力はヒステリシスコンパレータＣＯＭＰ１１に入力され、波形整形された後に、出力段１１でＨｉｇｈ−Ｌｏｗのデジタル信号に変換され出力される。出力段１１は、Ｎｃｈ ＭＯＳトランジスタＭＮ１１およびＰｃｈ ＭＯＳトランジスタＭＰ１１とからなるインバータによって構成されている。
【０００５】
上記フォトダイオードＰＤ１１および信号処理回路は１チップ上に集積される。１チップ上に集積された光受信機は、ワイヤーフレーム上に銀ペーストなどの導電性の接着材によって接着され、金ワイヤーを用いたワイヤーボンディングにより、電源ラインおよび出力端子がフレームの端子に取り出される。そして、透明のモールド樹脂によりフォトダイオードＰＤ１１上にレンズが一体整形される。
【０００６】
【発明が解決しようとする課題】
このようなデジタル出力をもった光受信機の場合、図１２に示すように、出力端子のワイヤーとフォトダイオードとの間の容量結合によって、出力の立上がり、あるいは立下がりのタイミングでフォトダイオードの寄生電流が流れることになる。そして、この寄生電流によって誤動作が発生し、受信感度が低下する問題がある。
【０００７】
フォトダイオード−出力間の寄生容量は同一チップ上にフォトダイオードと信号処理回路を集積するために、フォトダイオードと信号処理回路が別チップで構成される受信機と比較して、逆に大きくなってしまうことがある。詳しく説明すると、フォトダイオードと信号処理回路とが別チップで構成される場合と、上記の構成のように１つのチップで構成される場合とを比較した場合、後者の方が出力端子とフォトダイオードとの距離が近くなるので、後者の方が出力端子とフォトダイオードとの間の寄生容量が大きくなる。これは、２つの隣り合う導体の面積が同一の場合、寄生容量は２つの導体間の距離に反比例するからである。
【０００８】
そこで、同一チップ上に、上記容量Ｃｐｄ１１の代わりに、フォトダイオードと面積の等しいダミーフォトダイオードを配置する構成とすることが考えられる。ダミーフォトダイオードは、フォトダイオードとほぼ同じ面積の素子であり、カソード電位の配線で遮光されており、光信号が入射しても電流信号が出ない構成となっているものである。このような構成とすることによって、出力からの寄生電流がダミーフォトダイオードとフォトダイオードに均等に流れ込むようにすることが可能となる。この場合、同相信号成分が差動アンプにより除去されるため、誤動作を低減させることができる。
【０００９】
しかしながら、フォトダイオードと同面積のダミーフォトダイオードを１チップ上に集積する構成の場合、フォトダイオード面積が２倍になることによってチップ面積が大きくなってしまい、コスト的に不利になってしまう。特に、フォトカプラ用や光ディスク用のフォトダイオードと比較してフォトダイオード面積が大きいデジタルオーディオ光ファイバ用受光ＩＣにとってはこの傾向は顕著である。
【００１０】
また、ダミーフォトダイオードとフォトダイオードとを同一の面積にしたとしても、出力端子の金ワイヤーの取出し方の相違や、ダミーフォトダイオードとフォトダイオードとの配置位置の相違などによって、両者の寄生容量が同一ではなくなる場合も考えられる。すなわち、出力−ダミーフォトダイオード間および出力−フォトダイオード間の寄生容量のバランスが崩れたときは、やはり誤動作の原因になる。
【００１１】
一方、フォトダイオード上にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜のような透明の導電性膜をかぶせ、電位を受信側のＧＮＤ電位に接地しておく方法がある。このとき入力−出力間容量によるノイズ電流は、透明導電膜によりＧＮＤに流れ、入力側の光信号のみをフォトダイオードで受けることにより、ノイズによる誤動作を防ぐことができる。しかし、ＩＴＯ被膜用の専用のプロセス装置が必要となり、プロセスが複雑になる問題がある。また、ＩＴＯ膜−フォトダイオード間の寄生容量が大きくなることによって、受信機のアンプ帯域の低下やノイズの増加を招くことになり、高速化の障害になる。
【００１２】
次に、出力端子からフォトダイオードへ帰還する電流について考察する。出力からフォトダイオードに帰還する電流のＩｐは出力−フォトダイオード間の寄生容量Ｃｐと出力の電圧の立上がり、立下がりのスルーレートが（ｄＶ／ｄｔ）とした場合、
Ｉｐ＝Ｃｐ・（ｄＶ／ｄｔ） （１）
で表される。
【００１３】
出力段の出力抵抗がＲｏｕｔ、出力段の容量がＣｏｕｔ、出力の電圧振幅Ｖｏとすると、ｔ＝０から出力が立上がり始めた場合、時間ｔでの出力の電圧の立上がり波形は次式のとおりである。
Ｖ＝Ｖｏ（１−ｅｘｐ（（ｔ／（Ｒｏｕｔ・Ｃｏｕｔ）））） （２）
出力段のカットオフ周波数がｆｏ＝１／（２π・Ｒｏｕｔ・Ｃｏｕｔ）であるので、上式は、
Ｖ＝Ｖｏ（１−ｅｘｐ（−２π・ｆｏ・ｔ）） ・・・・・・・・・・（３）
となる。
【００１４】
よって、出力のスルーレート（ｄＶ／ｄｔ）は次式で表される。
（ｄＶ／ｄｔ）＝Ｖｏ・２π・ｆｏ・ｅｘｐ（−２π・ｆｏ・ｔ） （４）
よって、出力が立ち上がる時に、出力からフォトダイオードへ帰還する電流Ｉｐは、式（４）を式（１）に代入して、
Ｉｐ＝Ｃｐ・Ｖｏ・２π・ｆｏ・ｅｘｐ（−２π・ｆｏ・ｔ） （５）
で表される。ここで、出力−フォトダイオード間の寄生容量Ｃｐ＝１０ｆＦ，出力が 出力振幅の１０％から９０％になる立上り時間 ｔｒ＝１０ｎｓ、出力振幅Ｖｏが３Ｖと仮定する。この状態の出力波形を図１３に示す。
【００１５】
時間ｔ＝０で出力が立上り始めると仮定した場合、ｆｏ＝０．３５／ｔｒで表されるため、式（５）より時間ｔでの寄生電流Ｉｐは、
Ｉｐ＝（１０ｆＦ）・（３Ｖ）・２π・（０．３５／１０ｎｓ）・ｅｘｐ（−２π・（０．３５／１０ｎｓ）・ｔ） （６）
になる。出力の立下りによる寄生電流は大きさは同じで、電流の流れる方向が式（６）の逆の値をとる。式（６）より、Ｉｐはｔ＝０でピークを持つことになる。
【００１６】
出力−フォトダイオード間の寄生容量による寄生電流パルスは、図１３に示す寄生電流波形のようになる。式（６）よりＩｐはｔ＝０でピークを持ち、
Ｉｐ＝（１０ｆＦ）・（３Ｖ）・２π・（０．３５／１０ｎｓ）＝６．６μＡ （７）
となり、ピーク電流が６．６ｕＡになる。
【００１７】
デジタルオーディオの光信号の伝送速度は、等速の場合で５．６４４８Ｍｂｐｓ、倍速で１１．２８９６Ｍｂｐｓ、４倍速で２２．５７９２Ｍｂｐｓとなる。このような信号を伝送するためには受信回路のアンプの帯域は伝送速度が上がるに従って広げる必要があり、上記寄生電流パルスによる影響が大きくなる。
【００１８】
ここで、アンプの帯域について説明しておく。一般的に、アンプのゲインの周波数特性として、周波数が上がるとその周波数のアンプのゲインが低下するという傾向がある。アンプのゲインがフラットな周波数から−３ｄＢのゲインとなる周波数をアンプのカットオフ周波数（ｆｃ）といい、一般的にアンプの帯域は、このカットオフ周波数を指すことになる。すなわち、伝送速度を上げるためには、信号の周波数を上げる必要があり、この信号を十分に増幅させるためには、上記のようにアンプの帯域を高くする必要があることになる。
【００１９】
なお、式（６）から求めた寄生光電流の波形は高周波成分を含むため、この電流すべてが増幅されて誤動作の原因になるわけではない。光受信機のアンプの帯域を伝送速度（Ｍｂｐｓ）の０．８倍に設定した場合、等速の場合４．５ＭＨｚ， 倍速場合９ＭＨｚ，４倍速の場合１８ＭＨｚとなる。上記式（６）の寄生光電流パルス波形をカットオフ周波数がそれぞれ４．５ＭＨｚ， ９ＭＨｚ， １８ＭＨｚのローパスフィルタに通した場合、回路シミュレータによれば、ピーク電流はそれぞれ、０．６２７μＡ， １．６０２μＡ， １．６８６μＡとなり、この電流が増幅され誤動作の原因となる。
【００２０】
デジタルオーディオ光ファイバ用受信機の最小受信感度は−２７ｄＢｍ〜−２４ｄＢｍであり、このときに信号により流れるフォトダイオード電流は０．５〜１μＡ程度である。すなわち、上記の出力−フォトダイオード間の寄生電流の影響が無視できないほど大きいことがわかる。
【００２１】
またアンプの帯域が広いほど、高周波成分の信号を増幅させることが可能となるので、高周波である寄生電流のピーク電流を増幅させてしまうことになる。すなわち、アンプの帯域が広いほど寄生電流が大きくなるため、寄生電流パルスによる誤動作は伝送速度が速い受信機の方が発生しやすくなる。
【００２２】
一方、電源電圧が高くなると、出力段１１におけるＮｃｈ ＭＯＳおよびＰｃｈ ＭＯＳのインバータのオン抵抗が低下し出力抵抗が下がることになる。以下にこのことについて説明する。
【００２３】
ＭＯＳトランジスタのドレイン電流ＩＤは、
ＩＤ＝Ｋ（Ｖｇｓ−Ｖｔ）２（１＋λＶｄｓ） （８）
なる式で表される。ここで、Ｋ：トランスコンダクタンス係数、Ｖｔ：しきい電圧、Ｖｇｓ：ゲート・ソース間電圧、Ｖｄｓ：ドレイン・ソース間電圧、λ：チャネル長変調係数である。
【００２４】
出力段のＮｃｈ ＭＯＳとＰｃｈ ＭＯＳのインバータ接続の場合、Ｖｇｓ＝Ｖｄｓ＝Ｖｃｃ（電源電圧）となるため、ドレイン電流は、
ＩＤ＝Ｋ（Ｖｃｃ−Ｖｔ）２（１＋λＶｃｃ） （９）
となる。よってＭＯＳの抵抗ＲはＶｃｃ／ＩＤで表されるため、
Ｒ＝Ｖｃｃ／ＩＤ＝Ｖｃｃ／（Ｋ（Ｖｃｃ−Ｖｔ）２（１＋λＶｃｃ）） （１０）
となる。この式を見れば、電源電圧が上がると出力抵抗Ｒが低下することがわかる。
【００２５】
以上のように、電源電圧が上がることによって出力段１１における出力抵抗が下がると、立上がり時間ｔｒ、立下がり時間ｔｆが早くなり出力振幅も大きくなってしまう。よって、寄生電流Ｉ＝Ｃ×（ｄＶ／ｄｔ）の（ｄＶ／ｄｔ）が大きくなり、誤動作しやすくなる。また、電源電圧が３Ｖで誤動作しないように調整したとしても、電源電圧が５Ｖ時にｔｒ，ｔｆが短くなり、出力振幅が増加することにより、寄生電流が大きくなり誤動作してしまうことになる。また、電源電圧が５Ｖで誤動作しないようにｔｒ，ｔｆをあわせ込んだ場合、電源電圧が３Ｖになるとｔｒ，ｔｆが遅くなり、伝送できる信号の速度が制限されてしまうことになり、動作電源電圧範囲の広い、高速のデジタル出力受信機を実現するのは困難である。
【００２６】
本発明は上記の問題点を解決するためになされたもので、その目的は、光信号をデジタル電気信号に変換して出力する光受信機において、フォトダイオードなどの光電変換手段と出力との間に生じる寄生電流による出力信号に対する悪影響を抑制することのできる光受信機を提供することにある。
【００２７】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係る光受信機は、光信号を受信し、電気信号に変換する光電変換手段と、上記光電変換手段によって変換された電気信号に基づいてデジタル信号を出力する出力手段と、上記出力手段から出力される信号を監視し、誤動作を検出する誤動作検出手段とを備え、上記出力手段が、出力のスルーレートを変化させる出力スルーレート可変手段を備えているとともに、上記誤動作検出手段が、誤動作を検出した際に、上記出力スルーレート可変手段における出力のスルーレートを低下させる制御を行うことを特徴としている。
【００２８】
上記の構成では、光電変換手段によって受信した光信号が電気信号に変換されるとともに、出力手段によって、デジタル信号として出力されるようになっている。ここで、光電変換手段と出力手段との距離が比較的近い場合には、両者の間に寄生容量が生じることがあり、この寄生容量によって寄生電流が生じることがある。このような寄生電流が出力信号に重畳されると、正常なデジタル信号を出力することができなくなり、ジッタなどが発生することになる。
【００２９】
これに対して、上記の構成によれば、誤動作検出手段によって、出力手段から出力される信号に誤動作が検出されると、誤動作検出手段は、出力スルーレート可変手段における出力のスルーレートを低下させる制御を行うようになっている。
【００３０】
出力のスルーレートを低下させると、前記したように、出力とフォトダイオード間の寄生電流が減少するため、出力信号におけるジッタや誤動作を低減することが可能となる。
【００３１】
また、本発明に係る光受信機は、上記の構成において、上記誤動作検出手段が、出力信号のパルス幅を監視することによって誤動作の判定を行う構成としてもよい。
【００３２】
寄生電流によって出力信号に誤動作が含まれる場合、誤動作が発生するため、正常状態での伝送信号におけるパルス幅よりも短い幅のパルスが生じることになる。よって、上記の構成のように、出力信号のパルス幅を監視すれば、的確に出力信号の誤動作を検出することができる。
【００３３】
また、本発明に係る光受信機は、上記の構成において、上記誤動作検出手段が、出力信号に含まれる単位時間当たりのエッジの数をカウントすることによって誤動作の判定を行う構成としてもよい。
【００３４】
寄生電流によって出力信号に誤動作が含まれる場合、正常状態での伝送信号に含まれる単位時間当たりのエッジの数よりも多くのエッジの数が出力信号に含まれることになる。つまり、単位時間当たりのエッジの数をカウントすることは、出力信号のパルス幅を監視することと等価になる。よって、上記の構成のように、出力信号に含まれる単位時間当たりのエッジの数をカウントすれば、的確に出力信号の誤動作を検出することができる。
【００３５】
また、本発明に係る光受信機は、上記の構成において、上記誤動作検出手段が、エッジを検出するエッジ検出手段と、電荷を充放電する容量と、上記エッジ検出手段によってエッジが検出されたときに、上記容量を所定の電位に設定するようにスイッチングを行スイッチング手段と、上記容量に蓄積される電荷を所定の割合で充電または放電する充放電手段と、上記容量の出力を積分する積分回路と、上記積分回路の出力値と所定の値とを比較する比較手段とを備えている構成としてもよい。
【００３６】
上記の構成によれば、エッジ検出手段によって出力信号のエッジが検出されると、容量は所定の電位に設定されることになる。そして、エッジが検出されていない期間において、容量は、充放電手段によって一定の割合で充電あるいは放電させられることになる。したがって、エッジの検出頻度に応じて、容量の出力が変化することになる。
【００３７】
よって、積分回路の出力値は、エッジの検出頻度に応じて変化することになるので、比較回路によって積分回路の出力値の大きさを検出することによって、出力信号に含まれる単位時間当たりのエッジの数をカウントすることが可能となる。すなわち、上記の構成によれば、比較的簡素な構成によって、出力信号に誤動作が生じているか否かを判断する構成を実現することが可能となる。
【００３８】
また、本発明に係る光受信機は、上記の構成において、上記出力手段が、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタと、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタとで構成されるインバータを備えており、上記出力スルーレート可変手段が、上記インバータと定電圧源との間に設けられる可変抵抗、および、上記インバータと接地線との間に設けられる可変抵抗によって構成されている構成としてもよい。
【００３９】
上記の構成によれば、可変抵抗の抵抗値を上げれば、出力のスルーレートを低減することが可能となる。すなわち、誤動作検出手段が誤動作を検出した場合に、誤動作検出手段が上記可変抵抗の抵抗値を上げるように制御を行えば、出力のスルーレートを低下させ誤動作を低減させることができる。
【００４０】
また、本発明に係る光受信機は、上記の構成において、上記出力手段が、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタと、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタとで構成されるインバータを備えており、上記出力スルーレート可変手段が、上記インバータと定電圧源との間、および、上記インバータと接地線との間に設けられるＭＯＳ ＦＥＴからなるトランジスタ、および、上記各トランジスタのゲートに接続される可変電圧回路によって構成されている構成としてもよい。
【００４１】
上記の構成によれば、可変電圧回路の電圧値を変化させれば、出力のスルーレートを変化させることが可能となる。すなわち、誤動作検出手段が誤動作を検出した場合に、誤動作検出手段が上記可変電圧回路の電圧値を制御すれば、出力のスルーレートを変化させることができる。
【００４２】
また、本発明に係る光受信機は、上記の構成において、上記出力手段から出力される信号を構成するフレームからプリアンブルを検出するプリアンブル検出手段をさらに備え、上記プリアンブル検出手段によってプリアンブルが検出されている期間にのみ、上記誤動作検出手段が、上記出力スルーレート可変手段における出力のスルーレートを低下させる制御を行う構成としてもよい。
【００４３】
上記の構成によれば、プリアンブルが出力されている際にのみ出力のスルーレートが変化され、プリアンブル以外、すなわちデータ領域などにおいては出力のスルーレートが変化されないようになる。
【００４４】
ここで、信号伝送時において、フレーム内のデータ領域が出力されている期間で出力のスルーレートを変化させてしまうと、パルスの立上がり、立下がりのエッジがずれてしまうことが考えられる。このようなパルスにおけるエッジのずれは、ジッタを引き起こすことになる。すなわち、フレーム内のデータ領域が出力されている期間でスルーレートを変化させることが頻繁に行われると、ジッタの増大によって、オーディオデータである場合には音質の劣化を引き起こすことになる。
【００４５】
これに対して、上記の構成によれば、プリアンブルが出力されている際にのみ出力のスルーレートが変化されるので、上記のジッタの発生に伴う問題を解消することができる。よって、送信されているデータがオーディオデータである場合、クオリティの高い音質のオーディオデータを伝送することが可能となる。
【００４６】
また、本発明に係る光受信機は、上記の構成において、上記出力手段に対して供給される電源電圧の電圧値を検出する電源電圧検出手段をさらに備え、上記電源電圧検出手段が、電源電圧の電圧値の変動に応じて上記出力スルーレート可変手段における出力のスルーレートを制御する構成としてもよい。
【００４７】
出力手段に対して供給される電源電圧の電圧値が変動すると、前記したように、出力手段における出力抵抗が変動し、寄生電流による影響が大きくなることがある。上記の構成によれば、電源電圧検出手段によって、電源電圧の電圧値の変動が検出されると、電源電圧検出手段は、出力スルーレート可変手段における出力のスルーレートの制御を行うようになっている。よって、出力信号に重畳される寄生電流を低減することが可能となるので、出力信号におけるジッタを低減することが可能となる。
【００４８】
また、本発明に係る光受信機は、光信号を受信し、電気信号に変換する光電変換手段と、上記光電変換手段によって変換された電気信号に基づいてデジタル信号を出力する出力手段と、上記出力手段に対して供給される電源電圧の電圧値を検出する電源電圧検出手段とを備え、上記出力手段が、出力信号の出力のスルーレートを変化させる出力スルーレート可変手段を備えているとともに、上記電源電圧検出手段が、電源電圧の電圧値の変動に応じて上記出力スルーレート可変手段における出力のスルーレートを制御することを特徴としている。
【００４９】
上記の構成では、光電変換手段によって受信した光信号が電気信号に変換されるとともに、出力手段によって、デジタル信号として出力されるようになっている。ここで、出力手段に対して供給される電源電圧の電圧値が変動すると、前記したように、出力手段における出力抵抗が変動し、寄生電流による影響が大きくなることがある。このような寄生電流が出力信号に重畳されると、正常なデジタル信号を出力することができなくなり、ジッタなどが発生することになる。
【００５０】
これに対して、上記の構成によれば、電源電圧検出手段によって、電源電圧の電圧値の変動が検出されると、電源電圧検出手段は、出力スルーレート可変手段における出力のスルーレートの制御を行うようになっている。
【００５１】
伝送速度を低下させない範囲で、出力のスルーレートを低下させることにより、出力とフォトダイオード間の寄生電流が減少する。したがって、出力信号に重畳される寄生電流を低減することが可能となるので、出力信号におけるジッタを低減することが可能となる。
【００５２】
また、本発明に係る光受信機は、上記の構成において、上記光電変換手段が、光ファイバを介してデジタルオーディオ信号を受信する構成としてもよい。
【００５３】
上記の構成によれば、光ファイバを介して送信されたデジタルオーディオ信号を、ジッタなどの発生がない良質なデジタル電気信号に変換することが可能となる。よって、音質の優れたオーディオデジタル信号を出力することができる光受信機を提供することが可能となる。
【００５４】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図１０に基づいて説明すれば、以下のとおりである。
【００５５】
図１は、本実施形態に係る光受信機の概略構成を示す回路図である。この光受信機には、光ファイバを介して送信された光信号を受信するフォトダイオード（光電変換手段）ＰＤ１と、このフォトダイオードＰＤ１からの出力に応じて信号処理を行う信号処理回路とが設けられている。フォトダイオードＰＤ１と信号処理回路とは、１チップ上に集積されており、光電子集積回路（ＯＥＩＣ）を形成している。
【００５６】
（光受信機の回路構成）
まず、上記光受信機の回路構成について説明する。フォトダイオードＰＤ１からの出力は、アンプＡＭＰ１の入力に接続されている。このアンプＡＭＰ１に対しては、容量Ｃｆ１および抵抗Ｒｆ１が並列に接続されている。そして、アンプＡＭＰ１の出力は、容量Ｃ１に接続されている。
【００５７】
一方、フォトダイオードＰＤ１とＧＮＤとの間の寄生容量と同じ容量値となる容量Ｃｐｄ２が設けられており、この一方の端子が、アンプＡＭＰ２の入力に接続されている。このアンプＡＭＰ２に対しては、容量Ｃｆ２および抵抗Ｒｆ２が並列に接続されている。そして、アンプＡＭＰ２の出力は、容量Ｃ２に接続されている。
【００５８】
容量Ｃ１およびＣ２は、それぞれ抵抗Ｒ１およびＲ２を介して定電圧源Ｖｒｅｆに接続されているとともに、それぞれ増幅回路ＡＭＰ３に接続されている。増幅回路ＡＭＰ３の出力は、ヒステリシスコンパレータＣＯＭＰ１に接続されており、ヒステリシスコンパレータＣＯＭＰ１の出力は、スルーレート可変出力段１に接続されている。スルーレート可変出力段（出力手段）１は、誤動作検出回路（誤動作検出手段）２によってスルーレートが変化されるようになっている。スルーレート可変出力段１の出力は、光受信機の出力Ｖｏｕｔとして出力される。フォトダイオードＰＤ１から出力Ｖｏｕｔまでの回路構成が、上記信号処理回路に相当する。
【００５９】
（光受信機における動作）
次に、上記光受信機における動作について説明する。フォトダイオードＰＤ１は、光信号強度に比例した電流信号を発生する。フォトダイオードＰＤ１で検出された光電流はアンプＡＭＰ１、抵抗Ｒｆ１、容量Ｃｆ１で構成された電流−電圧変換アンプで線形に電圧変換され、容量Ｃ１によりＤＣ成分が除去される。その後、定電圧源Ｖｒｅｆに接続された抵抗Ｒ１を介してＤＣ電位が決定され、ＡＭＰ３に入力される。
【００６０】
一方、フォトダイオードとＧＮＤとの間の寄生容量と同じ容量値の容量Ｃｐｄ２がアンプＡＭＰ２、抵抗Ｒｆ２、容量Ｃｆ２で構成された電流−電圧変換アンプに接続され、上記アンプＡＭＰ１の出力と差動になるように、Ｃ２，Ｒ２でＤＣ成分を除去された後、増幅回路ＡＭＰ３に入力される。
【００６１】
増幅回路ＡＭＰ３の出力は、ヒステリシスコンパレータＣＯＭＰ１に入力され、波形整形され、スルーレート可変出力段１でＨｉｇｈ−Ｌｏｗのデジタル信号に変換され出力される。ここで、増幅回路ＡＭＰ３およびヒステリシスコンパレータＣＯＭＰ１について説明しておく。増幅回路ＡＭＰ３は、信号振幅を増幅する機能を有している。図１では、増幅回路ＡＭＰ３として一段のアンプのみを示しているが、実際には２〜３段のアンプを直列に接続することもある。ヒステリシスコンパレータＣＯＭＰ１は、増幅された信号をあるスレッシュレベルで切ることによって波形整形を行うものである。このヒステリシスコンパレータＣＯＭＰ１は、ヒステリシスとなっているので、信号がスレッシュレベルを横切るときにチャタリングなどの誤動作を防止することができるようになっている。
【００６２】
スルーレート可変出力段１の出力には、誤動作検出回路２の入力が接続されている。出力に誤動作が発生した場合、誤動作検出回路２がこれを検知し、検知結果に基づいて、誤動作検出回路２が、スルーレート可変出力段１の出力のスルーレート（ｄＶ／ｄｔ）を信号が伝送できる範囲で低下させる制御を行う。これにより、出力からフォトダイオードＰＤ１への寄生電流が低減され、誤動作が防止される。
【００６３】
ここで、上記した信号が伝送できる範囲でスルーレート（ｄＶ／ｄｔ）を低下させる、ということについて説明する。例えば２５Ｍｂｐｓの信号を伝送しようとした場合、最小のパルス幅は４０ｎｓとなる。よって、信号の立上がり、立下がり時間が２０ｎｓの場合には、パルスにフラットな部分が２０ｎｓできるので、信号が伝送できることになる。一方、信号の立上がり、立下がり時間が４０ｎｓ以上になった場合には、信号が三角波となってしまい、正常なパルス信号とはならないことになるので、信号が伝送できないことになる。すなわち、信号が伝送できる範囲のスルーレートとは、信号の立上がり、立下がり時間を考慮した上で、信号が正常なパルス信号となるようなスルーレートとなる。
【００６４】
（誤動作検出回路の構成）
図４は、誤動作検出回路２の概略構成を示すブロック図である。同図に示すように、誤動作検出回路２は、エッジ検出回路（エッジ検出手段）３、エッジカウント回路４、およびエッジ数比較回路（比較手段）５を備えた構成となっている。エッジ検出回路３は、スルーレート可変出力段１からの出力信号に含まれる立上がりおよび立下がりのエッジを検出する回路である。エッジカウント回路４は、エッジ検出回路３によって検出されたエッジの単位時間当たりの数をカウントする回路である。エッジ数比較回路５は、エッジカウント回路４によってカウントされた数と、最大伝送時に誤動作が起きないと仮定した場合のエッジの単位時間当たりの数とを比較する回路である。
【００６５】
エッジ数比較回路５において、検出されたエッジの単位時間当たりの数が、最大伝送時に誤動作が起きないと仮定した場合のエッジの単位時間当たりの数よりも大きくなったと判定された場合、出力の誤動作が発生したと判断し、スルーレート可変出力段１における出力のスルーレートを低下させるように制御を行うようになっている。例えば、伝送速度が２５Ｍｂｐｓの場合、信号の周波数は１２．５ＭＨｚとなるので、エッジの数は１周期で立上がりと立下がりとの２回あることを考慮すると、エッジの単位時間当たりの数は、１２．５×１０６×２＝２５×１０６となる。
【００６６】
図５は、図４に示す誤動作検出回路２を具体的に構成する場合の一実施例を示している。同図に示すように、エッジカウント回路４は、スイッチＳＷ１、容量Ｃ４、および積分回路４Ａによって構成されている。また、エッジ数比較回路５は、コンパレータＣＯＭＰ５によって構成されている。
【００６７】
エッジ検出回路３によってエッジが検出されると、スイッチ（スイッチング手段）ＳＷ１がＯＮ状態となり、これによって容量Ｃ４に対して充電電流Ｉｊによって急速に充電される。一方、容量Ｃ４に充電された電荷は、ある一定の放電電流Ｉｆによって放電されるようになっている。
【００６８】
そして、容量Ｃ４の電位を積分回路４Ａが積分することにより、誤動作を検知するようになっている。これは、誤動作がない場合に比べて、誤動作がある場合には、積分回路４Ａの出力の電位が高くなることを利用している。図６は、出力に誤動作がない場合と誤動作がある場合とについて、スルーレート可変出力段１の出力波形、容量Ｃ４による充放電回路の出力波形、および積分回路４Ａの出力波形をそれぞれ示している。
【００６９】
出力に誤動作がない場合には、スルーレート可変出力段１の出力波形は、パルスの立上がりおよび立下がりにのみエッジがあり、エッジが検出されるごとに充放電回路が充電され、その後、次のエッジまで放電が行われることになる。これに対して、出力に誤動作がある場合には、スルーレート可変出力段１の出力波形は、正常なパルスの立上がりおよび立下がり以外にもエッジが検出されることになる。この場合、充放電回路の出力は、エッジが検出されるごとに充電されることによって比較的高い電流値を保った状態となる。したがって、積分回路４Ａの出力が、正常時に比べて高い値を示すことになる。
【００７０】
これを利用して、積分回路４Ａの出力電圧を、エッジ数比較回路５におけるコンパレータＣＯＭＰ５によって、基準となる電圧Ｖｒｅｆと比較することによって、誤動作の検知を行うことが可能となっている。そして、エッジ数比較回路５による検知結果に基づいて、スルーレート可変出力段１の出力抵抗を可変することにより、出力のスルーレートを制御することが可能になる。
【００７１】
なお、図５に示す例では、エッジで容量Ｃ４を充電し、一定の割合で放電させる構成となっていたが、逆に、エッジで容量Ｃ４を急速放電し、ある一定の充電電流で容量Ｃ４に電荷を充電させる構成としてもよい。すなわち、図５において、電流Ｉｊおよび電流Ｉｆの向きをそれぞれ逆にさせた構成としてもよい。この構成では、誤動作がある場合に積分回路４Ａの出力の電位が低くなる方向になる。この場合、出力に誤動作がない場合と誤動作がある場合とについて、スルーレート可変出力段１の出力波形、容量Ｃ４による充放電回路の出力波形、および積分回路４Ａの出力波形を図７に示す。
【００７２】
同図に示すように、出力に誤動作がない場合には、スルーレート可変出力段１の出力波形は、パルスの立上がりおよび立下がりにのみエッジがあり、エッジが検出されるごとに充放電回路が放電され、その後、次のエッジまで充電が行われることになる。これに対して、出力に誤動作がある場合には、スルーレート可変出力段１の出力波形は、正常なパルスの立上がりおよび立下がり以外にもエッジが検出されることになる。この場合、充放電回路の出力は、エッジが検出されるごとに放電されることによって比較的低い電流値を保った状態となる。したがって、積分回路４Ａの出力が、正常時に比べて低い値を示すことになる。
【００７３】
（光受信機の具体的な構成例１）
次に、上記の光受信機の具体的な構成例、特に、スルーレート可変出力段１の具体的な構成例について図２を参照しながら説明する。図２に示すように、スルーレート可変出力段１は、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタＭＰ１と、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタＭＮ１とで構成されるインバータを備えている。そして、トランジスタＭＰ１と定電圧源Ｖｃｃとの間、およびトランジスタＭＮ１とＧＮＤとの間に、それぞれ可変抵抗Ｒ３・Ｒ４が設けられている。上記インバータの出力と光受信機の出力Ｖｏｕｔとの間に、誤動作検出回路２の入力線が引き出されており、誤動作検出回路２の出力は、可変抵抗Ｒ３・Ｒ４に接続されている。
【００７４】
誤動作検出回路２において誤動作が検知された場合、誤動作検出回路２は、可変抵抗Ｒ３・Ｒ４の抵抗値を高くするように制御する。これにより、スルーレート可変出力段１からの出力のスルーレートが低下され、誤動作が防止される。
【００７５】
（光受信機の具体的な構成例２）
次に、上記の光受信機の他の構成例、特に、スルーレート可変出力段１の具体的な他の構成例について図３を参照しながら説明する。図３に示すように、スルーレート可変出力段１は、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタＭＰ１と、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタＭＮ１とで構成されるインバータを備えている。そして、トランジスタＭＰ１と定電圧源Ｖｃｃとの間、およびトランジスタＭＮ１とＧＮＤとの間に、それぞれＰチャネルＭＯＳ ＦＥＴからなるトランジスタＭＰ２、およびＮチャネルＭＯＳ ＦＥＴからなるトランジスタＭＮ２が設けられている。さらに、トランジスタＭＰ２のゲートと定電圧源Ｖｃｃとの間に可変電圧回路Ｖ１、トランジスタＭＮ２のゲートとＧＮＤとの間に可変電圧回路Ｖ２が設けられている。
【００７６】
誤動作検出回路２において誤動作が検知された場合、誤動作検出回路２は、可変電圧回路Ｖ１・Ｖ２の電圧値を制御する。これにより、スルーレート可変出力段１からの出力のスルーレートが低下され、誤動作が防止される。
【００７７】
（光受信機の具体的な構成例３）
次に、上記の光受信機のさらに他の構成例について図８を参照しながら説明する。図８に示すように、スルーレート可変出力段１は、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタＭＰ１と、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタＭＮ１とで構成されるインバータを備えている。そして、トランジスタＭＰ１と定電圧源Ｖｃｃとの間、およびトランジスタＭＮ１とＧＮＤとの間に、それぞれ可変抵抗Ｒ３・Ｒ４が設けられている。上記インバータの出力と光受信機の出力Ｖｏｕｔとの間に、誤動作検出回路２の入力線が引き出されており、誤動作検出回路２の出力は、可変抵抗Ｒ３・Ｒ４に接続されている。ここまでの構成は、前記した構成例１と同様の構成となっている。
【００７８】
本構成例では、さらに、定電圧源Ｖｃｃを入力とする電源電圧検出回路（電源電圧検出手段）６が設けられており、この電源電圧検出回路６は、可変抵抗Ｒ３・Ｒ４の抵抗値を制御するようになっている。
【００７９】
上記の構成のように、スルーレート可変出力段１がＣＭＯＳインバータ回路で構成される場合、トランジスタＭＰ１およびトランジスタＭＮ１のゲートに入力される電圧は、ＬｏｗレベルはＧＮＤ電位、ＨｉｇｈレベルはＶｃｃ電位になる。よって、電源電圧が高くなるとＭＰ１およびＭＮ１のＯＮ抵抗が減少することになる。この場合、出力抵抗が低下し、出力のスルーレートが高くなり、出力振幅も大きくなるため、前記した式（５）で示すように、出力−フォトダイオード間の寄生電流が増加し誤動作しやすくなる。
【００８０】
これに対して、上記の構成によれば、電源電圧検出回路６によって電源電圧が高くなったことが検出された場合には、電源電圧検出回路６の制御によって可変抵抗Ｒ３・Ｒ４の抵抗値を高くすることにより、スルーレートの増加を防ぐことが可能となる。
【００８１】
なお、本実施例では、電源電圧検出回路６と誤動作検出回路２とを両方備えた構成としているが、電源電圧検出回路６のみを設けた構成としても構わない。すなわち、電源電圧の変動による寄生電流の発生に対しては、上記のような電源電圧検出回路６による制御によって、寄生電流による不具合の発生を防止することが可能である。
【００８２】
（光受信機の具体的な構成例４）
次に、上記の光受信機のさらに他の構成例について図９を参照しながら説明する。図９に示すように、本構成例における光受信機は、スルーレート可変出力段１に対して、誤動作検出回路２による制御が行われるとともに、プリアンブル検出回路（プリアンブル検出手段）７による制御も行われるようになっている。
【００８３】
まず、伝送される信号がデジタルオーディオ信号である場合のデータ構造について説明する。デジタルオーディオ信号のデータ伝送フォーマットは、ＩＥＣ６０９５８で規定されている。このデータ伝送フォーマットによるフレーム構成を図１０に示す。同図に示すように、フレームの先頭部分にプリアンブルと呼ばれるデータ領域があり、それに続いて実際のオーディオデータの領域がある。また、フレームの後端部分に制御信号のデータ領域がある。
【００８４】
プリアンブルは、上記のようにフレームの先頭に設けられており、実際のオーディオデータとは関係のないデータであり、フレームの種類の分別や同期用に用いられるものである。具体的には、プリアンブルは「Ｂ」、「Ｍ」、「Ｗ」の３種類があり、１つ前のシンボルが「０」であるか「１」であるかによって次に示す表のように符号化される。
【００８５】
【表１】
【００８６】
なお、データ部分も、次に示す表のように符号化される。
【００８７】
【表２】
【００８８】
上表のように、先行シンボルに応じてバイフェーズマーク方式で各データが符号化される。具体的には、先行シンボルが「１」の場合には、データが「０」であれば「００」、データが「１」であれば「０１」とし、先行シンボルが「０」の場合には、データが「０」であれば「１１」、データが「１」であれば「１０」となる。
【００８９】
本構成例では、スルーレート可変出力段１から出力される信号をプリアンブル検出回路７がモニターし、現在送信されている信号がプリアンブルのデータ信号であるか否かを検出することが可能となっている。上記のフレーム構成の例で言えば、プリアンブル検出回路７が、モニターしている信号に「１」あるいは「０」が３つ連続していることを検出すれば、現在の信号がプリアンブルのデータであることを認識することができる。
【００９０】
そして、誤動作検出回路２が誤動作を検知した際に、プリアンブル検出回路７がプリアンブルを検出している期間でのみ、スルーレート可変出力段１の出力のスルーレートを変化させるように制御が行われるようになっている。
【００９１】
ここで、上記のように、プリアンブルの出力が行われている間でのみスルーレートを変化させることの理由について説明する。信号伝送時において、フレーム内のデータ領域が出力されている期間でスルーレートを変化させてしまうと、パルスの立上がり、立下がりのエッジがずれてしまうことが考えられる。このようなパルスにおけるエッジのずれは、ジッタを引き起こすことになる。すなわち、フレーム内のデータ領域が出力されている期間でスルーレートを変化させることが頻繁に行われると、ジッタの増大によって、オーディオデータである場合には音質の劣化を引き起こすことになる。
【００９２】
これに対して、上記の構成によれば、プリアンブルが出力されている際にのみスルーレートが変化され、プリアンブル以外、すなわちデータ領域などにおいてはスルーレートが変化されないようになるので、上記のジッタの発生に伴う問題を解消することができる。よって、送信されているデータがオーディオデータである場合、クオリティの高い音質のオーディオデータを伝送することが可能となる。
【００９３】
【発明の効果】
以上のように、本発明に係る光受信機は、光信号を受信し、電気信号に変換する光電変換手段と、上記光電変換手段によって変換された電気信号に基づいてデジタル信号を出力する出力手段と、上記出力手段から出力される信号を監視し、誤動作を検出する誤動作検出手段とを備え、上記出力手段が、出力のスルーレートを変化させる出力スルーレート可変手段を備えているとともに、上記誤動作検出手段が、誤動作を検出した際に、上記出力スルーレート可変手段における出力のスルーレートを低下させる制御を行う構成である。
【００９４】
これにより、伝送速度を低下させない範囲で、出力のスルーレートを低下させることにより、出力とフォトダイオード間の寄生電流が減少し、出力信号におけるジッタを低減することが可能となるという効果を奏する。
【００９５】
また、本発明に係る光受信機は、上記誤動作検出手段が、出力信号のパルス幅を監視することによって誤動作の判定を行う構成としてもよい。
【００９６】
これにより、上記の構成による効果に加えて、出力信号のパルス幅を監視すれば、的確に出力信号の誤動作を検出することができるという効果を奏する。
【００９７】
また、本発明に係る光受信機は、上記誤動作検出手段が、出力信号に含まれる単位時間当たりのエッジの数をカウントすることによって誤動作の判定を行う構成としてもよい。
【００９８】
これにより、上記の構成による効果に加えて、単位時間当たりのエッジの数をカウントすることは、出力信号のパルス幅を監視することと等価となるので、的確に出力信号の誤動作を検出することができるという効果を奏する。
【００９９】
また、本発明に係る光受信機は、上記誤動作検出手段が、エッジを検出するエッジ検出手段と、電荷を充放電する容量と、上記エッジ検出手段によってエッジが検出されたときに、上記容量を所定の電位に設定するようにスイッチングを行スイッチング手段と、上記容量に蓄積される電荷を所定の割合で充電または放電する充放電手段と、上記容量の出力を積分する積分回路と、上記積分回路の出力値と所定の値とを比較する比較手段とを備えている構成としてもよい。
【０１００】
これにより、上記の構成による効果に加えて、比較的簡素な構成によって、出力信号に誤動作が生じているか否かを判断する構成を実現することが可能となるという効果を奏する。
【０１０１】
また、本発明に係る光受信機は、上記出力手段が、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタと、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタとで構成されるインバータを備えており、上記出力スルーレート可変手段が、上記インバータと定電圧源との間に設けられる可変抵抗、および、上記インバータと接地線との間に設けられる可変抵抗によって構成されている構成としてもよい。
【０１０２】
これにより、上記の構成による効果に加えて、誤動作検出手段が誤動作を検出した場合に、誤動作検出手段が上記可変抵抗の抵抗値を上げるように制御を行えば、出力のスルーレートを低減させることができるという効果を奏する。
【０１０３】
また、本発明に係る光受信機は、上記出力手段が、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタと、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタとで構成されるインバータを備えており、上記出力スルーレート可変手段が、上記インバータと定電圧源との間、および、上記インバータと接地線との間に設けられるＭＯＳ ＦＥＴからなるトランジスタ、および、上記各トランジスタのゲートに接続される可変電圧回路によって構成されている構成としてもよい。
【０１０４】
これにより、上記の構成による効果に加えて、可変電圧回路の電圧値を変化させれば、出力のスルーレートを変化させることが可能となる。すなわち、誤動作検出手段が誤動作を検出した場合に、誤動作検出手段が上記可変電圧回路の電圧値を制御すれば、出力のスルーレートを変化させることができるという効果を奏する。
【０１０５】
また、本発明に係る光受信機は、上記出力手段から出力される信号を構成するフレームからプリアンブルを検出するプリアンブル検出手段をさらに備え、上記プリアンブル検出手段によってプリアンブルが検出されている期間にのみ、上記誤動作検出手段が、上記出力スルーレート可変手段における出力のスルーレートを低下させる制御を行う構成としてもよい。
【０１０６】
これにより、上記の構成による効果に加えて、プリアンブルが出力されている際にのみ出力のスルーレートが変化されるので、上記のジッタの発生に伴う問題を解消することができる。よって、送信されているデータがオーディオデータである場合、クオリティの高い音質のオーディオデータを伝送することが可能となるという効果を奏する。
【０１０７】
また、本発明に係る光受信機は、上記出力手段に対して供給される電源電圧の電圧値を検出する電源電圧検出手段をさらに備え、上記電源電圧検出手段が、電源電圧の電圧値の変動に応じて上記出力スルーレート可変手段における出力のスルーレートを制御する構成としてもよい。
【０１０８】
これにより、上記の構成による効果に加えて、電源電圧検出手段によって、電源電圧の電圧値の変動が検出されると、電源電圧検出手段は、出力スルーレート可変手段における出力のスルーレートの制御を行うようになっている。よって、出力信号に重畳される寄生電流を低減することが可能となるので、出力信号におけるジッタを低減することが可能となるという効果を奏する。
【０１０９】
また、本発明に係る光受信機は、光信号を受信し、電気信号に変換する光電変換手段と、上記光電変換手段によって変換された電気信号に基づいてデジタル信号を出力する出力手段と、上記出力手段に対して供給される電源電圧の電圧値を検出する電源電圧検出手段とを備え、上記出力手段が、出力のスルーレートを変化させる出力スルーレート可変手段を備えているとともに、上記電源電圧検出手段が、電源電圧の電圧値の変動に応じて上記出力スルーレート可変手段における出力のスルーレートを制御する構成である。
【０１１０】
これにより、電源電圧検出手段によって、電源電圧の電圧値の変動が検出されると、電源電圧検出手段は、出力スルーレート可変手段における出力のスルーレートの制御を行うようになっているので、伝送速度を低下させない範囲で出力のスルーレートを低下させることにより、出力とフォトダイオード間の寄生電流が減少することにより、出力信号におけるジッタを低減することが可能となるという効果を奏する。
【０１１１】
また、本発明に係る光受信機は、上記光電変換手段が、光ファイバを介してデジタルオーディオ信号を受信する構成としてもよい。
【０１１２】
これにより、上記の構成による効果に加えて、光ファイバを介して送信されたデジタルオーディオ信号を、ジッタなどの発生がない良質なデジタル電気信号に変換することが可能となる。よって、音質の優れたオーディオデジタル信号を出力することができる光受信機を提供することが可能となるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る光受信機の概略構成を示す回路図である。
【図２】上記光受信機の具体的な構成例を示す回路図である。
【図３】上記光受信機の他の構成例を示す回路図である。
【図４】誤動作検出回路の概略構成を示すブロック図である。
【図５】上記誤動作検出回路を具体的な構成例を示す回路図である。
【図６】出力に誤動作がない場合と誤動作がある場合とについて、スルーレート可変出力段の出力波形、容量による充放電回路の出力波形、および積分回路の出力波形をそれぞれ示す波形図である。
【図７】別の構成例とした場合の、出力に誤動作がない場合と誤動作がある場合とについて、スルーレート可変出力段の出力波形、容量による充放電回路の出力波形、および積分回路の出力波形をそれぞれ示す波形図である。
【図８】上記光受信機のさらに他の構成例を示す回路図である。
【図９】上記光受信機のさらに他の構成例を示す回路図である。
【図１０】データ伝送フォーマットによるフレーム構成を示す図である。
【図１１】従来のデジタルオーディオ光ファイバ用光受信機の概略構成を示すブロック図である。
【図１２】上記光受信機において発生する寄生電流を説明する図である。
【図１３】上記光受信機の出力波形および寄生電流の波形を示す波形図である。
【符号の説明】
１ スルーレート可変出力段（出力手段）
２ 誤動作検出回路（誤動作検出手段）
３ エッジ検出回路（エッジ検出手段）
４ エッジカウント回路
４Ａ 積分回路
５ エッジ数比較回路（比較手段）
６ 電源電圧検出回路（電源電圧検出手段）
７ プリアンブル検出回路（プリアンブル検出手段）
ＰＤ１ フォトダイオード（光電変換手段）
Ｃｐｄ２ 容量
ＳＷ１ スイッチ（スイッチング手段）
【発明の属する技術分野】
本発明は、例えばデジタルオーディオ光ファイバリンクなどの用途に用いられる、光信号をデジタル電気信号に変換して出力する光受信機に関するものである。特に、受光素子と信号処理回路とを１チップに集積した、ＯＥＩＣ（Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ ＩＣ）と呼ばれる光電子集積回路を備えた光受信機に関するものである。
【０００２】
【従来の技術】
図１１は、典型的な従来のデジタルオーディオ光ファイバ用光受信機の概略構成を示すブロック図である。この光受信機には、光ファイバを介して送信された光信号を受信するフォトダイオードＰＤ１１と、このフォトダイオードＰＤ１１からの出力に応じて信号処理を行う信号処理回路とが設けられている。フォトダイオードＰＤ１１は、光信号強度に比例した電流信号を発生する。このフォトダイオードＰＤ１１で検出された光電流は、アンプＡＭＰ１１、抵抗Ｒｆ１１、容量Ｃｆ１１で構成された電流−電圧変換アンプで線形に電圧変換される。その後、容量Ｃ１１によってＤＣ成分が除去された後、ＤＣ電位を決めるために、定電圧源Ｖｒｅｆに接続された抵抗Ｒ１１で受け、増幅回路ＡＭＰ１３に入力される。
【０００３】
また、フォトダイオードＰＤ１１とＧＮＤとの間の寄生容量と同じ容量値の容量Ｃｐｄ１１が、アンプＡＭＰ１２、抵抗Ｒｆ１２、容量Ｃｆ１２で構成された電流−電圧変換アンプに接続されている。そして、上記アンプＡＭＰ１１の出力と差動になるように、容量Ｃ１２，抵抗Ｒ１３でＤＣ成分が除去された後、増幅回路ＡＭＰ１３に入力される。このような回路構成によって、電源ラインノイズなどの同相ノイズ成分が差動回路によって除去される。
【０００４】
増幅回路ＡＭＰ１３の出力はヒステリシスコンパレータＣＯＭＰ１１に入力され、波形整形された後に、出力段１１でＨｉｇｈ−Ｌｏｗのデジタル信号に変換され出力される。出力段１１は、Ｎｃｈ ＭＯＳトランジスタＭＮ１１およびＰｃｈ ＭＯＳトランジスタＭＰ１１とからなるインバータによって構成されている。
【０００５】
上記フォトダイオードＰＤ１１および信号処理回路は１チップ上に集積される。１チップ上に集積された光受信機は、ワイヤーフレーム上に銀ペーストなどの導電性の接着材によって接着され、金ワイヤーを用いたワイヤーボンディングにより、電源ラインおよび出力端子がフレームの端子に取り出される。そして、透明のモールド樹脂によりフォトダイオードＰＤ１１上にレンズが一体整形される。
【０００６】
【発明が解決しようとする課題】
このようなデジタル出力をもった光受信機の場合、図１２に示すように、出力端子のワイヤーとフォトダイオードとの間の容量結合によって、出力の立上がり、あるいは立下がりのタイミングでフォトダイオードの寄生電流が流れることになる。そして、この寄生電流によって誤動作が発生し、受信感度が低下する問題がある。
【０００７】
フォトダイオード−出力間の寄生容量は同一チップ上にフォトダイオードと信号処理回路を集積するために、フォトダイオードと信号処理回路が別チップで構成される受信機と比較して、逆に大きくなってしまうことがある。詳しく説明すると、フォトダイオードと信号処理回路とが別チップで構成される場合と、上記の構成のように１つのチップで構成される場合とを比較した場合、後者の方が出力端子とフォトダイオードとの距離が近くなるので、後者の方が出力端子とフォトダイオードとの間の寄生容量が大きくなる。これは、２つの隣り合う導体の面積が同一の場合、寄生容量は２つの導体間の距離に反比例するからである。
【０００８】
そこで、同一チップ上に、上記容量Ｃｐｄ１１の代わりに、フォトダイオードと面積の等しいダミーフォトダイオードを配置する構成とすることが考えられる。ダミーフォトダイオードは、フォトダイオードとほぼ同じ面積の素子であり、カソード電位の配線で遮光されており、光信号が入射しても電流信号が出ない構成となっているものである。このような構成とすることによって、出力からの寄生電流がダミーフォトダイオードとフォトダイオードに均等に流れ込むようにすることが可能となる。この場合、同相信号成分が差動アンプにより除去されるため、誤動作を低減させることができる。
【０００９】
しかしながら、フォトダイオードと同面積のダミーフォトダイオードを１チップ上に集積する構成の場合、フォトダイオード面積が２倍になることによってチップ面積が大きくなってしまい、コスト的に不利になってしまう。特に、フォトカプラ用や光ディスク用のフォトダイオードと比較してフォトダイオード面積が大きいデジタルオーディオ光ファイバ用受光ＩＣにとってはこの傾向は顕著である。
【００１０】
また、ダミーフォトダイオードとフォトダイオードとを同一の面積にしたとしても、出力端子の金ワイヤーの取出し方の相違や、ダミーフォトダイオードとフォトダイオードとの配置位置の相違などによって、両者の寄生容量が同一ではなくなる場合も考えられる。すなわち、出力−ダミーフォトダイオード間および出力−フォトダイオード間の寄生容量のバランスが崩れたときは、やはり誤動作の原因になる。
【００１１】
一方、フォトダイオード上にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜のような透明の導電性膜をかぶせ、電位を受信側のＧＮＤ電位に接地しておく方法がある。このとき入力−出力間容量によるノイズ電流は、透明導電膜によりＧＮＤに流れ、入力側の光信号のみをフォトダイオードで受けることにより、ノイズによる誤動作を防ぐことができる。しかし、ＩＴＯ被膜用の専用のプロセス装置が必要となり、プロセスが複雑になる問題がある。また、ＩＴＯ膜−フォトダイオード間の寄生容量が大きくなることによって、受信機のアンプ帯域の低下やノイズの増加を招くことになり、高速化の障害になる。
【００１２】
次に、出力端子からフォトダイオードへ帰還する電流について考察する。出力からフォトダイオードに帰還する電流のＩｐは出力−フォトダイオード間の寄生容量Ｃｐと出力の電圧の立上がり、立下がりのスルーレートが（ｄＶ／ｄｔ）とした場合、
Ｉｐ＝Ｃｐ・（ｄＶ／ｄｔ） （１）
で表される。
【００１３】
出力段の出力抵抗がＲｏｕｔ、出力段の容量がＣｏｕｔ、出力の電圧振幅Ｖｏとすると、ｔ＝０から出力が立上がり始めた場合、時間ｔでの出力の電圧の立上がり波形は次式のとおりである。
Ｖ＝Ｖｏ（１−ｅｘｐ（（ｔ／（Ｒｏｕｔ・Ｃｏｕｔ）））） （２）
出力段のカットオフ周波数がｆｏ＝１／（２π・Ｒｏｕｔ・Ｃｏｕｔ）であるので、上式は、
Ｖ＝Ｖｏ（１−ｅｘｐ（−２π・ｆｏ・ｔ）） ・・・・・・・・・・（３）
となる。
【００１４】
よって、出力のスルーレート（ｄＶ／ｄｔ）は次式で表される。
（ｄＶ／ｄｔ）＝Ｖｏ・２π・ｆｏ・ｅｘｐ（−２π・ｆｏ・ｔ） （４）
よって、出力が立ち上がる時に、出力からフォトダイオードへ帰還する電流Ｉｐは、式（４）を式（１）に代入して、
Ｉｐ＝Ｃｐ・Ｖｏ・２π・ｆｏ・ｅｘｐ（−２π・ｆｏ・ｔ） （５）
で表される。ここで、出力−フォトダイオード間の寄生容量Ｃｐ＝１０ｆＦ，出力が 出力振幅の１０％から９０％になる立上り時間 ｔｒ＝１０ｎｓ、出力振幅Ｖｏが３Ｖと仮定する。この状態の出力波形を図１３に示す。
【００１５】
時間ｔ＝０で出力が立上り始めると仮定した場合、ｆｏ＝０．３５／ｔｒで表されるため、式（５）より時間ｔでの寄生電流Ｉｐは、
Ｉｐ＝（１０ｆＦ）・（３Ｖ）・２π・（０．３５／１０ｎｓ）・ｅｘｐ（−２π・（０．３５／１０ｎｓ）・ｔ） （６）
になる。出力の立下りによる寄生電流は大きさは同じで、電流の流れる方向が式（６）の逆の値をとる。式（６）より、Ｉｐはｔ＝０でピークを持つことになる。
【００１６】
出力−フォトダイオード間の寄生容量による寄生電流パルスは、図１３に示す寄生電流波形のようになる。式（６）よりＩｐはｔ＝０でピークを持ち、
Ｉｐ＝（１０ｆＦ）・（３Ｖ）・２π・（０．３５／１０ｎｓ）＝６．６μＡ （７）
となり、ピーク電流が６．６ｕＡになる。
【００１７】
デジタルオーディオの光信号の伝送速度は、等速の場合で５．６４４８Ｍｂｐｓ、倍速で１１．２８９６Ｍｂｐｓ、４倍速で２２．５７９２Ｍｂｐｓとなる。このような信号を伝送するためには受信回路のアンプの帯域は伝送速度が上がるに従って広げる必要があり、上記寄生電流パルスによる影響が大きくなる。
【００１８】
ここで、アンプの帯域について説明しておく。一般的に、アンプのゲインの周波数特性として、周波数が上がるとその周波数のアンプのゲインが低下するという傾向がある。アンプのゲインがフラットな周波数から−３ｄＢのゲインとなる周波数をアンプのカットオフ周波数（ｆｃ）といい、一般的にアンプの帯域は、このカットオフ周波数を指すことになる。すなわち、伝送速度を上げるためには、信号の周波数を上げる必要があり、この信号を十分に増幅させるためには、上記のようにアンプの帯域を高くする必要があることになる。
【００１９】
なお、式（６）から求めた寄生光電流の波形は高周波成分を含むため、この電流すべてが増幅されて誤動作の原因になるわけではない。光受信機のアンプの帯域を伝送速度（Ｍｂｐｓ）の０．８倍に設定した場合、等速の場合４．５ＭＨｚ， 倍速場合９ＭＨｚ，４倍速の場合１８ＭＨｚとなる。上記式（６）の寄生光電流パルス波形をカットオフ周波数がそれぞれ４．５ＭＨｚ， ９ＭＨｚ， １８ＭＨｚのローパスフィルタに通した場合、回路シミュレータによれば、ピーク電流はそれぞれ、０．６２７μＡ， １．６０２μＡ， １．６８６μＡとなり、この電流が増幅され誤動作の原因となる。
【００２０】
デジタルオーディオ光ファイバ用受信機の最小受信感度は−２７ｄＢｍ〜−２４ｄＢｍであり、このときに信号により流れるフォトダイオード電流は０．５〜１μＡ程度である。すなわち、上記の出力−フォトダイオード間の寄生電流の影響が無視できないほど大きいことがわかる。
【００２１】
またアンプの帯域が広いほど、高周波成分の信号を増幅させることが可能となるので、高周波である寄生電流のピーク電流を増幅させてしまうことになる。すなわち、アンプの帯域が広いほど寄生電流が大きくなるため、寄生電流パルスによる誤動作は伝送速度が速い受信機の方が発生しやすくなる。
【００２２】
一方、電源電圧が高くなると、出力段１１におけるＮｃｈ ＭＯＳおよびＰｃｈ ＭＯＳのインバータのオン抵抗が低下し出力抵抗が下がることになる。以下にこのことについて説明する。
【００２３】
ＭＯＳトランジスタのドレイン電流ＩＤは、
ＩＤ＝Ｋ（Ｖｇｓ−Ｖｔ）２（１＋λＶｄｓ） （８）
なる式で表される。ここで、Ｋ：トランスコンダクタンス係数、Ｖｔ：しきい電圧、Ｖｇｓ：ゲート・ソース間電圧、Ｖｄｓ：ドレイン・ソース間電圧、λ：チャネル長変調係数である。
【００２４】
出力段のＮｃｈ ＭＯＳとＰｃｈ ＭＯＳのインバータ接続の場合、Ｖｇｓ＝Ｖｄｓ＝Ｖｃｃ（電源電圧）となるため、ドレイン電流は、
ＩＤ＝Ｋ（Ｖｃｃ−Ｖｔ）２（１＋λＶｃｃ） （９）
となる。よってＭＯＳの抵抗ＲはＶｃｃ／ＩＤで表されるため、
Ｒ＝Ｖｃｃ／ＩＤ＝Ｖｃｃ／（Ｋ（Ｖｃｃ−Ｖｔ）２（１＋λＶｃｃ）） （１０）
となる。この式を見れば、電源電圧が上がると出力抵抗Ｒが低下することがわかる。
【００２５】
以上のように、電源電圧が上がることによって出力段１１における出力抵抗が下がると、立上がり時間ｔｒ、立下がり時間ｔｆが早くなり出力振幅も大きくなってしまう。よって、寄生電流Ｉ＝Ｃ×（ｄＶ／ｄｔ）の（ｄＶ／ｄｔ）が大きくなり、誤動作しやすくなる。また、電源電圧が３Ｖで誤動作しないように調整したとしても、電源電圧が５Ｖ時にｔｒ，ｔｆが短くなり、出力振幅が増加することにより、寄生電流が大きくなり誤動作してしまうことになる。また、電源電圧が５Ｖで誤動作しないようにｔｒ，ｔｆをあわせ込んだ場合、電源電圧が３Ｖになるとｔｒ，ｔｆが遅くなり、伝送できる信号の速度が制限されてしまうことになり、動作電源電圧範囲の広い、高速のデジタル出力受信機を実現するのは困難である。
【００２６】
本発明は上記の問題点を解決するためになされたもので、その目的は、光信号をデジタル電気信号に変換して出力する光受信機において、フォトダイオードなどの光電変換手段と出力との間に生じる寄生電流による出力信号に対する悪影響を抑制することのできる光受信機を提供することにある。
【００２７】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係る光受信機は、光信号を受信し、電気信号に変換する光電変換手段と、上記光電変換手段によって変換された電気信号に基づいてデジタル信号を出力する出力手段と、上記出力手段から出力される信号を監視し、誤動作を検出する誤動作検出手段とを備え、上記出力手段が、出力のスルーレートを変化させる出力スルーレート可変手段を備えているとともに、上記誤動作検出手段が、誤動作を検出した際に、上記出力スルーレート可変手段における出力のスルーレートを低下させる制御を行うことを特徴としている。
【００２８】
上記の構成では、光電変換手段によって受信した光信号が電気信号に変換されるとともに、出力手段によって、デジタル信号として出力されるようになっている。ここで、光電変換手段と出力手段との距離が比較的近い場合には、両者の間に寄生容量が生じることがあり、この寄生容量によって寄生電流が生じることがある。このような寄生電流が出力信号に重畳されると、正常なデジタル信号を出力することができなくなり、ジッタなどが発生することになる。
【００２９】
これに対して、上記の構成によれば、誤動作検出手段によって、出力手段から出力される信号に誤動作が検出されると、誤動作検出手段は、出力スルーレート可変手段における出力のスルーレートを低下させる制御を行うようになっている。
【００３０】
出力のスルーレートを低下させると、前記したように、出力とフォトダイオード間の寄生電流が減少するため、出力信号におけるジッタや誤動作を低減することが可能となる。
【００３１】
また、本発明に係る光受信機は、上記の構成において、上記誤動作検出手段が、出力信号のパルス幅を監視することによって誤動作の判定を行う構成としてもよい。
【００３２】
寄生電流によって出力信号に誤動作が含まれる場合、誤動作が発生するため、正常状態での伝送信号におけるパルス幅よりも短い幅のパルスが生じることになる。よって、上記の構成のように、出力信号のパルス幅を監視すれば、的確に出力信号の誤動作を検出することができる。
【００３３】
また、本発明に係る光受信機は、上記の構成において、上記誤動作検出手段が、出力信号に含まれる単位時間当たりのエッジの数をカウントすることによって誤動作の判定を行う構成としてもよい。
【００３４】
寄生電流によって出力信号に誤動作が含まれる場合、正常状態での伝送信号に含まれる単位時間当たりのエッジの数よりも多くのエッジの数が出力信号に含まれることになる。つまり、単位時間当たりのエッジの数をカウントすることは、出力信号のパルス幅を監視することと等価になる。よって、上記の構成のように、出力信号に含まれる単位時間当たりのエッジの数をカウントすれば、的確に出力信号の誤動作を検出することができる。
【００３５】
また、本発明に係る光受信機は、上記の構成において、上記誤動作検出手段が、エッジを検出するエッジ検出手段と、電荷を充放電する容量と、上記エッジ検出手段によってエッジが検出されたときに、上記容量を所定の電位に設定するようにスイッチングを行スイッチング手段と、上記容量に蓄積される電荷を所定の割合で充電または放電する充放電手段と、上記容量の出力を積分する積分回路と、上記積分回路の出力値と所定の値とを比較する比較手段とを備えている構成としてもよい。
【００３６】
上記の構成によれば、エッジ検出手段によって出力信号のエッジが検出されると、容量は所定の電位に設定されることになる。そして、エッジが検出されていない期間において、容量は、充放電手段によって一定の割合で充電あるいは放電させられることになる。したがって、エッジの検出頻度に応じて、容量の出力が変化することになる。
【００３７】
よって、積分回路の出力値は、エッジの検出頻度に応じて変化することになるので、比較回路によって積分回路の出力値の大きさを検出することによって、出力信号に含まれる単位時間当たりのエッジの数をカウントすることが可能となる。すなわち、上記の構成によれば、比較的簡素な構成によって、出力信号に誤動作が生じているか否かを判断する構成を実現することが可能となる。
【００３８】
また、本発明に係る光受信機は、上記の構成において、上記出力手段が、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタと、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタとで構成されるインバータを備えており、上記出力スルーレート可変手段が、上記インバータと定電圧源との間に設けられる可変抵抗、および、上記インバータと接地線との間に設けられる可変抵抗によって構成されている構成としてもよい。
【００３９】
上記の構成によれば、可変抵抗の抵抗値を上げれば、出力のスルーレートを低減することが可能となる。すなわち、誤動作検出手段が誤動作を検出した場合に、誤動作検出手段が上記可変抵抗の抵抗値を上げるように制御を行えば、出力のスルーレートを低下させ誤動作を低減させることができる。
【００４０】
また、本発明に係る光受信機は、上記の構成において、上記出力手段が、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタと、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタとで構成されるインバータを備えており、上記出力スルーレート可変手段が、上記インバータと定電圧源との間、および、上記インバータと接地線との間に設けられるＭＯＳ ＦＥＴからなるトランジスタ、および、上記各トランジスタのゲートに接続される可変電圧回路によって構成されている構成としてもよい。
【００４１】
上記の構成によれば、可変電圧回路の電圧値を変化させれば、出力のスルーレートを変化させることが可能となる。すなわち、誤動作検出手段が誤動作を検出した場合に、誤動作検出手段が上記可変電圧回路の電圧値を制御すれば、出力のスルーレートを変化させることができる。
【００４２】
また、本発明に係る光受信機は、上記の構成において、上記出力手段から出力される信号を構成するフレームからプリアンブルを検出するプリアンブル検出手段をさらに備え、上記プリアンブル検出手段によってプリアンブルが検出されている期間にのみ、上記誤動作検出手段が、上記出力スルーレート可変手段における出力のスルーレートを低下させる制御を行う構成としてもよい。
【００４３】
上記の構成によれば、プリアンブルが出力されている際にのみ出力のスルーレートが変化され、プリアンブル以外、すなわちデータ領域などにおいては出力のスルーレートが変化されないようになる。
【００４４】
ここで、信号伝送時において、フレーム内のデータ領域が出力されている期間で出力のスルーレートを変化させてしまうと、パルスの立上がり、立下がりのエッジがずれてしまうことが考えられる。このようなパルスにおけるエッジのずれは、ジッタを引き起こすことになる。すなわち、フレーム内のデータ領域が出力されている期間でスルーレートを変化させることが頻繁に行われると、ジッタの増大によって、オーディオデータである場合には音質の劣化を引き起こすことになる。
【００４５】
これに対して、上記の構成によれば、プリアンブルが出力されている際にのみ出力のスルーレートが変化されるので、上記のジッタの発生に伴う問題を解消することができる。よって、送信されているデータがオーディオデータである場合、クオリティの高い音質のオーディオデータを伝送することが可能となる。
【００４６】
また、本発明に係る光受信機は、上記の構成において、上記出力手段に対して供給される電源電圧の電圧値を検出する電源電圧検出手段をさらに備え、上記電源電圧検出手段が、電源電圧の電圧値の変動に応じて上記出力スルーレート可変手段における出力のスルーレートを制御する構成としてもよい。
【００４７】
出力手段に対して供給される電源電圧の電圧値が変動すると、前記したように、出力手段における出力抵抗が変動し、寄生電流による影響が大きくなることがある。上記の構成によれば、電源電圧検出手段によって、電源電圧の電圧値の変動が検出されると、電源電圧検出手段は、出力スルーレート可変手段における出力のスルーレートの制御を行うようになっている。よって、出力信号に重畳される寄生電流を低減することが可能となるので、出力信号におけるジッタを低減することが可能となる。
【００４８】
また、本発明に係る光受信機は、光信号を受信し、電気信号に変換する光電変換手段と、上記光電変換手段によって変換された電気信号に基づいてデジタル信号を出力する出力手段と、上記出力手段に対して供給される電源電圧の電圧値を検出する電源電圧検出手段とを備え、上記出力手段が、出力信号の出力のスルーレートを変化させる出力スルーレート可変手段を備えているとともに、上記電源電圧検出手段が、電源電圧の電圧値の変動に応じて上記出力スルーレート可変手段における出力のスルーレートを制御することを特徴としている。
【００４９】
上記の構成では、光電変換手段によって受信した光信号が電気信号に変換されるとともに、出力手段によって、デジタル信号として出力されるようになっている。ここで、出力手段に対して供給される電源電圧の電圧値が変動すると、前記したように、出力手段における出力抵抗が変動し、寄生電流による影響が大きくなることがある。このような寄生電流が出力信号に重畳されると、正常なデジタル信号を出力することができなくなり、ジッタなどが発生することになる。
【００５０】
これに対して、上記の構成によれば、電源電圧検出手段によって、電源電圧の電圧値の変動が検出されると、電源電圧検出手段は、出力スルーレート可変手段における出力のスルーレートの制御を行うようになっている。
【００５１】
伝送速度を低下させない範囲で、出力のスルーレートを低下させることにより、出力とフォトダイオード間の寄生電流が減少する。したがって、出力信号に重畳される寄生電流を低減することが可能となるので、出力信号におけるジッタを低減することが可能となる。
【００５２】
また、本発明に係る光受信機は、上記の構成において、上記光電変換手段が、光ファイバを介してデジタルオーディオ信号を受信する構成としてもよい。
【００５３】
上記の構成によれば、光ファイバを介して送信されたデジタルオーディオ信号を、ジッタなどの発生がない良質なデジタル電気信号に変換することが可能となる。よって、音質の優れたオーディオデジタル信号を出力することができる光受信機を提供することが可能となる。
【００５４】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図１０に基づいて説明すれば、以下のとおりである。
【００５５】
図１は、本実施形態に係る光受信機の概略構成を示す回路図である。この光受信機には、光ファイバを介して送信された光信号を受信するフォトダイオード（光電変換手段）ＰＤ１と、このフォトダイオードＰＤ１からの出力に応じて信号処理を行う信号処理回路とが設けられている。フォトダイオードＰＤ１と信号処理回路とは、１チップ上に集積されており、光電子集積回路（ＯＥＩＣ）を形成している。
【００５６】
（光受信機の回路構成）
まず、上記光受信機の回路構成について説明する。フォトダイオードＰＤ１からの出力は、アンプＡＭＰ１の入力に接続されている。このアンプＡＭＰ１に対しては、容量Ｃｆ１および抵抗Ｒｆ１が並列に接続されている。そして、アンプＡＭＰ１の出力は、容量Ｃ１に接続されている。
【００５７】
一方、フォトダイオードＰＤ１とＧＮＤとの間の寄生容量と同じ容量値となる容量Ｃｐｄ２が設けられており、この一方の端子が、アンプＡＭＰ２の入力に接続されている。このアンプＡＭＰ２に対しては、容量Ｃｆ２および抵抗Ｒｆ２が並列に接続されている。そして、アンプＡＭＰ２の出力は、容量Ｃ２に接続されている。
【００５８】
容量Ｃ１およびＣ２は、それぞれ抵抗Ｒ１およびＲ２を介して定電圧源Ｖｒｅｆに接続されているとともに、それぞれ増幅回路ＡＭＰ３に接続されている。増幅回路ＡＭＰ３の出力は、ヒステリシスコンパレータＣＯＭＰ１に接続されており、ヒステリシスコンパレータＣＯＭＰ１の出力は、スルーレート可変出力段１に接続されている。スルーレート可変出力段（出力手段）１は、誤動作検出回路（誤動作検出手段）２によってスルーレートが変化されるようになっている。スルーレート可変出力段１の出力は、光受信機の出力Ｖｏｕｔとして出力される。フォトダイオードＰＤ１から出力Ｖｏｕｔまでの回路構成が、上記信号処理回路に相当する。
【００５９】
（光受信機における動作）
次に、上記光受信機における動作について説明する。フォトダイオードＰＤ１は、光信号強度に比例した電流信号を発生する。フォトダイオードＰＤ１で検出された光電流はアンプＡＭＰ１、抵抗Ｒｆ１、容量Ｃｆ１で構成された電流−電圧変換アンプで線形に電圧変換され、容量Ｃ１によりＤＣ成分が除去される。その後、定電圧源Ｖｒｅｆに接続された抵抗Ｒ１を介してＤＣ電位が決定され、ＡＭＰ３に入力される。
【００６０】
一方、フォトダイオードとＧＮＤとの間の寄生容量と同じ容量値の容量Ｃｐｄ２がアンプＡＭＰ２、抵抗Ｒｆ２、容量Ｃｆ２で構成された電流−電圧変換アンプに接続され、上記アンプＡＭＰ１の出力と差動になるように、Ｃ２，Ｒ２でＤＣ成分を除去された後、増幅回路ＡＭＰ３に入力される。
【００６１】
増幅回路ＡＭＰ３の出力は、ヒステリシスコンパレータＣＯＭＰ１に入力され、波形整形され、スルーレート可変出力段１でＨｉｇｈ−Ｌｏｗのデジタル信号に変換され出力される。ここで、増幅回路ＡＭＰ３およびヒステリシスコンパレータＣＯＭＰ１について説明しておく。増幅回路ＡＭＰ３は、信号振幅を増幅する機能を有している。図１では、増幅回路ＡＭＰ３として一段のアンプのみを示しているが、実際には２〜３段のアンプを直列に接続することもある。ヒステリシスコンパレータＣＯＭＰ１は、増幅された信号をあるスレッシュレベルで切ることによって波形整形を行うものである。このヒステリシスコンパレータＣＯＭＰ１は、ヒステリシスとなっているので、信号がスレッシュレベルを横切るときにチャタリングなどの誤動作を防止することができるようになっている。
【００６２】
スルーレート可変出力段１の出力には、誤動作検出回路２の入力が接続されている。出力に誤動作が発生した場合、誤動作検出回路２がこれを検知し、検知結果に基づいて、誤動作検出回路２が、スルーレート可変出力段１の出力のスルーレート（ｄＶ／ｄｔ）を信号が伝送できる範囲で低下させる制御を行う。これにより、出力からフォトダイオードＰＤ１への寄生電流が低減され、誤動作が防止される。
【００６３】
ここで、上記した信号が伝送できる範囲でスルーレート（ｄＶ／ｄｔ）を低下させる、ということについて説明する。例えば２５Ｍｂｐｓの信号を伝送しようとした場合、最小のパルス幅は４０ｎｓとなる。よって、信号の立上がり、立下がり時間が２０ｎｓの場合には、パルスにフラットな部分が２０ｎｓできるので、信号が伝送できることになる。一方、信号の立上がり、立下がり時間が４０ｎｓ以上になった場合には、信号が三角波となってしまい、正常なパルス信号とはならないことになるので、信号が伝送できないことになる。すなわち、信号が伝送できる範囲のスルーレートとは、信号の立上がり、立下がり時間を考慮した上で、信号が正常なパルス信号となるようなスルーレートとなる。
【００６４】
（誤動作検出回路の構成）
図４は、誤動作検出回路２の概略構成を示すブロック図である。同図に示すように、誤動作検出回路２は、エッジ検出回路（エッジ検出手段）３、エッジカウント回路４、およびエッジ数比較回路（比較手段）５を備えた構成となっている。エッジ検出回路３は、スルーレート可変出力段１からの出力信号に含まれる立上がりおよび立下がりのエッジを検出する回路である。エッジカウント回路４は、エッジ検出回路３によって検出されたエッジの単位時間当たりの数をカウントする回路である。エッジ数比較回路５は、エッジカウント回路４によってカウントされた数と、最大伝送時に誤動作が起きないと仮定した場合のエッジの単位時間当たりの数とを比較する回路である。
【００６５】
エッジ数比較回路５において、検出されたエッジの単位時間当たりの数が、最大伝送時に誤動作が起きないと仮定した場合のエッジの単位時間当たりの数よりも大きくなったと判定された場合、出力の誤動作が発生したと判断し、スルーレート可変出力段１における出力のスルーレートを低下させるように制御を行うようになっている。例えば、伝送速度が２５Ｍｂｐｓの場合、信号の周波数は１２．５ＭＨｚとなるので、エッジの数は１周期で立上がりと立下がりとの２回あることを考慮すると、エッジの単位時間当たりの数は、１２．５×１０６×２＝２５×１０６となる。
【００６６】
図５は、図４に示す誤動作検出回路２を具体的に構成する場合の一実施例を示している。同図に示すように、エッジカウント回路４は、スイッチＳＷ１、容量Ｃ４、および積分回路４Ａによって構成されている。また、エッジ数比較回路５は、コンパレータＣＯＭＰ５によって構成されている。
【００６７】
エッジ検出回路３によってエッジが検出されると、スイッチ（スイッチング手段）ＳＷ１がＯＮ状態となり、これによって容量Ｃ４に対して充電電流Ｉｊによって急速に充電される。一方、容量Ｃ４に充電された電荷は、ある一定の放電電流Ｉｆによって放電されるようになっている。
【００６８】
そして、容量Ｃ４の電位を積分回路４Ａが積分することにより、誤動作を検知するようになっている。これは、誤動作がない場合に比べて、誤動作がある場合には、積分回路４Ａの出力の電位が高くなることを利用している。図６は、出力に誤動作がない場合と誤動作がある場合とについて、スルーレート可変出力段１の出力波形、容量Ｃ４による充放電回路の出力波形、および積分回路４Ａの出力波形をそれぞれ示している。
【００６９】
出力に誤動作がない場合には、スルーレート可変出力段１の出力波形は、パルスの立上がりおよび立下がりにのみエッジがあり、エッジが検出されるごとに充放電回路が充電され、その後、次のエッジまで放電が行われることになる。これに対して、出力に誤動作がある場合には、スルーレート可変出力段１の出力波形は、正常なパルスの立上がりおよび立下がり以外にもエッジが検出されることになる。この場合、充放電回路の出力は、エッジが検出されるごとに充電されることによって比較的高い電流値を保った状態となる。したがって、積分回路４Ａの出力が、正常時に比べて高い値を示すことになる。
【００７０】
これを利用して、積分回路４Ａの出力電圧を、エッジ数比較回路５におけるコンパレータＣＯＭＰ５によって、基準となる電圧Ｖｒｅｆと比較することによって、誤動作の検知を行うことが可能となっている。そして、エッジ数比較回路５による検知結果に基づいて、スルーレート可変出力段１の出力抵抗を可変することにより、出力のスルーレートを制御することが可能になる。
【００７１】
なお、図５に示す例では、エッジで容量Ｃ４を充電し、一定の割合で放電させる構成となっていたが、逆に、エッジで容量Ｃ４を急速放電し、ある一定の充電電流で容量Ｃ４に電荷を充電させる構成としてもよい。すなわち、図５において、電流Ｉｊおよび電流Ｉｆの向きをそれぞれ逆にさせた構成としてもよい。この構成では、誤動作がある場合に積分回路４Ａの出力の電位が低くなる方向になる。この場合、出力に誤動作がない場合と誤動作がある場合とについて、スルーレート可変出力段１の出力波形、容量Ｃ４による充放電回路の出力波形、および積分回路４Ａの出力波形を図７に示す。
【００７２】
同図に示すように、出力に誤動作がない場合には、スルーレート可変出力段１の出力波形は、パルスの立上がりおよび立下がりにのみエッジがあり、エッジが検出されるごとに充放電回路が放電され、その後、次のエッジまで充電が行われることになる。これに対して、出力に誤動作がある場合には、スルーレート可変出力段１の出力波形は、正常なパルスの立上がりおよび立下がり以外にもエッジが検出されることになる。この場合、充放電回路の出力は、エッジが検出されるごとに放電されることによって比較的低い電流値を保った状態となる。したがって、積分回路４Ａの出力が、正常時に比べて低い値を示すことになる。
【００７３】
（光受信機の具体的な構成例１）
次に、上記の光受信機の具体的な構成例、特に、スルーレート可変出力段１の具体的な構成例について図２を参照しながら説明する。図２に示すように、スルーレート可変出力段１は、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタＭＰ１と、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタＭＮ１とで構成されるインバータを備えている。そして、トランジスタＭＰ１と定電圧源Ｖｃｃとの間、およびトランジスタＭＮ１とＧＮＤとの間に、それぞれ可変抵抗Ｒ３・Ｒ４が設けられている。上記インバータの出力と光受信機の出力Ｖｏｕｔとの間に、誤動作検出回路２の入力線が引き出されており、誤動作検出回路２の出力は、可変抵抗Ｒ３・Ｒ４に接続されている。
【００７４】
誤動作検出回路２において誤動作が検知された場合、誤動作検出回路２は、可変抵抗Ｒ３・Ｒ４の抵抗値を高くするように制御する。これにより、スルーレート可変出力段１からの出力のスルーレートが低下され、誤動作が防止される。
【００７５】
（光受信機の具体的な構成例２）
次に、上記の光受信機の他の構成例、特に、スルーレート可変出力段１の具体的な他の構成例について図３を参照しながら説明する。図３に示すように、スルーレート可変出力段１は、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタＭＰ１と、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタＭＮ１とで構成されるインバータを備えている。そして、トランジスタＭＰ１と定電圧源Ｖｃｃとの間、およびトランジスタＭＮ１とＧＮＤとの間に、それぞれＰチャネルＭＯＳ ＦＥＴからなるトランジスタＭＰ２、およびＮチャネルＭＯＳ ＦＥＴからなるトランジスタＭＮ２が設けられている。さらに、トランジスタＭＰ２のゲートと定電圧源Ｖｃｃとの間に可変電圧回路Ｖ１、トランジスタＭＮ２のゲートとＧＮＤとの間に可変電圧回路Ｖ２が設けられている。
【００７６】
誤動作検出回路２において誤動作が検知された場合、誤動作検出回路２は、可変電圧回路Ｖ１・Ｖ２の電圧値を制御する。これにより、スルーレート可変出力段１からの出力のスルーレートが低下され、誤動作が防止される。
【００７７】
（光受信機の具体的な構成例３）
次に、上記の光受信機のさらに他の構成例について図８を参照しながら説明する。図８に示すように、スルーレート可変出力段１は、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタＭＰ１と、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタＭＮ１とで構成されるインバータを備えている。そして、トランジスタＭＰ１と定電圧源Ｖｃｃとの間、およびトランジスタＭＮ１とＧＮＤとの間に、それぞれ可変抵抗Ｒ３・Ｒ４が設けられている。上記インバータの出力と光受信機の出力Ｖｏｕｔとの間に、誤動作検出回路２の入力線が引き出されており、誤動作検出回路２の出力は、可変抵抗Ｒ３・Ｒ４に接続されている。ここまでの構成は、前記した構成例１と同様の構成となっている。
【００７８】
本構成例では、さらに、定電圧源Ｖｃｃを入力とする電源電圧検出回路（電源電圧検出手段）６が設けられており、この電源電圧検出回路６は、可変抵抗Ｒ３・Ｒ４の抵抗値を制御するようになっている。
【００７９】
上記の構成のように、スルーレート可変出力段１がＣＭＯＳインバータ回路で構成される場合、トランジスタＭＰ１およびトランジスタＭＮ１のゲートに入力される電圧は、ＬｏｗレベルはＧＮＤ電位、ＨｉｇｈレベルはＶｃｃ電位になる。よって、電源電圧が高くなるとＭＰ１およびＭＮ１のＯＮ抵抗が減少することになる。この場合、出力抵抗が低下し、出力のスルーレートが高くなり、出力振幅も大きくなるため、前記した式（５）で示すように、出力−フォトダイオード間の寄生電流が増加し誤動作しやすくなる。
【００８０】
これに対して、上記の構成によれば、電源電圧検出回路６によって電源電圧が高くなったことが検出された場合には、電源電圧検出回路６の制御によって可変抵抗Ｒ３・Ｒ４の抵抗値を高くすることにより、スルーレートの増加を防ぐことが可能となる。
【００８１】
なお、本実施例では、電源電圧検出回路６と誤動作検出回路２とを両方備えた構成としているが、電源電圧検出回路６のみを設けた構成としても構わない。すなわち、電源電圧の変動による寄生電流の発生に対しては、上記のような電源電圧検出回路６による制御によって、寄生電流による不具合の発生を防止することが可能である。
【００８２】
（光受信機の具体的な構成例４）
次に、上記の光受信機のさらに他の構成例について図９を参照しながら説明する。図９に示すように、本構成例における光受信機は、スルーレート可変出力段１に対して、誤動作検出回路２による制御が行われるとともに、プリアンブル検出回路（プリアンブル検出手段）７による制御も行われるようになっている。
【００８３】
まず、伝送される信号がデジタルオーディオ信号である場合のデータ構造について説明する。デジタルオーディオ信号のデータ伝送フォーマットは、ＩＥＣ６０９５８で規定されている。このデータ伝送フォーマットによるフレーム構成を図１０に示す。同図に示すように、フレームの先頭部分にプリアンブルと呼ばれるデータ領域があり、それに続いて実際のオーディオデータの領域がある。また、フレームの後端部分に制御信号のデータ領域がある。
【００８４】
プリアンブルは、上記のようにフレームの先頭に設けられており、実際のオーディオデータとは関係のないデータであり、フレームの種類の分別や同期用に用いられるものである。具体的には、プリアンブルは「Ｂ」、「Ｍ」、「Ｗ」の３種類があり、１つ前のシンボルが「０」であるか「１」であるかによって次に示す表のように符号化される。
【００８５】
【表１】
なお、データ部分も、次に示す表のように符号化される。
【００８７】
【表２】
上表のように、先行シンボルに応じてバイフェーズマーク方式で各データが符号化される。具体的には、先行シンボルが「１」の場合には、データが「０」であれば「００」、データが「１」であれば「０１」とし、先行シンボルが「０」の場合には、データが「０」であれば「１１」、データが「１」であれば「１０」となる。
【００８９】
本構成例では、スルーレート可変出力段１から出力される信号をプリアンブル検出回路７がモニターし、現在送信されている信号がプリアンブルのデータ信号であるか否かを検出することが可能となっている。上記のフレーム構成の例で言えば、プリアンブル検出回路７が、モニターしている信号に「１」あるいは「０」が３つ連続していることを検出すれば、現在の信号がプリアンブルのデータであることを認識することができる。
【００９０】
そして、誤動作検出回路２が誤動作を検知した際に、プリアンブル検出回路７がプリアンブルを検出している期間でのみ、スルーレート可変出力段１の出力のスルーレートを変化させるように制御が行われるようになっている。
【００９１】
ここで、上記のように、プリアンブルの出力が行われている間でのみスルーレートを変化させることの理由について説明する。信号伝送時において、フレーム内のデータ領域が出力されている期間でスルーレートを変化させてしまうと、パルスの立上がり、立下がりのエッジがずれてしまうことが考えられる。このようなパルスにおけるエッジのずれは、ジッタを引き起こすことになる。すなわち、フレーム内のデータ領域が出力されている期間でスルーレートを変化させることが頻繁に行われると、ジッタの増大によって、オーディオデータである場合には音質の劣化を引き起こすことになる。
【００９２】
これに対して、上記の構成によれば、プリアンブルが出力されている際にのみスルーレートが変化され、プリアンブル以外、すなわちデータ領域などにおいてはスルーレートが変化されないようになるので、上記のジッタの発生に伴う問題を解消することができる。よって、送信されているデータがオーディオデータである場合、クオリティの高い音質のオーディオデータを伝送することが可能となる。
【００９３】
【発明の効果】
以上のように、本発明に係る光受信機は、光信号を受信し、電気信号に変換する光電変換手段と、上記光電変換手段によって変換された電気信号に基づいてデジタル信号を出力する出力手段と、上記出力手段から出力される信号を監視し、誤動作を検出する誤動作検出手段とを備え、上記出力手段が、出力のスルーレートを変化させる出力スルーレート可変手段を備えているとともに、上記誤動作検出手段が、誤動作を検出した際に、上記出力スルーレート可変手段における出力のスルーレートを低下させる制御を行う構成である。
【００９４】
これにより、伝送速度を低下させない範囲で、出力のスルーレートを低下させることにより、出力とフォトダイオード間の寄生電流が減少し、出力信号におけるジッタを低減することが可能となるという効果を奏する。
【００９５】
また、本発明に係る光受信機は、上記誤動作検出手段が、出力信号のパルス幅を監視することによって誤動作の判定を行う構成としてもよい。
【００９６】
これにより、上記の構成による効果に加えて、出力信号のパルス幅を監視すれば、的確に出力信号の誤動作を検出することができるという効果を奏する。
【００９７】
また、本発明に係る光受信機は、上記誤動作検出手段が、出力信号に含まれる単位時間当たりのエッジの数をカウントすることによって誤動作の判定を行う構成としてもよい。
【００９８】
これにより、上記の構成による効果に加えて、単位時間当たりのエッジの数をカウントすることは、出力信号のパルス幅を監視することと等価となるので、的確に出力信号の誤動作を検出することができるという効果を奏する。
【００９９】
また、本発明に係る光受信機は、上記誤動作検出手段が、エッジを検出するエッジ検出手段と、電荷を充放電する容量と、上記エッジ検出手段によってエッジが検出されたときに、上記容量を所定の電位に設定するようにスイッチングを行スイッチング手段と、上記容量に蓄積される電荷を所定の割合で充電または放電する充放電手段と、上記容量の出力を積分する積分回路と、上記積分回路の出力値と所定の値とを比較する比較手段とを備えている構成としてもよい。
【０１００】
これにより、上記の構成による効果に加えて、比較的簡素な構成によって、出力信号に誤動作が生じているか否かを判断する構成を実現することが可能となるという効果を奏する。
【０１０１】
また、本発明に係る光受信機は、上記出力手段が、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタと、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタとで構成されるインバータを備えており、上記出力スルーレート可変手段が、上記インバータと定電圧源との間に設けられる可変抵抗、および、上記インバータと接地線との間に設けられる可変抵抗によって構成されている構成としてもよい。
【０１０２】
これにより、上記の構成による効果に加えて、誤動作検出手段が誤動作を検出した場合に、誤動作検出手段が上記可変抵抗の抵抗値を上げるように制御を行えば、出力のスルーレートを低減させることができるという効果を奏する。
【０１０３】
また、本発明に係る光受信機は、上記出力手段が、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタと、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタとで構成されるインバータを備えており、上記出力スルーレート可変手段が、上記インバータと定電圧源との間、および、上記インバータと接地線との間に設けられるＭＯＳ ＦＥＴからなるトランジスタ、および、上記各トランジスタのゲートに接続される可変電圧回路によって構成されている構成としてもよい。
【０１０４】
これにより、上記の構成による効果に加えて、可変電圧回路の電圧値を変化させれば、出力のスルーレートを変化させることが可能となる。すなわち、誤動作検出手段が誤動作を検出した場合に、誤動作検出手段が上記可変電圧回路の電圧値を制御すれば、出力のスルーレートを変化させることができるという効果を奏する。
【０１０５】
また、本発明に係る光受信機は、上記出力手段から出力される信号を構成するフレームからプリアンブルを検出するプリアンブル検出手段をさらに備え、上記プリアンブル検出手段によってプリアンブルが検出されている期間にのみ、上記誤動作検出手段が、上記出力スルーレート可変手段における出力のスルーレートを低下させる制御を行う構成としてもよい。
【０１０６】
これにより、上記の構成による効果に加えて、プリアンブルが出力されている際にのみ出力のスルーレートが変化されるので、上記のジッタの発生に伴う問題を解消することができる。よって、送信されているデータがオーディオデータである場合、クオリティの高い音質のオーディオデータを伝送することが可能となるという効果を奏する。
【０１０７】
また、本発明に係る光受信機は、上記出力手段に対して供給される電源電圧の電圧値を検出する電源電圧検出手段をさらに備え、上記電源電圧検出手段が、電源電圧の電圧値の変動に応じて上記出力スルーレート可変手段における出力のスルーレートを制御する構成としてもよい。
【０１０８】
これにより、上記の構成による効果に加えて、電源電圧検出手段によって、電源電圧の電圧値の変動が検出されると、電源電圧検出手段は、出力スルーレート可変手段における出力のスルーレートの制御を行うようになっている。よって、出力信号に重畳される寄生電流を低減することが可能となるので、出力信号におけるジッタを低減することが可能となるという効果を奏する。
【０１０９】
また、本発明に係る光受信機は、光信号を受信し、電気信号に変換する光電変換手段と、上記光電変換手段によって変換された電気信号に基づいてデジタル信号を出力する出力手段と、上記出力手段に対して供給される電源電圧の電圧値を検出する電源電圧検出手段とを備え、上記出力手段が、出力のスルーレートを変化させる出力スルーレート可変手段を備えているとともに、上記電源電圧検出手段が、電源電圧の電圧値の変動に応じて上記出力スルーレート可変手段における出力のスルーレートを制御する構成である。
【０１１０】
これにより、電源電圧検出手段によって、電源電圧の電圧値の変動が検出されると、電源電圧検出手段は、出力スルーレート可変手段における出力のスルーレートの制御を行うようになっているので、伝送速度を低下させない範囲で出力のスルーレートを低下させることにより、出力とフォトダイオード間の寄生電流が減少することにより、出力信号におけるジッタを低減することが可能となるという効果を奏する。
【０１１１】
また、本発明に係る光受信機は、上記光電変換手段が、光ファイバを介してデジタルオーディオ信号を受信する構成としてもよい。
【０１１２】
これにより、上記の構成による効果に加えて、光ファイバを介して送信されたデジタルオーディオ信号を、ジッタなどの発生がない良質なデジタル電気信号に変換することが可能となる。よって、音質の優れたオーディオデジタル信号を出力することができる光受信機を提供することが可能となるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る光受信機の概略構成を示す回路図である。
【図２】上記光受信機の具体的な構成例を示す回路図である。
【図３】上記光受信機の他の構成例を示す回路図である。
【図４】誤動作検出回路の概略構成を示すブロック図である。
【図５】上記誤動作検出回路を具体的な構成例を示す回路図である。
【図６】出力に誤動作がない場合と誤動作がある場合とについて、スルーレート可変出力段の出力波形、容量による充放電回路の出力波形、および積分回路の出力波形をそれぞれ示す波形図である。
【図７】別の構成例とした場合の、出力に誤動作がない場合と誤動作がある場合とについて、スルーレート可変出力段の出力波形、容量による充放電回路の出力波形、および積分回路の出力波形をそれぞれ示す波形図である。
【図８】上記光受信機のさらに他の構成例を示す回路図である。
【図９】上記光受信機のさらに他の構成例を示す回路図である。
【図１０】データ伝送フォーマットによるフレーム構成を示す図である。
【図１１】従来のデジタルオーディオ光ファイバ用光受信機の概略構成を示すブロック図である。
【図１２】上記光受信機において発生する寄生電流を説明する図である。
【図１３】上記光受信機の出力波形および寄生電流の波形を示す波形図である。
【符号の説明】
１ スルーレート可変出力段（出力手段）
２ 誤動作検出回路（誤動作検出手段）
３ エッジ検出回路（エッジ検出手段）
４ エッジカウント回路
４Ａ 積分回路
５ エッジ数比較回路（比較手段）
６ 電源電圧検出回路（電源電圧検出手段）
７ プリアンブル検出回路（プリアンブル検出手段）
ＰＤ１ フォトダイオード（光電変換手段）
Ｃｐｄ２ 容量
ＳＷ１ スイッチ（スイッチング手段）
Claims (10)
- 光信号を受信し、電気信号に変換する光電変換手段と、
上記光電変換手段によって変換された電気信号に基づいてデジタル信号を出力する出力手段と、
上記出力手段から出力される信号を監視し、誤動作を検出する誤動作検出手段とを備え、
上記出力手段が、出力のスルーレートを変化させる出力スルーレート可変手段を備えているとともに、
上記誤動作検出手段が、誤動作を検出した際に、上記出力スルーレート可変手段における伝送速度を低下させる制御を行うことを特徴とする光受信機。 - 上記誤動作検出手段が、出力信号のパルス幅を監視することによって誤動作の判定を行うことを特徴とする請求項１記載の光受信機。
- 上記誤動作検出手段が、出力信号に含まれる単位時間当たりのエッジの数をカウントすることによって誤動作の判定を行うことを特徴とする請求項２記載の光受信機。
- 上記誤動作検出手段が、エッジを検出するエッジ検出手段と、
電荷を充放電する容量と、
上記エッジ検出手段によってエッジが検出されたときに、上記容量を所定の電位に設定するようにスイッチングを行スイッチング手段と、
上記容量に蓄積される電荷を所定の割合で充電または放電する充放電手段と、
上記容量の出力を積分する積分回路と、
上記積分回路の出力値と所定の値とを比較する比較手段とを備えていることを特徴とする請求項３記載の光受信機。 - 上記出力手段が、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタと、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタとで構成されるインバータを備えており、
上記出力スルーレート可変手段が、上記インバータと定電圧源との間に設けられる可変抵抗、および、上記インバータと接地線との間に設けられる可変抵抗によって構成されていることを特徴とする請求項１ないし４のいずれか一項に記載の光受信機。 - 上記出力手段が、ＰチャネルＭＯＳ ＦＥＴからなるトランジスタと、ＮチャネルＭＯＳ ＦＥＴからなるトランジスタとで構成されるインバータを備えており、
上記出力スルーレート可変手段が、上記インバータと定電圧源との間、および、上記インバータと接地線との間に設けられるＭＯＳ ＦＥＴからなるトランジスタ、および、上記各トランジスタのゲートに接続される可変電圧回路によって構成されていることを特徴とする請求項１ないし４のいずれか一項に記載の光受信機。 - 上記出力手段から出力される信号を構成するフレームからプリアンブルを検出するプリアンブル検出手段をさらに備え、
上記プリアンブル検出手段によってプリアンブルが検出されている期間にのみ、上記誤動作検出手段が、上記出力スルーレート可変手段における出力のスルーレートを低下させる制御を行うことを特徴とする請求項１ないし６のいずれか一項に記載の光受信機。 - 上記出力手段に対して供給される電源電圧の電圧値を検出する電源電圧検出手段をさらに備え、
上記電源電圧検出手段が、電源電圧の電圧値の変動に応じて上記出力スルーレート可変手段における出力のスルーレートを制御することを特徴とする請求項１ないし７のいずれか一項に記載の光受信機。 - 光信号を受信し、電気信号に変換する光電変換手段と、
上記光電変換手段によって変換された電気信号に基づいてデジタル信号を出力する出力手段と、
上記出力手段に対して供給される電源電圧の電圧値を検出する電源電圧検出手段とを備え、
上記出力手段が、出力のスルーレートを変化させる上記出力スルーレート可変手段を備えているとともに、
上記電源電圧検出手段が、電源電圧の電圧値の変動に応じて上記出力スルーレート可変手段における出力のスルーレートを制御することを特徴とする光受信機。 - 上記光電変換手段が、光ファイバを介してデジタルオーディオ信号を受信することを特徴とする請求項１ないし８のいずれか一項に記載の光受信機。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058095A JP4067988B2 (ja) | 2003-03-05 | 2003-03-05 | 光受信機 |
| US10/735,914 US7030360B2 (en) | 2003-03-05 | 2003-12-16 | Photoreceptor |
| CN200410001276.8A CN1280776C (zh) | 2003-03-05 | 2004-01-05 | 光接收机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058095A JP4067988B2 (ja) | 2003-03-05 | 2003-03-05 | 光受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004274109A true JP2004274109A (ja) | 2004-09-30 |
| JP4067988B2 JP4067988B2 (ja) | 2008-03-26 |
Family
ID=32923555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003058095A Expired - Fee Related JP4067988B2 (ja) | 2003-03-05 | 2003-03-05 | 光受信機 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7030360B2 (ja) |
| JP (1) | JP4067988B2 (ja) |
| CN (1) | CN1280776C (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100706020B1 (ko) * | 2006-02-16 | 2007-04-12 | 고려대학교 산학협력단 | 광수신 장치 및 그 방법 |
| JP2007105133A (ja) * | 2005-10-12 | 2007-04-26 | Nippon Telegr & Teleph Corp <Ntt> | 受光装置 |
| JP2008205614A (ja) * | 2007-02-16 | 2008-09-04 | Nec Electronics Corp | 受光回路 |
| JP2008306614A (ja) * | 2007-06-11 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンスアンプ |
| WO2010100741A1 (ja) * | 2009-03-05 | 2010-09-10 | 株式会社日立製作所 | 光通信装置 |
| JP2013038161A (ja) * | 2011-08-05 | 2013-02-21 | Toshiba Corp | 光結合装置 |
| JP2013135376A (ja) * | 2011-12-27 | 2013-07-08 | Toshiba Corp | 光送受信回路装置及び受信回路 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9064772B2 (en) * | 2005-10-07 | 2015-06-23 | Integrated Digital Technologies, Inc. | Touch screen system having dual touch sensing function |
| US8344313B2 (en) * | 2005-10-07 | 2013-01-01 | Integrated Digital Technologies, Inc. | Optical input type touch system and feedback control method thereof |
| TWI291237B (en) | 2005-10-07 | 2007-12-11 | Integrated Digital Technologie | Photo detector array |
| KR101003170B1 (ko) * | 2006-09-25 | 2010-12-22 | 인테그레이티드 디지털 테크놀로지스, 인코포레이티드 | 광 검출기 어레이 |
| JP5461094B2 (ja) * | 2008-08-08 | 2014-04-02 | 株式会社半導体エネルギー研究所 | 光電変換装置、及び当該光電変換装置を具備する電子機器 |
| US8369713B2 (en) * | 2010-03-18 | 2013-02-05 | Nippon Telegraph And Telephone Corporation | Bit-rate discrimination method and its apparatus |
| JP2016058769A (ja) * | 2014-09-05 | 2016-04-21 | 株式会社東芝 | 出力回路および光結合装置 |
| CN106330340B (zh) * | 2016-09-23 | 2019-07-26 | 深圳市英特源电子有限公司 | 光接收电路及防止逻辑异常的方法 |
| US11239805B2 (en) * | 2018-10-09 | 2022-02-01 | Analog Devices, Inc. | Differential opto isolator |
| US11277101B2 (en) * | 2020-03-06 | 2022-03-15 | Analog Devices International Unlimited Company | Current-to-voltage signal converter |
| GB2610887B (en) * | 2022-03-25 | 2023-12-27 | Hilight Semiconductor Ltd | Opto-electonic assemblies |
-
2003
- 2003-03-05 JP JP2003058095A patent/JP4067988B2/ja not_active Expired - Fee Related
- 2003-12-16 US US10/735,914 patent/US7030360B2/en not_active Expired - Fee Related
-
2004
- 2004-01-05 CN CN200410001276.8A patent/CN1280776C/zh not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007105133A (ja) * | 2005-10-12 | 2007-04-26 | Nippon Telegr & Teleph Corp <Ntt> | 受光装置 |
| KR100706020B1 (ko) * | 2006-02-16 | 2007-04-12 | 고려대학교 산학협력단 | 광수신 장치 및 그 방법 |
| JP2008205614A (ja) * | 2007-02-16 | 2008-09-04 | Nec Electronics Corp | 受光回路 |
| JP2008306614A (ja) * | 2007-06-11 | 2008-12-18 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンスアンプ |
| WO2010100741A1 (ja) * | 2009-03-05 | 2010-09-10 | 株式会社日立製作所 | 光通信装置 |
| US8445832B2 (en) | 2009-03-05 | 2013-05-21 | Hitachi, Ltd. | Optical communication device |
| JP2013038161A (ja) * | 2011-08-05 | 2013-02-21 | Toshiba Corp | 光結合装置 |
| US8791442B2 (en) | 2011-08-05 | 2014-07-29 | Kabushiki Kaisha Toshiba | Optical coupling device having dual inverting amplifier and a comparison amplified output signal |
| JP2013135376A (ja) * | 2011-12-27 | 2013-07-08 | Toshiba Corp | 光送受信回路装置及び受信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4067988B2 (ja) | 2008-03-26 |
| US7030360B2 (en) | 2006-04-18 |
| US20040173729A1 (en) | 2004-09-09 |
| CN1527254A (zh) | 2004-09-08 |
| CN1280776C (zh) | 2006-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4067988B2 (ja) | 光受信機 | |
| US4498001A (en) | Transimpedance amplifier for optical receivers | |
| US8487663B2 (en) | Driver circuit with EMI immunity | |
| WO2006009243A1 (ja) | 光検出器 | |
| US20020175272A1 (en) | Optical coupling device and light-receiving circuit of same | |
| US7406268B2 (en) | Optical receiver circuit | |
| CN103001592A (zh) | 跨阻放大器 | |
| JP3940616B2 (ja) | 光受信回路 | |
| JP5088334B2 (ja) | 光受信回路 | |
| US10797802B2 (en) | Optical receiver | |
| DE102005013494B4 (de) | Optischer Empfänger | |
| US20090309611A1 (en) | Cable detector | |
| US7265614B2 (en) | Amplifier circuit with reduced power-off transients and method thereof | |
| EP0402044A2 (en) | Optical receivers | |
| US7224212B2 (en) | Low pass filter de-glitch circuit | |
| JPWO2008120663A1 (ja) | 光受信回路用信号増幅器 | |
| US11362629B2 (en) | Transimpedance amplifier circuit | |
| JP5094431B2 (ja) | 電力増幅回路 | |
| US11799288B2 (en) | Electrostatic protection circuit and semiconductor integrated circuit | |
| JP3344550B2 (ja) | 受光増幅装置 | |
| JP2006191180A (ja) | 光受信機 | |
| US7126412B2 (en) | Preamplification circuit | |
| Aznar et al. | A highly sensitive 2.5 Gb/s transimpedance amplifier in CMOS technology | |
| JP3656100B2 (ja) | 光装置 | |
| US20150001380A1 (en) | Light receiving circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |