JP2013021031A - 固体撮像装置、電子機器 - Google Patents

固体撮像装置、電子機器 Download PDF

Info

Publication number
JP2013021031A
JP2013021031A JP2011151173A JP2011151173A JP2013021031A JP 2013021031 A JP2013021031 A JP 2013021031A JP 2011151173 A JP2011151173 A JP 2011151173A JP 2011151173 A JP2011151173 A JP 2011151173A JP 2013021031 A JP2013021031 A JP 2013021031A
Authority
JP
Japan
Prior art keywords
solid
state imaging
signal processing
imaging device
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011151173A
Other languages
English (en)
Other versions
JP5794002B2 (ja
Inventor
Hiroki Hagiwara
浩樹 萩原
Keiji Sasano
啓二 笹野
Hiroaki Tanaka
弘明 田中
Hiroki Tsuji
裕樹 辻
Takeshi Watabe
剛 渡部
Koji Tsuchiya
光司 土屋
Kenzo Tanaka
憲三 田中
Takaya Wada
隆哉 和田
Noboru Kawabata
昇 川畑
Hirokazu Yoshida
広和 吉田
Hironori Yokoyama
裕紀 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011151173A priority Critical patent/JP5794002B2/ja
Priority to US13/530,746 priority patent/US8711280B2/en
Priority to CN201710123070.XA priority patent/CN107086225B/zh
Priority to CN201210225063.8A priority patent/CN102867836B/zh
Publication of JP2013021031A publication Critical patent/JP2013021031A/ja
Priority to US14/244,522 priority patent/US8947593B2/en
Priority to US14/598,029 priority patent/US9305958B2/en
Application granted granted Critical
Publication of JP5794002B2 publication Critical patent/JP5794002B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】撮像画像の画像品質などの各特性を向上する。
【解決手段】イメージセンサチップ１００の撮像領域ＰＡと、信号処理チップ２００とが対面する間に、他の配線層よりも厚い配線層Ｈ３１を設ける。この配線層Ｈ３１を介して熱を外部へ放出させて、イメージセンサチップ１００において、撮像領域ＰＡで温度が上昇することを抑制し、暗電流の発生を抑制する。
【選択図】図６

Description

本技術は、固体撮像装置、電子機器に関する。
デジタルスチルカメラ、デジタルビデオカメラなどの電子機器は、固体撮像装置を含む。固体撮像装置は、複数の画素がマトリクス状に配列されている撮像領域が、半導体基板の面に設けられたイメージセンサチップを含む。たとえば、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型や、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｃｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のイメージセンサチップを含む。
イメージセンサチップにおいて、複数の画素のそれぞれには、光電変換部が設けられている。光電変換部は、たとえば、フォトダイオードであり、外付けの光学系を介して入射する光を受光面で受光し光電変換することによって、信号電荷を生成する。そして、固体撮像装置では、イメージセンサチップから出力される出力信号について、信号処理を実施する。
固体撮像装置は、小型化が要請されている。このため、固体撮像装置においては、イメージセンサチップと、出力信号について信号処理を実施する信号処理チップとの両者を、同一の多層配線パッケージに実装することが提案されている（たとえば、特許文献１，特許文献２参照）。
特許３４１７２２５号明細書（図１など） 特開２０１０−２３８８２１号公報（図２など）
しかしながら、上記の固体撮像装置においては、撮像画像の画像品質などの各特性を向上することが困難な場合がある。
したがって、本技術は、撮像画像の画像品質などの各特性を向上可能な固体撮像装置、電子機器を提供する。
本技術の固体撮像装置，電子機器は、入射光を受光して信号電荷を生成する画素が撮像領域に設けられた固体撮像素子と、前記固体撮像素子の撮像領域に対面するように配置されており、前記固体撮像素子から出力された信号について信号処理を実施する信号処理回路素子と、複数の配線層のそれぞれが絶縁体を介して積層して設けられており、前記固体撮像素子および前記信号処理回路素子が設置された多層配線パッケージとを有し、前記多層配線パッケージは、前記複数の配線層のうち、前記固体撮像素子の設置位置と前記信号処理回路素子の設置位置との間に設けられた第１配線層が、当該第１配線層以外の第２配線層よりも厚く、前記第１配線層の熱伝導率が前記第２配線層の熱伝導率以上になるように形成されている。
本技術の固体撮像装置，電子機器は、入射光を受光して信号電荷を生成する画素が撮像領域に設けられた固体撮像素子と、前記固体撮像素子の撮像領域に対面するように配置されており、前記固体撮像素子から出力された信号について信号処理を実施する信号処理回路素子と、複数の配線層のそれぞれが絶縁体を介して積層して設けられており、前記固体撮像素子および前記信号処理回路素子が設置された多層配線パッケージとを有し、前記多層配線パッケージは、前記複数の配線層のうち、前記固体撮像素子の設置位置と前記信号処理回路素子の設置位置との間に設けられた第１配線層の厚みが、当該第１配線層以外の第２配線層の厚み以上であって、前記第１配線層の熱伝導率が前記第２配線層の熱伝導率よりも高くなるように形成されている。
本技術の固体撮像装置，電子機器は、固体撮像素子または信号処理回路素子で生じた熱が、固体撮像素子の設置位置と信号処理回路素子の設置位置との間に設けられた第１配線層を伝達して外部へ放出される。このため、固体撮像素子の撮像領域へ伝わる熱を抑制し、暗電流の発生を抑制可能である。
本技術によれば、撮像画像の画像品質などの各特性を向上可能な固体撮像装置、電子機器を提供することができる。
図１は、実施形態１において、カメラの構成を示す構成図である。 図２は、実施形態１において、固体撮像装置の構成を示す図である。 図３は、実施形態１において、イメージセンサチップの要部を示す図である。 図４は、実施形態１において、イメージセンサチップの要部を示す図である。 図５は、実施形態１において、カラーフィルタを示す図である。 図６は、実施形態１において、固体撮像装置の断面を拡大した図である。 図７は、実施形態１において、固体撮像装置の断面を拡大した図である。 図８は、実施形態１の固体撮像装置において、伝熱の様子を拡大して模式的に示す図である。 図９は、実施形態１の固体撮像装置において、伝熱の様子を拡大して模式的に示す図である。 図１０は、実施形態２において、固体撮像装置の断面を拡大した図である。 図１１は、実施形態２において、固体撮像装置の断面を拡大した図である。 図１２は、実施形態２の固体撮像装置において、伝熱の様子を拡大して模式的に示す図である。 図１３は、実施形態３において、固体撮像装置の構成を示す図である。 図１４は、実施形態３において、固体撮像装置の断面を拡大した図である。 図１５は、実施形態３において、固体撮像装置の断面を拡大した図である。 図１６は、実施形態３の固体撮像装置において、伝熱の様子を拡大して模式的に示す図である。 図１７は、実施形態４において、固体撮像装置の構成を示す図である。 図１８は、実施形態４において、固体撮像装置の断面を拡大した図である。 図１９は、実施形態４において、固体撮像装置の断面を拡大した図である。 図２０は、実施形態５において、固体撮像装置の断面を拡大した図である。 図２１は、実施形態５の固体撮像装置において、伝熱の様子を拡大して模式的に示す図である。 図２２は、実施形態６において、固体撮像装置の断面を拡大した図である。 図２３は、実施形態６の固体撮像装置において、伝熱の様子を拡大して模式的に示す図である。 図２４は、多層配線セラミックパッケージを示す斜視図である。
以下に、実施形態について、図面を参照して説明する。
なお、説明は、下記の順序で行う。
１．実施形態１（センサチップと信号処理チップとの間の配線層が厚い場合）
２．実施形態２（センサチップと信号処理チップとの間の配線層が高い熱伝導率である場合）
３．実施形態３（センサチップと信号処理チップとの間に空気層がある場合）
４．実施形態４（センサチップと信号処理チップとの間に中間板と空気層がある場合）
５．実施形態５（アウターリードへ伝熱させる場合）
６．実施形態６（放熱部材へ伝熱させる場合）
７．その他
＜１．実施形態１＞
［Ａ］装置構成
［Ａ−１］カメラの要部構成
図１は、実施形態１において、カメラ４０の構成を示す構成図である。
図１に示すように、カメラ４０は、固体撮像装置１と、光学系４２と、制御部４３とを有する。各部について、順次、説明する。
固体撮像装置１は、光学系４２を介して入射する入射光Ｈを撮像面で受光して光電変換することで信号電荷を生成する。その後、信号処理を実施してデジタル信号を生成して出力する。
光学系４２は、結像レンズや絞りなどの光学部材を含み、入射する被写体像による光を、固体撮像装置１の撮像面へ集光するように配置されている。
制御部４３は、各種の制御信号を固体撮像装置１に出力し、固体撮像装置１を制御して駆動させる。
［Ａ−２］固体撮像装置の要部構成
固体撮像装置１の全体構成について説明する。
図２は、実施形態１において、固体撮像装置１の構成を示す図である。
図２において、（ａ）は、上面を示している。（ｂ）は、（ａ）において、Ｘ１−Ｘ２部分の断面を示している。（ｃ）は、（ａ）において、Ｙ１−Ｙ２部分の断面を示している。
図２に示すように、固体撮像装置１は、イメージセンサチップ１００と、信号処理チップ２００と、多層配線セラミックパッケージ３００とを含む。
固体撮像装置１を構成する各部について、順次、説明する。
（ａ）イメージセンサチップ１００
イメージセンサチップ１００は、図２に示すように、多層配線セラミックパッケージ３００に実装されている。
イメージセンサチップ１００は、図２（ａ）に示すように、撮像領域ＰＡと、周辺領域ＳＡとが面に設けられている。
イメージセンサチップ１００は、撮像領域ＰＡで被写体像として入射する入射光を受光して信号電荷を生成する。この撮像領域ＰＡでは、複数の画素（図示なし）がマトリクス状に配列されており、撮像領域ＰＡの周辺に位置する周辺領域ＳＡに設けられた出力回路（図示なし）が撮像領域ＰＡから転送された信号電荷を、出力信号として出力する。
イメージセンサチップ１００は、図２（ｂ），（ｃ）に示すように、多層配線セラミックパッケージ３００の上面側に設置されている。
ここでは、イメージセンサチップ１００は、多層配線セラミックパッケージ３００の上面において凹状に凹んだ収容空間ＳＰ１の内部に収容されている。そして、この収容空間ＳＰ１の面Ｓ１２をダイアタッチ面として、イメージセンサチップ１００がダイボンド材７１０で実装されている。また、収容空間ＳＰ１には、段が設けられており、その段の面Ｓ１１と、イメージセンサチップ１００の表面との間に、ワイヤ８１０が設けられ、両者が電気的に接続されている。
図３，図４は、実施形態１において、イメージセンサチップ１００の要部を示す図である。図３では、上面を模式的に示している。図４では、図３のＸ１ａ−Ｘ２ａ部分の断面を示している。
図３に示すように、イメージセンサチップ１００は、たとえば、インターライン方式のＣＣＤ型固体撮像素子である。イメージセンサチップ１００は、半導体基板１１を有し、この半導体基板１１の面に、撮像領域ＰＡと、周辺領域ＳＡとが設けられている。
図３に示すように、撮像領域ＰＡにおいては、画素Ｐと電荷読出し部ＲＯと垂直転送レジスタ部ＶＴと素子分離部ＳＳとが設けられている。これに対して、周辺領域ＳＡにおいては、水平転送レジスタ部ＨＴと、出力部ＯＵＴとが設けられている。
（ａ−１）画素Ｐ
画素Ｐは、図３に示すように、撮像領域ＰＡに複数が設けられており、それぞれが、水平方向ｘと垂直方向ｙとにおいて、マトリクス状に並ぶように配置されている。
図４に示すように、画素Ｐのそれぞれには、フォトダイオード２１が設けられている。フォトダイオード２１は、受光面ＪＳにおいて、入射光Ｈを受光して光電変換を行うことによって、信号電荷を生成するように構成されている。
具体的には、フォトダイオード２１は、半導体基板１１の内部において表面側に位置する部分に設けられている。図示を省略しているが、フォトダイオード２１は、たとえば、半導体基板１１内に形成したｐ型半導体ウェル領域（ｐ）（図示無し）上に、ｎ型半導体領域（ｎ）（図示無し）とｐ型半導体領域（ｐ＋）（図示無し）とが順次形成されることによって構成される。ｎ型半導体領域（ｎ）は、信号電荷蓄積領域として機能する。そして、ｐ型半導体領域（ｐ＋）が正孔蓄積領域として機能し、信号電荷蓄積領域であるｎ型半導体領域（ｎ）において、暗電流が生ずることを抑制するように構成されている。
フォトダイオード２１上においては、図４に示すように、カラーフィルタＣＦと、オンチップレンズＭＬとが平坦化膜ＨＭ上に設けられている。
カラーフィルタＣＦは、被写体像による入射光のうち、特定の波長域の光が半導体基板１１の受光面ＪＳへ選択的に多く透過するように構成されている。
図５は、実施形態１において、カラーフィルタＣＦを示す図である。図５においては、カラーフィルタＣＦの上面を示している。
図５に示すように、カラーフィルタＣＦは、レッドフィルタ層ＣＦＲと、グリーンフィルタ層ＣＦＧと、ブルーフィルタ層ＣＦＢとを含む。レッドフィルタ層ＣＦＲと、グリーンフィルタ層ＣＦＧと、ブルーフィルタ層ＣＦＢとのそれぞれは、隣接しており、いずれかが、複数の画素Ｐのそれぞれに対応して設けられている。
ここでは、図５に示すように、レッドフィルタ層ＣＦＲと、グリーンフィルタ層ＣＦＧと、ブルーフィルタ層ＣＦＢとのそれぞれが、ベイヤー配列ＢＨで並ぶように配置されている。すなわち、複数のグリーンフィルタ層ＣＦＧが市松状になるように、対角方向へ並んで配置されている。そして、レッドフィルタ層ＣＦＲとブルーフィルタ層ＣＦＢとが、複数のグリーンフィルタ層ＣＦＧにおいて、対角方向に並ぶように配置されている。
オンチップレンズＭＬは、図４に示すように、カラーフィルタＣＦの上面において、各画素Ｐに対応するように複数が配置されている。このオンチップレンズＭＬは、受光面ＪＳの上方において、中心が縁よりも厚く形成された凸型レンズであり、入射光Ｈをフォトダイオード２１の受光面ＪＳへ集光するように構成されている。
画素Ｐにおいて、フォトダイオード２１は、上方から、これらの各部を、順次、介して入射する入射光Ｈを、受光面ＪＳで受光する。
（ａ−２）電荷読出し部ＲＯ，垂直転送レジスタ部ＶＴ，素子分離部ＳＳ
電荷読出し部ＲＯは、図３に示すように、撮像領域ＰＡにおいて、複数の画素Ｐに対応するように複数が設けられており、その画素Ｐが生成した信号電荷を、垂直転送レジスタ部ＶＴへ読み出す。
図４に示すように、電荷読出し部ＲＯにおいては、電荷読出しチャネル領域２２Ｒが設けられており、フォトダイオード２１で生成された信号電荷を読み出すように構成されている。
具体的には、電荷読出しチャネル領域２２Ｒは、図４に示すように、半導体基板１１の内部の表面側に位置する部分において、フォトダイオード２１に隣接するように設けられている。
ここでは、電荷読出しチャネル領域２２Ｒは、水平方向ｘにおいてフォトダイオード２１の左側に配置されている。たとえば、電荷読出しチャネル領域２２Ｒは、ｐ型半導体領域として構成されている。
垂直転送レジスタ部ＶＴは、図３に示すように、撮像領域ＰＡにおいて、垂直方向ｙに並ぶ複数の画素Ｐに対応するように、垂直方向ｙに延在している。また、垂直転送レジスタ部ＶＴは、垂直方向ｙに複数が並ぶ画素Ｐの列の間に配置されている。垂直転送レジスタ部ＶＴは、複数が撮像領域ＰＡに設けられており、複数の垂直転送レジスタ部ＶＴが、水平方向ｘに並ぶ複数の画素Ｐのそれぞれに対応するように、水平方向ｘに並んでいる。この垂直転送レジスタ部ＶＴは、いわゆる垂直転送ＣＣＤであって、電荷読出し部ＲＯを介して、画素Ｐから読み出された信号電荷を垂直方向ｙへ順次転送する。たとえば、垂直転送レジスタ部ＶＴにおいては、４相駆動で、信号電荷の転送が実施される。
図４に示すように、垂直転送レジスタ部ＶＴには、電荷転送チャネル領域２３Ｖが設けられている。電荷転送チャネル領域２３Ｖは、電荷読出し部ＲＯによってフォトダイオード２１から読み出された信号電荷を、電荷転送チャネル領域２３Ｖにおいて転送するように構成されている。
具体的には、電荷転送チャネル領域２３Ｖは、図４に示すように、半導体基板１１の内部の表面側に位置する部分において、電荷読出しチャネル領域２２Ｒに隣接して設けられている。
ここでは、電荷転送チャネル領域２３Ｖは、水平方向ｘにおいて電荷読出しチャネル領域２２Ｒの左側に配置されている。たとえば、電荷転送チャネル領域２３Ｖは、半導体基板１１の内部のｐ型半導体ウェル領域（ｐ）（図示無し）上に、ｎ型半導体領域（ｎ）（図示無し）を設けることによって構成されている。
素子分離部ＳＳは、図３に示すように、複数の画素Ｐの周囲において、各画素Ｐの間を分離するように設けられている。
図４に示すように、素子分離部ＳＳにおいては、チャネルストッパー領域２４Ｓが設けられている。
具体的には、チャネルストッパー領域２４Ｓは、図４に示すように、半導体基板１１の内部の表面側に位置する部分に設けられている。
ここでは、チャネルストッパー領域２４Ｓは、水平方向ｘにおいて電荷転送チャネル領域２３Ｖと、隣の列に配置されたフォトダイオード２１との間に介在するように設けられている。垂直方向ｙにおける断面については、図示していないが、上述のチャネルストッパー領域２４Ｓが、垂直方向ｙに並ぶ２つのフォトダイオード２１の間に設けられている。
上記のチャネルストッパー領域２４Ｓは、たとえば、半導体基板１１の内部のｐ型半導体ウェル領域（ｐ）（図示無し）上に、ｐ型半導体領域（ｐ＋）（図示無し）を設けることによって構成されており、電位障壁を形成して信号電荷の流出入を防止している。
電荷読出し部ＲＯ，垂直転送レジスタ部ＶＴ，素子分離部ＳＳにおいては、図４に示すように、転送電極３１Ｔが設けられている。
ここでは、転送電極３１Ｔは、図３に示すように、半導体基板１１の上面において、ゲート絶縁膜（図示なし）を介して、電荷読出しチャネル領域２２Ｒと電荷転送チャネル領域２３Ｖとに対面するように設けられている。
転送電極３１Ｔは、電荷読出し部ＲＯにおいてフォトダイオード２１で生成された信号電荷を読み出す、電荷読出し電極として機能するように構成されている。この他に、転送電極３１Ｔは、垂直転送レジスタ部ＶＴにおいて、読み出された信号電荷を垂直方向ｙへ転送する垂直転送電極として機能するように構成されている。図示していないが、転送電極３１Ｔは、垂直方向ｙにおいて複数が並んで配置されており、その垂直方向ｙに並んだ転送電極に、たとえば、４相の駆動パルス信号を順に供給することによって、信号電荷の転送が実施される。
たとえば、転送電極３１Ｔは、ポリシリコンなどの導電材料を用いて形成されており、たとえば、シリコン酸化膜によって形成されたゲート絶縁膜（図示なし）上に設けられている。
転送電極３１Ｔの上面には、反射防止膜３２２が設けられている。そして、転送電極３１Ｔは、絶縁膜ＺＺを介して、遮光膜６０で被覆されている。
（ａ−３）水平転送レジスタ部ＨＴ
水平転送レジスタ部ＨＴは、図３に示すように、撮像領域ＰＡの下端部に配置されている。水平転送レジスタ部ＨＴは、水平方向ｘへ延在しており、複数の垂直転送レジスタ部ＶＴのそれぞれが、垂直方向ｙへ転送した信号電荷を、水平方向ｘへ、順次、転送する。つまり、水平転送レジスタ部ＨＴは、いわゆる水平転送ＣＣＤであって、たとえば、２相の駆動パルス信号によって駆動されて、１水平ライン（１行の画素）ごとに転送された信号電荷の転送を実施する。
（ａ−４）出力部ＯＵＴについて
出力部ＯＵＴは、図３に示すように、水平転送レジスタ部ＨＴの左端部に設けられている。出力部ＯＵＴは、たとえば、ソースフォロア回路を有しており、水平転送レジスタ部ＨＴによって水平転送された信号電荷を電圧に変換し、アナログ信号として出力する。
（ｂ）信号処理チップ２００について
信号処理チップ２００は、図２に示すように、多層配線セラミックパッケージ３００に実装されている。
ここでは、図２（ｂ），（ｃ）に示すように、信号処理チップ２００は、多層配線セラミックパッケージ３００において、イメージセンサチップ１００が配置された上面側とは反対側の下面側に配置されている。信号処理チップ２００は、イメージセンサチップ１００の撮像領域ＰＡに対面するように配置されている。
具体的には、信号処理チップ２００は、図２（ｂ），（ｃ）に示すように、多層配線セラミックパッケージ３００の下面において、凹状に凹んだ収容空間ＳＰ２の内部に収容されている。そして、この収容空間ＳＰ２の底面Ｓ２２をダイアタッチ面として、信号処理チップ２００がダイボンド材７２０で実装されている。収容空間ＳＰ２には、段が設けられており、その段の面Ｓ２１と、底面Ｓ２２に設置された信号処理チップ２００の表面との間に、ワイヤ８２０が設けられ、両者が電気的に接続されている。
信号処理チップ２００は、半導体素子（図示なし）が半導体基板（図示なし）に設けられていると共に、その半導体素子に電気的に接続される配線（図示なし）を含む多層配線層（図示なし）が、その半導体基板（図示なし）に設けられている。そして、信号処理チップ２００は、その半導体基板に設けられた半導体素子を用いて、イメージセンサチップ１００から出力された出力信号について信号処理を実施する。信号処理チップ２００は、たとえば、アナログフロントエンド（ＡＦＥ）やアナログデジタルコンバータ（ＡＤＣ）であって、イメージセンサチップ１００からアナログ信号として出力された出力信号を、デジタル信号として出力する。
（ｃ）多層配線セラミックパッケージ３００について
多層配線セラミックパッケージ３００は、図２に示すように、上側にイメージセンサチップ１００が収容され、イメージセンサチップ１００が設置された上面とは反対側の下側に、信号処理チップ２００が収容されている。そして、多層配線セラミックパッケージ３００は、上側の面には、ガラス板４００が設けられており、その周囲にディスクリート部品５００が設けられている。また、多層配線セラミックパッケージ３００は、図２（ａ）に示すように、上面が矩形形状であり、上端部および下端部にアウターリード３１０が設けられている。
図６，図７は、実施形態１において、固体撮像装置１の断面を拡大した図である。
図６は、図２（ｂ）と同様に、図２（ａ）において、Ｘ１−Ｘ２部分の断面を示している。図７は、図２（ｃ）と同様に、図２（ａ）において、Ｙ１−Ｙ２部分の断面を示している。図６，図７では、図２（ｂ），（ｃ）において図示を省略していた多層配線セラミックパッケージ３００の詳細構成について示している。
図６，図７に示すように、多層配線セラミックパッケージ３００は、複数のセラミック層Ｃ１１，Ｃ２１，Ｃ３１，Ｃ４１，Ｃ５１，Ｃ６１と、複数の配線層Ｈ１１，Ｈ２１，Ｈ３１，Ｈ４１，Ｈ５１とを含む。多層配線セラミックパッケージ３００は、セラミック層Ｃ１１〜Ｃ６１と、配線層Ｈ１１〜Ｈ５１とが交互に積層されて設けられている。
多層配線セラミックパッケージ３００において、セラミック層Ｃ１１〜Ｃ６１のそれぞれは、いずれも、絶縁体であるセラミック材料を用いて形成されている。
多層配線セラミックパッケージ３００において、配線層Ｈ１１〜Ｈ５１のそれぞれは、いずれも、金属導電材料を用いて形成されている。たとえば、Ｃｕを用いて形成されている。この他に、Ａｌ，Ｗなどの金属導電材料を用いて、配線層Ｈ１１〜Ｈ５１のそれぞれを形成しても良い。配線層Ｈ１１〜Ｈ５１は、アウターリード３１０（図２（ａ）参照）に、適宜、電気的に接続されている。また、配線層Ｈ１１〜Ｈ５１は、セラミック層Ｃ１１〜Ｃ６１を貫通するコンタクト（図示無し）を介して、イメージセンサチップ１００，信号処理チップ２００，ディスクリート部品５００のそれぞれに電気的に接続され、それぞれの間を電気的に接続している。
図６，図７に示すように、多層配線セラミックパッケージ３００は、積層体の上面側と下面側とのそれぞれに、収容空間ＳＰ１，ＳＰ２が設けられている。収容空間ＳＰ１，ＳＰ２は、たとえば、セラミック層Ｃ１１〜Ｃ６１と、配線層Ｈ１１〜Ｈ５１との積層体を加工することで形成されている。収容空間ＳＰ１，ＳＰ２のそれぞれには、イメージセンサチップ１００と信号処理チップ２００とが収容されている。
具体的には、図６，図７に示すように、多層配線セラミックパッケージ３００の上面には、凹状に凹んだ収容空間ＳＰ１が設けられており、この収容空間ＳＰ１の内部にイメージセンサチップ１００を収容している。そして、この収容空間ＳＰ１の面Ｓ１２をダイアタッチ面として、イメージセンサチップ１００がダイボンド材７１０で実装されている。たとえば、熱硬化性接着材（例えば、銀ペースト）をダイボンド材７１０として用いて、イメージセンサチップ１００を固定している。
また、図７に示すように、収容空間ＳＰ１の内部には、段が設けられており、その段の面Ｓ１１と、イメージセンサチップ１００の表面との間に、ワイヤ８１０が設けられ、両者が電気的に接続されている。たとえば、Ａｕのワイヤ８１０を用いて、その段の面Ｓ１１に設けられたパッド電極（図示無し）と、イメージセンサチップ１００との間が、電気的に接続されている。
そして、図６，図７に示すように、多層配線セラミックパッケージ３００の上面には、この収容空間ＳＰ１を密閉するように、透明なガラス板４００がシール材７４０で接着されている。
これと共に、図６に示すように、多層配線セラミックパッケージ３００の上面において、このガラス板４００の周辺部分には、ディスクリート部品５００が設置されている。たとえば、トランジスタ、抵抗、コンデンサーなどの部品が、ディスクリート部品５００として設置されている。
これに対して、図６，図７に示すように、多層配線セラミックパッケージ３００の下面には、凹状に凹んだ収容空間ＳＰ２が設けられており、この収容空間ＳＰ２の内部に信号処理チップ２００が収容されている。そして、この収容空間ＳＰ２の面Ｓ２２をダイアタッチ面として、信号処理チップ２００がダイボンド材７２０で実装されている。たとえば、熱硬化性接着材をダイボンド材７２０として用いて、信号処理チップ２００を固定している。
また、図６，図７に示すように、収容空間ＳＰ２の内部には、段が設けられており、その段の面Ｓ２１と、信号処理チップ２００の表面との間に、ワイヤ８２０が設けられ、両者が電気的に接続されている。たとえば、Ａｕのワイヤ８２０を用いて、その段の面Ｓ２１に設けられたパッド電極（図示無し）と、信号処理チップ２００とが、電気的に接続されている。
そして、図６，図７に示すように、多層配線セラミックパッケージ３００の下面には、この収容空間ＳＰ２を埋め込むように、埋め込み層６００が設けられている。たとえば、熱硬化型や紫外線硬化型の樹脂を収容空間ＳＰ２へ埋め込むことで、埋め込み層６００を設けている。
本実施形態では、図６，図７に示すように、複数の配線層Ｈ１１〜Ｈ５１のうち、イメージセンサチップ１００と、信号処理チップ２００とが配置された間に介在する配線層Ｈ３１が、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１よりも膜厚が厚い。つまり、多層配線セラミックパッケージ３００の深さ方向ｚにおいて、イメージセンサチップ１００の設置位置と、信号処理チップ２００の設置位置との間に位置する配線層Ｈ３１が、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１よりも膜厚が厚い。
具体的には、図６，図７に示すように、この配線層Ｈ３１は、一対の収容空間ＳＰ１，ＳＰ２の間に介在しており、イメージセンサチップ１００と信号処理チップ２００とが対面した面に沿うように均一な厚みで形成されている。そして、配線層Ｈ３１は、イメージセンサチップ１００の設置位置と信号処理チップ２００の設置位置との間に位置する部分Ｐ１において、撮像領域ＰＡと周辺領域ＳＡに対応する部分が、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１よりも厚い。さらに、配線層Ｈ３１は、イメージセンサチップ１００の設置位置と信号処理チップ２００の設置位置との間に位置する部分Ｐ１において、周辺領域ＳＡから外側の側部に位置する部分が、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１よりも厚い。そして、配線層Ｈ３１は、側部が、多層配線セラミックパッケージ３００の側面で露出するように設けられている。
これに対して、配線層Ｈ３１以外の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１のそれぞれは、各収容空間ＳＰ１，ＳＰ２の側部に設けられている。
たとえば、下記の厚みになるように、各配線層Ｈ１１〜Ｈ５１が形成されている。
・イメージセンサチップ１００の設置位置と、信号処理チップ２００の設置位置との間に位置する配線層Ｈ３１の厚み：２０μｍ以上
・配線層Ｈ３１以外の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１の厚み：５μｍ〜１５μｍ
配線層Ｈ３１は、イメージセンサチップ１００と信号処理チップ２００とのそれぞれに電気的に接続されており、グランド配線として機能する。また、多層配線セラミックパッケージ３００において、イメージセンサチップ１００と信号処理チップ２００とが対面する面に沿った面（ｘｙ面）のうち、配線層Ｈ３１を貫通するコンタクト（図示無し）を設ける部分以外の部分全体を被覆するように設けられている。
［Ｂ］動作
図８，図９は、実施形態１の固体撮像装置において、伝熱の様子を拡大して模式的に示す図である。
このうち、図８は、本実施形態の場合と異なり、イメージセンサチップ１００の設置位置と、信号処理チップ２００の設置位置との間に位置する配線層Ｈ３１が、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１と同じ膜厚である場合を示している。
これに対して、図９は、本実施形態の場合であって、イメージセンサチップ１００の設置位置と、信号処理チップ２００の設置位置との間に位置する配線層Ｈ３１が、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１よりも膜厚が厚い場合を示している。
イメージセンサチップ１００は、撮像領域ＰＡでは電力が殆ど消費されず、たとえば、ソースフォロア回路を有する出力回路などの周辺回路が設けられた周辺領域ＳＡで大半の電力が消費される。また、イメージセンサチップ１００よりも、信号処理チップ２００の方が、消費電力が高い。
このため、図８に示すように、信号処理チップ２００の熱Ｑが、イメージセンサチップ１００の撮像領域ＰＡへ伝達されて、その撮像領域ＰＡの温度が上昇し、暗電流特性が著しく悪化する場合がある。たとえば、数℃〜１０℃の温度上昇で、暗電流の発生が、約１．５〜３倍に悪化する場合がある。そして、これに伴って、撮像画像の画像品質が低下する場合がある。
しかし、本実施形態においては、図９に示すように、イメージセンサチップ１００の撮像領域ＰＡと、信号処理チップ２００とが対面する間には、厚い配線層Ｈ３１が設けられている。そして、周辺領域ＳＡに対応する部分から外側の側部に位置する部分においても、厚い配線層Ｈ３１が設けられている。そして、その配線層Ｈ３１の側部が、多層配線セラミックパッケージ３００の側面で露出している。
配線層Ｈ３１は、多層配線セラミックパッケージ３００を構成するセラミック層Ｃ１１〜Ｃ６１よりも熱伝導率が高い。このため、信号処理チップ２００からイメージセンサチップ１００の撮像領域ＰＡへ向かった熱Ｑは、配線層Ｈ３１を伝熱して、外部へ放出される。これと共に、イメージセンサチップ１００の周辺領域ＳＡにおいて発生した熱Ｑについても、配線層Ｈ３１を伝熱して、外部へ放出される。
図９に示すように、本実施形態では、図８に示す場合よりも、配線層Ｈ３１が厚いので、より多くの熱Ｑを外部へ放出することができる。
よって、本実施形態では、イメージセンサチップ１００において、撮像領域ＰＡの温度が上昇することを抑制することができる。
［Ｃ］まとめ
以上のように、本実施形態において、イメージセンサチップ１００は、入射光を受光して信号電荷を生成する画素Ｐが撮像領域ＰＡに設けられている。信号処理チップ２００は、イメージセンサチップ１００の撮像領域ＰＡに対面するように配置されており、イメージセンサチップ１００から出力された信号について信号処理を実施する。多層配線セラミックパッケージ３００は、複数の配線層Ｈ１１〜Ｈ５１のそれぞれが、絶縁体であるセラミック層Ｃ１１〜Ｃ６１を介して積層して設けられており、イメージセンサチップ１００および信号処理チップ２００が設置されている（図６などを参照）。
ここでは、複数の配線層Ｈ１１〜Ｈ５１のうち、イメージセンサチップ１００の設置位置と信号処理チップ２００の設置位置との間に設けられた配線層Ｈ３１が、その配線層Ｈ３１以外の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１よりも厚い。
このため、本実施形態では、上述したように、信号処理チップ２００からイメージセンサチップ１００の撮像領域ＰＡへ向かった熱Ｑは、配線層Ｈ３１を伝熱して、外部へ放出され易い。これと共に、イメージセンサチップ１００の周辺領域ＳＡにおいて発生した熱Ｑについても、配線層Ｈ３１を伝熱して、外部へ放出され易い（図９などを参照）。
したがって、本実施形態では、イメージセンサチップ１００において、撮像領域ＰＡでの温度上昇が抑制され、暗電流の発生を抑制可能であるので、撮像画像の画像品質を向上できる。
また、本実施形態では、多層配線セラミックパッケージ３００の深さ方向ｚにおいて、イメージセンサチップ１００の設置位置と、信号処理チップ２００の設置位置との間に位置する配線層Ｈ３１のみについて、膜厚が厚い。このため、多層配線セラミックパッケージ３００全体について、顕著に厚くならないので、小型な装置を実現できる。
また、本実施形態では、イメージセンサチップ１００の設置位置と、信号処理チップ２００の設置位置との間に位置する配線層Ｈ３１は、グランド配線として機能する。このため、寄生容量が増えても、グランド配線であるので影響が小さい。また、グランド配線であるので、多層配線セラミックパッケージ３００において広い面積で形成可能であるので、効果的に放熱することができる。
なお、本実施形態では、配線層Ｈ３１の熱伝導率が、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１の熱伝導率と同じ場合について示したが、これに限定されない。配線層Ｈ３１の熱伝導率が、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１の熱伝導率よりも大きい方が、熱を外部へ多く伝導して放出可能であるので、より好適である。
＜２．実施形態２＞
［Ａ］装置構成
図１０，図１１は、実施形態２において、固体撮像装置の断面を拡大した図である。
図１０は、図２（ｂ），図６と同様に、図２（ａ）において、Ｘ１−Ｘ２部分の断面を示している。図１１は、図２（ｃ），図７と同様に、図２（ａ）において、Ｙ１−Ｙ２部分の断面を示している。図１０，図１１では、図２（ｂ），（ｃ）において図示を省略していた多層配線セラミックパッケージ３００の詳細構成について示している。
図１０，図１１に示すように、本実施形態は、多層配線セラミックパッケージ３００の深さ方向ｚにおいて、イメージセンサチップ１００の設置位置と、信号処理チップ２００の設置位置との間に位置する配線層Ｈ３１が、実施形態１と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、記載を省略する。
本実施形態では、図１０，図１１に示すように、複数の配線層Ｈ１１〜Ｈ５１のうち、イメージセンサチップ１００と、信号処理チップ２００とが配置された間に介在する配線層Ｈ３１は、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１と同じ膜厚である。つまり、多層配線セラミックパッケージ３００の深さ方向ｚにおいて、イメージセンサチップ１００の設置位置と、信号処理チップ２００の設置位置との間に位置する配線層Ｈ３１は、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１と、厚みが同じである。
しかしながら、実施形態１での配線層Ｈ３１が、他と同じ材料で形成されていたのに対して、本実施形態では、この配線層Ｈ３１は、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１と異なる材料で形成されている。
ここでは、イメージセンサチップ１００の設置位置と信号処理チップ２００の設置位置との間に位置する配線層Ｈ３１は、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１よりも、熱伝導率が高い材料で形成されている。
イメージセンサチップ１００の設置位置と信号処理チップ２００の設置位置との間に位置する配線層Ｈ３１に関しては、たとえば、Ｃｕを用いて形成する。これに対して、イメージセンサチップ１００の設置位置と信号処理チップ２００の設置位置との間に位置する配線層Ｈ３１以外の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１については、たとえば、Ｗを用いて形成する。
［Ｂ］動作
図１２は、実施形態２の固体撮像装置において、伝熱の様子を拡大して模式的に示す図である。
上述したように、信号処理チップ２００の熱Ｑが、イメージセンサチップ１００の撮像領域ＰＡへ伝達されて、その撮像領域ＰＡの温度が上昇し、暗電流特性が著しく悪化する場合がある。
しかし、本実施形態においては、図１２に示すように、イメージセンサチップ１００の撮像領域ＰＡと、信号処理チップ２００とが対面する間には、配線層Ｈ３１が設けられている。この配線層Ｈ３１は、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１よりも、熱伝導率が高い材料で形成されている。
このため、信号処理チップ２００からイメージセンサチップ１００の撮像領域ＰＡへ向かった熱Ｑは、配線層Ｈ３１を伝熱して、外部へ放出される。これと共に、イメージセンサチップ１００の周辺領域ＳＡにおいて発生した熱Ｑについても、配線層Ｈ３１を伝熱して、外部へ放出される。
本実施形態では、図８に示した場合よりも、配線層Ｈ３１の熱伝導率が高いので、より多くの熱Ｑを外部へ放出することができる。
よって、本実施形態では、イメージセンサチップ１００において、撮像領域ＰＡの温度が上昇することを抑制することができる。
［Ｃ］まとめ
以上のように、本実施形態では、複数の配線層Ｈ１１〜Ｈ５１のうち、イメージセンサチップ１００の設置位置と信号処理チップ２００の設置位置との間に設けられた配線層Ｈ３１の厚みが、これ以外の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１と同じ厚みである。そして、この配線層Ｈ３１の熱伝導率が、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１の熱伝導率よりも高くなるように形成されている。
このため、本実施形態では、上述したように、信号処理チップ２００からイメージセンサチップ１００の撮像領域ＰＡへ向かった熱Ｑは、熱伝導率が高い配線層Ｈ３１を伝熱して、外部へ放出され易い。これと共に、イメージセンサチップ１００の周辺領域ＳＡにおいて発生した熱Ｑについても、その配線層Ｈ３１を介して、外部へ放出され易い。
したがって、本実施形態では、イメージセンサチップ１００において、撮像領域ＰＡでの温度上昇が抑制され、暗電流の発生を抑制可能であるので、撮像画像の画像品質を向上できる。
なお、本実施形態では、イメージセンサチップ１００の設置位置と信号処理チップ２００の設置位置との間に位置する配線層Ｈ３１が、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１と、厚みが同じ場合について説明したが、これに限定されない。この配線層Ｈ３１については、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１よりも膜厚が厚くなるように形成した方が、熱を外部へ多く伝導して放出可能であるので、より好適である。
＜３．実施形態３＞
［Ａ］装置構成
図１３は、実施形態３において、固体撮像装置の構成を示す図である。
図１３では、図２と同様に、固体撮像装置の構成を模式的に示している。図１３において、（ａ）は、上面を示している。（ｂ）は、（ａ）において、Ｘ１−Ｘ２部分の断面を示している。（ｃ）は、（ａ）において、Ｙ１−Ｙ２部分の断面を示している。
図１３に示すように、本実施形態では、多層配線セラミックパッケージ３００において、信号処理チップ２００が設置された面が、実施形態１と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、記載を省略する。
多層配線セラミックパッケージ３００は、図１３に示すように、実施形態１の場合と同様に、イメージセンサチップ１００と、信号処理チップ２００との両者が実装されている。
ここでは、図１３（ｂ），（ｃ）に示すように、実施形態１の場合と異なり、多層配線セラミックパッケージ３００には、上面側のみに収容空間ＳＰ１が設けられている。そして、その収容空間ＳＰ１に、イメージセンサチップ１００と、信号処理チップ２００との両者が設置されている。
図１４，図１５は、実施形態３において、固体撮像装置の断面を拡大した図である。
図１４は、図１３（ｂ）と同様に、図１３（ａ）において、Ｘ１−Ｘ２部分の断面を示している。図１５は、図１３（ｃ）と同様に、図１３（ａ）において、Ｙ１−Ｙ２部分の断面を示している。図１４，図１５では、図１３（ｂ），（ｃ）において図示を省略していた多層配線セラミックパッケージ３００の詳細構成について示している。
図１４，図１５に示すように、多層配線セラミックパッケージ３００の上面側には、凹状に凹んだ収容空間ＳＰ１が設けられている。
ここで、多層配線セラミックパッケージ３００の収容空間ＳＰ１は、底面から上方向に階段状に拡がった構造である。本実施形態では、この収容空間ＳＰ１の内部において、イメージセンサチップ１００と信号処理チップ２００との両者が、低熱伝導層９０７を介在して積み重なるように収容されている。そして、イメージセンサチップ１００と信号処理チップ２００とが、多層配線セラミックパッケージ３００を介在して電気的に接続されている。
具体的には、図１４などに示すように、この収容空間ＳＰ１において最下面Ｓ１４をダイアタッチ面として、信号処理チップ２００が、ダイボンド材７２０で実装されている。たとえば、熱硬化性接着材（例えば、銀ペースト）をダイボンド材７２０として用いて、信号処理チップ２００が固定されている。つまり、収容空間ＳＰ１の０段目に、信号処理チップ２００が搭載されている。
また、図１４などに示すように、収容空間ＳＰ１の内部には、段が設けられており、その段の上面Ｓ１３と、信号処理チップ２００の表面との間に、ワイヤ８２０が設けられ、両者が電気的に接続されている。たとえば、Ａｕのワイヤ８２０を用いて、その段の上面Ｓ１３に設けられたパッド電極（図示無し）と、信号処理チップ２００とが、電気的に接合されている。つまり、収容空間ＳＰ１の１段目において、パッド電極（図示無し）と、信号処理チップ２００とが電気的に接続されている。
そして、図１４などに示すように、この収容空間ＳＰ１の内部において、ワイヤ８２０が設けられた段よりも上側の段の上面Ｓ１２をダイアタッチ面として、イメージセンサチップ１００がダイボンド材７１０で実装されている。たとえば、熱硬化性接着材（例えば、銀ペースト）をダイボンド材７１０として用いて、イメージセンサチップ１００が固定されている。つまり、収容空間ＳＰ１の２段目に、イメージセンサチップ１００が搭載されている。イメージセンサチップ１００は、周辺領域ＳＡにおいて、収容空間ＳＰ１の２段目に接着されている。イメージセンサチップ１００は、撮像領域ＰＡの周囲に位置する周辺領域ＳＡが、多層配線セラミックパッケージ３００に接着されている。
また、図１５に示すように、ダイアタッチ面となる段よりも上段の上面Ｓ１１と、イメージセンサチップ１００の表面との間に、ワイヤ８１０が設けられ、両者が電気的に接続されている。たとえば、Ａｕのワイヤ８１０を用いて、その上面Ｓ１１に設けられたパッド電極（図示無し）と、イメージセンサチップ１００とが、電気的に接合されている。つまり、収容空間ＳＰ１の３段目において、パッド電極（図示無し）と、イメージセンサチップ１００とが電気的に接続されている。
そして、図１４などに示すように、多層配線セラミックパッケージ３００の上面には、この収容空間ＳＰ１を密閉するように、透明なガラス板４００がシール材７４０で接着されている。
また、図１４などに示すように、イメージセンサチップ１００と、信号処理チップ２００とが配置された間には、低熱伝導層９０７が介在している。低熱伝導層９０７は、イメージセンサチップ１００の撮像領域ＰＡにおいて、入射光が入射する上面とは反対側の下面側に設けられている。
低熱伝導層９０７は、多層配線セラミックパッケージ３００を構成するセラミック層Ｃ１１〜Ｃ６１よりも、熱伝導率が低い層であって、発熱した信号処理チップ２００からイメージセンサチップ１００の撮像領域ＰＡへ伝達される熱を断熱する。
ここでは、収容空間ＳＰ１の内部において、イメージセンサチップ１００の撮像領域ＰＡの全面と、信号処理チップ２００の上面の全面との間の部分が、低熱伝導層９０７として設けられている。
低熱伝導層９０７は、図１４などに示すように、たとえば、空気層である。なお、低熱伝導層９０７としては、空気層の他に、エポキシ樹脂などの有機材料を用いて形成しても良い。
また、図１４などに示すように、多層配線セラミックパッケージ３００の深さ方向ｚにて、イメージセンサチップ１００の位置と信号処理チップ２００の位置との間にある配線層Ｈ３１は、他の位置の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１よりも膜厚が厚い。
具体的には、配線層Ｈ３１は、イメージセンサチップ１００の設置位置と信号処理チップ２００の設置位置との間に位置する部分Ｐ１において、周辺領域ＳＡに対応する部分が、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１よりも厚い。さらに、配線層Ｈ３１は、イメージセンサチップ１００の設置位置と信号処理チップ２００の設置位置との間に位置する部分Ｐ１において、周辺領域ＳＡから外側の側部に位置する部分が、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１よりも厚い。そして、配線層Ｈ３１は、側部が、多層配線セラミックパッケージ３００の側面で露出するように設けられている。
この配線層Ｈ３１は、イメージセンサチップ１００と信号処理チップ２００とのそれぞれに電気的に接続されており、グランド配線として機能する。また、多層配線セラミックパッケージ３００において、イメージセンサチップ１００と信号処理チップ２００とが対面する面に沿った面（ｘｙ面）のうち、配線層Ｈ３１を貫通するコンタクト（図示無し）を設ける部分以外の部分全体を被覆するように設けられている。
［Ｂ］動作
図１６は、実施形態３の固体撮像装置において、伝熱の様子を拡大して模式的に示す図である。
上述したように、信号処理チップ２００の熱Ｑが、イメージセンサチップ１００の撮像領域ＰＡへ伝達されて、その撮像領域ＰＡの温度が上昇し、暗電流特性が著しく悪化する場合がある。
しかし、本実施形態においては、図１６に示すように、イメージセンサチップ１００の撮像領域ＰＡと、信号処理チップ２００とが対面する間に、低熱伝導層９０７が設けられている。
低熱伝導層９０７は、多層配線セラミックパッケージ３００を構成するセラミック層Ｃ１１〜Ｃ６１よりも熱伝導率が低いので、信号処理チップ２００からイメージセンサチップ１００の撮像領域ＰＡへ向かう熱Ｑは、この低熱伝導層９０７で断熱される。
また、イメージセンサチップ１００の周辺領域ＳＡは、多層配線セラミックパッケージ３００の面Ｓ１２に接着されている。このため、周辺領域ＳＡの熱Ｑは、配線層Ｈ３１を伝熱して、外部へ放出される。
本実施形態では、実施形態１と同様に、配線層Ｈ３１が、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１よりも厚いので、より多くの熱Ｑを外部へ放出することができる。
よって、本実施形態では、イメージセンサチップ１００において、撮像領域ＰＡの温度が上昇することを抑制することができる。
［Ｃ］まとめ
以上のように、本実施形態では、多層配線セラミックパッケージ３００は、一方の面に収容空間ＳＰ１が設けられている。そして、その収容空間ＳＰ１の内部において、イメージセンサチップ１００と信号処理チップ２００とが、低熱伝導層９０７（空気層）を介在して積み重なるように設置されている。そして、他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１よりも厚い配線層Ｈ３１が、低熱伝導層９０７（空気層）の側部に設けられている。
このように、本実施形態では、低熱伝導層９０７（空気層）が、イメージセンサチップ１００の撮像領域ＰＡと信号処理チップ２００とが対面する間に介在するように設けられている。このため、発熱した信号処理チップ２００からイメージセンサチップ１００の撮像領域ＰＡへ伝達される熱を、低熱伝導層９０７（空気層）が断熱する。
この他に、イメージセンサチップ１００の周辺領域ＳＡの熱を、厚い配線層Ｈ３１を介して放熱できる。
したがって、本実施形態では、イメージセンサチップ１００において、撮像領域ＰＡでの温度上昇が抑制され、暗電流の発生を抑制可能であるので、撮像画像の画像品質を向上できる。
＜４．実施形態４＞
［Ａ］装置構成
図１７は、実施形態４において、固体撮像装置の構成を示す図である。
図１７では、図１３と同様に、固体撮像装置の構成を模式的に示している。図１７において、（ａ）は、上面を示している。（ｂ）は、（ａ）において、Ｘ１−Ｘ２部分の断面を示している。（ｃ）は、（ａ）において、Ｙ１−Ｙ２部分の断面を示している。
図１７に示すように、本実施形態では、中間板３０１が更に設けられている点が、実施形態３と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態３と同様である。このため、重複する部分については、記載を省略する。
中間板３０１は、図１７（ｂ），（ｃ）に示すように、イメージセンサチップ１００と信号処理チップ２００との間に設けられている。ここでは、多層配線セラミックパッケージ３００の上面にトレンチが収容空間ＳＰ１として設けられており、この収容空間ＳＰ１の内部に、中間板３０１が収容されている。
図１８，図１９は、実施形態４において、固体撮像装置の断面を拡大した図である。
図１８は、図１７（ｂ）と同様に、図１７（ａ）において、Ｘ１−Ｘ２部分の断面を示している。図１９は、図１７（ｃ）と同様に、図１７（ａ）において、Ｙ１−Ｙ２部分の断面を示している。図１８，図１９では、図１７（ｂ），（ｃ）において図示を省略していた多層配線セラミックパッケージ３００の詳細構成について示している。
図１８，図１９に示すように、実施形態３の場合と同様に、収容空間ＳＰ１において、最下面Ｓ１４をダイアタッチ面として、信号処理チップ２００が、ダイボンド材７２０で実装されている。そして、収容空間ＳＰ１の内部には、段が設けられており、その段の上面Ｓ１３と、信号処理チップ２００の表面との間に、ワイヤ８２０が設けられ、両者が電気的に接続されている。
しかし、図１８，図１９に示すように、実施形態３の場合と異なり、収容空間ＳＰ１の内部においては、ワイヤ８２０が設けられた段よりも上側の段の上面Ｓ１２に、中間板３０１が設けられている。つまり、収容空間ＳＰ１の２段目に、中間板３０１が設置されている。中間板３０１は、周辺部において、収容空間ＳＰ１の２段目にダイボンド材７１１で接着されている。
そして、図１８，図１９に示すように、中間板３０１の上面をダイアタッチ面として、イメージセンサチップ１００がダイボンド材７１０で実装されている。そして、図１９に示すように、その段よりも上段の上面Ｓ１１と、イメージセンサチップ１００の表面との間に、ワイヤ８１０が設けられ、両者が電気的に接続されている。たとえば、Ａｕのワイヤ８１０を用いて、その上面Ｓ１１に設けられたパッド電極（図示無し）と、イメージセンサチップ１００とが、電気的に接合されている。つまり、収容空間ＳＰ１の３段目において、イメージセンサチップ１００が、多層配線セラミックパッケージ３００に電気的に接続されている。
このように、中間板３０１は、下面が多層配線セラミックパッケージ３００に接着され、上面に、イメージセンサチップ１００が接着されている。
図１８，図１９に示すように、イメージセンサチップ１００と、信号処理チップ２００とが配置された間には、実施形態３の場合と同様に、低熱伝導層９０７が介在している。
本実施形態では、低熱伝導層９０７は、実施形態３の場合と異なり、収容空間ＳＰ１の内部において、中間板３０１と、信号処理チップ２００との間に挟まれるように設けられている。
本実施形態において、中間板３０１としては、たとえば、セラミック基板を用いることができる。
中間板３０１としては、たとえば、多層配線セラミックパッケージ３００を構成するセラミック層Ｃ１１〜Ｃ６１よりも熱伝導率が低い基板を用いることができる。この場合には、発熱した信号処理チップ２００からイメージセンサチップ１００の撮像領域ＰＡへ伝達される熱を、中間板３０１が断熱する。よって、イメージセンサチップ１００の撮像領域ＰＡへ信号処理チップ２００の熱が伝達されにくいので、暗電流の発生を好適に抑制できる。
この他に、中間板３０１としては、たとえば、多層配線セラミックパッケージ３００を構成するセラミック層Ｃ１１〜Ｃ６１よりも熱伝導率が高い基板を用いることができる。この場合には、中間板３０１において熱が伝達されやすいので、その伝達された熱を、多層配線セラミックパッケージ３００へ好適に放熱できる。よって、暗電流の発生を好適に抑制できる。
［Ｂ］まとめ
以上のように、本実施形態では、実施形態３の場合と同様に、低熱伝導層９０７（空気層）が、イメージセンサチップ１００の撮像領域ＰＡと信号処理チップ２００とが対面する間に介在するように設けられている。このため、発熱した信号処理チップ２００からイメージセンサチップ１００の撮像領域ＰＡへ伝達される熱を、低熱伝導層９０７（空気層）が断熱する。
この他に、イメージセンサチップ１００の周辺領域ＳＡの熱を、厚い配線層Ｈ３１を介して放熱できる。
さらに、本実施形態では、多層配線セラミックパッケージ３００は、収容空間ＳＰ１の内部に中間板３０１を収容している。そして、イメージセンサチップ１００と信号処理チップ２００とが、低熱伝導層９０７（空気層）と共に中間板３０１を介在して積み重なるように設けられている。このため、中間板３０１の熱伝導率を適宜調整することで、断熱または放熱をさせることができる。
したがって、本実施形態では、イメージセンサチップ１００において、撮像領域ＰＡでの温度上昇が抑制され、暗電流の発生を抑制可能であるので、撮像画像の画像品質を向上できる。
＜５．実施形態５＞
［Ａ］装置構成
図２０は、実施形態５において、固体撮像装置の断面を拡大した図である。
図２０は、図１８と同様に、図１７（ａ）において、Ｘ１−Ｘ２部分の断面を示している。
図２０に示すように、本実施形態では、アウターリードＨＯ，ビアＨＶが設けられている。そして、フレキシブル基板ＦＳが設けられている。これらの点、および、これらに関連する点を除き、本実施形態は、実施形態４と同様である。このため、重複する部分については、記載を省略する。
図２０に示すように、アウターリードＨＯ，ビアＨＶが、多層配線セラミックパッケージ３００の周辺部分に設けられている。
アウターリードＨＯは、図２０に示すように、多層配線セラミックパッケージ３００の下面において、金属導電材料を用いて設けられている。
ビアＨＶは、図２０に示すように、イメージセンサチップ１００の位置と信号処理チップ２００の位置との間に設けられた配線層Ｈ３１と、アウターリードＨＯとの間に設けられている。ビアＨＶは、配線層Ｈ３１とアウターリードＨＯとの間において、複数が並ぶように設けられている。ビアＨＶは、金属導電材料を用いて形成されており、配線層Ｈ３１とアウターリードＨＯとの間を電気的に接続している。
フレキシブル基板ＦＳは、多層配線セラミックパッケージ３００において、アウターリードＨＯが形成された下面に設けられている。
［Ｂ］動作
図２１は、実施形態５の固体撮像装置において、伝熱の様子を拡大して模式的に示す図である。
上述したように、信号処理チップ２００の熱Ｑが、イメージセンサチップ１００の撮像領域ＰＡへ伝達されて、その撮像領域ＰＡの温度が上昇し、暗電流特性が著しく悪化する場合がある。
しかし、本実施形態においては、図２１に示すように、イメージセンサチップ１００の撮像領域ＰＡと、信号処理チップ２００とが対面する間に、低熱伝導層９０７が設けられている。
低熱伝導層９０７は、多層配線セラミックパッケージ３００を構成するセラミック層Ｃ１１〜Ｃ６１よりも熱伝導率が低いので、信号処理チップ２００からイメージセンサチップ１００の撮像領域ＰＡへ向かう熱Ｑは、この低熱伝導層９０７で断熱される。
また、イメージセンサチップ１００の周辺領域ＳＡは、多層配線セラミックパッケージ３００の面Ｓ１２に接着されている。このため、周辺領域ＳＡの熱Ｑは、配線層Ｈ３１を伝達する。そして、イメージセンサチップ１００の位置と信号処理チップ２００の位置との間に設けられた配線層Ｈ３１を伝達した熱は、ビアＨＶを介して、アウターリードＨＯへ伝わり、放熱される。
本実施形態では、配線層Ｈ３１が、他の配線層よりも厚いので、より多くの熱Ｑを外部へ放出することができる。
よって、本実施形態では、イメージセンサチップ１００において、撮像領域ＰＡの温度が上昇することを抑制することができる。
［Ｃ］まとめ
以上のように、本実施形態では、実施形態４の場合と同様に、低熱伝導層９０７（空気層）が、イメージセンサチップ１００の撮像領域ＰＡと信号処理チップ２００とが対面する間に介在するように設けられている。このため、発熱した信号処理チップ２００からイメージセンサチップ１００の撮像領域ＰＡへ伝達される熱を、低熱伝導層９０７（空気層）が断熱する。
この他に、イメージセンサチップ１００の周辺領域ＳＡの熱を、厚い配線層Ｈ３１を介して放熱できる。
さらに、本実施形態では、多層配線セラミックパッケージ３００は、アウターリードＨＯが設けられており、厚い配線層Ｈ３１がアウターリードＨＯに接続されている。このため、配線層Ｈ３１を伝達した熱が、アウターリードＨＯへ伝わり、効果的に外部へ放熱される。
したがって、本実施形態では、イメージセンサチップ１００において、撮像領域ＰＡでの温度上昇が抑制され、暗電流の発生を抑制可能であるので、撮像画像の画像品質を向上できる。
＜６．実施形態６＞
［Ａ］装置構成
図２２は、実施形態６において、固体撮像装置の断面を拡大した図である。
図２２は、図１８と同様に、図１７（ａ）において、Ｘ１−Ｘ２部分の断面を示している。
図２２に示すように、本実施形態では、金属層Ｋ１，Ｋ２と、放熱部材ＨＢとが設けられている。そして、フレキシブル基板ＦＳが設けられている。これらの点、および、これらに関連する点を除き、本実施形態は、実施形態４と同様である。このため、重複する部分については、記載を省略する。
図２２に示すように、金属層Ｋ１，Ｋ２が、多層配線セラミックパッケージ３００の周辺部分に設けられている。金属層Ｋ１，Ｋ２は、多層配線セラミックパッケージ３００を構成する各配線層Ｈ１１〜Ｈ５１と同様に、金属導電材料を用いて形成されている。
このうち、金属層Ｋ１は、図２２に示すように、多層配線セラミックパッケージ３００の側面において、配線層Ｈ３１が設けられた部分から上側部分に設けられている。この側面に設けられた金属層Ｋ１は、配線層Ｈ３１に下端部が接続するように形成されている。
一方で、金属層Ｋ２は、図２２に示すように、多層配線セラミックパッケージ３００の上面において、側端部に設けられている。この上面に設けられた金属層Ｋ２は、側面に設けられた金属層Ｋ１の上端部に接続するように形成されている。
そして、図２２に示すように、多層配線セラミックパッケージ３００の上面に、放熱部材ＨＢが設けられている。ここでは、放熱部材ＨＢは、多層配線セラミックパッケージ３００の上面に設けられた金属層Ｋ２の上面に接するように配置されている。放熱部材ＨＢは、たとえば、ヒートシンクであり、ＡｌやＣｕなどの金属導電材料によって形成されている。
また、図２２に示すように、多層配線セラミックパッケージ３００の下面には、フレキシブル基板ＦＳが設けられている。
［Ｂ］動作
図２３は、実施形態６の固体撮像装置において、伝熱の様子を拡大して模式的に示す図である。
上述したように、信号処理チップ２００の熱Ｑが、イメージセンサチップ１００の撮像領域ＰＡへ伝達されて、その撮像領域ＰＡの温度が上昇し、暗電流特性が著しく悪化する場合がある。
しかし、本実施形態においては、図２３に示すように、イメージセンサチップ１００の撮像領域ＰＡと、信号処理チップ２００とが対面する間に、低熱伝導層９０７が設けられている。
低熱伝導層９０７は、多層配線セラミックパッケージ３００を構成するセラミック層Ｃ１１〜Ｃ６１よりも熱伝導率が低いので、信号処理チップ２００からイメージセンサチップ１００の撮像領域ＰＡへ向かう熱Ｑは、この低熱伝導層９０７で断熱される。
また、イメージセンサチップ１００の周辺領域ＳＡは、多層配線セラミックパッケージ３００の面Ｓ１２に接着されている。このため、周辺領域ＳＡの熱Ｑは、配線層Ｈ３１を伝達する。そして、イメージセンサチップ１００の位置と信号処理チップ２００の位置との間に設けられた配線層Ｈ３１を伝達した熱は、金属層Ｋ１，Ｋ２を介して、放熱部材ＨＢへ伝わり、放熱される。
本実施形態では、配線層Ｈ３１が、他の配線層よりも厚いので、より多くの熱Ｑを外部へ放出することができる。
よって、本実施形態では、イメージセンサチップ１００において、撮像領域ＰＡの温度が上昇することを抑制することができる。
［Ｃ］まとめ
以上のように、本実施形態では、実施形態４の場合と同様に、低熱伝導層９０７（空気層）が、イメージセンサチップ１００の撮像領域ＰＡと信号処理チップ２００とが対面する間に介在するように設けられている。このため、発熱した信号処理チップ２００からイメージセンサチップ１００の撮像領域ＰＡへ伝達される熱を、低熱伝導層９０７（空気層）が断熱する。
この他に、イメージセンサチップ１００の周辺領域ＳＡの熱を、厚い配線層Ｈ３１を介して放熱できる。
さらに、本実施形態では、多層配線セラミックパッケージ３００は、外側の面に金属層Ｋ１，Ｋ２が設けられており、厚い配線層Ｈ３１が金属層Ｋ１，Ｋ２に接続されている。そして、その金属層Ｋ２に接触するように放熱部材ＨＢが設けられている。このため、配線層Ｈ３１を伝達した熱が、金属層Ｋ１，Ｋ２を介して放熱部材ＨＢへ伝わり、効果的に外部へ放熱される。
したがって、本実施形態では、イメージセンサチップ１００において、撮像領域ＰＡでの温度上昇が抑制され、暗電流の発生を抑制可能であるので、撮像画像の画像品質を向上できる。
＜７．その他＞
本技術の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。
上記の実施形態においては、イメージセンサチップ１００が、ＣＣＤ型イメージングセンサチップの場合について説明したが、これに限定されない。ＣＭＯＳ型イメージングセンサチップの場合に適用しても良い。
上記の実施形態においては、カメラに本技術を適用する場合について説明したが、これに限定されない。スキャナーやコピー機などのように、固体撮像装置を備える他の電子機器に、本技術を適用しても良い。
また、イメージセンサチップ１００と信号処理チップ２００との間の大きさの関係についても、上記の場合に限定されない。イメージセンサチップ１００と信号処理チップ２００とが異なる大きさであっても、同じ大きさであっても構わない。
上記の実施形態では、複数のセラミック層Ｃ１１〜Ｃ６１のそれぞれの間に、配線層Ｈ１１〜Ｈ５１を設ける場合について説明したが、これに限定されない。セラミック層Ｃ１１〜Ｃ６１に代えて、有機絶縁材料からなる絶縁層を用いて、多層配線パッケージを構成しても良い。
また、上記の実施形態においては、イメージセンサチップ１００の設置位置と、信号処理チップ２００の設置位置との間に位置する配線層Ｈ３１が、接地（グランド）状態にある場合について説明したが、これに限定されない。他の配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１のように、グランド配線以外の配線として機能させてもよい。
また、上記の実施形態５において、アウターリードＨＯを経由して放熱させる場合には、そのアウターリードにおいて外部に露出する面の表面積が大きい方が好ましい。
図２４は、多層配線セラミックパッケージを示す斜視図である。図２４は、上記に示した収容空間等について図示を省略している。
図２４に示すように、多層配線セラミックパッケージ３００の側面には、円弧状の窪みが形成されている。アウターリードＨＯは、外部に露出する面が、この円弧状の窪みに沿って形成されるように設けられている。つまり、アウターリードＨＯについては、キャスタレーション構造で形成されている。この場合には、外部に露出する面の表面積が大きくなるので、好適である。
その他、上記の各実施形態を、適宜、組み合わせても良い。
たとえば、本技術は、下記のような構成も取ることができる。
（１）
入射光を受光して信号電荷を生成する画素が撮像領域に設けられた固体撮像素子と、
前記固体撮像素子の撮像領域に対面するように配置されており、前記固体撮像素子から出力された信号について信号処理を実施する信号処理回路素子と、
複数の配線層のそれぞれが絶縁体を介して積層して設けられており、前記固体撮像素子および前記信号処理回路素子が設置された多層配線パッケージと
を有し、
前記多層配線パッケージは、
前記複数の配線層のうち、前記固体撮像素子の設置位置と前記信号処理回路素子の設置位置との間に設けられた第１配線層が、当該第１配線層以外の第２配線層よりも厚く、前記第１配線層の熱伝導率が前記第２配線層の熱伝導率以上になるように形成されている、
固体撮像装置。
（２）
入射光を受光して信号電荷を生成する画素が撮像領域に設けられた固体撮像素子と、
前記固体撮像素子の撮像領域に対面するように配置されており、前記固体撮像素子から出力された信号について信号処理を実施する信号処理回路素子と、
複数の配線層のそれぞれが絶縁体を介して積層して設けられており、前記固体撮像素子および前記信号処理回路素子が設置された多層配線パッケージと
を有し、
前記多層配線パッケージは、
前記複数の配線層のうち、前記固体撮像素子の設置位置と前記信号処理回路素子の設置位置との間に設けられた第１配線層の厚みが、当該第１配線層以外の第２配線層の厚み以上であって、前記第１配線層の熱伝導率が前記第２配線層の熱伝導率よりも高くなるように形成されている、
固体撮像装置。
（３）
前記第１配線層と前記第２配線層との厚みが同じである、
（２）に記載の固体撮像装置。
（４）
前記固体撮像素子は、前記多層配線パッケージの一方の面側に設けられた第１収容空間の内部に設置されており、
前記信号処理回路素子は、前記多層配線パッケージにおいて前記固体撮像素子が設置された面とは反対側の他方の面側に設けられた第２収容空間の内部に設置されており、
前記多層配線パッケージは、
前記第１配線層が前記第１収容空間と前記第２収容空間との間に介在するように設けられており、前記第２配線層が前記第１収容空間と前記第２収容空間との側部に設けられている、
（１）から（３）のいずれかに記載の固体撮像装置。
（５）
前記多層配線パッケージは、一方の面に収容空間が設けられており、当該収容空間の内部において、前記固体撮像素子と前記信号処理回路素子とが、空気層を介在して積み重なるように設けられており、前記第１配線層が前記空気層の側部に設けられている、
（１）から（４）のいずれかに記載の固体撮像装置。
（６）
前記多層配線パッケージは、前記収容空間の内部に中間板を収容しており、前記固体撮像素子と前記信号処理回路素子とが、前記空気層と共に前記中間板を介在して積み重なるように設けられている、
（５）に記載の固体撮像装置。
（７）
前記多層配線パッケージは、アウターリードが設けられており、前記第１配線層が前記アウターリードに接続されている、
（１）から（６）のいずれかに記載の固体撮像装置。
（８）
前記多層配線パッケージは、外側の面に金属層が設けられており、前記第１配線層が前記金属層に接続されており、
前記金属層に接触するように放熱部材が設けられている、
（１）から（６）のいずれかに記載の固体撮像装置。
（９）
前記第１配線層は、グランド配線である、
（１）から（８）のいずれかに記載の固体撮像装置。
（１０）
入射光を受光して信号電荷を生成する画素が撮像領域に設けられた固体撮像素子と、
前記固体撮像素子の撮像領域に対面するように配置されており、前記固体撮像素子から出力された信号について信号処理を実施する信号処理回路素子と、
複数の配線層のそれぞれが絶縁体を介して積層して設けられており、前記固体撮像素子および前記信号処理回路素子が設置された多層配線パッケージと
を有し、
前記多層配線パッケージは、
前記複数の配線層のうち、前記固体撮像素子の設置位置と前記信号処理回路素子の設置位置との間に設けられた第１配線層が、当該第１配線層以外の第２配線層よりも厚く、前記第１配線層の熱伝導率が前記第２配線層の熱伝導率以上になるように形成されている、
電子機器。
（１１）
入射光を受光して信号電荷を生成する画素が撮像領域に設けられた固体撮像素子と、
前記固体撮像素子の撮像領域に対面するように配置されており、前記固体撮像素子から出力された信号について信号処理を実施する信号処理回路素子と、
複数の配線層のそれぞれが絶縁体を介して積層して設けられており、前記固体撮像素子および前記信号処理回路素子が設置された多層配線パッケージと
を有し、
前記多層配線パッケージは、
前記複数の配線層のうち、前記固体撮像素子の設置位置と前記信号処理回路素子の設置位置との間に設けられた第１配線層の厚みが、当該第１配線層以外の第２配線層の厚み以上であって、前記第１配線層の熱伝導率が前記第２配線層の熱伝導率よりも高くなるように形成されている、
電子機器。
なお、上記の実施形態において、イメージセンサチップ１００は、本技術の固体撮像素子の一例である。また、上記の実施形態において、カメラ４０は、本技術の電子機器の一例である。また、上記の実施形態において、固体撮像装置１は、本技術の固体撮像装置の一例である。また、上記の実施形態において、信号処理チップ２００は、本技術の信号処理回路素子の一例である。また、上記の実施形態において、多層配線セラミックパッケージ３００は、本技術の多層配線パッケージの一例である。また、上記の実施形態において、中間板３０１は、本技術の中間板の一例である。また、上記の実施形態において、低熱伝導層９０７は、本技術の空気層の一例である。また、上記の実施形態において、セラミック層Ｃ１１〜Ｃ６１は、本技術の絶縁体の一例である。また、上記の実施形態において、配線層Ｈ１１〜Ｈ５１は、本技術の配線層の一例である。また、上記の実施形態において、配線層Ｈ１１，Ｈ２１，Ｈ４１，Ｈ５１は、本技術の第２配線層の一例である。また、上記の実施形態において、配線層Ｈ３１は、本技術の第１配線層の一例である。また、上記の実施形態において、放熱部材ＨＢは、本技術の放熱部材の一例である。また、上記の実施形態において、アウターリードＨＯは、本技術のアウターリードの一例である。また、上記の実施形態において、金属層Ｋ１，Ｋ２は、本技術の金属層の一例である。また、上記の実施形態において、画素Ｐは、本技術の画素の一例である。また、上記の実施形態において、撮像領域ＰＡは、本技術の撮像領域の一例である。また、上記の実施形態において、収容空間ＳＰ１は、本技術の第１収容空間，収容空間の一例である。また、上記の実施形態において、収容空間ＳＰ２は、本技術の第２収容空間の一例である。
４０：カメラ、１：固体撮像装置、１００：イメージセンサチップ、２００：信号処理チップ、３００：多層配線セラミックパッケージ、３０１：中間板、９０７：低熱伝導層、Ｃ１１〜Ｃ６１：セラミック層、Ｈ１１〜Ｈ５１：配線層、ＨＢ：放熱部材、ＨＯ：アウターリード、Ｋ１，Ｋ２：金属層、Ｐ：画素、ＰＡ：撮像領域、ＳＰ１，ＳＰ２：収容空間

Claims (11)

  1. 入射光を受光して信号電荷を生成する画素が撮像領域に設けられた固体撮像素子と、
    前記固体撮像素子の撮像領域に対面するように配置されており、前記固体撮像素子から出力された信号について信号処理を実施する信号処理回路素子と、
    複数の配線層のそれぞれが絶縁体を介して積層して設けられており、前記固体撮像素子および前記信号処理回路素子が設置された多層配線パッケージと
    を有し、
    前記多層配線パッケージは、
    前記複数の配線層のうち、前記固体撮像素子の設置位置と前記信号処理回路素子の設置位置との間に設けられた第１配線層が、当該第１配線層以外の第２配線層よりも厚く、前記第１配線層の熱伝導率が前記第２配線層の熱伝導率以上になるように形成されている、
    固体撮像装置。
  2. 入射光を受光して信号電荷を生成する画素が撮像領域に設けられた固体撮像素子と、
    前記固体撮像素子の撮像領域に対面するように配置されており、前記固体撮像素子から出力された信号について信号処理を実施する信号処理回路素子と、
    複数の配線層のそれぞれが絶縁体を介して積層して設けられており、前記固体撮像素子および前記信号処理回路素子が設置された多層配線パッケージと
    を有し、
    前記多層配線パッケージは、
    前記複数の配線層のうち、前記固体撮像素子の設置位置と前記信号処理回路素子の設置位置との間に設けられた第１配線層の厚みが、当該第１配線層以外の第２配線層の厚み以上であって、前記第１配線層の熱伝導率が前記第２配線層の熱伝導率よりも高くなるように形成されている、
    固体撮像装置。
  3. 前記第１配線層と前記第２配線層との厚みが同じである、
    請求項２に記載の固体撮像装置。
  4. 前記固体撮像素子は、前記多層配線パッケージの一方の面側に設けられた第１収容空間の内部に設置されており、
    前記信号処理回路素子は、前記多層配線パッケージにおいて前記固体撮像素子が設置された面とは反対側の他方の面側に設けられた第２収容空間の内部に設置されており、
    前記多層配線パッケージは、
    前記第１配線層が前記第１収容空間と前記第２収容空間との間に介在するように設けられており、前記第２配線層が前記第１収容空間と前記第２収容空間との側部に設けられている、
    請求項１に記載の固体撮像装置。
  5. 前記多層配線パッケージは、一方の面に収容空間が設けられており、当該収容空間の内部において、前記固体撮像素子と前記信号処理回路素子とが、空気層を介在して積み重なるように設けられており、前記第１配線層が前記空気層の側部に設けられている、
    請求項１に記載の固体撮像装置。
  6. 前記多層配線パッケージは、前記収容空間の内部に中間板を収容しており、前記固体撮像素子と前記信号処理回路素子とが、前記空気層と共に前記中間板を介在して積み重なるように設けられている、
    請求項５に記載の固体撮像装置。
  7. 前記多層配線パッケージは、アウターリードが設けられており、前記第１配線層が前記アウターリードに接続されている、
    請求項１に記載の固体撮像装置。
  8. 前記多層配線パッケージは、外側の面に金属層が設けられており、前記第１配線層が前記金属層に接続されており、
    前記金属層に接触するように放熱部材が設けられている、
    請求項１に記載の固体撮像装置。
  9. 前記第１配線層は、グランド配線である、
    請求項１に記載の固体撮像装置。
  10. 入射光を受光して信号電荷を生成する画素が撮像領域に設けられた固体撮像素子と、
    前記固体撮像素子の撮像領域に対面するように配置されており、前記固体撮像素子から出力された信号について信号処理を実施する信号処理回路素子と、
    複数の配線層のそれぞれが絶縁体を介して積層して設けられており、前記固体撮像素子および前記信号処理回路素子が設置された多層配線パッケージと
    を有し、
    前記多層配線パッケージは、
    前記複数の配線層のうち、前記固体撮像素子の設置位置と前記信号処理回路素子の設置位置との間に設けられた第１配線層が、当該第１配線層以外の第２配線層よりも厚く、前記第１配線層の熱伝導率が前記第２配線層の熱伝導率以上になるように形成されている、
    電子機器。
  11. 入射光を受光して信号電荷を生成する画素が撮像領域に設けられた固体撮像素子と、
    前記固体撮像素子の撮像領域に対面するように配置されており、前記固体撮像素子から出力された信号について信号処理を実施する信号処理回路素子と、
    複数の配線層のそれぞれが絶縁体を介して積層して設けられており、前記固体撮像素子および前記信号処理回路素子が設置された多層配線パッケージと
    を有し、
    前記多層配線パッケージは、
    前記複数の配線層のうち、前記固体撮像素子の設置位置と前記信号処理回路素子の設置位置との間に設けられた第１配線層の厚みが、当該第１配線層以外の第２配線層の厚み以上であって、前記第１配線層の熱伝導率が前記第２配線層の熱伝導率よりも高くなるように形成されている、
    電子機器。
JP2011151173A 2011-07-07 2011-07-07 固体撮像装置、電子機器 Expired - Fee Related JP5794002B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011151173A JP5794002B2 (ja) 2011-07-07 2011-07-07 固体撮像装置、電子機器
US13/530,746 US8711280B2 (en) 2011-07-07 2012-06-22 Solid-state image sensing apparatus and electronic apparatus
CN201710123070.XA CN107086225B (zh) 2011-07-07 2012-06-29 固态图像传感装置和电子设备
CN201210225063.8A CN102867836B (zh) 2011-07-07 2012-06-29 固态图像传感装置和电子设备
US14/244,522 US8947593B2 (en) 2011-07-07 2014-04-03 Solid-state image sensing apparatus and electronic apparatus to improve image quality of an image
US14/598,029 US9305958B2 (en) 2011-07-07 2015-01-15 Solid-state image sensing apparatus and electronic apparatus to improve quality of an image

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011151173A JP5794002B2 (ja) 2011-07-07 2011-07-07 固体撮像装置、電子機器

Publications (2)

Publication Number Publication Date
JP2013021031A true JP2013021031A (ja) 2013-01-31
JP5794002B2 JP5794002B2 (ja) 2015-10-14

Family

ID=47438443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011151173A Expired - Fee Related JP5794002B2 (ja) 2011-07-07 2011-07-07 固体撮像装置、電子機器

Country Status (3)

Country Link
US (3) US8711280B2 (ja)
JP (1) JP5794002B2 (ja)
CN (2) CN102867836B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104038680A (zh) * 2013-03-05 2014-09-10 太阳诱电株式会社 摄像机组件
JP2014179448A (ja) * 2013-03-14 2014-09-25 Nikon Corp 撮像ユニット及び撮像装置
WO2017081840A1 (ja) * 2015-11-12 2017-05-18 ソニー株式会社 固体撮像装置及び固体撮像機器
JP2017152743A (ja) * 2017-05-25 2017-08-31 株式会社ニコン 撮像ユニット及び撮像装置
JP2017188581A (ja) * 2016-04-06 2017-10-12 京セラ株式会社 電子部品収納用パッケージおよび電子装置
KR20170116461A (ko) * 2016-04-11 2017-10-19 삼성전기주식회사 카메라 모듈용 기판 및 이를 구비하는 카메라 모듈
WO2018163236A1 (ja) * 2017-03-06 2018-09-13 オリンパス株式会社 半導体装置および半導体装置の製造方法
WO2020039733A1 (ja) * 2018-08-21 2020-02-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器、および半導体装置の製造方法
WO2021152658A1 (ja) * 2020-01-27 2021-08-05 オリンパス株式会社 撮像装置、および、内視鏡
KR20230026866A (ko) * 2021-08-18 2023-02-27 (주) 픽셀플러스 이미지 센서 패키지
WO2023105993A1 (ja) * 2021-12-07 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5794002B2 (ja) 2011-07-07 2015-10-14 ソニー株式会社 固体撮像装置、電子機器
JP6136349B2 (ja) * 2013-02-22 2017-05-31 セイコーエプソン株式会社 電子デバイス、電子機器及び移動体
CN104123179A (zh) * 2013-04-29 2014-10-29 敦南科技股份有限公司 中断控制方法及其电子系统
JP6320272B2 (ja) 2013-11-29 2018-05-09 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
KR20150101571A (ko) * 2014-02-27 2015-09-04 천병태 이미지센서 칩 패키지
JP6230124B2 (ja) * 2014-12-05 2017-11-15 太陽誘電株式会社 撮像素子内蔵基板及びその製造方法、並びに撮像装置
EP3243793B1 (en) * 2016-05-10 2018-11-07 ams AG Sensor assembly and arrangement and method for manufacturing a sensor assembly
US10290672B2 (en) * 2016-05-31 2019-05-14 Semiconductor Components Industries, Llc Image sensor semiconductor packages and related methods
CN117133784A (zh) * 2017-07-25 2023-11-28 索尼半导体解决方案公司 固态摄像装置
KR102380823B1 (ko) 2017-08-16 2022-04-01 삼성전자주식회사 발열체를 포함하는 칩 구조체
CN108012404A (zh) * 2017-11-29 2018-05-08 生益电子股份有限公司 一种设有台阶槽的pcb
TWI702887B (zh) * 2017-12-05 2020-08-21 同泰電子科技股份有限公司 軟性線路板結構
JP2019160866A (ja) * 2018-03-08 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US11081510B2 (en) * 2018-03-19 2021-08-03 Tdk Taiwan Corp. Photosensitive module having transparent plate and image sensor
CN209345252U (zh) * 2018-03-19 2019-09-03 台湾东电化股份有限公司 感光模块
CN108632412B (zh) * 2018-05-15 2020-01-21 维沃移动通信有限公司 一种摄像装置及移动终端
CN109819590B (zh) * 2019-01-02 2021-04-09 华为终端有限公司 一种光电器件及终端
CN211557372U (zh) * 2019-08-22 2020-09-22 神亚科技股份有限公司 影像传感器
CN112791753B (zh) * 2019-11-13 2022-05-24 京东方科技集团股份有限公司 微流控芯片及其制造方法、微流控器件
CN112802908A (zh) * 2020-12-30 2021-05-14 深圳市联科威科技有限公司 测辐射热计的新型陶瓷封装
US20230144963A1 (en) * 2021-11-05 2023-05-11 Omnivision Technologies, Inc. Stacked image sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183135A (ja) * 1991-10-14 1993-07-23 Sony Corp Ｃｃｄ撮像装置
JPH1032323A (ja) * 1996-05-17 1998-02-03 Sony Corp 固体撮像装置とそれを用いたカメラ
WO2010095367A1 (ja) * 2009-02-19 2010-08-26 日本電気株式会社 真空封止パッケージ、真空封止パッケージを有するプリント回路基板、電子機器、及び真空封止パッケージの製造方法
JP2010238821A (ja) * 2009-03-30 2010-10-21 Sony Corp 多層配線基板、スタック構造センサパッケージおよびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795120B2 (en) * 1996-05-17 2004-09-21 Sony Corporation Solid-state imaging apparatus and camera using the same
KR100442698B1 (ko) * 2002-06-19 2004-08-02 삼성전자주식회사 촬상용 반도체 장치 및 그 제조방법
US6900531B2 (en) * 2002-10-25 2005-05-31 Freescale Semiconductor, Inc. Image sensor device
JP3846437B2 (ja) * 2003-03-17 2006-11-15 株式会社日立製作所 自動車用コントロールユニット
JP4303610B2 (ja) * 2003-05-19 2009-07-29 富士フイルム株式会社 多層配線基板、部品実装方法、及び、撮像装置
JP2005101711A (ja) * 2003-09-22 2005-04-14 Renesas Technology Corp 固体撮像装置およびその製造方法
US7045888B2 (en) * 2004-06-29 2006-05-16 Macronix International Co., Ltd. Ultra thin dual chip image sensor package structure and method for fabrication
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
JP4725095B2 (ja) * 2004-12-15 2011-07-13 ソニー株式会社 裏面入射型固体撮像装置及びその製造方法
TWI284402B (en) * 2005-12-30 2007-07-21 Advanced Semiconductor Eng Build-up package and method of an optoelectronic chip
JP4490406B2 (ja) * 2006-10-11 2010-06-23 浜松ホトニクス株式会社 固体撮像装置
KR100893504B1 (ko) * 2007-06-25 2009-04-16 (주)한비젼 와이드 스펙트럼 영상 소자 및 그 제조방법
JP5198150B2 (ja) * 2008-05-29 2013-05-15 株式会社東芝 固体撮像装置
JP2012009547A (ja) * 2010-06-23 2012-01-12 Sony Corp 固体撮像装置、電子機器
JP5794002B2 (ja) * 2011-07-07 2015-10-14 ソニー株式会社 固体撮像装置、電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183135A (ja) * 1991-10-14 1993-07-23 Sony Corp Ｃｃｄ撮像装置
JPH1032323A (ja) * 1996-05-17 1998-02-03 Sony Corp 固体撮像装置とそれを用いたカメラ
WO2010095367A1 (ja) * 2009-02-19 2010-08-26 日本電気株式会社 真空封止パッケージ、真空封止パッケージを有するプリント回路基板、電子機器、及び真空封止パッケージの製造方法
JP2010238821A (ja) * 2009-03-30 2010-10-21 Sony Corp 多層配線基板、スタック構造センサパッケージおよびその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014170893A (ja) * 2013-03-05 2014-09-18 Taiyo Yuden Co Ltd カメラモジュール
CN104038680A (zh) * 2013-03-05 2014-09-10 太阳诱电株式会社 摄像机组件
JP2014179448A (ja) * 2013-03-14 2014-09-25 Nikon Corp 撮像ユニット及び撮像装置
WO2017081840A1 (ja) * 2015-11-12 2017-05-18 ソニー株式会社 固体撮像装置及び固体撮像機器
US10506186B2 (en) 2015-11-12 2019-12-10 Sony Corporation Solid-state imaging device and solid-state imaging apparatus
JP2017188581A (ja) * 2016-04-06 2017-10-12 京セラ株式会社 電子部品収納用パッケージおよび電子装置
KR102538894B1 (ko) * 2016-04-11 2023-06-01 삼성전기주식회사 카메라 모듈용 기판 및 이를 구비하는 카메라 모듈
KR20170116461A (ko) * 2016-04-11 2017-10-19 삼성전기주식회사 카메라 모듈용 기판 및 이를 구비하는 카메라 모듈
WO2018163236A1 (ja) * 2017-03-06 2018-09-13 オリンパス株式会社 半導体装置および半導体装置の製造方法
JP2017152743A (ja) * 2017-05-25 2017-08-31 株式会社ニコン 撮像ユニット及び撮像装置
JPWO2020039733A1 (ja) * 2018-08-21 2021-08-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器、および半導体装置の製造方法
WO2020039733A1 (ja) * 2018-08-21 2020-02-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器、および半導体装置の製造方法
JP7414720B2 (ja) 2018-08-21 2024-01-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器、および半導体装置の製造方法
WO2021152658A1 (ja) * 2020-01-27 2021-08-05 オリンパス株式会社 撮像装置、および、内視鏡
KR20230026866A (ko) * 2021-08-18 2023-02-27 (주) 픽셀플러스 이미지 센서 패키지
KR102574875B1 (ko) * 2021-08-18 2023-09-06 (주) 픽셀플러스 이미지 센서 패키지
WO2023105993A1 (ja) * 2021-12-07 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Also Published As

Publication number Publication date
US20140218573A1 (en) 2014-08-07
US20150123234A1 (en) 2015-05-07
US9305958B2 (en) 2016-04-05
US8711280B2 (en) 2014-04-29
CN102867836B (zh) 2017-04-12
US8947593B2 (en) 2015-02-03
US20130010145A1 (en) 2013-01-10
CN102867836A (zh) 2013-01-09
CN107086225B (zh) 2022-05-27
JP5794002B2 (ja) 2015-10-14
CN107086225A (zh) 2017-08-22

Similar Documents

Publication Publication Date Title
JP5794002B2 (ja) 固体撮像装置、電子機器
US9070610B2 (en) Solid-state imaging device and electronic apparatus
KR101122344B1 (ko) 반도체 이미지 센서 모듈, 반도체 이미지 센서 모듈의 제조방법, 카메라 및 카메라의 제조 방법
US8902356B2 (en) Image sensor module having image sensor package
JP2008130738A (ja) 固体撮像素子
JP2014154643A (ja) 積層型固体撮像装置および撮像装置
JP5436121B2 (ja) 撮像装置および放射線撮像システム
JP4720120B2 (ja) 半導体イメージセンサ・モジュール
US9865641B2 (en) Solid-state imaging device, manufacturing method therefor, and imaging apparatus
US9111826B2 (en) Image pickup device, image pickup module, and camera
WO2021131833A1 (ja) センサ装置
JP5771898B2 (ja) 撮像素子及びカメラ
JP2013175540A (ja) 固体撮像装置および固体撮像装置の製造方法
US20200351422A1 (en) Imager and imaging device
WO2015097962A1 (ja) 半導体装置
JP2009111130A (ja) 撮像装置及びその製造方法
WO2021132006A1 (ja) センサ装置
JP2010098376A (ja) 固体撮像装置
JP2011077554A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
JP2011077555A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
JP2011077553A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
JP3511463B2 (ja) 固体撮像装置および大面積固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150727

R151 Written notification of patent or utility model registration

Ref document number: 5794002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees