WO2023105993A1 - 固体撮像装置及び電子機器 - Google Patents

固体撮像装置及び電子機器 Download PDF

Info

Publication number
WO2023105993A1
WO2023105993A1 PCT/JP2022/040690 JP2022040690W WO2023105993A1 WO 2023105993 A1 WO2023105993 A1 WO 2023105993A1 JP 2022040690 W JP2022040690 W JP 2022040690W WO 2023105993 A1 WO2023105993 A1 WO 2023105993A1
Authority
WO
WIPO (PCT)
Prior art keywords
solid
chip
imaging device
state imaging
air gap
Prior art date
Application number
PCT/JP2022/040690
Other languages
English (en)
French (fr)
Inventor
智彦 河村
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2023105993A1 publication Critical patent/WO2023105993A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • the present disclosure relates to a solid-state imaging device and electronic equipment using the solid-state imaging device.
  • solid-state imaging device for example, by bonding a logic chip or a memory chip to the back surface of a pixel element chip which is an imaging element, an imaging signal of the pixel element chip is transferred to the logic circuit or memory of the logic chip. It is captured in the memory circuit of the chip.
  • solid-state imaging device chips are becoming more sophisticated and highly integrated.
  • the heat generated by the logic chip is transferred to the pixel element chip bonded to the top, increasing dark current and white spots.
  • the amount of heat generation differs for each circuit block of the logic circuit of the logic chip, a local temperature distribution occurs in the pixel area, and noise such as dark current and white spots occurs between the high temperature area and the low temperature area. The amount of generated is different. As a result, an uneven pattern appears in the image.
  • circuit blocks that generate a relatively large amount of heat in a logic chip include a comparator, a load MOS, a DAC (Digital Analog Converter), a power supply circuit, and the like. Since the pixel region of the pixel element chip bonded to the upper part of these regions tends to have a larger temperature rise than the other pixel regions, dark characteristics tend to deteriorate. The increase in dark current, white spots, random noise, unevenness, etc. associated with the temperature rise of the pixel element chip not only deteriorates the image quality at the time of imaging, but also leads to the deterioration of image recognition. Therefore, it is preferable to suppress the occurrence of such a phenomenon.
  • a first substrate having a first semiconductor element a second substrate having a second semiconductor element, a first wiring structure arranged between the first substrate and the second substrate, and a first wiring and a second wiring structure interposed between the structure and the second substrate.
  • the first wiring structure includes an insulator film, and a surface of the insulator film facing the second wiring structure is provided with a first groove, a second groove, and a third groove. is provided with a first portion made of a conductor, a second portion made of a dielectric is provided in the second groove, and a third portion made of a conductor is provided in the third groove A third portion is provided.
  • the second portion is located between the first portion and the third portion, and the first portion is joined to the fourth portion made of the conductor of the second wiring structure. Accordingly, it is an object of the present invention to provide a technology that is advantageous in improving the characteristics and/or reliability of semiconductor devices (see, for example, Patent Document 1).
  • the present disclosure has been made in view of such problems, and is a solid-state imaging device having a structure in which a logic chip, a memory chip, or the like is bonded to the back surface of a pixel element chip.
  • An object of the present invention is to provide a device and an electronic device using the solid-state imaging device.
  • a first aspect of the present disclosure is a pixel element chip having a pixel region and a concave portion formed on the opposite side of the pixel region. and an active chip which has a heating element and which is joined to the surface of the pixel element chip on which the concave portion is formed to form an air gap with the pixel element chip.
  • a second aspect thereof has a heating element, an active chip having a recess formed on the upper surface of the heating element, and a pixel region, the surface opposite to the pixel region being the recess of the active chip. and a pixel element chip bonded to the formed surface to form an air gap with the active chip.
  • the air gap may be arranged in a manner that covers the entire area of the upper surface of the heating element.
  • the shape of the air gap in plan view may be substantially rectangular, substantially circular, substantially diamond-shaped, substantially hexagonal, or substantially star-shaped.
  • a plurality of air gaps may be provided, and the individual shapes in plan view may be formed to have uniform sizes and arranged.
  • each shape of the air gaps in a plan view may be annular with equal ring width and arranged concentrically.
  • a plurality of air gaps are provided, and the shape or width of each of the air gaps in plan view is large in the region of the upper surface of the heat generating element, and increases with increasing distance from the upper surface of the heat generating element. , may be formed and arranged to be progressively smaller.
  • a plurality of air gaps are provided, each of which has an annular shape in plan view, and the width of each of the annularly formed rings is equal to the upper surface of the heating element. It may be formed so as to be large in the area of , and gradually become smaller as it separates from the upper surface of the heating element, and be arranged concentrically.
  • each shape of the plurality of air gaps in a plan view is substantially rectangular, substantially circular, substantially diamond-shaped, substantially hexagonal, or substantially rectangular. There may be.
  • each of the plurality of air gaps provided in a plan view may be substantially angular or substantially circular.
  • the inside of the air gap may be filled with a low thermal conductivity material.
  • the air gap is formed so that the thickness is thicker at the upper surface of the heat generating element and the thickness gradually decreases as the distance from the upper surface of the heat generating element increases. It may be arranged in such a manner as to cover the entire area of the upper surface of the heating element.
  • the pixel element chip and the active chip may be copper-copper-connected (hereinafter referred to as "CuCu-connection") via terminals for connection.
  • CuCu-connection copper-copper-connected
  • a third aspect thereof includes a pixel element chip having a pixel region and a concave portion formed on a surface opposite to the pixel region, and a heating element, the surface of the pixel element chip having the concave portion formed thereon an active chip that forms an air gap between itself and the pixel element chip; a pixel element chip having a pixel region, the opposite surface of the pixel region being bonded to the recessed surface of the active chip to form an air gap with the active chip; An electronic device having an imaging device.
  • FIG. 1 is a plan view showing a schematic structure of a basic form of a first embodiment of a solid-state imaging device according to the present disclosure
  • FIG. 1 is a cross-sectional end view taken along line XX showing a schematic structure of a basic form of a first embodiment of a solid-state imaging device according to the present disclosure
  • FIG. 1 is a schematic end view (hereinafter referred to as “XX schematic end view”) taken along line XX showing the schematic structure of the basic form of the solid-state imaging device according to the first embodiment of the present disclosure
  • FIG. 5 is an XX schematic end view showing a schematic structure of another example of the basic form of the first embodiment of the solid-state imaging device according to the present disclosure
  • a schematic end view (hereinafter referred to as "YY schematic end view") of the air gap portion cut along the YY line showing the structure of the basic air gap of the first embodiment of the solid-state imaging device according to the present disclosure.
  • FIG. 10 is a YY schematic end view showing the structure of the air gap of the first modification of the first embodiment of the solid-state imaging device according to the present disclosure
  • FIG. 10 is a YY schematic end view showing the structure of the air gap of the second modification of the first embodiment of the solid-state imaging device according to the present disclosure
  • FIG. 11 is a YY schematic end view showing the structure of an air gap in a third modified example of the first embodiment of the solid-state imaging device according to the present disclosure
  • FIG. 11 is a YY schematic end view showing the structure of an air gap in a fourth modified example of the first embodiment of the solid-state imaging device according to the present disclosure
  • FIG. 5 is a schematic XX end view showing a schematic structure of a basic form of a solid-state imaging device according to a second embodiment of the present disclosure
  • FIG. 10 is an XX schematic end view showing a schematic structure of another example of the basic form of the solid-state imaging device according to the second embodiment of the present disclosure
  • FIG. 10 is a YY schematic end view showing the structure of the basic air gap of the second embodiment of the solid-state imaging device according to the present disclosure
  • FIG. 10 is a YY schematic end view showing the structure of the air gap of the first modification of the second embodiment of the solid-state imaging device according to the present disclosure
  • FIG. 11 is a YY schematic end view showing the structure of an air gap in a second modified example of the second embodiment of the solid-state imaging device according to the present disclosure
  • FIG. 11 is a YY schematic end view showing the structure of an air gap in a third modified example of the second embodiment of the solid-state imaging device according to the present disclosure
  • FIG. 11 is a YY schematic end view showing the structure of an air gap in a fourth modified example of the second embodiment of the solid-state imaging device according to the present disclosure
  • FIG. 11 is a schematic YY end view showing the structure of an air gap in a fifth modified example of the second embodiment of the solid-state imaging device according to the present disclosure
  • FIG. 11 is an XX schematic end view showing a schematic structure of a basic form of a solid-state imaging device according to a third embodiment of the present disclosure
  • FIG. 11 is an XX schematic end view showing a schematic structure of another example of the basic form of the solid-state imaging device according to the third embodiment of the present disclosure
  • FIG. 11 is a YY schematic end view showing the structure of the air gap of the basic form of the third embodiment of the solid-state imaging device according to the present disclosure;
  • FIG. 11 is a YY schematic end view showing the structure of the air gap of the first modified example of the third embodiment of the solid-state imaging device according to the present disclosure;
  • FIG. 11 is a YY schematic end view showing the structure of an air gap in a second modified example of the third embodiment of the solid-state imaging device according to the present disclosure;
  • FIG. 11 is a YY schematic end view showing the structure of an air gap in a third modified example of the third embodiment of the solid-state imaging device according to the present disclosure;
  • FIG. 11 is a YY schematic end view showing the structure of an air gap in a third modified example of the third embodiment of the solid-state imaging device according to the present disclosure;
  • FIG. 11 is a YY schematic end view showing the structure of the air gap of the basic form of the third embodiment of the solid-state imaging device according to the
  • FIG. 11 is a YY schematic end view showing the structure of an air gap in a fourth modified example of the third embodiment of the solid-state imaging device according to the present disclosure
  • FIG. 11 is a YY schematic end view showing the structure of an air gap in a fifth modified example of the third embodiment of the solid-state imaging device according to the present disclosure
  • FIG. 11 is an XX schematic end view showing a schematic structure of a basic form of a solid-state imaging device according to a fourth embodiment of the present disclosure
  • FIG. 11 is a YY schematic end view showing the basic air gap structure of the fourth embodiment of the solid-state imaging device according to the present disclosure
  • FIG. 4 is an explanatory diagram of a manufacturing method of the solid-state imaging device according to the first to third embodiments of the present disclosure
  • FIG. 11 is an explanatory diagram of a manufacturing method of the fourth embodiment of the solid-state imaging device according to the present disclosure
  • 1 is a block diagram showing a configuration example of an electronic device including a solid-state imaging device according to the present disclosure
  • FIG. 1 is a plan view showing a schematic structure of a basic form of a first embodiment of a solid-state imaging device 100 according to the present disclosure.
  • the solid-state imaging device 100 is in a state in which a semiconductor chip portion such as a pixel element is packaged, but description of the package is omitted in the following description and drawings.
  • “top” such as “upper surface” and “above” or “bottom” such as “lower surface” and “lower surface” refer to the light-receiving surface side of the pixel region 103 of the pixel element chip 110 as “upper surface.” ”, and the other side is called “bottom”.
  • the solid-state imaging device 100 is formed in a substantially rectangular shape in plan view, and a substantially rectangular pixel region 103 is arranged on the upper surface thereof.
  • the pixel region 103 is provided with a photoelectric conversion unit 101 that converts the received imaging light into an electric signal for each pixel.
  • the photoelectric conversion unit 101 generates an image signal from imaging light.
  • electrode pads 113 are formed for wire bonding connection to electrode pads (not shown) of an interposer substrate or the like using gold wires (Au) or the like.
  • FIG. 2 is a cross-sectional end view taken along line XX showing the schematic structure of the basic form of the first embodiment of the solid-state imaging device 100 according to the present disclosure.
  • a logic chip 120 including a wiring layer 121 in which driving elements for processing imaging signals, wiring 122, and the like are stacked, pixel data, and the like.
  • a storage memory chip 130 is bonded.
  • a chip such as a sensor edge processor (SEP: Sensor Edge Processor, hereinafter referred to as "SEP") can be joined.
  • the sensor edge processor is, for example, a processor that pre-processes a huge amount of pixel data from the high-definition pixel element chip 110 .
  • Chips having electrical functions such as the logic chip 120, the memory chip 130, and the SEP chip are collectively referred to as "active chips" herein.
  • the pixel element chip 110 includes, for example, a photodiode formation layer 102 in which a photoelectric conversion section 101 including a plurality of photodiodes is formed.
  • a color filter 106 is layered on the upper surface of the photoelectric conversion unit 101, which is the light incident surface side of the solid-state imaging device 100, and an on-chip lens 107 is layered on the upper surface.
  • An insulating film may be formed on the upper surface of the on-chip lens 107 to be flattened, and a translucent substrate such as glass may be bonded to the upper surface of the on-chip lens 107 via a bonding resin (both of which are not suitable). shown).
  • the photodiode wiring layer 111 includes an insulating oxide film such as silicon dioxide (SiO 2 ) on the lower surface of the photoelectric conversion unit 101 and wiring 112 having a wiring pattern formed of a conductive metal such as copper (Cu). They are formed by sequentially laminating them. That is, the photodiode wiring layer 111 is formed by stacking oxide films one after another with the wiring 112 interposed between them.
  • SiO 2 silicon dioxide
  • Cu copper
  • a via (not shown) connects between the photoelectric conversion unit 101 and the wiring 112 and between the wiring 112 and the wiring 112 .
  • the wiring 112 is connected to a terminal 114 formed of copper (Cu) on the lower surface of the photodiode wiring layer 111 through a via.
  • An air gap 140 is formed on the lower surface of the photodiode wiring layer 111 in a region that becomes the upper surface of the heating element 150 in the logic chip 120 that is joined thereto.
  • Circuit blocks in the logic chip 120 that generate a relatively large amount of heat include a comparator, a load MOS, a DAC, a power supply circuit, and the like. These circuit blocks constitute a heating element 150 that serves as a heat source. Of the heat generated by the heating element 150, the heat that is transmitted in the direction of the pixel element chip 110 is transmitted through the air gap 140 as indicated by the arrows in FIG.
  • the logic chip 120 is a chip forming a logic circuit for processing pixel data generated in each pixel of the photoelectric conversion unit 101 .
  • the logic circuit includes, for example, a vertical drive section, a horizontal drive section, a system control section, a signal processing section, and the like (none of which are shown), and connections of the logic circuit are made within the wiring layer 121 .
  • a wiring pattern is formed of an insulating oxide film such as silicon dioxide (SiO 2 ) and a conductive metal such as copper (Cu).
  • the wiring 122 is sequentially laminated. That is, the wiring layer 121 is formed by stacking oxide films sequentially with the wiring 122 interposed between the oxide films.
  • the wirings 122 in the wiring layer 121 and the wirings 122 are connected by vias (not shown).
  • the wiring 122 is connected to a terminal 124 formed of copper (Cu) on the upper surface of the wiring layer 121 through a via.
  • the terminals 124 of the wiring layer 121 of the logic chip 120 and the terminals 114 of the photodiode wiring layer 111 are CuCu-connected with their bonding surfaces facing each other. Thereby, the pixel data generated by the photoelectric conversion unit 101 is connected to the terminal 124 of the wiring layer 121 of the logic chip 120 via the terminal 114 of the photodiode wiring layer 111 . Accordingly, the pixel element chip 110 and the logic chip 120 are mechanically and electrically connected.
  • the wiring layer 131 of the memory chip 130 is also formed by successively stacking oxide films with the wiring 132 interposed between the oxide films.
  • a terminal 134 formed of copper (Cu) of the memory chip 130 is CuCu-connected to the terminal 114 of the photodiode wiring layer 111 to be mechanically and electrically connected.
  • CuCu connection described above also applies to each of the following embodiments.
  • An input/output signal of each circuit formed by the wiring 122 of the logic chip 120 and the wiring 132 of the memory chip 130 is connected to the electrode pad 113 via a through hole (TSV: Through Silicon Via) (not shown) or the like. Then, it is electrically connected to an electrode pad (not shown) of an interposer substrate or the like disposed on a package (not shown) of the solid-state imaging device 100 by wire bonding using a gold wire (Au) or the like. .
  • the bottom surfaces of the logic chip 120 and the memory chip 130 are planarized and covered with an insulating protective film 160 such as silicon dioxide (SiO 2 ) for insulation and protection.
  • an active chip such as a logic chip 120, a memory chip 130, or an SEP chip is bonded to the pixel element chip 110.
  • FIG. the logic chip 120 will be described below as an example.
  • the memory chip 130 and the SEP chip are similar to the logic chip 120 .
  • FIG. 3 schematically shows an example in which only the logic chip 120 is bonded to the pixel element chip 110 in the XX line cut end view shown in FIG. It is easy to understand. The same applies to the following XX schematic end views corresponding to FIG. 3 or FIG.
  • Silicon dioxide (SiO 2 ) which is a material forming the wiring layers 111 and 121 of the pixel element chip 110 and the logic chip 120, has a thermal conductivity of 1.38 W/(m ⁇ K) at 20° C., for example.
  • the thermal conductivity of air is 26.14 mW/(m ⁇ K) at 27°C.
  • the thermal conductivity of air is about 1/52.8 that of silicon dioxide (SiO 2 ), although there are some differences in the temperatures to be compared. Therefore, it can be said that air is a good heat insulator.
  • the thermal resistance between the logic chip 120 and the pixel element chip 110 can be increased as the area of the bonding surface 116 of the air gap 140 is increased.
  • the thickness of the air gap 140 can be increased as the thickness thereof increases. That is, the wider and thicker the film, the more difficult it is for heat to be conducted to the image element chip 110 .
  • an air gap 140 is arranged in a region near the heating element 150 on the bonding surface 116 between the logic chip 120 and the pixel element chip 110 .
  • the shape of the air gap 140 in plan view is formed in a substantially rectangular shape along the bonding surface 116 on the lower surface side of the photodiode wiring layer 111 of the pixel element chip 110, as shown in the XX schematic end view of FIG. It is That is, the air gap 140 is formed by a drilled hole having a predetermined area and a predetermined depth in the lower surface of the photodiode wiring layer 111 in the vicinity of the heating element 150 .
  • FIG. 4 is an XX schematic end view showing another example of the basic form of the first embodiment of the solid-state imaging device 100 according to the present disclosure.
  • the air gap 140 in another embodiment is such that the bonding surface 116 on the lower surface side of the photodiode wiring layer 111 in the vicinity of the heating element 150 is drilled deeper, and the thickness is made larger than that of the other regions. It differs from the air gap 140 shown in FIG. 3 in that it has a thicker air gap 140a.
  • the area near the heating element 150 is further drilled to form a thicker air gap 140a, thereby increasing the thermal resistance to the pixel element chip 110.
  • FIG. This reduces the heat transmitted to the pixel element chip 110 in the direction of the arrow, thereby suppressing the temperature rise.
  • the area and thickness (depth) of the air gap 140 or 140a may be determined in relation to the amount of heat generated. Further, although an example in which the air gap 140 or 140a is formed on the pixel element chip 110 side will be described below, the air gap 140 or 140a is formed on the active chip side such as the upper surface side of the wiring layer 121 of the logic chip 120. may be set.
  • the air gap 140 may include a thick air gap 140a and a slightly thick air gap 140b in addition to the air gap 140 having a predetermined thickness.
  • the area with a large amount of heat generation is thicker (deeper)
  • the area with a slightly larger amount of heat is slightly thicker (deeper)
  • the other areas are gradually thicker.
  • the thickness of air gap 140 may be varied continuously to decrease.
  • the air gap 140 in the following description includes a thick air gap 140a, a slightly thick air gap 140b, and a gradually thin air gap. It also includes those formed by a plurality of drilled holes.
  • FIG. 5 is a YY schematic end view showing an example of the planar view shape of the air gap 140 of the solid-state imaging device 100 according to the present disclosure.
  • the air gap 140 in the basic form of the first embodiment is formed in a substantially rectangular shape in plan view, as shown in this figure. It is arranged in such a manner as to cover the entire area of the upper surface of the heating element 150 .
  • the air gap 140 By arranging the air gap 140 in such a manner as to cover the entire area of the upper surface of the heating element 150 , it is possible to block the transmission of heat generated by the heating element 150 to the pixel element chip 110 . Therefore, the temperature rise of the pixel element chip 110 can be suppressed, and the occurrence of dark current and white spots in the pixel element chip 110 can be suppressed.
  • the air gap 140 is provided in each area, thereby generating a local temperature distribution. can be suppressed, and a pattern such as unevenness can be suppressed from appearing in an image.
  • FIG. 6 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the first modification of the first embodiment of the solid-state imaging device 100 according to the present disclosure.
  • the air gap 140 in the first modified example is formed in a generally circular shape in plan view. It is arranged in such a manner as to cover the entire area of the upper surface of the heating element 150 .
  • the air gap 140 can be formed with the minimum required area for the heating element 150, and a heat insulating effect can be exhibited. Moreover, even when the heat generating element 150 has a substantially circular shape in plan view, the substantially circular shape is suitable.
  • the substantially circular shape in the first modified example includes an elliptical shape and an elliptical shape.
  • FIG. 7 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the second modification of the first embodiment of the solid-state imaging device 100 according to the present disclosure.
  • the air gap 140 in the second modified example is formed in a substantially rhombic shape in plan view. It is arranged in such a manner as to cover the entire area of the upper surface of the heating element 150 .
  • the shape of the heating element 150 in plan view is substantially horizontally long or vertically long, a substantially rhombic shape is suitable. For this reason, the air gap 140 can be formed with a minimum necessary area to exhibit a heat insulating effect.
  • FIG. 8 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the third modification of the first embodiment of the solid-state imaging device 100 according to the present disclosure.
  • the air gap 140 in the third modified example is formed in a hexagonal shape that is substantially hexagonal in plan view. It is arranged in such a manner as to cover the entire area of the upper surface of the heating element 150 .
  • the air gaps 140, 140 are formed in a hexagonal shape, they can be arranged adjacently in a honeycomb shape without gaps. As a result, the air gaps 140, 140 can be formed with the minimum necessary area, and the heat insulating effect can be exhibited.
  • FIG. 9 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the fourth modification of the first embodiment of the solid-state imaging device 100 according to the present disclosure.
  • the air gap 140 in the fourth modified example is formed in a substantially star shape in plan view. It is arranged in such a manner as to cover the entire area of the upper surface of the heating element 150 .
  • the portion other than the substantially star-shaped projections covers the entire area of the upper surface of the heating element 150 and the projections 140d protrude radially, a heat insulating effect can be exhibited.
  • the projections 140d extend radially, the heat transfer to a region slightly distant from the heating element 150 can also be gently blocked.
  • the portion of the photodiode wiring layer 111 between the protrusions 140d can serve to reinforce the air gap 140.
  • the star shape is generally a five-pointed star with five points or a six-pointed star with six points, but is not limited to these shapes. It can be a star.
  • the first embodiment is formed as described above, it is possible to block the transmission of heat generated by the heating element 150 to the pixel element chip 110 , and to prevent dark current and white spots from occurring in the pixel element chip 110 . It is possible to suppress the occurrence, etc.
  • the shape and thickness (depth) of the air gap 140 in a plan view may vary depending on the amount of heat generated by each heating element 150, the arrangement of the wirings 112, 122 or the terminals 114, 124 of the logic chip 120 and the pixel element chip 110. The optimum size, shape, etc. can be selected accordingly.
  • the shape of the air gap 140 in plan view is not limited to the shape of the above-described exemplary embodiment, and it goes without saying that various modifications can be made based on the gist of the present disclosure.
  • FIG. 10 is a schematic XX end view of the basic form of the second embodiment. This figure corresponds to FIG. 3 of the basic form of the first embodiment.
  • the basic form of the second embodiment is substantially the same as the basic form of the first embodiment shown in FIG. 3 except for the shape of the air gap 140, as shown in FIG.
  • a plan view of the basic shape of the second embodiment is substantially the same as that of FIG. 1 of the basic shape of the first embodiment, except for the shape of the air gap 140 in plan view. Therefore, descriptions other than the air gap 140 are omitted below.
  • the air gaps 140 of the basic form of the second embodiment are formed along the joint surface 116 in a plurality of substantially rectangular shapes with dimensions smaller than the heating element 150 .
  • the plurality of air gaps 140 are arranged along the joint surface 116 with substantially uniform sizes on and near the upper surface of the heating element 150 .
  • FIG. 11 is a diagram showing another example of the basic form of the second embodiment of the solid-state imaging device 100 according to the present disclosure.
  • the air gap 140 in another embodiment may include a thick air gap 140a and a slightly thick air gap 140b in addition to the air gap 140 having a predetermined thickness, as shown in this figure. .
  • a thick air gap 140a is provided near the upper surface of the heating element 150, and a slightly thicker air gap 140a is provided next to the upper surface of the heating element 150, as shown in FIG.
  • the thermal resistance to the pixel element chip 110 is increased. This reduces the heat transferred to the pixel element chip 110 in the direction of the arrow, thereby suppressing the temperature rise.
  • FIG. 12 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the basic form of the second embodiment of the solid-state imaging device 100 according to the present disclosure.
  • Each air gap 140 in the basic shape is formed in a substantially rectangular shape in plan view, as shown in this figure.
  • a plurality of air gaps 140 each having a substantially equal size are arranged in parallel and arranged in a manner to cover the entire area of the upper surface of the heating element 150 .
  • the air gap 140 formed in this way it is possible to block the transmission of heat generated by the heating element 150 to the pixel element chip 110, so that the dark current in the pixel element chip 110 is reduced as in the basic form. and suppressing the occurrence of white spots.
  • the air gap 140 is formed in a substantially rectangular shape in plan view that is smaller than the heating element 150, the grid-like beams 140f formed by the photodiode wiring layer 111 between the air gaps 140 and 140 are the support columns. It works to maintain the distance between the pixel element chip 110 and the logic chip 120 at a predetermined constant length (dimension). As a result, variations in heat insulating effect can be reduced. In addition, the function of the pillars alleviates the stress applied to the pixel element chip 110 and the logic chip 120, and deterioration of pixel characteristics and reliability can be suppressed. It should be noted that the arrangement of the air gaps 140 in plan view can be a staggered arrangement instead of the parallel arrangement. Further, by rotating each of the substantially rectangular air gaps 140 shown in the figure by 45 degrees clockwise or counterclockwise to form a zigzag arrangement, an arrangement of substantially rhombic air gaps 140 can be formed.
  • FIG. 13 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the first modification of the second embodiment of the solid-state imaging device 100 according to the present disclosure.
  • Each air gap 140 in the first modified example is formed in a generally circular shape in a plan view, as shown in this figure.
  • a plurality of air gaps 140 each having a substantially equal size are arranged in a zigzag manner and arranged in a manner that covers the entire area of the upper surface of the heating element 150 .
  • the air gap 140 formed in this way it is possible to block the transmission of heat generated by the heating element 150 to the pixel element chip 110 . Therefore, it is possible to suppress the generation of dark current and white spots in the pixel element chip 110 as in the basic form.
  • the air gap 140 can be formed with the minimum required area for the heating element 150, and a heat insulating effect can be exhibited.
  • the portion of the photodiode wiring layer 111 between the air gaps 140, 140 functions as a support to maintain the distance between the pixel element chip 110 and the logic chip 120 at a predetermined constant length (dimension). .
  • variations in heat insulating effect can be reduced.
  • the function of the pillars alleviates the stress applied to the pixel element chip 110 and the logic chip 120, and deterioration of pixel characteristics and reliability can be suppressed.
  • the arrangement of the air gaps 140 in plan view can be a parallel arrangement instead of the zigzag arrangement.
  • FIG. 14 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the second modification of the second embodiment of the solid-state imaging device 100 according to the present disclosure.
  • Each air gap 140 in the second modified example is formed in a substantially hexagonal or hexagonal shape in plan view, as shown in this figure.
  • a plurality of air gaps 140 each having a substantially equal size are arranged in a honeycomb shape and arranged in a manner to cover the entire area of the upper surface of the heating element 150 .
  • the air gap 140 formed in this way it is possible to block the transmission of heat generated by the heating element 150 to the pixel element chip 110 . Therefore, it is possible to suppress the generation of dark current and white spots in the pixel element chip 110 as in the basic form.
  • the honeycomb structure is excellent in strength, the width of the beam 140f can be small. Therefore, the area of each air gap 140 can be widened with respect to the heating element 150 . Therefore, a large heat shielding effect can be exhibited.
  • the beam 140f formed by the photodiode wiring layer 111 between the air gaps 140, 140 functions as a support to keep the gap between the pixel element chip 110 and the logic chip 120 at a predetermined constant length (dimension). can be maintained. As a result, variations in heat insulating effect can be reduced.
  • the function of the pillars alleviates the stress applied to the pixel element chip 110 and the logic chip 120, and deterioration of pixel characteristics and reliability can be suppressed.
  • FIG. 15 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the third modification of the second embodiment of the solid-state imaging device 100 according to the present disclosure.
  • Each air gap 140 in the third modified example is formed in a generally rectangular annular shape in plan view, as shown in this figure.
  • a plurality of air gaps 140 having substantially the same ring width of each angular ring are arranged in a substantially concentric rectangular shape, and are arranged in a manner to cover the entire area of the upper surface of the heating element 150 .
  • the air gaps 140 in a substantially concentric square shape, an isothermal line can be formed in the temperature distribution within the air gap 140 in each substantially concentric square. Therefore, variations in temperature distribution can be reduced.
  • the beam 140f formed by the photodiode wiring layer 111 between the air gaps 140, 140 functions as a support to keep the gap between the pixel element chip 110 and the logic chip 120 at a predetermined constant length (dimension). can be maintained. As a result, variations in heat insulating effect can be reduced.
  • the function of the pillars alleviates the stress applied to the pixel element chip 110 and the logic chip 120, and deterioration of pixel characteristics and reliability can be suppressed.
  • FIG. 16 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the fourth modification of the second embodiment of the solid-state imaging device 100 according to the present disclosure.
  • Each air gap 140 in the fourth modified example is formed in a generally annular shape in plan view, as shown in this figure.
  • a plurality of air gaps 140 having substantially the same ring width are arranged substantially concentrically, and arranged in a manner to cover the entire area of the upper surface of the heating element 150 .
  • the fourth modification is suitable when the heating element 150 has a uniform shape such as a substantially circular shape or a substantially square shape.
  • the beam 140f formed by the photodiode wiring layer 111 between the air gaps 140, 140 functions as a support to keep the gap between the pixel element chip 110 and the logic chip 120 at a predetermined constant length (dimension). can be maintained. As a result, variations in heat insulating effect can be reduced.
  • the function of the pillars alleviates the stress applied to the pixel element chip 110 and the logic chip 120, and deterioration of pixel characteristics and reliability can be suppressed.
  • FIG. 17 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the fifth modification of the second embodiment of the solid-state imaging device 100 according to the present disclosure.
  • Each air gap 140 in the fifth modified example is formed in a substantially rectangular or slit shape in plan view, as shown in this figure.
  • a plurality of air gaps 140 each having a substantially equal slit width are arranged in parallel and arranged in a manner to cover the entire area of the upper surface of the heating element 150 .
  • the temperature distribution in the extending direction of each air gap 140 can be made substantially uniform. Therefore, variations in temperature distribution in the slit direction can be reduced.
  • the fifth modification is suitable when the heating element 150 has an irregular shape such as a substantially radial shape or a branch shape.
  • the beam 140f formed by the photodiode wiring layer 111 between the air gaps 140, 140 functions as a support to keep the gap between the pixel element chip 110 and the logic chip 120 at a predetermined constant length (dimension). can be maintained. As a result, variations in heat insulating effect can be reduced.
  • the function of the pillars alleviates the stress applied to the pixel element chip 110 and the logic chip 120, and deterioration of pixel characteristics and reliability can be suppressed.
  • the second embodiment is formed as described above, it is possible to block the transmission of heat generated by the heating element 150 to the pixel element chip 110, and to prevent dark current and white spots from occurring in the pixel element chip 110. It is possible to suppress the occurrence, etc.
  • the shape and thickness (depth) of the air gap 140 in a plan view may vary depending on the amount of heat generated by each heating element 150, the arrangement of the wirings 112, 122 or the terminals 114, 124 of the logic chip 120 and the pixel element chip 110. The optimum size, shape, etc. can be selected accordingly.
  • the individual shapes of the air gap 140 in plan view are not limited to the shapes of the above-exemplified embodiments, and various modifications can be made based on the gist of the present disclosure.
  • the shape of the arrangement of the air gaps 140 in a plan view is not limited to the shapes of the above-described exemplary embodiments, but the substantially rectangular, substantially circular, and substantially rhombic shapes described in the first embodiment. , substantially hexagonal, substantially star-shaped, etc., based on the gist of the present disclosure.
  • FIG. 18 is a schematic XX end view of the basic form of the third embodiment. This figure corresponds to FIG. 3 of the basic form of the first embodiment.
  • the basic form of the third embodiment is substantially the same as the basic form of the first embodiment shown in FIG. 3 except for the shape of the air gap 140, as shown in FIG.
  • a plan view of the basic shape of the third embodiment is substantially the same as that of FIG. 1 of the basic shape of the first embodiment, except for the shape of the air gap 140 in plan view. Therefore, descriptions other than the air gap 140 are omitted below.
  • the air gaps 140 of the basic form of the third embodiment are formed along the joint surface 116 in a plurality of substantially rectangular shapes with dimensions smaller than the heating element 150 .
  • the plurality of air gaps 140 has a long length along the joint surface 116 of the air gap 140 on the upper surface of the heating element 150, and the length gradually decreases as the distance from the upper surface of the heating element 150 increases. and arranged along the joint surface 116 .
  • FIG. 19 is a diagram showing another example of the basic form of the third embodiment of the solid-state imaging device 100 according to the present disclosure.
  • the air gap 140 in another embodiment may include a thick air gap 140a and a slightly thick air gap 140b in addition to the air gap 140 having a predetermined thickness, as shown in this figure. .
  • a thick air gap 140a is provided in the vicinity of the top surface of the heating element 150, and a slightly thicker air gap 140a is arranged next to it.
  • the thermal resistance to the pixel element chip 110 is increased. This reduces the heat transferred to the pixel element chip 110 in the direction of the arrow, thereby suppressing the temperature rise.
  • FIG. 20 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the basic form of the third embodiment of the solid-state imaging device 100 according to the present disclosure.
  • Each air gap 140 in the basic shape is formed in a substantially rectangular shape in plan view, as shown in this figure.
  • the air gap 140 is formed such that its side length is long in the region of the upper surface of the heating element 150 and gradually becomes shorter as the distance from the upper surface of the heating element 150 increases.
  • a plurality of air gaps 140 are arranged in parallel so as to cover the entire area of the upper surface of the heating element 150 .
  • the air gap 140 formed in this way it is possible to block the transmission of heat generated by the heating element 150 to the pixel element chip 110, so that the dark current in the pixel element chip 110 is reduced as in the basic form. and suppressing the occurrence of white spots.
  • a rectangular air gap 140 with long sides is provided in the vicinity of the heating element 150, and the air gap 140 gradually becomes shorter as the distance from the upper surface of the heating element 150 increases. Necessary heat insulation can be performed where necessary.
  • the air gap 140 is formed in a substantially rectangular shape in plan view, which is smaller than the heating element 150, the photodiode wiring layer 111 between the air gaps 140 and 140 functions as a pillar and the pixel element chip 110 is formed. and the logic chip 120 can be maintained at a predetermined constant length (dimension). As a result, variations in heat insulating effect can be reduced.
  • the function of the pillars alleviates the stress applied to the pixel element chip 110 and the logic chip 120, and deterioration of pixel characteristics and reliability can be suppressed.
  • the arrangement of the air gaps 140 in plan view can be a staggered arrangement instead of the parallel arrangement.
  • FIG. 21 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the first modification of the third embodiment of the solid-state imaging device 100 according to the present disclosure.
  • Each air gap 140 in the first modified example is formed in a generally circular shape in a plan view, as shown in this figure.
  • the air gap 140 has a large diameter in the region of the upper surface of the heating element 150 and is formed such that the diameter gradually decreases as the distance from the upper surface of the heating element 150 increases.
  • a plurality of air gaps 140 are arranged in parallel so as to cover the entire area of the upper surface of the heating element 150 .
  • the air gap 140 formed in this way it is possible to block the transmission of heat generated by the heating element 150 to the pixel element chip 110 . Therefore, it is possible to suppress the generation of dark current and white spots in the pixel element chip 110 as in the basic form.
  • the air gap 140 since a circular shape requires a smaller circumference than a square, it is possible to form the air gap 140 with the minimum necessary circumference for the heat generating element 150 and exhibit a heat insulating effect.
  • the portion of the photodiode wiring layer 111 between the air gaps 140, 140 functions as a support to maintain the distance between the pixel element chip 110 and the logic chip 120 at a predetermined constant length (dimension). .
  • variations in heat insulating effect can be reduced.
  • the function of the pillars alleviates the stress applied to the pixel element chip 110 and the logic chip 120, and deterioration of pixel characteristics and reliability can be suppressed.
  • the arrangement of the air gaps 140 in plan view can be a staggered arrangement instead of the parallel arrangement.
  • FIG. 22 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the second modification of the third embodiment of the solid-state imaging device 100 according to the present disclosure.
  • Each air gap 140 in the second modified example is formed in a substantially hexagonal or hexagonal shape in plan view, as shown in this figure.
  • the air gap 140 has a large shape on the upper surface of the heat generating element 150 and is formed so that the shape gradually becomes smaller as the distance from the upper surface of the heat generating element 150 increases.
  • a plurality of air gaps 140 are arranged in a honeycomb shape to cover the entire area of the upper surface of the heating element 150 .
  • the air gap 140 formed in this way it is possible to block the transmission of heat generated by the heating element 150 to the pixel element chip 110 . Therefore, it is possible to suppress the generation of dark current and white spots in the pixel element chip 110 as in the basic form.
  • the honeycomb structure is excellent in strength, the area of the air gap 140 can be widened with respect to the heating element 150, and a large heat insulating effect can be exhibited.
  • the portion of the photodiode wiring layer 111 between the air gaps 140, 140 functions as a support to maintain the distance between the pixel element chip 110 and the logic chip 120 at a predetermined constant length (dimension). .
  • variations in heat insulating effect can be reduced.
  • the function of the pillars alleviates the stress applied to the pixel element chip 110 and the logic chip 120, and deterioration of pixel characteristics and reliability can be suppressed.
  • FIG. 23 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the third modification of the third embodiment of the solid-state imaging device 100 according to the present disclosure.
  • Each air gap 140 in the third modified example is, as shown in this figure, formed in an annular shape that is substantially rectangular in plan view.
  • the air gap 140 is formed such that its ring width is long on the upper surface of the heat generating element 150 and gradually becomes shorter as the distance from the upper surface of the heat generating element 150 increases.
  • a plurality of air gaps 140 are arranged in a substantially concentric quadrangular shape, and are arranged in a manner to cover the entire area of the upper surface of the heating element 150 .
  • the air gaps 140 in a substantially concentric square shape, an isothermal line can be formed in the temperature distribution within the air gap 140 in each substantially concentric square. Therefore, variations in temperature distribution can be reduced.
  • the beam 140f formed by the photodiode wiring layer 111 between the air gaps 140, 140 functions as a support to keep the gap between the pixel element chip 110 and the logic chip 120 at a predetermined constant length (dimension). can be maintained. As a result, variations in heat insulating effect can be reduced.
  • the function of the pillars alleviates the stress applied to the pixel element chip 110 and the logic chip 120, and deterioration of pixel characteristics and reliability can be suppressed.
  • FIG. 24 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the fourth modification of the third embodiment of the solid-state imaging device 100 according to the present disclosure.
  • Each air gap 140 in the fourth modified example is formed in a generally annular shape in plan view, as shown in this figure.
  • the air gap 140 is formed such that its ring width is long on the upper surface of the heat generating element 150 and gradually becomes shorter as the distance from the upper surface of the heat generating element 150 increases.
  • a plurality of air gaps 140 are arranged substantially concentrically to cover the entire area of the upper surface of the heating element 150 .
  • an isothermal line can be formed in the temperature distribution within the air gap 140 at each substantially concentric circle. Therefore, variations in temperature distribution can be reduced.
  • the beam 140f formed by the photodiode wiring layer 111 between the air gaps 140, 140 functions as a support to keep the gap between the pixel element chip 110 and the logic chip 120 at a predetermined constant length (dimension). can be maintained. As a result, variations in heat insulating effect can be reduced.
  • the function of the pillars alleviates the stress applied to the pixel element chip 110 and the logic chip 120, and deterioration of pixel characteristics and reliability can be suppressed.
  • FIG. 25 is a YY schematic end view showing an example of the planar view shape of the air gap 140 in the fifth modification of the third embodiment of the solid-state imaging device 100 according to the present disclosure.
  • Each air gap 140 in the fifth modified example is formed in a substantially rectangular shape or a substantially slit shape in plan view, as shown in this figure.
  • the air gap 140 is formed such that the width of the slit is large on the upper surface of the heating element 150 and the width of the slit gradually decreases as the distance from the upper surface of the heating element 150 increases.
  • a plurality of air gaps 140 are arranged in parallel so as to cover the entire area of the upper surface of the heating element 150 .
  • the temperature distribution in the extending direction of each air gap 140 can be made substantially uniform. Therefore, variations in temperature distribution in the slit direction can be reduced.
  • a beam 140f formed by the wiring layer 111 between the air gaps 140, 140 functions as a support to maintain the distance between the pixel element chip 110 and the logic chip 120 at a predetermined constant length (dimension). be able to. As a result, variations in heat insulating effect can be reduced.
  • the function of the pillars alleviates the stress applied to the pixel element chip 110 and the logic chip 120, and deterioration of pixel characteristics and reliability can be suppressed. Both ends of the slit-like shape may be corners or oval.
  • the third embodiment is formed as described above, it is possible to block the transmission of heat to the pixel element chip 110 in the region where the heating element 150 generates a large amount of heat. and suppressing the occurrence of white spots.
  • the shape and thickness (depth) of the air gap 140 in a plan view may vary depending on the amount of heat generated by each heating element 150, the arrangement of the wirings 112, 122 or the terminals 114, 124 of the logic chip 120 and the pixel element chip 110. The optimum size, shape, etc. can be selected accordingly.
  • the individual shapes of the air gap 140 in plan view are not limited to the shapes of the above-exemplified embodiments, and various modifications can be made based on the gist of the present disclosure.
  • the shape of the arrangement of the air gaps 140 in a plan view is not limited to the shapes of the above-described exemplary embodiments, but the substantially rectangular, substantially circular, and substantially rhombic shapes described in the first embodiment. , substantially hexagonal, substantially star-shaped, etc., based on the gist of the present disclosure.
  • FIG. 26 is a schematic XX end view of the basic shape of the fourth embodiment. This figure corresponds to FIG. 3 of the basic form of the first embodiment.
  • the basic form of the fourth embodiment is substantially the same as the basic form of the first embodiment shown in FIG. 3 except for the shape of the air gap 140, as shown in FIG.
  • a plan view of the basic shape of the fourth embodiment is substantially the same as that of FIG. 1 of the basic shape of the first embodiment, except for the shape of the air gap 140 in plan view. Therefore, descriptions other than the air gap 140 are omitted below.
  • the basic form of the fourth embodiment is that the low thermal conductivity material 142 is filled in the air gap 140 in the basic form of the first embodiment and the first to fourth modifications. It is.
  • Low thermal conductivity material 142 may be, for example, a porous insulating material such as silicon dioxide (SiO 2 ).
  • the schematic structure of the first modification of the fourth embodiment of the solid-state imaging device 100 according to the present disclosure is the basic form of the second embodiment and the low thermal conductivity in the air gap 140 in the first to fifth modifications of the second embodiment. It is filled with material 142 .
  • the low thermal conductivity material 142 for example, there is a porous insulating material such as silicon dioxide (SiO 2 ) as described above.
  • the schematic structure of the second modification of the fourth embodiment of the solid-state imaging device 100 according to the present disclosure is the basic form of the third embodiment and the low thermal conductivity in the air gap 140 in the first to fifth modifications. It is filled with material 142 .
  • the low thermal conductivity material 142 for example, there is a porous insulating material such as silicon dioxide (SiO 2 ) as described above.
  • the fourth embodiment is formed as described above, by appropriately selecting the low thermal conductivity material 142, the heat generated by the heating element 150 is blocked from being transmitted to the pixel element chip 110. It is possible to suppress the occurrence of dark current and white spots in the pixel element chip 110 .
  • the low thermal conductivity material 142 can act as a support to maintain a predetermined constant length (dimension) between the pixel element chip 110 and the logic chip 120 . As a result, variations in heat insulating effect can be reduced.
  • the function of the pillars alleviates the stress applied to the pixel element chip 110 and the logic chip 120, and deterioration of pixel characteristics and reliability can be suppressed.
  • the shape and thickness (depth) of the air gap 140 in a plan view may vary depending on the amount of heat generated by each heating element 150, the arrangement of the wirings 112, 122 or the terminals 114, 124 of the logic chip 120 and the pixel element chip 110. The optimum size, shape, etc. can be selected accordingly.
  • the shape of the air gap 140 in plan view is not limited to the shape of the above-described exemplary embodiment, and it goes without saying that various modifications can be made based on the gist of the present disclosure.
  • the photodiode wiring layer 111 and the photodiode formation layer 102 are laminated.
  • a resist 172 is applied to the junction surface 116 of the photodiode wiring layer 111 with the logic chip 120, and air gaps 140, 140 are formed by lithography and etching processes.
  • air gaps 140, 140 are formed by lithography and etching processes.
  • the same steps as described above may be repeated so as to obtain a predetermined depth and shape.
  • the laminate of the photodiode wiring layer 111 and the photodiode forming layer 102 is reversed 180 degrees, and the logic chip 120 is bonded to the bonding surface 116 side (lower surface) of the photodiode wiring layer 111 . .
  • the lower surface of the logic chip 120 is covered with the insulating protective film 160 .
  • the terminals 114 and 124 are CuCu-connected. Accordingly, the pixel element chip 110 and the logic chip 120 are mechanically and electrically connected.
  • the upper surface of the photodiode forming layer 102 is polished by chemical mechanical polishing (CMP) to reduce the thickness.
  • CMP chemical mechanical polishing
  • a color filter 106 and an on-chip lens 107 are formed on the upper surface of the photodiode formation layer 102 .
  • a chip of the solid-state imaging device 100 is formed through the above steps. After that, the solid-state imaging devices 100 of the first to third embodiments are completed by being singulated and packaged.
  • FIGS. 29A to 29F a manufacturing method of the fourth embodiment of the solid-state imaging device 100 according to the present disclosure will be described with reference to FIGS. 29A to 29F.
  • 29A to 29B and FIGS. 29E to 29F in the manufacturing method of the fourth embodiment correspond to FIGS. 28A to 28B and FIGS. They are the same.
  • a low thermal conductivity material 142 is formed by a chemical vapor deposition (CDV) method, a sol-gel method, or the like on the surface where the air gaps 140, 140 are formed by lithography and etching processes. do.
  • CDV chemical vapor deposition
  • the upper surface of the low thermal conductivity material 142 formed in the process of FIG. 29C is polished and flattened by CMP.
  • the chip of the solid-state imaging device 100 is formed through the steps of FIGS. 29E and 29F in the same manner as described above. After that, the solid-state imaging device 100 of the fourth embodiment is completed by being singulated and packaged.
  • the solid-state imaging device 100 includes an imaging device 200 such as a digital still camera or a video camera, a mobile terminal device having an imaging function, a copying machine using the solid-state imaging device 100 as an image reading unit, or the like. ) can be applied to electronic equipment in general.
  • the solid-state imaging device 100 may be formed as a single chip, or may be a packaged solid-state imaging device 100 . Further, it may be in a module form having an imaging function in which an imaging section and a signal processing section or an optical system are packaged together.
  • an imaging device 200 as an electronic device includes an optical unit 202, a solid-state imaging device 100, a DSP (Digital Signal Processor) circuit 203 as a camera signal processing circuit, a frame memory 204, and a display unit. 205 , a recording unit 206 , an operation unit 207 , and a power supply unit 208 .
  • the DSP circuit 203, frame memory 204, display unit 205, recording unit 206, operation unit 207 and power supply unit 208 are interconnected via a bus line 209 comprising signal lines and feed lines.
  • the optical unit 202 includes a plurality of lenses, captures incident light (image light) from a subject, and forms an image on the imaging surface of the solid-state imaging device 100 .
  • the solid-state imaging device 100 converts the amount of incident light imaged on the imaging surface by the optical unit 202 into an electric signal on a pixel-by-pixel basis, and outputs the electric signal as a pixel signal.
  • the display unit 205 is composed of a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, for example, and displays moving images or still images captured by the solid-state imaging device 100 .
  • a recording unit 206 records a moving image or still image captured by the solid-state imaging device 100 in a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 207 issues operation commands for various functions of the imaging device 200 under the user's operation.
  • the power supply unit 208 appropriately supplies various power supplies as operating power supplies for the DSP circuit 203, the frame memory 204, the display unit 205, the recording unit 206, and the operation unit 207 to these supply targets.
  • the solid-state imaging device 100 that suppresses the temperature rise of the pixel element chip 110 since the solid-state imaging device 100 that suppresses the temperature rise of the pixel element chip 110 is used, generation of dark current and white spots in the pixel element chip 110 can be suppressed. Thereby, a high-quality captured image can be obtained.
  • the present technology can also take the following configuration.
  • a pixel element chip having a pixel region and a concave portion formed on a surface opposite to the pixel region; an active chip that has a heating element and is bonded to the surface of the pixel element chip on which the recess is formed to form an air gap with the pixel element chip;
  • a solid-state imaging device having (2) an active chip having a heating element and a concave portion formed on the top surface of the heating element; a pixel element chip having a pixel region, the surface opposite to the pixel region being bonded to the recessed surface of the active chip to form an air gap with the active chip;
  • a solid-state imaging device having (3) The solid-state imaging device according to (1) or (2), wherein the air gap is arranged to cover the entire area of the upper surface of the heating element.
  • a plurality of the air gaps are provided, and the shape or width of each of the air gaps in a plan view is large in the region of the upper surface of the heat generating element and is formed so as to gradually decrease with distance from the upper surface of the heat generating element.
  • the solid-state imaging device according to any one of (1) to (3) above.
  • a plurality of the air gaps are provided, and each of the air gaps is formed in an annular shape in a plan view, and the width of each annular formed in the annular shape is large in the region of the upper surface of the heating element.
  • the solid-state imaging device according to any one of (1) to (3) above which is formed so as to gradually decrease in size as it separates from the center and is arranged concentrically.
  • each shape of the plurality of air gaps in a plan view is substantially rectangular, substantially circular, substantially rhombic, substantially hexagonal, or substantially rectangular.
  • the solid-state imaging device described. (10) The solid-state imaging device according to (6) or (8), wherein the annular shape of each of the plurality of air gaps in plan view is substantially angular or substantially circular.
  • (11) The solid-state imaging device according to any one of (1) to (10), wherein the inside of the air gap is filled with a low thermal conductivity material.
  • the air gap has a large thickness on the upper surface of the heating element, and is formed so that the thickness gradually decreases as the distance from the upper surface of the heating element increases, covering the entire area of the upper surface of the heating element.
  • the solid-state imaging device according to any one of (1) to (11), which is arranged.
  • (13) The solid-state imaging device according to any one of (1) to (12), wherein the pixel element chip and the active chip are CuCu-connected via connection terminals.
  • (14) a pixel element chip having a pixel region and a concave portion formed on a surface opposite to the pixel region; an active chip that has a heating element and is bonded to the surface of the pixel element chip on which the recess is formed to form an air gap with the pixel element chip; a solid-state imaging device having Alternatively, an active chip having a heating element and a concave portion formed on the upper surface of the heating element; a pixel element chip having a pixel region, the surface opposite to the pixel region being bonded to the recessed surface of the active chip to form an air gap with the active chip; An electronic device having a solid-state imaging device.
  • REFERENCE SIGNS LIST 100 solid-state imaging device 101 photoelectric conversion unit 102 photodiode formation layer 103 pixel region 106 color filter 107 on-chip lens 110 pixel element chip 111 photodiode wiring layer 112 wiring 113 electrode pad 114 terminal 116 bonding surface 120 logic chip 121 wiring layer 122 wiring 124 Terminal 130 Memory Chip 131 Wiring Layer 132 Wiring 134 Terminal 140 Air Gap 140a Thick Air Gap 140b Slightly Thick Air Gap 140d Projection 140f Beam 142 Low Thermal Conductivity Material 150 Heating Element 160 Insulating Protective Film 172 Resist 200 Imaging Device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

画素素子チップの裏面にロジックチップやメモリチップ等を接合する構造を有する固体撮像装置において、画素素子チップの温度上昇を抑制する固体撮像装置及び当該半導体装置を使用した電子機器を提供する。　画素領域を有し、画素領域の反対側の面に凹部が形成された画素素子チップと、発熱体を有し、画素素子チップの前記凹部が形成された面に接合され、画素素子チップとの間にエアギャップを形成する能動チップと、を有する構成、又は発熱体を有し、発熱体の上面に凹部が形成された能動チップと、画素領域を有し、画素領域の反対側の面が能動チップの凹部が形成された面に接合され、能動チップとの間にエアギャップを形成する画素素子チップと、を有する構成とした。

Description

固体撮像装置及び電子機器
　本開示は、固体撮像装置及び当該固体撮像装置を使用した電子機器に関する。
　近年、電子機器の小型化及び軽量化に伴い、特に携帯電話機などに用いられる半導体装置の小型化が進展している。これに伴い、カメラモジュールの小型化を実現するために固体撮像装置などの構造として、チップサイズパッケージが採用されている。
　かかるチップサイズパッケージ型の固体撮像装置においては、例えば、撮像素子である画素素子チップの裏面にロジックチップやメモリチップ等を接合することにより、画素素子チップの撮像信号をロジックチップのロジック回路やメモリチップのメモリ回路に取り込んでいる。このようにして、固体撮像装置のチップの高機能化と高集積化が進行している。
　上記のような、撮像素子である画素素子チップの裏面に駆動回路などのロジックチップやメモリ回路を含むメモリチップなどを接合する固体撮像装置の構造において、近年の高機能化、高集積化に伴い、ロジックチップやメモリチップなどの消費電力が増大してきている。かかる消費電力の増大により、これらのロジックチップやメモリチップなどの発熱量が増大し、固体撮像装置自体の温度上昇が増大する傾向にある。
　画素素子チップの温度が上昇すると、通常、画素領域で発生する暗電流、白点及びランダムノイズなどの暗時ノイズが増加し、画質を悪化させるという問題点がある。
　具体的には、画素素子チップにロジックチップを接合すると、ロジックチップで発生する熱は上部に接合された画素素子チップに伝わり、暗電流や白点を増加させる。また、ロジックチップのロジック回路の回路ブロック毎に発熱量が異なる場合、画素領域に局所的に温度の高低分布が発生し、温度が高い領域と、低い領域とで、暗電流や白点のノイズの発生量が相違する。この結果、ムラのような模様が画像に現れる。
　例えば、ロジックチップで比較的発熱量が大きい回路ブロックとしては、コンパレータ、負荷ＭＯＳ、ＤＡＣ（Ｄｉｇｉｔａｌ　Ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｅｒ）、電源回路等がある。これらの領域の上部に接合された画素素子チップの画素領域は、他の画素領域に比べて温度上昇が大きくなりやすいため、暗時特性が悪くなりやすい。
　このような画素素子チップの温度上昇に伴う暗電流、白点、ランダムノイズの増加及びムラの発生などは、撮像時の画質の悪化が起きるだけでなく、画像認識の低下につながる。このために、このような現象の発生を抑制することが好ましい。
　このような課題に対して、次のような固体撮像装置に係る技術が開示されている。具体的には、第１半導体素子を有する第１基板と、第２半導体素子を有する第２基板と、第１基板と第２基板との間に配された第１配線構造と、第１配線構造と第２基板との間に配された第２配線構造と、を備える半導体装置である。
　そして、第１配線構造は絶縁体膜を含み、絶縁体膜の第２配線構造に対向する面には第１溝と第２溝と第３溝が設けられており、第１溝の中には導電体で構成された第１部分が設けられており、第２溝の中には誘電体で構成された第２部分が設けられており、第３溝の中には導電体で構成された第３部分が設けられている。
また、第２部分は第１部分と第３部分との間に位置し、第１部分は第２配線構造の導電体で構成された第４部分に接合している。これにより、半導体装置の特性及び／又は信頼性を向上する上で有利な技術を提供することを目的とするものである（例えば、特許文献１参照）。
特開２０１８－９２９９１号公報
　しかしながら、特許文献１に開示された技術は、画素構造を有する画素素子チップと、ロジック回路を有するロジックチップを貼り合わせて導電体で接続したときに、当該接合部の導電体に寄生容量が発生することを抑制するものである。このために、画素素子チップとロジックチップの接合部の導体間に誘電体又は空隙部を設けているものである。一方、本開示に係る技術は、画素素子チップとロジックチップとを画素素子チップに接合した場合における温度上昇の抑制をするものであり、特許文献１に開示された技術とは相違する。
　本開示は、かかる問題点に鑑みてなされたものであり、画素素子チップの裏面にロジックチップやメモリチップ等を接合する構造を有する固体撮像装置において、画素素子チップの温度上昇を抑制する固体撮像装置及び当該固体撮像装置を使用した電子機器を提供することを目的とする。
　本開示は、上記の問題点を解消するためになされたものであり、その第１の態様は、画素領域を有し、前記画素領域の反対側の面に凹部が形成された画素素子チップと、発熱体を有し、前記画素素子チップの前記凹部が形成された面に接合され、前記画素素子チップとの間にエアギャップを形成する能動チップと、を有する固体撮像装置である。
　その第２の態様は、発熱体を有し、前記発熱体の上面に凹部が形成された能動チップと、画素領域を有し、前記画素領域の反対側の面が前記能動チップの前記凹部が形成された面に接合され、前記能動チップとの間にエアギャップを形成する画素素子チップと、を有する固体撮像装置である。
　また、第１又は第２の態様において、前記エアギャップは、前記発熱体の上面の領域全体を覆う態様で配設されてもよい。
　また、第１又は第２の態様において、前記エアギャップの平面視の形状は、略矩形状、略円形状、略菱形状、略六角形又は略星形状の何れかであってもよい。
　また、第１又は第２の態様において、前記エアギャップは複数個設けられ、その平面視の個々の形状は、均等な大きさに形成され、配列されてもよい。
　また、第１又は第２の態様において、前記エアギャップは複数個設けられ、その平面視の個々の形状は、環幅が等しい環状に形成され、同心状に配列されてもよい。
　また、第１又は第２の態様において、前記エアギャップは複数個設けられ、その平面視の個々の形状又は幅は、前記発熱体の上面の領域においては大きく、前記発熱体の上面から離れるにつれて、徐々に小さくなるように形成され、配列されてもよい。
　また、第１又は第２の態様において、前記エアギャップは複数個設けられ、その平面視の個々の形状は環状に形成され、前記環状に形成された個々の環幅は、前記発熱体の上面の領域においては大きく、前記発熱体の上面から離れるにつれて、徐々に小さくなるように形成され、同心状に配列されてもよい。
　また、第１又は第２の態様において、前記複数個設けられたエアギャップの平面視の個々の形状は、略矩形状、略円形状、略菱形状、略六角形又は略長方形の何れかであってもよい。
　また、第１又は第２の態様において、前記複数個設けられたエアギャップの平面視の個々の環状の形状は、略角状又は略円状であってもよい。
　また、第１又は第２の態様において、前記エアギャップの内部には、低熱伝導率材料が充填されてもよい。
　また、第１又は第２の態様において、前記エアギャップは、前記発熱体の上面において厚さが厚く、前記発熱体の上面から離れるにつれて、徐々に厚さが薄くなるように穿設され、前記発熱体の上面の領域全体を覆う態様で配設されてもよい。
　また、第１又は第２の態様において、前記画素素子チップと前記能動チップは、接続用の端子を介してカッパーカッパー接続（以下、「ＣｕＣｕ接続」という。）されてもよい。
　その第３の態様は、画素領域を有し、前記画素領域の反対側の面に凹部が形成された画素素子チップと、発熱体を有し、前記画素素子チップの前記凹部が形成された面に接合され、前記画素素子チップとの間にエアギャップを形成する能動チップと、を有する固体撮像装置、又は、発熱体を有し、前記発熱体の上面に凹部が形成された能動チップと、画素領域を有し、前記画素領域の反対側の面が前記能動チップの前記凹部が形成された面に接合され、前記能動チップとの間にエアギャップを形成する画素素子チップと、を有する固体撮像装置を有する電子機器である。
　上記の態様を取ることにより、画素素子チップの温度上昇を抑制する固体撮像装置及び当該固体撮像装置を使用した電子機器を提供することができる。
本開示に係る固体撮像装置の第１実施形態の基本形の概略構造を示す平面図である。 本開示に係る固体撮像装置の第１実施形態の基本形の概略構造を示すＸ－Ｘ線切断端面図である。 本開示に係る固体撮像装置の第１実施形態の基本形の概略構造を示すＸ－Ｘ線切断の模式端面図（以下、「Ｘ－Ｘ模式端面図」という。）である。 本開示に係る固体撮像装置の第１実施形態の基本形の他の実施例の概略構造を示すＸ－Ｘ模式端面図である。 本開示に係る固体撮像装置の第１実施形態の基本形のエアギャップの構造を示すＹ－Ｙ線切断のエアギャップの部分の模式端面図（以下、「Ｙ－Ｙ模式端面図」という。）である。 本開示に係る固体撮像装置の第１実施形態の第１変形例のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第１実施形態の第２変形例のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第１実施形態の第３変形例のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第１実施形態の第４変形例のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第２実施形態の基本形の概略構造を示すＸ－Ｘ模式端面図である。 本開示に係る固体撮像装置の第２実施形態の基本形の他の実施例の概略構造を示すＸ－Ｘ模式端面図である。 本開示に係る固体撮像装置の第２実施形態の基本形のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第２実施形態の第１変形例のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第２実施形態の第２変形例のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第２実施形態の第３変形例のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第２実施形態の第４変形例のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第２実施形態の第５変形例のエアギャップの構造を示す模式Ｙ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第３実施形態の基本形の概略構造を示すＸ－Ｘ模式端面図である。 本開示に係る固体撮像装置の第３実施形態の基本形の他の実施例の概略構造を示すＸ－Ｘ模式端面図である。 本開示に係る固体撮像装置の第３実施形態の基本形のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第３実施形態の第１変形例のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第３実施形態の第２変形例のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第３実施形態の第３変形例のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第３実施形態の第４変形例のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第３実施形態の第５変形例のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第４実施形態の基本形の概略構造を示すＸ－Ｘ模式端面図である。 本開示に係る固体撮像装置の第４実施形態の基本形のエアギャップの構造を示すＹ－Ｙ模式端面図である。 本開示に係る固体撮像装置の第１実施形態から第３実施形態の製造方法の説明図である。 本開示に係る固体撮像装置の第４実施形態の製造方法の説明図である。 本開示に係る固体撮像装置を備えた電子機器の構成例を示すブロック図である。
　次に、図面を参照して、本開示に係る固体撮像装置及び電子機器を実施するための形態（以下、「実施形態」という。）を下記の順序で説明する。以下の図面において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は、模式的なものであり、説明の対象でない部分は簡略化して記載するか又は記載を省略している。各部の寸法の比率等は現実のものとは必ずしも一致しない。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれることは勿論である。
　１．本開示に係る固体撮像装置の第１実施形態
　２．本開示に係る固体撮像装置の第２実施形態
　３．本開示に係る固体撮像装置の第３実施形態
　４．本開示に係る固体撮像装置の第４実施形態
　５．本開示に係る固体撮像装置の製造方法
　６．電子機器の構成例
＜１．本開示に係る固体撮像装置の第１実施形態＞
［第１実施形態の基本形の構成］
　以下、本開示に係る固体撮像装置１００の第１実施形態の基本形について、図１及び図２に基づき説明する。図１は、本開示に係る固体撮像装置１００の第１実施形態の基本形の概略構造を示す平面図である。
　ただし、固体撮像装置１００としては、画素素子等の半導体チップ部分がパッケージされた状態であるが、以下の説明及び図面では、パッケージの記載を省略する。また、以下の説明における「上面」、「上方」等の「上」、又は「下面」、「下方」等の「下」とは、画素素子チップ１１０の画素領域１０３の受光面側を「上」とし、その反対側を「下」とする。
　固体撮像装置１００は、図１に示すように、平面視略矩形状に形成されており、その上面には、略矩形状の画素領域１０３が配設されている。画素領域１０３には、受光した撮像光を画素ごとに電気信号に変換する光電変換部１０１が配設されている。光電変換部１０１は、撮像光から画像信号を生成する。また、画素領域１０３の左右の端部には、インターポーザ基板等の電極パッド（不図示）に金線（Ａｕ）などによりワイヤボンディング接続するための電極パッド１１３が形成されている。
　図２は、本開示に係る固体撮像装置１００の第１実施形態の基本形の概略構造を示すＸ－Ｘ線切断端面図である。固体撮像装置１００の画素素子チップ１１０の下面には、本図に示すように、撮像信号を処理する駆動素子や配線１２２等が積層された配線層１２１等からなるロジックチップ１２０や画素データ等を蓄積するメモリチップ１３０が接合されている。
　また、これらのチップの他にセンサエッジプロセッサ（ＳＥＰ：Ｓｅｎｓｏｒ　Ｅｄｇｅ　Ｐｒｏｃｅｓｓｏｒ、以下、「ＳＥＰ」という。）などのチップが接合され得る。ちなみに、センサエッジプロセッサとは、例えば、高精細度の画素素子チップ１１０からの膨大な量の画素データを事前処理するプロッセッサである。
　このようなロジックチップ１２０、メモリチップ１３０及びＳＥＰチップ等の電気的機能を有するチップを総称して、ここでは「能動チップ」と呼ぶ。
　画素素子チップ１１０は、図２に示すように、例えば、フォトダイオード形成層１０２に複数のフォトダイオードからなる光電変換部１０１が形成されている。そして、固体撮像装置１００の光入射面側となる光電変換部１０１の上面にはカラーフィルタ１０６が積層され、その上面にはオンチップレンズ１０７が積層されている。
　なお、オンチップレンズ１０７の上面には、絶縁膜が形成されて平坦化され、その上面に、接合用樹脂を介して、例えばガラス等の透光性基板が接合されてもよい（いずれも不図示）。
　フォトダイオード配線層１１１は、光電変換部１０１の下面に絶縁物である二酸化ケイ素（ＳｉＯ２）などの酸化膜と、銅（Ｃｕ）などの導電性金属により配線パターンが形成された配線１１２とを順次積層して形成されている。すなわち、フォトダイオード配線層１１１は、酸化膜と酸化膜との間に配線１１２を挟んで順次積層することにより形成されている。
　光電変換部１０１と配線１１２間や、配線１１２と配線１１２間は、ビア（ｖｉａ：不図示）により接続されている。そして、配線１１２は、ビアを介してフォトダイオード配線層１１１の下面に銅（Ｃｕ）から形成された端子１１４に接続されている。
　フォトダイオード配線層１１１の下面には、そこに接合されるロジックチップ１２０内の発熱体１５０の上面となる領域に、エアギャップ１４０が形成されている。ロジックチップ１２０内の比較的発熱量が大きい回路ブロックとしては、コンパレータ、負荷ＭＯＳ、ＤＡＣ、電源回路等があげられる。これらの回路ブロックは、発熱源をなす発熱体１５０を構成する。発熱体１５０が発生する熱のうち、画素素子チップ１１０の方向に伝わる熱は、図２の矢印に示すように、エアギャップ１４０を介して伝わることとなる。
　ロジックチップ１２０は、光電変換部１０１の各画素において生成される画素データを処理するためのロジック回路を形成するチップである。ロジック回路は、例えば、垂直駆動部、水平駆動部、システム制御部や信号処理部等（いずれも不図示）で構成され、ロジック回路の接続は配線層１２１内においてされている。
　ロジックチップ１２０の配線層１２１は、フォトダイオード配線層１１１と同様に、絶縁物である二酸化ケイ素（ＳｉＯ２）などの酸化膜と、銅（Ｃｕ）などの導電性金属により配線パターンが形成された配線１２２とを順次積層して形成されている。すなわち、配線層１２１は、酸化膜と酸化膜との間に配線１２２を挟んで順次積層することにより形成されている。
　配線層１２１内の配線１２２と配線１２２間は、ビア（不図示）により接続されている。そして、配線１２２は、ビアを介して配線層１２１の上面に銅（Ｃｕ）から形成された端子１２４に接続されている。
　ロジックチップ１２０の配線層１２１の端子１２４は、フォトダイオード配線層１１１の端子１１４とその接合面同士を対向させ、ＣｕＣｕ接続されている。これにより、光電変換部１０１で生成された画素データは、フォトダイオード配線層１１１の端子１１４を介して、ロジックチップ１２０の配線層１２１の端子１２４に接続される。これにより画素素子チップ１１０とロジックチップ１２０は機械的及び電気的に接続される。
　メモリチップ１３０の配線層１３１も、ロジックチップ１２０と同様に、酸化膜と酸化膜との間に配線１３２を挟んで順次積層することにより形成されている。そして、メモリチップ１３０の銅（Ｃｕ）から形成された端子１３４は、フォトダイオード配線層１１１の端子１１４とＣｕＣｕ接続され機械的及び電気的に接続される。以上説明したＣｕＣｕ接続は、以下の各実施形態においても同様である。
　ロジックチップ１２０の配線１２２やメモリチップ１３０の配線１３２により形成された各回路の入出力信号は、貫通孔（ＴＳＶ：Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）（不図示）などを介して電極パッド１１３に接続される。そして、固体撮像装置１００のパッケージ（不図示）に配設された、例えば、インターポーザ基板等の電極パッド（不図示）に金線（Ａｕ）などを用いたワイヤボンディングにより、電気的に接続される。
　ロジックチップ１２０及びメモリチップ１３０の下面は、平坦化されるとともに、二酸化ケイ素（ＳｉＯ２）などの絶縁保護膜１６０により被覆され、絶縁及び保護がされる。
　次に、本開示に係る固体撮像装置１００の第１実施形態の基本形のエアギャップ１４０の構造について説明する。ここで、画素素子チップ１１０には、ロジックチップ１２０、メモリチップ１３０又はＳＥＰチップ等の能動チップが接合される。しかし、煩を避けるため、以下においてはロジックチップ１２０を例に説明する。ただし、メモリチップ１３０やＳＥＰチップの場合にも、ロジックチップ１２０と同様であることはいうまでもない。
　本開示に係る画素素子チップ１１０にロジックチップ１２０が接合された固体撮像装置１００は、図３に示すように、ロジックチップ１２０の発熱体１５０と、画像素子チップ１１０との間の熱抵抗が大きくなるように、チップ同士の接合面１１６にエアギャップ１４０を設けるものである。
　なお、図３は、図２に示すＸ－Ｘ線切断端面図において、画素素子チップ１１０に、ロジックチップ１２０のみが接合された例に模式化することで、エアギャップ１４０又は１４０ａの構造をより分かりやすくしたものである。図３又は図４に対応する以下のＸ－Ｘ模式端面図においても同様である。
　画素素子チップ１１０及びロジックチップ１２０の配線層１１１、１２１を構成する材料である二酸化ケイ素（ＳｉＯ２）の熱伝導率は、例えば、２０℃において１．３８Ｗ／（ｍ・Ｋ）である。一方、空気の熱伝導率は、２７℃において２６．１４ｍＷ／（ｍ・Ｋ）である。対比する温度に若干の違いはあるが、空気の熱伝導率は、二酸化ケイ素（ＳｉＯ２）の約１／５２．８となる。よって、空気は良好な断熱材であるといえる。
　したがって、これらのチップ同士の接合面１１６にエアギャップ１４０を介在させることにより、発熱体１５０を有するロジックチップ１２０が発生する熱を、画像素子チップ１１０に伝え難くすることができる。
　そして、ロジックチップ１２０と画素素子チップ１１０との間の熱抵抗は、エアギャップ１４０の接合面１１６における面積が大きいほど大きくすることができる。また、エアギャップ１４０の厚さを厚くするほど大きくすることができる。つまり、広くて厚いほど画像素子チップ１１０に熱を伝わり難くすることができる。
　本開示に係る固体撮像装置１００は、例えば、ロジックチップ１２０と画素素子チップ１１０との接合面１１６の発熱体１５０の近傍領域に、エアギャップ１４０を配設するものである。エアギャップ１４０の平面視の形状は、図３のＸ-Ｘ模式端面図に示すように、接合面１１６に沿って、画素素子チップ１１０のフォトダイオード配線層１１１の下面側に略矩形状に形成されている。すなわち、エアギャップ１４０は、発熱体１５０の近傍領域において、フォトダイオード配線層１１１の下面を所定の面積及び所定の深さに穿設した穿設穴により形成されている。
　図４は、本開示に係る固体撮像装置１００の第１実施形態の基本形の他の実施例を示すＸ-Ｘ模式端面図である。他の実施例におけるエアギャップ１４０は、本図に示すように、発熱体１５０の近傍領域のフォトダイオード配線層１１１の下面側の接合面１１６をさらに深く穿設し、厚さを他の領域よりも厚くしたエアギャップ１４０ａを有している点で、図３に示すエアギャップ１４０と相違する。
　すなわち、図４に示す他の実施例は、発熱体１５０の近傍領域をさらに深く穿設して厚さが厚いエアギャップ１４０ａを形成し、画素素子チップ１１０に対する熱抵抗をさらに大きくするものである。これにより、画素素子チップ１１０に矢印方向に伝わる熱を減少させ、もって温度上昇の抑制をするものである。
　エアギャップ１４０又は１４０ａの面積や厚さ（深さ）は、発熱量との関係で決めればよい。また、エアギャップ１４０又は１４０ａは、以下においては、画素素子チップ１１０側に形成した例について説明するが、ロジックチップ１２０の配線層１２１上面側等の能動チップの側にエアギャップ１４０又は１４０ａを穿設してもよい。
　また、エアギャップ１４０は、所定の厚さのエアギャップ１４０の他に、厚さの厚いエアギャップ１４０ａや、やや厚さが厚いエアギャップ１４０ｂを含んでもよい。また、発熱体１５０の発熱量に対応して、発熱量が大きい領域は厚く（深く）、発熱量がやや多い領域ではやや厚さが厚く（深く）、それ以外の領域では徐々に厚さが薄くなるようエアギャップ１４０の厚さを連続的に変化させてもよい。なお、以下の説明におけるエアギャップ１４０は、厚さの厚いエアギャップ１４０ａ、やや厚さが厚いエアギャップ１４０ｂ及び徐々に厚さが薄くなるものを含む。また、複数個の穿設穴により形成されたものも含むものとする。
　図５は、本開示に係る固体撮像装置１００のエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第１実施形態の基本形におけるエアギャップ１４０は、本図に示すように、平面視略矩形状に形成されている。そして、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このように発熱体１５０の上面の領域全体を覆う態様でエアギャップ１４０を配設することにより、発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができる。したがって、画素素子チップ１１０の温度上昇を抑制することができ、画素素子チップ１１０における暗電流や白点の発生を抑制することができる。
　また、ロジックチップ１２０の回路ブロック毎に発熱量が異なる発熱体１５０が分散して存在している場合は、それぞれの領域にエアギャップ１４０を配設することにより局所的な温度の高低分布の発生を抑制することができ、ムラのような模様が画像に現れることを抑止できる。
［第１実施形態の第１変形例の構成］
　図６は、本開示に係る固体撮像装置１００の第１実施形態の第１変形例におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第１変形例におけるエアギャップ１４０は、本図に示すように、平面視略円形状に形成されている。そして、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このようにエアギャップ１４０を配設することにより、発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができるため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、円形は正方形に比べて周長が小さくて済むため、発熱体１５０に対して、必要最小限の面積でエアギャップ１４０を形成し、断熱効果を発揮することができる。
　また、発熱体１５０平面視の形状が略円形状である場合にも、略円形状が適している。第１変形例における略円形には長円形状や楕円形状も含む。
［第１実施形態の第２変形例の構成］
　図７は、本開示に係る固体撮像装置１００の第１実施形態の第２変形例におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第２変形例におけるエアギャップ１４０は、本図に示すように、平面視略菱形状に形成されている。そして、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このようにエアギャップ１４０を配設することにより、発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができるため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、発熱体１５０の平面視の形状が略横長又は縦長である場合には、略菱形状が適している。このために必要最小限の面積でエアギャップ１４０を形成し、断熱効果を発揮することができる。
［第１実施形態の第３変形例の構成］
　図８は、本開示に係る固体撮像装置１００の第１実施形態の第３変形例におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第３変形例におけるエアギャップ１４０は、本図に示すように、平面視略亀甲状の六角形に形成されている。そして、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このようにエアギャップ１４０を配設することにより、発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができるため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、２個の発熱体１５０、１５０が隣接している場合には、エアギャップ１４０、１４０が六角形状に形成されておれば、ハニカム状に隣接して隙間なく配置することができる。これにより必要最小限の面積でエアギャップ１４０、１４０を形成し、断熱効果を発揮することができる。
［第１実施形態の第４変形例の構成］
　図９は、本開示に係る固体撮像装置１００の第１実施形態の第４変形例におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第４変形例におけるエアギャップ１４０は、本図に示すように、平面視略星形状に形成されている。そして、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このようにエアギャップ１４０を配設することにより、発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができるため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、略星形の突起を除く部分が発熱体１５０の上面の領域全体を覆うとともに、当該突起１４０ｄが放射状に突出しているために、断熱効果を発揮することができる。また、当該突起１４０ｄが放射状に伸長しているために発熱体１５０からやや離れた領域への熱の伝達も緩やかに遮断することができる。また、突起１４０ｄと突起１４０ｄとの間のフォトダイオード配線層１１１の部分がエアギャップ１４０を補強する役割を果たすこともできる。
　星形の形状は、５つの突起を有する五芒星や、６つの突起を有する六芒星が一般的であるが、これらの形状に限定されず、三芒星から十二芒星等を含む多芒星であってもよい。
　第１実施形態は、以上のように形成されているために、発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができ、画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　また、エアギャップ１４０の平面視の形状や厚さ（深さ）は、それぞれの発熱体１５０の発熱量、ロジックチップ１２０や画素素子チップ１１０の配線１１２、１２２又は端子１１４、１２４の配置等に応じて最適な大きさや形状等を選択することができる。
　また、エアギャップ１４０の平面視の形状は、上記の例示した実施形態の形状に限定されるものではなく、本開示の趣旨に基づき各種の変形例をとることができることはいうまでもない。
＜２．本開示に係る固体撮像装置の第２実施形態＞
［第２実施形態の基本形の構成］
　次に、本開示に係る固体撮像装置１００の第２実施形態の基本形について説明する。図１０は、第２実施形態の基本形のＸ－Ｘ模式端面図である。本図は、前記の第１実施形態の基本形の図３に対応する。第２実施形態の基本形は、図１０に示すように、エアギャップ１４０の形状以外は、第１実施形態の基本形の図３と略同一である。また、第２実施形態の基本形の平面図は、エアギャップ１４０の平面視の形状を除き、第１実施形態の基本形の図１と略同一である。よって、以下、エアギャップ１４０以外の説明を省略する。
　第２実施形態の基本形のエアギャップ１４０は、図１０に示すように、接合面１１６に沿って発熱体１５０よりも小さな寸法で略矩形状に複数個形成されている。そして、当該複数個のエアギャップ１４０は、発熱体１５０の上面及びその近傍に略均等の大きさで接合面１１６に沿って配設されている。
　図１１は、本開示に係る固体撮像装置１００の第２実施形態の基本形の他の実施例を示す図である。他の実施例におけるエアギャップ１４０は、本図に示すように、所定の厚さのエアギャップ１４０の他に、厚さの厚いエアギャップ１４０ａや、やや厚さが厚いエアギャップ１４０ｂを含んでもよい。
　すなわち、図１１に示す他の実施例は、図４に示すと同様に、発熱体１５０の上面の近傍において厚さの厚いエアギャップ１４０ａを配設し、その隣にやや厚さの厚いエアギャップ１４０ｂを配設することにより、画素素子チップ１１０に対する熱抵抗を大きくするものである。これにより、画素素子チップ１１０に矢印方向に伝わる熱を減少させ、もって温度上昇を抑制するものである。
　図１２は、本開示に係る固体撮像装置１００の第２実施形態の基本形におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。基本形における個々のエアギャップ１４０は、本図に示すように、平面視略矩形状に形成されている。そして、それぞれが略均等な大きさの複数個のエアギャップ１４０が並列配列され、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このように形成されたエアギャップ１４０を配設することにより、発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができるため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、エアギャップ１４０を発熱体１５０よりも小さな平面視略矩形状に形成しているために、エアギャップ１４０、１４０間のフォトダイオード配線層１１１で形成される格子状の梁１４０ｆが、支柱の働きをして画素素子チップ１１０とロジックチップ１２０との間隔を所定の一定の長さ（寸法）に維持することができる。これにより断熱効果のばらつきを少なくすることができる。また、支柱の働きがあることで、画素素子チップ１１０やロジックチップ１２０にかかるストレスが緩和され、画素特性や信頼性の悪化を抑えることができる。
　なお、エアギャップ１４０の平面視の配列は、並列配列の他に、千鳥配列にすることもできる。また、本図に示す略矩形状のそれぞれのエアギャップ１４０を右回り、又は左回りに４５度回転させ、千鳥配列にすれば、略菱形のエアギャップ１４０の配列を構成することもできる。
［第２実施形態の第１変形例の構成］
　図１３は、本開示に係る固体撮像装置１００の第２実施形態の第１変形例におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第１変形例における個々のエアギャップ１４０は、本図に示すように、平面視略円形状に形成されている。そして、それぞれが略均等の大きさの複数個のエアギャップ１４０が、千鳥配列され、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このように形成されたエアギャップ１４０を配設することにより、発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができる。このため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、円形は正方形に比べて周長が小さくて済むため、発熱体１５０に対して、必要最小限の面積でエアギャップ１４０を形成し、断熱効果を発揮することができる。
　また、エアギャップ１４０、１４０間のフォトダイオード配線層１１１の部分が支柱の働きをして画素素子チップ１１０とロジックチップ１２０との間隔を所定の一定の長さ（寸法）に維持することができる。これにより断熱効果のばらつきを少なくすることができる。また、支柱の働きがあることで、画素素子チップ１１０やロジックチップ１２０にかかるストレスが緩和され、画素特性や信頼性の悪化を抑えることができる。
　なお、エアギャップ１４０の平面視の配列は、千鳥配列の他に、並列配列にすることもできる。
［第２実施形態の第２変形例の構成］
　図１４は、本開示に係る固体撮像装置１００の第２実施形態の第２変形例におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第２変形例における個々のエアギャップ１４０は、本図に示すように、平面視略六角形状又は亀甲状に形成されている。そして、それぞれが略均等の大きさの複数個のエアギャップ１４０が、ハニカム状に配列され、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このように形成されたエアギャップ１４０を配設することにより、発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができる。このため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、ハニカム状の構造は、強度的に優れているため梁１４０ｆの幅は小さくて済む。このため、発熱体１５０に対して、個々のエアギャップ１４０の面積を広く形成することができる。したがって、大きな遮熱効果を発揮することができる。
　また、エアギャップ１４０、１４０間のフォトダイオード配線層１１１で形成される梁１４０ｆが、支柱の働きをして画素素子チップ１１０とロジックチップ１２０との間隔を所定の一定の長さ（寸法）に維持することができる。これにより断熱効果のばらつきを少なくすることができる。また、支柱の働きがあることで、画素素子チップ１１０やロジックチップ１２０にかかるストレスが緩和され、画素特性や信頼性の悪化を抑えることができる。
［第２実施形態の第３変形例の構成］
　図１５は、本開示に係る固体撮像装置１００の第２実施形態の第３変形例におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第３変形例における個々のエアギャップ１４０は、本図に示すように、平面視略矩形環状に形成されている。そして、それぞれの角環の環幅が略同一長の複数個のエアギャップ１４０が略同心四角形状に配列され、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このように形成されたエアギャップ１４０を略同心四角形状に配列することにより発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができる。このため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、エアギャップ１４０を略同心四角形状に配列することによりそれぞれの略同心四角形におけるエアギャップ１４０内の温度分布に等温線を形成することができる。したがって、温度分布のバラツキを軽減することができる。
　また、エアギャップ１４０、１４０間のフォトダイオード配線層１１１で形成される梁１４０ｆが、支柱の働きをして画素素子チップ１１０とロジックチップ１２０との間隔を所定の一定の長さ（寸法）に維持することができる。これにより断熱効果のばらつきを少なくすることができる。また、支柱の働きがあることで、画素素子チップ１１０やロジックチップ１２０にかかるストレスが緩和され、画素特性や信頼性の悪化を抑えることができる。
［第２実施形態の第４変形例の構成］
　図１６は、本開示に係る固体撮像装置１００の第２実施形態の第４変形例におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第４変形例における個々のエアギャップ１４０は、本図に示すように、平面視略円環状に形成されている。そして、それぞれの円環の環幅が略同一長の複数個のエアギャップ１４０が略同心円状に配列され、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このように形成されたエアギャップ１４０を略同心円状に配列することにより発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができる。このため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、エアギャップ１４０を略同心円状に配列することによりそれぞれの略同心円におけるエアギャップ１４０内の温度分布に等温線を形成することができる。したがって、温度分布のバラツキを軽減することができる。このために、第４変形例は、発熱体１５０が略円形状や略正方形等の一定のまとまった形状である場合に適しているといえる。
　また、エアギャップ１４０、１４０間のフォトダイオード配線層１１１で形成される梁１４０ｆが、支柱の働きをして画素素子チップ１１０とロジックチップ１２０との間隔を所定の一定の長さ（寸法）に維持することができる。これにより断熱効果のばらつきを少なくすることができる。また、支柱の働きがあることで、画素素子チップ１１０やロジックチップ１２０にかかるストレスが緩和され、画素特性や信頼性の悪化を抑えることができる。
［第２実施形態の第５変形例の構成］
　図１７は、本開示に係る固体撮像装置１００の第２実施形態の第５変形例におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第５変形例における個々のエアギャップ１４０は、本図に示すように、平面視略長方形又はスリット状に形成されている。そして、それぞれのスリットの幅が略均等の複数個のエアギャップ１４０が並列配列され、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このように形成されたエアギャップ１４０を並列配列することにより発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができる。このため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、スリット状に形成して並列配列することによりそれぞれのエアギャップ１４０の伸長方向の温度分布を略均一化することができる。したがって、スリット方向の温度分布のバラツキを軽減することができる。第５変形例は、発熱体１５０が略放射状や枝状等の不規則な形状である場合に適しているといえる。
　また、エアギャップ１４０、１４０間のフォトダイオード配線層１１１で形成される梁１４０ｆが、支柱の働きをして画素素子チップ１１０とロジックチップ１２０との間隔を所定の一定の長さ（寸法）に維持することができる。これにより断熱効果のばらつきを少なくすることができる。また、支柱の働きがあることで、画素素子チップ１１０やロジックチップ１２０にかかるストレスが緩和され、画素特性や信頼性の悪化を抑えることができる。
　第２実施形態は、以上のように形成されているために、発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができ、画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　また、エアギャップ１４０の平面視の形状や厚さ（深さ）は、それぞれの発熱体１５０の発熱量、ロジックチップ１２０や画素素子チップ１１０の配線１１２、１２２又は端子１１４、１２４の配置等に応じて最適な大きさや形状等を選択することができる。
　また、エアギャップ１４０の平面視の個々の形状は、上記の例示した実施形態の形状に限定されるものではなく、本開示の趣旨に基づき各種の変形例をとり得ることはいうまでもない。
　また、エアギャップ１４０の平面視の配列の形状は、上記の例示した実施形態の形状に限定されるものではなく、前記の第１実施形態で説明した略矩形状、略円形状、略菱形状、略六角形又は略星形状等の何れかのように本開示の趣旨に基づき各種の変形例をとり得ることはいうまでもない。
＜３．本開示に係る固体撮像装置の第３実施形態＞
［第３実施形態の基本形の構成］
　次に、本開示に係る固体撮像装置１００の第３実施形態の基本形について説明する。図１８は、第３実施形態の基本形のＸ－Ｘ模式端面図である。本図は、前記の第１実施形態の基本形の図３に対応する。第３実施形態の基本形は、図１８に示すように、エアギャップ１４０の形状以外は、第１実施形態の基本形の図３と略同一である。また、第３実施形態の基本形の平面図は、エアギャップ１４０の平面視の形状を除き、第１実施形態の基本形の図１と略同一である。よって、以下、エアギャップ１４０以外の説明を省略する。
　第３実施形態の基本形のエアギャップ１４０は、図１８に示すように、接合面１１６に沿って発熱体１５０よりも小さな寸法で略矩形状に複数個形成されている。そして、当該複数個のエアギャップ１４０は、発熱体１５０の上面においては、エアギャップ１４０の接合面１１６に沿う長さが長く、発熱体１５０の上面から離れるにつれて、その長さが徐々に短くなるように形成され、接合面１１６に沿って配設されている。
　図１９は、本開示に係る固体撮像装置１００の第３実施形態の基本形の他の実施例を示す図である。他の実施例におけるエアギャップ１４０は、本図に示すように、所定の厚さのエアギャップ１４０の他に、厚さの厚いエアギャップ１４０ａや、やや厚さが厚いエアギャップ１４０ｂを含んでもよい。
　すなわち、図１９に示す他の実施例は、図４又は図１１に示すと同様に、発熱体１５０の上面の近傍において厚さの厚いエアギャップ１４０ａを配設し、その隣にやや厚さの厚いエアギャップ１４０ｂを配設することにより、画素素子チップ１１０に対する熱抵抗を大きくするものである。これにより、画素素子チップ１１０に矢印方向に伝わる熱を減少させ、もって温度上昇を抑制するものである。
　図２０は、本開示に係る固体撮像装置１００の第３実施形態の基本形におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。基本形における個々のエアギャップ１４０は、本図に示すように、平面視略矩形状に形成されている。当該エアギャップ１４０は、発熱体１５０の上面の領域においては、その辺長が長く、発熱体１５０の上面から離れるにつれて、徐々にその辺長が短くなるように形成されている。そして、複数個のエアギャップ１４０が並列配列され、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このように形成されたエアギャップ１４０を配設することにより、発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができるため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、発熱体１５０の近傍の領域には辺長の長い矩形状のエアギャップ１４０が配設され、発熱体１５０の上面から離れるにつれて徐々に短くなるエアギャップ１４０が配設されているために、必要な個所に必要な断熱を行うことができる。
　また、エアギャップ１４０を発熱体１５０よりも小さな平面視略矩形状に形成しているために、エアギャップ１４０、１４０間のフォトダイオード配線層１１１の部分が支柱の働きをして画素素子チップ１１０とロジックチップ１２０との間隔を所定の一定の長さ（寸法）に維持することができる。これにより断熱効果のばらつきを少なくすることができる。また、支柱の働きがあることで、画素素子チップ１１０やロジックチップ１２０にかかるストレスが緩和され、画素特性や信頼性の悪化を抑えることができる。
　なお、エアギャップ１４０の平面視の配列は、並列配列の他に、千鳥配列にすることもできる。
［第３実施形態の第１変形例の構成］
　図２１は、本開示に係る固体撮像装置１００の第３実施形態の第１変形例におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第１変形例における個々のエアギャップ１４０は、本図に示すように、平面視略円形状に形成されている。そして、当該エアギャップ１４０は、発熱体１５０の上面の領域においては、その直径が大きく、発熱体１５０の上面から離れるにつれて、徐々にその直径が小さくなるように形成されている。そして、複数個のエアギャップ１４０が並列配列され、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このように形成されたエアギャップ１４０を配設することにより、発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができる。このため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、円形は正方形に比べて周長が小さくて済むため、発熱体１５０に対して、必要最小限の周長でエアギャップ１４０を形成し、断熱効果を発揮することができる。
　また、エアギャップ１４０、１４０間のフォトダイオード配線層１１１の部分が支柱の働きをして画素素子チップ１１０とロジックチップ１２０との間隔を所定の一定の長さ（寸法）に維持することができる。これにより断熱効果のばらつきを少なくすることができる。また、支柱の働きがあることで、画素素子チップ１１０やロジックチップ１２０にかかるストレスが緩和され、画素特性や信頼性の悪化を抑えることができる。
　なお、エアギャップ１４０の平面視の配列は、並列配列の他に、千鳥配列にすることもできる。
［第３実施形態の第２変形例の構成］
　図２２は、本開示に係る固体撮像装置１００の第３実施形態の第２変形例におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第２変形例における個々のエアギャップ１４０は、本図に示すように、平面視略六角形状又は亀甲状に形成されている。当該エアギャップ１４０は、発熱体１５０の上面においては、その形状が大きく、発熱体１５０の上面から離れるにつれて、徐々にその形状が小さくなるように形成されている。そして、複数個のエアギャップ１４０がハニカム状に配列され、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このように形成されたエアギャップ１４０を配設することにより発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができる。このため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、ハニカム状の構造は、強度に優れているため発熱体１５０に対して、エアギャップ１４０の面積を広く形成することができ、大きな断熱効果を発揮することができる。
　また、エアギャップ１４０、１４０間のフォトダイオード配線層１１１の部分が支柱の働きをして画素素子チップ１１０とロジックチップ１２０との間隔を所定の一定の長さ（寸法）に維持することができる。これにより断熱効果のばらつきを少なくすることができる。また、支柱の働きがあることで、画素素子チップ１１０やロジックチップ１２０にかかるストレスが緩和され、画素特性や信頼性の悪化を抑えることができる。
［第３実施形態の第３変形例の構成］
　図２３は、本開示に係る固体撮像装置１００の第３実施形態の第３変形例におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第３変形例における個々のエアギャップ１４０は、本図に示すように、平面視略矩形状の環状に形成されている。当該エアギャップ１４０は、発熱体１５０の上面においては、その環幅が長く、発熱体１５０の上面から離れるにつれて、徐々にその環幅が短くなるように形成されている。そして、複数個のエアギャップ１４０が略同心四角形状に配列されて、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このように形成されたエアギャップ１４０を略同心四角形状に配列することにより発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができる。このため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、エアギャップ１４０を略同心四角形状に配列することによりそれぞれの略同心四角形におけるエアギャップ１４０内の温度分布に等温線を形成することができる。したがって、温度分布のバラツキを軽減することができる。
　また、エアギャップ１４０、１４０間のフォトダイオード配線層１１１で形成される梁１４０ｆが、支柱の働きをして画素素子チップ１１０とロジックチップ１２０との間隔を所定の一定の長さ（寸法）に維持することができる。これにより断熱効果のばらつきを少なくすることができる。また、支柱の働きがあることで、画素素子チップ１１０やロジックチップ１２０にかかるストレスが緩和され、画素特性や信頼性の悪化を抑えることができる。
［第３実施形態の第４変形例の構成］
　図２４は、本開示に係る固体撮像装置１００の第３実施形態の第４変形例におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第４変形例における個々のエアギャップ１４０は、本図に示すように、平面視略円環状に形成されている。当該エアギャップ１４０は、発熱体１５０の上面においては、その環幅が長く、発熱体１５０の上面から離れるにつれて、徐々にその環幅が短くなるように形成されている。そして、複数個のエアギャップ１４０が略同心円状に配列されて、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このように形成されたエアギャップ１４０を略同心円状に配列することにより発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができる。このため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、略同心円状に配列することによりそれぞれの略同心円におけるエアギャップ１４０内の温度分布に等温線を形成することができる。したがって、温度分布のバラツキを軽減することができる。
　また、エアギャップ１４０、１４０間のフォトダイオード配線層１１１で形成される梁１４０ｆが、支柱の働きをして画素素子チップ１１０とロジックチップ１２０との間隔を所定の一定の長さ（寸法）に維持することができる。これにより断熱効果のばらつきを少なくすることができる。また、支柱の働きがあることで、画素素子チップ１１０やロジックチップ１２０にかかるストレスが緩和され、画素特性や信頼性の悪化を抑えることができる。
［第３実施形態の第５変形例の構成］
　図２５は、本開示に係る固体撮像装置１００の第３実施形態の第５変形例におけるエアギャップ１４０の平面視の形状の例を示すＹ－Ｙ模式端面図である。第５変形例における個々のエアギャップ１４０は、本図に示すように、平面視略長方形状又は略スリット状に形成されている。当該エアギャップ１４０は、発熱体１５０の上面においては、そのスリットの幅が大きく、発熱体１５０の上面から離れるにつれて、徐々にそのスリットの幅が小さくなるように形成されている。そして、複数個のエアギャップ１４０が並列配列され、発熱体１５０の上面の領域全体を覆う態様で配設されている。
　このように形成されたエアギャップ１４０を並列配列することにより発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができる。このため、基本形と同様に画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　さらに、スリット状に形成して並列配列することによりそれぞれのエアギャップ１４０の伸長方向の温度分布を略均一化することができる。したがって、スリット方向の温度分布のバラツキを軽減することができる。
　また、エアギャップ１４０、１４０間の配線層１１１で形成される梁１４０ｆが、支柱の働きをして画素素子チップ１１０とロジックチップ１２０との間隔を所定の一定の長さ（寸法）に維持することができる。これにより断熱効果のばらつきを少なくすることができる。また、支柱の働きがあることで、画素素子チップ１１０やロジックチップ１２０にかかるストレスが緩和され、画素特性や信頼性の悪化を抑えることができる。
　なお、スリット状の形状の両端は角でもよいし、長丸でもよい。
　第３実施形態は、以上のように形成されているために、発熱体１５０の発熱量が大きい領域の熱の画素素子チップ１１０への伝達を遮断することができ、画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　また、エアギャップ１４０の平面視の形状や厚さ（深さ）は、それぞれの発熱体１５０の発熱量、ロジックチップ１２０や画素素子チップ１１０の配線１１２、１２２又は端子１１４、１２４の配置等に応じて最適な大きさや形状等を選択することができる。
　また、エアギャップ１４０の平面視の個々の形状は、上記の例示した実施形態の形状に限定されるものではなく、本開示の趣旨に基づき各種の変形例をとり得ることはいうまでもない。
　また、エアギャップ１４０の平面視の配列の形状は、上記の例示した実施形態の形状に限定されるものではなく、前記の第１実施形態で説明した略矩形状、略円形状、略菱形状、略六角形又は略星形状等の何れかのように本開示の趣旨に基づき各種の変形例をとり得ることはいうまでもない。
＜４．本開示に係る固体撮像装置の第４実施形態＞
［第４実施形態の基本形の構成］
　次に、本開示に係る固体撮像装置１００の第４実施形態の基本形について説明する。図２６は、第４実施形態の基本形のＸ－Ｘ模式端面図である。本図は、前記の第１実施形態の基本形の図３に対応する。第４実施形態の基本形は、図２６に示すように、エアギャップ１４０の形状以外は、第１実施形態の基本形の図３と略同一である。また、第４実施形態の基本形の平面図は、エアギャップ１４０の平面視の形状を除き、第１実施形態の基本形の図１と略同一である。よって、以下、エアギャップ１４０以外の説明を省略する。
　第４実施形態の基本形は、図２６及び図２７に示すように、前記の第１実施形態の基本形及び第１変形例から第４変形例におけるエアギャップ１４０内に低熱伝導率材料１４２を充填したものである。低熱伝導率材料１４２としては、例えば、二酸化ケイ素（ＳｉＯ２）のポーラス絶縁材料がある。
　上記以外は、第１実施形態の基本形及び第１変形例から第４変形例と同様であるため説明を省略する。
［第４実施形態の第１変形例の構成］
　次に、本開示に係る固体撮像装置１００の第４実施形態の第１変形例について、簡単に説明する。本開示に係る固体撮像装置１００の第４実施形態の第１変形例の概略構造は、前記の第２実施形態の基本形及び第１変形例から第５変形例におけるエアギャップ１４０内に低熱伝導率材料１４２を充填したものである。低熱伝導率材料１４２としては、前記と同様に、例えば、二酸化ケイ素（ＳｉＯ２）のポーラス絶縁材料がある。
　上記以外は、第２実施形態の基本形及び第１変形例から第５変形例と同様であるため説明を省略する。
［第４実施形態の第２変形例の構成］
　次に、本開示に係る固体撮像装置１００の第４実施形態の第２変形例について、簡単に説明する。本開示に係る固体撮像装置１００の第４実施形態の第２変形例の概略構造は、前記の第３実施形態の基本形及び第１変形例から第５変形例におけるエアギャップ１４０内に低熱伝導率材料１４２を充填したものである。低熱伝導率材料１４２としては、前記と同様に、例えば、二酸化ケイ素（ＳｉＯ２）のポーラス絶縁材料がある。
　上記以外は、第３実施形態の基本形及び第１変形例から第５変形例と同様であるため説明を省略する。
　第４実施形態は、以上説明したように形成されているために、低熱伝導率材料１４２を適切に選定することにより、さらに、発熱体１５０が発生する熱の画素素子チップ１１０への伝達を遮断することができ、画素素子チップ１１０における暗電流や白点の発生の抑制等をすることができる。
　また、低熱伝導率材料１４２が支柱の働きをして画素素子チップ１１０とロジックチップ１２０との間隔を所定の一定の長さ（寸法）に維持することができる。これにより断熱効果のばらつきを少なくすることができる。また、支柱の働きがあることで、画素素子チップ１１０やロジックチップ１２０にかかるストレスが緩和され、画素特性や信頼性の悪化を抑えることができる。
　また、エアギャップ１４０の平面視の形状や厚さ（深さ）は、それぞれの発熱体１５０の発熱量、ロジックチップ１２０や画素素子チップ１１０の配線１１２、１２２又は端子１１４、１２４の配置等に応じて最適な大きさや形状等を選択することができる。
　また、エアギャップ１４０の平面視の形状は、上記の例示した実施形態の形状に限定されるものではなく、本開示の趣旨に基づき各種の変形例をとることができることはいうまでもない。
＜５．本開示に係る固体撮像装置の製造方法＞
［第１実施形態から第３実施形態の製造方法］
　次に、本開示に係る固体撮像装置１００の第１実施形態から第３実施形態の製造方法について、図２８Ａから図２８Ｄにより説明する。
　まず、図２８Ａに示すように、フォトダイオード配線層１１１とフォトダイオード形成層１０２を積層する。
　次に、図２８Ｂに示すように、フォトダイオード配線層１１１のロジックチップ１２０との接合面１１６にレジスト１７２を塗布してリソグラフィ及びエッチング工程によりエアギャップ１４０、１４０を形成する。また、厚さの厚いエアギャップ１４０ａや、やや厚さの厚いエアギャップ１４０ｂを形成する場合には、所定の深さ及び形状になるように、上記と同様の工程を繰り返せばよい。
　次に、図２８Ｃに示すように、フォトダイオード配線層１１１とフォトダイオード形成層１０２の積層体を１８０度反転させ、フォトダイオード配線層１１１の接合面１１６側（下面）にロジックチップ１２０を接合する。次に、ロジックチップ１２０の下面を絶縁保護膜１６０で被覆する。この場合において、端子１１４と端子１２４をＣｕＣｕ接続する。これにより、画素素子チップ１１０とロジックチップ１２０は、機械的及び電気的に接続される。
　次に、図２８Ｄに示すように、フォトダイオード形成層１０２の上面を化学的機械的研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｅｒ、以下、「ＣＭＰ」という。）により研磨して薄肉化する。
　そして、フォトダイオード形成層１０２の上面にカラーフィルタ１０６及びオンチップレンズ１０７を形成する。
　以上の工程を経ることにより固体撮像装置１００のチップが形成される。その後、個片化及びパッケージングがされることで第１実施形態から第３実施形態の固体撮像装置１００が完成する。
［第４実施形態の製造方法］
　次に、本開示に係る固体撮像装置１００の第４実施形態の製造方法について、図２９Ａから図２９Ｆにより説明する。第４実施形態の製造方法における図２９Ａから図２９Ｂ及び図２９Ｅから図２９Ｆの工程は、前記の第１実施形態から第３実施形態の製造方法における図２８Ａから図２８Ｂ及び図２８Ｃから図２８Ｄとそれぞれ同様である。
　したがって、図２９Ｂの工程の続きから説明する。図２９Ｃに示すように、リソグラフィ及びエッチング工程によりエアギャップ１４０、１４０が形成された面上に、化学的気相成長法（ＣＤＶ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）やゾルゲル法等により低熱伝導率材料１４２を形成する。
　次に、図２９Ｄに示すように、前記の図２９Ｃの工程において形成された低熱伝導率材料１４２の上面を、ＣＭＰにより研磨し平坦化する。
　次に、前記と同様に、図２９Ｅ及び図２９Ｆの工程を経ることにより固体撮像装置１００のチップが形成される。その後、個片化及びパッケージングがされることで第４実施形態の固体撮像装置１００が完成する。
＜６．電子機器の構成例＞
　上述した各実施形態に係る固体撮像装置１００の電子機器への適用例について、図３０により説明する。なお、この適用例は、前記の第１実施形態から第４実施形態に係る固体撮像装置１００に共通する。
　固体撮像装置１００は、デジタルスチルカメラやビデオカメラ等の撮像装置２００や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置１００を用いる複写機など、画像取込部（光電変換部）を用いる電子機器全般に対して適用可能である。固体撮像装置１００は、ワンチップとして形成された形態のものであってもよいし、パッケージングされた固体撮像装置１００でもよい。また、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態のものであってもよい。
　図３０に示すように、電子機器としての撮像装置２００は、光学部２０２と、固体撮像装置１００と、カメラ信号処理回路であるＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）回路２０３と、フレームメモリ２０４と、表示部２０５と、記録部２０６と、操作部２０７と、電源部２０８とを備える。ＤＳＰ回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６、操作部２０７及び電源部２０８は、信号線及び給電線よりなるバスライン２０９を介して相互に接続されている。
　光学部２０２は、複数のレンズを含み、被写体からの入射光（像光）を取り込んで固体撮像装置１００の撮像面上に結像する。固体撮像装置１００は、光学部２０２によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
　表示部２０５は、例えば、液晶パネルや有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネル等のパネル型表示装置からなり、固体撮像装置１００で撮像された動画または静止画を表示する。記録部２０６は、固体撮像装置１００で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部２０７は、ユーザによる操作の下に、撮像装置２００が持つ様々な機能について操作指令を発する。電源部２０８は、ＤＳＰ回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６及び操作部２０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　以上のような撮像装置２００によれば、画素素子チップ１１０の温度上昇を抑制した固体撮像装置１００を使用するために、画素素子チップ１１０における暗電流や白点の発生を抑制することができる。これにより、高画質な撮像画像を得ることができる。
　最後に、上述した各実施形態の説明は本開示の一例であり、本開示は上述の実施形態に限定されることはない。このため、上述した各実施形態以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。また、本明細書に記載された効果はあくまでも例示であって、これに限定されるものではなく、さらに他の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　画素領域を有し、前記画素領域の反対側の面に凹部が形成された画素素子チップと、
　発熱体を有し、前記画素素子チップの前記凹部が形成された面に接合され、前記画素素子チップとの間にエアギャップを形成する能動チップと、
を有する固体撮像装置。
（２）
　発熱体を有し、前記発熱体の上面に凹部が形成された能動チップと、
　画素領域を有し、前記画素領域の反対側の面が前記能動チップの前記凹部が形成された面に接合され、前記能動チップとの間にエアギャップを形成する画素素子チップと、
を有する固体撮像装置。
（３）
　前記エアギャップは、前記発熱体の上面の領域全体を覆う態様で配設された前記（１）又は前記（２）に記載の固体撮像装置。
（４）
　前記エアギャップの平面視の形状は、略矩形状、略円形状、略菱形状、略六角形又は略星形状の何れかである前記（１）から前記（３）の何れかに記載の固体撮像装置。
（５）
　前記エアギャップは複数個設けられ、その平面視の個々の形状は、均等な大きさに形成され、配列された前記（１）から前記（３）の何れかに記載の固体撮像装置。
（６）
　前記エアギャップは複数個設けられ、その平面視の個々の形状は、環幅が等しい環状に形成され、同心状に配列された前記（１）から前記（３）の何れかに記載の固体撮像装置。
（７）
　前記エアギャップは複数個設けられ、その平面視の個々の形状又は幅は、前記発熱体の上面の領域においては大きく、前記発熱体の上面から離れるにつれて、徐々に小さくなるように形成され、配列された前記（１）から前記（３）の何れかに記載の固体撮像装置。
（８）
　前記エアギャップは複数個設けられ、その平面視の個々の形状は環状に形成され、前記環状に形成された個々の環幅は、前記発熱体の上面の領域においては大きく、前記発熱体の上面から離れるにつれて、徐々に小さくなるように形成され、同心状に配列された前記（１）から前記（３）の何れかに記載の固体撮像装置。
（９）
　前記複数個設けられたエアギャップの平面視の個々の形状は、略矩形状、略円形状、略菱形状、略六角形又は略長方形の何れかである前記（５）又は前記（７）に記載の固体撮像装置。
（１０）
　前記複数個設けられたエアギャップの平面視の個々の環状の形状は、略角状又は略円状である前記（６）又は前記（８）に記載の固体撮像装置。
（１１）
　前記エアギャップの内部には、低熱伝導率材料が充填された前記（１）から前記（１０）の何れかに記載の固体撮像装置。
（１２）
　前記エアギャップは、前記発熱体の上面において厚さが厚く、前記発熱体の上面から離れるにつれて、徐々に厚さが薄くなるように穿設され、前記発熱体の上面の領域全体を覆う態様で配設された前記（１）から前記（１１）の何れかに記載の固体撮像装置。
（１３）
　前記画素素子チップと前記能動チップは、接続用の端子を介してＣｕＣｕ接続された前記（１）から前記（１２）の何れかに記載の固体撮像装置。
（１４）
　画素領域を有し、前記画素領域の反対側の面に凹部が形成された画素素子チップと、
　発熱体を有し、前記画素素子チップの前記凹部が形成された面に接合され、前記画素素子チップとの間にエアギャップを形成する能動チップと、
を有する固体撮像装置、
　又は、発熱体を有し、前記発熱体の上面に凹部が形成された能動チップと、
　画素領域を有し、前記画素領域の反対側の面が前記能動チップの前記凹部が形成された面に接合され、前記能動チップとの間にエアギャップを形成する画素素子チップと、
を有する固体撮像装置を有する電子機器。
　１００　　固体撮像装置
　１０１　　光電変換部
　１０２　　フォトダイオード形成層
　１０３　　画素領域
　１０６　　カラーフィルタ
　１０７　　オンチップレンズ
　１１０　　画素素子チップ
　１１１　　フォトダイオード配線層
　１１２　　配線
　１１３　　電極パッド
　１１４　　端子
　１１６　　接合面
　１２０　　ロジックチップ
　１２１　　配線層
　１２２　　配線
　１２４　　端子
　１３０　　メモリチップ
　１３１　　配線層
　１３２　　配線
　１３４　　端子
　１４０　　エアギャップ
　１４０ａ　厚さの厚いエアギャップ
　１４０ｂ　やや厚さの厚いエアギャップ
　１４０ｄ　突起
　１４０ｆ　梁
　１４２　　低熱伝導率材料
　１５０　　発熱体
　１６０　　絶縁保護膜
　１７２　　レジスト
　２００　　撮像装置

Claims (14)

  1. 　画素領域を有し、前記画素領域の反対側の面に凹部が形成された画素素子チップと、
    　発熱体を有し、前記画素素子チップの前記凹部が形成された面に接合され、前記画素素子チップとの間にエアギャップを形成する能動チップと、
    を有する固体撮像装置。
  2. 　発熱体を有し、前記発熱体の上面に凹部が形成された能動チップと、
    　画素領域を有し、前記画素領域の反対側の面が前記能動チップの前記凹部が形成された面に接合され、前記能動チップとの間にエアギャップを形成する画素素子チップと、
    を有する固体撮像装置。
  3. 　前記エアギャップは、前記発熱体の上面の領域全体を覆う態様で配設された請求項１に記載の固体撮像装置。
  4. 　前記エアギャップの平面視の形状は、略矩形状、略円形状、略菱形状、略六角形又は略星形状の何れかである請求項１に記載の固体撮像装置。
  5. 　前記エアギャップは複数個設けられ、その平面視の個々の形状は、均等な大きさに形成され、配列された請求項１に記載の固体撮像装置。
  6. 　前記エアギャップは複数個設けられ、その平面視の個々の形状は、環幅が等しい環状に形成され、同心状に配列された請求項１に記載の固体撮像装置。
  7. 　前記エアギャップは複数個設けられ、その平面視の個々の形状又は幅は、前記発熱体の上面の領域においては大きく、前記発熱体の上面から離れるにつれて、徐々に小さくなるように形成され、配列された請求項１に記載の固体撮像装置。
  8. 　前記エアギャップは複数個設けられ、その平面視の個々の形状は環状に形成され、前記環状に形成された個々の環幅は、前記発熱体の上面の領域においては大きく、前記発熱体の上面から離れるにつれて、徐々に小さくなるように形成され、同心状に配列された請求項１に記載の固体撮像装置。
  9. 　前記複数個設けられたエアギャップの平面視の個々の形状は、略矩形状、略円形状、略菱形状、略六角形又は略長方形の何れかである請求項５に記載の固体撮像装置。
  10. 　前記複数個設けられたエアギャップの平面視の個々の環状の形状は、略角状又は略円状である請求項６に記載の固体撮像装置。
  11. 　前記エアギャップの内部には、低熱伝導率材料が充填された請求項１に記載の固体撮像装置。
  12. 　前記エアギャップは、前記発熱体の上面において厚さが厚く、前記発熱体の上面から離れるにつれて、徐々に厚さが薄くなるように穿設され、前記発熱体の上面の領域全体を覆う態様で配設された請求項１に記載の固体撮像装置。
  13. 　前記画素素子チップと前記能動チップは、接続用の端子を介してＣｕＣｕ接続された請求項１に記載の固体撮像装置。
  14. 　画素領域を有し、前記画素領域の反対側の面に凹部が形成された画素素子チップと、　発熱体を有し、前記画素素子チップの前記凹部が形成された面に接合され、前記画素素子チップとの間にエアギャップを形成する能動チップと、
    を有する固体撮像装置、
    　又は、発熱体を有し、前記発熱体の上面に凹部が形成された能動チップと、
    　画素領域を有し、前記画素領域の反対側の面が前記能動チップの前記凹部が形成された面に接合され、前記能動チップとの間にエアギャップを形成する画素素子チップと、
    を有する固体撮像装置を有する電子機器。
PCT/JP2022/040690 2021-12-07 2022-10-31 固体撮像装置及び電子機器 WO2023105993A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021198893A JP2023084601A (ja) 2021-12-07 2021-12-07 固体撮像装置及び電子機器
JP2021-198893 2021-12-07

Publications (1)

Publication Number Publication Date
WO2023105993A1 true WO2023105993A1 (ja) 2023-06-15

Family

ID=86730195

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/040690 WO2023105993A1 (ja) 2021-12-07 2022-10-31 固体撮像装置及び電子機器

Country Status (2)

Country Link
JP (1) JP2023084601A (ja)
WO (1) WO2023105993A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006564A (ja) * 2002-03-28 2004-01-08 Sharp Corp 積層型半導体装置
JP2013021031A (ja) * 2011-07-07 2013-01-31 Sony Corp 固体撮像装置、電子機器
WO2015040784A1 (ja) * 2013-09-17 2015-03-26 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP2017085315A (ja) * 2015-10-27 2017-05-18 キヤノン株式会社 半導体装置および撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006564A (ja) * 2002-03-28 2004-01-08 Sharp Corp 積層型半導体装置
JP2013021031A (ja) * 2011-07-07 2013-01-31 Sony Corp 固体撮像装置、電子機器
WO2015040784A1 (ja) * 2013-09-17 2015-03-26 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP2017085315A (ja) * 2015-10-27 2017-05-18 キヤノン株式会社 半導体装置および撮像装置

Also Published As

Publication number Publication date
JP2023084601A (ja) 2023-06-19

Similar Documents

Publication Publication Date Title
US11177310B2 (en) Solid-state image pickup device
US10651231B2 (en) Member for solid-state image pickup device and method for manufacturing solid-state image pickup device
US11616089B2 (en) Semiconductor device, solid-state imaging device, and camera system
US20180096915A1 (en) Semiconductor device
US11817471B2 (en) Imaging device and electronic device configured by bonding a plurality of semiconductor substrates
JP2018170471A (ja) 半導体装置および機器
JP6140965B2 (ja) 半導体装置およびその製造方法
CN110741476B (zh) 晶片接合的背照式成像器
WO2023105993A1 (ja) 固体撮像装置及び電子機器
WO2022239464A1 (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
WO2023074233A1 (ja) 半導体装置及びその製造方法並びに電子機器
US20230056708A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
KR20230118436A (ko) 이미지 센서 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22903925

Country of ref document: EP

Kind code of ref document: A1