JP2013016793A - 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 - Google Patents
半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2013016793A JP2013016793A JP2012131892A JP2012131892A JP2013016793A JP 2013016793 A JP2013016793 A JP 2013016793A JP 2012131892 A JP2012131892 A JP 2012131892A JP 2012131892 A JP2012131892 A JP 2012131892A JP 2013016793 A JP2013016793 A JP 2013016793A
- Authority
- JP
- Japan
- Prior art keywords
- atom
- semiconductor crystal
- crystal layer
- semiconductor
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 298
- 239000000758 substrate Substances 0.000 title claims abstract description 203
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000013078 crystal Substances 0.000 claims abstract description 216
- 150000001875 compounds Chemical class 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 56
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical group [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 32
- 150000002815 nickel Chemical group 0.000 claims abstract description 23
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 19
- 229910052720 vanadium Inorganic materials 0.000 claims abstract description 18
- 125000004429 atom Chemical group 0.000 claims description 72
- 238000000926 separation method Methods 0.000 claims description 63
- 239000012535 impurity Substances 0.000 claims description 33
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- QXZUUHYBWMWJHK-UHFFFAOYSA-N [Co].[Ni] Chemical compound [Co].[Ni] QXZUUHYBWMWJHK-UHFFFAOYSA-N 0.000 claims description 7
- 229910017052 cobalt Inorganic materials 0.000 claims description 7
- 239000010941 cobalt Substances 0.000 claims description 7
- 238000002109 crystal growth method Methods 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 229910000531 Co alloy Inorganic materials 0.000 claims description 5
- 230000001747 exhibiting effect Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 9
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 29
- 239000010408 film Substances 0.000 description 28
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001869 cobalt compounds Chemical class 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002816 nickel compounds Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 230000009036 growth inhibition Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 125000004434 sulfur atom Chemical group 0.000 description 1
- 150000003464 sulfur compounds Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】単一基板上にソース・ドレインを同一工程で同時形成したIII−V族半導体のnMISFETおよびIV族半導体のpMISFETのソース・ドレイン領域抵抗または接触抵抗を小さくする。
【解決手段】Ge基板上に形成されたPチャネル型MISFETの第1ソースおよび第1ドレインが、Ge原子とニッケル原子との化合物、Ge原子とコバルト原子との化合物またはGe原子とニッケル原子とコバルト原子との化合物からなり、III−V族化合物半導体からなる半導体結晶層に形成されたNチャネル型MISFETの第2ソースおよび第2ドレインが、III族原子およびV族原子とニッケル原子との化合物、III族原子およびV族原子とコバルト原子との化合物、または、III族原子およびV族原子とニッケル原子とコバルト原子との化合物からなる半導体デバイスを提供する。
【選択図】図1
【解決手段】Ge基板上に形成されたPチャネル型MISFETの第1ソースおよび第1ドレインが、Ge原子とニッケル原子との化合物、Ge原子とコバルト原子との化合物またはGe原子とニッケル原子とコバルト原子との化合物からなり、III−V族化合物半導体からなる半導体結晶層に形成されたNチャネル型MISFETの第2ソースおよび第2ドレインが、III族原子およびV族原子とニッケル原子との化合物、III族原子およびV族原子とコバルト原子との化合物、または、III族原子およびV族原子とニッケル原子とコバルト原子との化合物からなる半導体デバイスを提供する。
【選択図】図1
Description
本発明は、半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法に関する。
GaAs、InGaAs等のIII−V族化合物半導体は、高い電子移動度を有し、Ge、SiGe等のIV族半導体は、高い正孔移動度を有する。よって、III−V族化合物半導体でNチャネル型のMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)を構成し、IV族半導体でPチャネル型のMOSFETを構成すれば、高い性能を備えたCMOSFET(Complementary Metal-Oxide-Semiconductor Field Effect Transistor)が実現できる。非特許文献1には、III−V族化合物半導体をチャネルとするNチャネル型MOSFETとGeをチャネルとするPチャネル型MOSFETが、単一基板に形成されたCMOSFET構造が開示されている。
非特許文献1 S. Takagi, et al., SSE, vol. 51, pp. 526-536, 2007.
非特許文献1 S. Takagi, et al., SSE, vol. 51, pp. 526-536, 2007.
III−V族化合物半導体をチャネルとするNチャネル型MISFET(Metal-Insulator-Semiconductor Field-Effect Transistor)(以下単に「nMISFET」という。)と、IV族半導体をチャネルとするPチャネル型MISFET(以下単に「pMISFET」という。)とを、一つの基板上に形成するには、nMISFET用のIII−V族化合物半導体と、pMISFET用のIV族半導体を同一基板上に形成する技術が必要になる。
また、nMISFETとpMISFETとで構成されるCMISFET(Complementary Metal-Insulator-Semiconductor Field-Effect Transistor)を、LSIとして安価に効率よく製造するには、nMISFETおよびpMISFETが同時に形成される製造プロセスを採用することが好ましい。特に、nMISFETのソース・ドレインとpMISFETのソース・ドレインが同時に形成できれば、工程を簡略化することができ、コスト削減とともに素子の微細化にも容易に対応できるようになる。
たとえばnMISFETのソース・ドレイン形成領域とpMISFETのソース・ドレイン形成領域とに、ソースおよびドレインとなる材料を薄膜として形成し、さらにフォトリソグラフィ等によりパターニングして形成することで、nMISFETのソース・ドレインとpMISFETのソース・ドレインとを同時に形成できる。しかし、nMISFETが形成されるIII−V族化合物半導体結晶層と、pMISFETが形成されるIV族半導体結晶層とでは、構成される材料が異なる。このため、nMISFETまたはpMISFETの一方または両方のソース・ドレイン領域の抵抗が大きくなり、あるいは、nMISFETまたはpMISFETの一方または両方のソース・ドレイン領域とソース・ドレイン電極との接触抵抗が大きくなる。従って、nMISFETおよびpMISFETの両方のソース・ドレイン領域の抵抗あるいはソース・ドレイン電極との接触抵抗を小さくすることが難しい。
本発明の目的は、チャネルがIII−V族化合物半導体であるnMISFETと、チャネルがIV族半導体であるpMISFETと、で構成されるCMISFETを、一つの基板上に形成する場合において、nMISFETおよびpMISFETの各ソースおよび各ドレインを同時に形成し、かつ、ソース・ドレイン領域の抵抗またはソース・ドレイン電極との接触抵抗が小さくなるような半導体デバイスおよびその製造方法を提供することにある。
上記課題を解決するために、本発明の第1の態様においては、Ge結晶からなるベース基板と、ベース基板表面の一部の上方に位置し、III−V族化合物半導体からなる半導体結晶層と、半導体結晶層が上方に位置しない領域のベース基板の一部をチャネルとし、第1ソースおよび第1ドレインを有するPチャネル型MISFETと、半導体結晶層の一部をチャネルとし、第2ソースおよび第2ドレインを有するNチャネル型MISFETと、を有し、第1ソースおよび第1ドレインが、Ge原子とニッケル原子との化合物、Ge原子とコバルト原子との化合物、または、Ge原子とニッケル原子とコバルト原子との化合物からなり、第2ソースおよび第2ドレインが、III族原子およびV族原子とニッケル原子との化合物、III族原子およびV族原子とコバルト原子との化合物、または、III族原子およびV族原子とニッケル原子とコバルト原子との化合物からなる半導体デバイスを提供する。
上記した半導体デバイスは、ベース基板と半導体結晶層との間に位置し、ベース基板と半導体結晶層とを電気的に分離する分離層を有してもよい。ベース基板と分離層とが接しする場合、ベース基板の分離層と接する領域が導電性であってよく、ベース基板の分離層と接する領域に印加した電圧が、Nチャネル型MISFETへのバックゲート電圧として作用してもよい。ベース基板と半導体結晶層とが接合面で接する場合、ベース基板の接合面の近傍に、p型またはn型の伝導型を示す不純物原子を含有し、半導体結晶層の接合面の近傍に、ベース基板に含有された不純物原子が示す伝導型とは異なる伝導型を示す不純物原子を含有してもよい。
本発明の第2の態様においては、第1の態様の半導体デバイスに用いる半導体基板であって、ベース基板と、半導体結晶層と、を有し、半導体結晶層が、ベース基板表面の一部の上方に位置する半導体基板を提供する。
ベース基板と半導体結晶層との間に位置し、ベース基板と半導体結晶層とを電気的に分離する分離層をさらに有してもよい。この場合、分離層として、非晶質絶縁体からなるものが挙げられる。あるいは、分離層として、半導体結晶層を構成する半導体結晶の禁制帯幅より大きな禁制帯幅を有する半導体結晶からなるものが挙げられる。ベース基板と半導体結晶層とが接合面で接する場合、ベース基板の接合面の近傍に、p型またはn型の伝導型を示す不純物原子を含有し、半導体結晶層の接合面の近傍に、ベース基板に含有された不純物原子が示す伝導型とは異なる伝導型を示す不純物原子を含有してもよい。半導体結晶層を複数有してもよく、複数の半導体結晶層のそれぞれが、ベース基板の上面と平行な面内で規則的に配列されてもよい。
本発明の第3の態様においては、第2の態様の半導体基板を製造する方法であって、半導体結晶層形成基板上に半導体結晶層をエピタキシャル結晶成長法により形成するエピタキシャル成長ステップと、半導体結晶層をベース基板表面の一部の領域またはその上方の領域に貼り合わせる貼り合わせステップと、を有する半導体基板の製造方法を提供する。あるいは上記した半導体基板を製造する方法であって、ベース基板表面の一部の上方に、半導体結晶層を構成する半導体結晶の禁制帯幅より大きな禁制帯幅を有する半導体結晶からなる分離層をエピタキシャル成長法により形成するステップと、分離層の上に半導体結晶層をエピタキシャル成長法により形成するステップと、を有する半導体基板の製造方法を提供する。あるいは、上記した半導体基板を製造する方法であって、ベース基板の表面近傍に、p型またはn型の伝導型を示す不純物原子を含有し、ベース基板表面の一部の上方に、半導体結晶層をエピタキシャル成長法により形成するステップを有し、半導体結晶層をエピタキシャル成長法により形成するステップにおいて、ベース基板に含有された不純物原子が示す伝導型とは異なる伝導型を示す不純物原子で、ベース基板をドープする半導体基板の製造方法を提供する。
半導体結晶層形成基板の表面に、エピタキシャル結晶成長法により形成された結晶性犠牲層を有してもよく、この場合、結晶性犠牲層を除去することで、半導体結晶層形成基板上にエピタキシャル成長された半導体結晶層と半導体結晶層形成基板とを分離するものであってもよい。半導体結晶層をエピタキシャル成長させた後に半導体結晶層を規則的な配列にパターニングするステップ、または半導体結晶層を予め規則的な配列に選択的にエピタキシャル成長させるステップ、のいずれかのステップを有してもよい。
本発明の第4の態様においては、第3の態様の半導体基板の製造方法を用いて、半導体結晶層を有する半導体基板を製造するステップと、半導体結晶層が上方に位置しない領域のベース基板の上、および半導体結晶層の上に、ゲート絶縁層を介してゲート電極を形成するステップと、ベース基板のソース電極形成領域上、ベース基板のドレイン電極形成領域上、半導体結晶層のソース電極形成領域上、および半導体結晶層のドレイン電極形成領域上に、ニッケル膜、コバルト膜およびニッケル−コバルト合金膜からなる群から選ばれた金属膜を形成するステップと、金属膜を加熱して、ベース基板に、Ge原子とニッケル原子との化合物、Ge原子とコバルト原子との化合物、または、Ge原子とニッケル原子とコバルト原子との化合物からなる第1ソースおよび第1ドレインを形成し、半導体結晶層に、III族原子およびV族原子とニッケル原子との化合物、III族原子およびV族原子とコバルト原子との化合物、または、III族原子およびV族原子とニッケル原子とコバルト原子との化合物からなる第2ソースおよび第2ドレインを形成するステップと、未反応の金属膜を除去するステップと、を有する半導体デバイスの製造方法を提供する。
図1は、半導体デバイス100の断面を示す。半導体デバイス100は、Ge結晶からなるベース基板102と、III−V族化合物半導体からなる半導体結晶層106とを有し、ベース基板102と半導体結晶層106との間に分離層110を有する。本例の半導体デバイス100は、半導体結晶層106の上に絶縁層112を有する。なお、図1に示した実施例からは、ベース基板102と、半導体結晶層106とを構成要件とする半導体基板の発明と、ベース基板102、分離層110および半導体結晶層106を構成要件とする半導体基板の発明との少なくとも2つの発明が把握できる。ベース基板102にはPチャネル型MISFET120が形成され、半導体結晶層106にはNチャネル型MISFET130が形成されている。
半導体結晶層106は、ベース基板102表面の一部の上方に位置する。半導体結晶層106の厚さは、20nm以下であることが好ましい。半導体結晶層106の厚さを20nm以下とすることで、極薄膜ボディのNチャネル型MISFET130を構成できる。Nチャネル型MISFET130のボディを極薄膜にすることで、短チャネル効果を抑制し、Nチャネル型MISFET130のリーク電流を減少することができる。
半導体デバイス100では、III−V族化合物半導体結晶層をNチャネル型MISFETに使用し、Ge結晶をPチャネル型MISFETに使用する。III−V族化合物半導体結晶として、InxGa1−xAs(0<x<1)結晶、GaAs結晶、または、InP結晶が挙げられる。また、III−V族化合物半導体結晶として、GaAsまたはInPに格子整合または擬格子整合するIII−V族化合物半導体の混晶が挙げられる。また、III−V族化合物半導体結晶として、当該混晶とInxGa1−xAs(0<x<1)結晶、GaAs結晶またはInP結晶との積層体が挙げられる。なお、III−V族化合物半導体結晶としては、InxGa1−xAs(0<x<1)結晶が好適である。III−V族化合物半導体結晶では電子移動度が高く、IV族半導体結晶特にGeでは正孔移動度が高いので、CMISFETの性能を最大化することができる。
分離層110は、ベース基板102と半導体結晶層106との間に位置する。分離層110は、ベース基板102と半導体結晶層106とを電気的に分離する。
分離層110は、非晶質絶縁体からなるものであってもよい。半導体結晶層106および分離層110が貼り合わせ法により形成された場合、分離層110は、非晶質絶縁体になる。非晶質絶縁体からなる分離層110として、Al2O3、AlN、Ta2O5、ZrO2、HfO2、La2O3、SiOx(例えばSiO2)、SiNx(例えばSi3N4)およびSiOxNyのうちの少なくとも1からなる層、またはこれらの中から選ばれた少なくとも2層の積層が挙げられる。
分離層110は、半導体結晶層106を構成する半導体結晶の禁制帯幅より大きな禁制帯幅を有する半導体結晶からなるものであってもよい。このような半導体結晶は、エピタキシャル結晶成長法により形成できる。半導体結晶層106がInGaAs結晶層またはGaAs結晶層である場合、分離層110を構成する半導体結晶として、AlGaAs結晶、AlInGaP結晶、AlGaInAs結晶、または、InP結晶が挙げられる。
絶縁層112の一部112aは、Nチャネル型MISFET130のゲート絶縁層として機能する。絶縁層112として、Al2O3、AlN、Ta2O5、ZrO2、HfO2、La2O3、SiOx(例えばSiO2)、SiNx(例えばSi3N4)およびSiOxNyのうちの少なくとも1からなる層、またはこれらの中から選ばれた少なくとも2層の積層が挙げられる。
Pチャネル型MISFET120は、第1ゲート122、第1ソース124および第1ドレイン126を有する。第1ソース124および第1ドレイン126は、ベース基板102に形成される。Pチャネル型MISFET120は、半導体結晶層106が上方に位置しない領域のベース基板102に形成され、第1ソース124および第1ドレイン126に挟まれるベース基板102の一部102aをチャネルとする。第1ゲート122は、当該一部104aの上方に形成される。チャネル領域であるベース基板102の一部102aと第1ゲート122に挟まれた分離層110の一部110aは、Pチャネル型MISFET120のゲート絶縁層として機能してもよい。
第1ソース124および第1ドレイン126は、Ge原子とニッケル原子との化合物からなる。あるいは第1ソース124および第1ドレイン126は、Ge原子とコバルト原子との化合物からなる。あるいは第1ソース124および第1ドレイン126は、Ge原子とニッケル原子とコバルト原子との化合物からなる。これらGeのニッケル化合物あるいはコバルト化合物あるいはニッケル−コバルト化合物は、電気抵抗が低い低抵抗化合物である。
Nチャネル型MISFET130は、第2ゲート132、第2ソース134および第2ドレイン136を有する。第2ソース134および第2ドレイン136は、半導体結晶層106に形成される。Nチャネル型MISFET130は、第2ソース134および第2ドレイン136に挟まれる半導体結晶層106の一部106aをチャネルとする。第2ゲート132は、当該一部106aの上方に形成される。チャネル領域である半導体結晶層106の一部106aと第2ゲート132に挟まれた領域には、絶縁層112の一部112aが形成される。当該一部112aは、Nチャネル型MISFET130のゲート絶縁層として機能してもよい。
第2ソース134および第2ドレイン136は、III族原子およびV族原子とニッケル原子との化合物からなる。あるいは第2ソース134および第2ドレイン136は、III族原子およびV族原子とコバルト原子との化合物からなる。あるいは第2ソース134および第2ドレイン136は、III族原子およびV族原子とニッケル原子とコバルト原子との化合物からなる。これらIII−V族結晶のニッケル化合物あるいはコバルト化合物あるいはニッケル−コバルト化合物は、電気抵抗が低い低抵抗化合物である。
以上の通り、Pチャネル型MISFET120のソース・ドレイン(第1ソース124および第1ドレイン126)と、Nチャネル型MISFET130のソース・ドレイン(第2ソース134および第2ドレイン136)が、共通の原子(ニッケル原子、コバルト原子またはその両方の原子)の化合物からなる。これは共通の原子を有する材料膜を用いた当該部位の製造を可能にする構成であり、製造工程の簡略化を可能にする。また、共通の原子としてニッケルまたはコバルトまたはその両方を用いることで、III−V族化合物半導体結晶層に形成したソース・ドレイン、Ge結晶に形成したソース・ドレインの何れであっても、ソース領域およびドレイン領域の電気抵抗を低くできる。この結果、製造工程を簡略化すると共にFETの性能を高くすることができる。
なお、第1ソース124および第1ドレイン126にアクセプタ不純物原子をさらに含んでよく、第2ソース134および第2ドレイン136にドナー不純物原子をさらに含んでよい。Nチャネル型MISFET130のソース・ドレイン(第2ソース134および第2ドレイン136)部に添加されるドナー不純物原子として、Si、S、Se、Geが挙げられる。Pチャネル型MISFET120のソース・ドレイン(第1ソース124および第1ドレイン126)部に添加されるアクセプタ不純物原子として、B、Al、Ga、Inが挙げられる。
図2から図6は、半導体デバイス100の製造過程における断面を示す。まず、ベース基板102と半導体結晶層形成基板160を用意し、半導体結晶層形成基板160上に半導体結晶層106をエピタキシャル結晶成長法により形成する。また、ベース基板102上に分離層110を形成する。分離層110は、たとえばALD(Atomic Layer Deposition)法、熱酸化法、蒸着法、CVD(Chemical Vapor Deposition)法、スパッタ法等の薄膜形成法により形成する。半導体結晶層形成基板160としてInP基板、GaAs基板が選択できる。
半導体結晶層106のエピタキシャル結晶成長には、MOCVD(Metal Organic Chemical Vapor Deposition)法を利用することができる。III−V族化合物半導体結晶層をMOCVD法で形成する場合、InソースにはTMIn(トリメチルインジウム)を、GaソースにはTMGa(トリメチルガリウム)を、AsソースにはAsH3(アルシン)、PソースにはPH3(ホスフィン)を用いることができる。キャリアガスには水素を用いることができる。反応温度は、300℃から900℃の範囲で、好ましくは450〜750℃の範囲で適宜選択できる。Pチャネル型MISFET120をベース基板102に形成するに際して、ベース基板となるGe基板表面にさらに結晶性の良いGeエピタキシャル結晶層を形成することもできる。Ge結晶層をCVD法で形成する場合、Geソースには、GeH4(ゲルマン)を用いることもできる。キャリアガスには水素を用いることができる。反応温度は、300℃から900℃の範囲で、好ましくは450〜750℃の範囲で適宜選択できる。ソースガス供給量や反応時間を適宜選択することでエピタキシャル成長層の厚さを制御することができる。
図2に示すように、半導体結晶層106の表面と分離層110の表面をアルゴンビーム150で活性化する。その後、図3に示すように、半導体結晶層106の表面を分離層110の表面の一部に貼り合わせて接合する。貼り合わせは室温で行うことができる。活性化はアルゴンビーム150である必要はなく、他の希ガス等のビームであっても良い。その後、半導体結晶層形成基板160をHCl溶液等でエッチングし、除去する。これにより、ベース基板102上に分離層110が形成され、分離層110表面の一部の上に半導体結晶層106が形成される。なお、分離層110とベース基板102とを貼り合わせる前に、半導体結晶層106の表面を硫黄原子で終端する硫黄終端処理を行っても良い。
図2および図3に示す例では、分離層110をベース基板102の上にのみ形成し、分離層110の表面と半導体結晶層106の表面とを貼り合わせる例を説明したが、半導体結晶層106の上にも分離層110を形成し、ベース基板102上の分離層110の表面と半導体結晶層106上の分離層110の表面とを貼り合わせてもよい。この場合、分離層110の貼り合わせる面を親水化処理することが好ましい。親水化処理した場合は、分離層110どうしを加熱して貼り合わせることが好ましい。あるいは、半導体結晶層106の上にのみ分離層110を形成し、ベース基板102の表面と半導体結晶層106上の分離層110の表面とを貼り合わせてもよい。
図2および図3に示す例では、半導体結晶層106をベース基板102上の分離層110に貼り合わせた後に、半導体結晶層106を半導体結晶層形成基板160から分離する例を説明したが、半導体結晶層106を半導体結晶層形成基板160から分離した後に、半導体結晶層106を分離層110に貼り合わせてもよい。この場合、半導体結晶層106を半導体結晶層形成基板160から分離した後、分離層110に貼り合わせるまでの間、適切な転写用基板に半導体結晶層106を保持することが好ましい。
図4に示すように、半導体結晶層106の上に絶縁層112を形成する。絶縁層112は、たとえばALD法、熱酸化法、蒸着法、CVD法、スパッタ法等の薄膜形成法により形成する。さらに、ゲートとなる金属たとえばタンタルの薄膜を蒸着法、CVD法またはスパッタ法により形成し、当該薄膜をフォトリソグラフィを用いてパターニングし、半導体結晶層106が形成されていないベース基板102の上方に第1ゲート122を形成し、半導体結晶層106の上方に第2ゲート132を形成する。
図5に示すように、第1ゲート122の両側の分離層110に、ベース基板102に達する開口を形成し、第2ゲート132の両側の絶縁層112に、半導体結晶層106に達する開口を形成する。各ゲートの両側とは、水平方向における、各ゲートの両側を指す。この第1ゲート122両側の開口および第2ゲート132両側の開口のそれぞれは、第1ソース124、第1ドレイン126、第2ソース134および第2ドレイン136のそれぞれが形成される領域に該当する。これら開口の底部に露出したベース基板102、および、半導体結晶層106のそれぞれに接するように、ニッケルからなる金属膜170を形成する。金属膜170は、コバルト膜、またはニッケル−コバルト合金膜であってもよい。
図6に示すように、金属膜170を加熱する。加熱により、ベース基板102と金属膜170とが反応し、Ge原子と、金属膜170を構成する原子との化合物が形成され、第1ソース124および第1ドレイン126となる。同時に、半導体結晶層106と金属膜170とが反応し、III族原子およびV族原子と、金属膜170を構成する原子との化合物が形成され、第2ソース134および第2ドレイン136となる。金属膜170がニッケル膜である場合、第1ソース124および第1ドレイン126として、Ge原子とニッケル原子との低抵抗化合物が生成され、第2ソース134および第2ドレイン136として、第2半導体結晶層106を構成するIII族原子およびV族原子とニッケル原子との低抵抗化合物が生成される。なお、金属膜170がコバルト膜である場合、第1ソース124および第1ドレイン126として、Ge原子とコバルト原子との化合物が生成され、第2ソース134および第2ドレイン136として、III族原子およびV族原子とコバルト原子との化合物が生成される。金属膜170がニッケル−コバルト合金膜である場合、第1ソース124および第1ドレイン126として、Ge原子とニッケル原子とコバルト原子との化合物が生成され、第2ソース134および第2ドレイン136として、III族原子およびV族原子とニッケル原子とコバルト原子との化合物が生成される。最後に未反応の金属膜170を除去し、図1の半導体デバイス100が製造できる。
金属膜170の加熱方法は、RTA(rapid thermal annealing)法が好ましい。RTA法を用いる場合、加熱温度としては250℃〜450℃を用いることができる。上記のような方法により、第1ソース124、第1ドレイン126、第2ソース134および第2ドレイン136をセルフアラインで形成できる。
以上説明した半導体デバイス100とその製造方法によれば、第1ソース124、第1ドレイン126、第2ソース134および第2ドレイン136が、同一プロセスで同時に形成されるので、製造工程を簡略化できる。その結果、製造コストが低減され、微細化も容易になる。また、第1ソース124、第1ドレイン126、第2ソース134および第2ドレイン136が、ベース基板102 あるいは半導体結晶層106を構成する原子、すなわちGe原子あるいはIII−V族原子とニッケル、コバルトあるいはニッケル・コバルト合金との低抵抗化合物である。またこれらの低抵抗化合物と半導体デバイス100のチャネルを構成するGeおよび半導体結晶層106との接触電位障壁は0.1eV以下と、極めて小さい。また、第1ソース124、第1ドレイン126、第2ソース134および第2ドレイン136の各々と電極金属とのコンタクトがオーミックコンタクトとなり、Pチャネル型MISFET120およびNチャネル型MISFET130の各オン電流を大きくすることができる。また、第1ソース124、第1ドレイン126、第2ソース134および第2ドレイン136の各抵抗が小さくなるから、Pチャネル型MISFET120およびNチャネル型MISFET130のチャネル抵抗を低くする必要がなく、ドーピング不純物原子の濃度を少なくできる。この結果、チャネル層でのキャリアの移動度を大きくすることができる。
上記した半導体デバイス100では、ベース基板102と分離層110とが接しており、ベース基板102の分離層110と接する領域が導電性であるならば、ベース基板102の分離層110と接する領域に電圧を印加し、当該電圧を、Nチャネル型MISFET130へのバックゲート電圧として作用させることができる。バックゲート電圧の作用は、Nチャネル型MISFET130のオン電流を大きくし、オフ電流を小さくすることができる。
上記した半導体デバイス100において、半導体結晶層106を複数有し、複数の半導体結晶層106のそれぞれが、ベース基板102の上面と平行な面内で規則的に配列されてもよい。このように、半導体結晶層106を規則的に配列することで、半導体デバイス100に使用する半導体基板の生産性を高めることができる。半導体結晶層106の規則的な配列は、半導体結晶層106をエピタキシャル成長させた後に半導体結晶層106を規則的な配列にパターニングする方法、または半導体結晶層106を予め規則的な配列に選択的にエピタキシャル成長させる方法、または半導体結晶層106を、半導体結晶層形成基板160上にエピタキシャル成長させた後、半導体結晶層形成基板160から分離し、所定の形状に整形した後、規則的な配列でベース基板102上に貼り合せる方法、のいずれかの方法により実施でき、また、いずれか複数の方法を組み合わせた方法により実施できる。
上記した半導体デバイス100において、分離層110を、半導体結晶層106を構成する半導体結晶の禁制帯幅より大きな禁制帯幅を有する半導体結晶とする場合、ベース基板102上に分離層110および半導体結晶層106を連続してエピタキシャル成長法により形成できる。なお、分離層110がエピタキシャル成長結晶である場合、分離層110および半導体結晶層106をベース基板102上に形成した後、分離層110を酸化して非晶質絶縁体層に転換してもよい。たとえば、分離層110がAlAs、あるいはAlInPである場合、選択酸化技術により、分離層110を絶縁性酸化物とすることができる。
上記した半導体デバイス100の製造方法における貼り合わせ工程では、半導体結晶層形成基板をエッチングして除去する例を説明したが、図7に示すように、結晶性犠牲層190を用いて半導体結晶層形成基板を除去することもできる。すなわち、半導体結晶層形成基板140の上に半導体結晶層106を形成する前に、半導体結晶層形成基板140の表面に、結晶性犠牲層190をエピタキシャル結晶成長法により形成する。その後、結晶性犠牲層190の表面に半導体結晶層106をエピタキシャル成長法により形成し、ベース基板102上の分離層110を形成し、半導体結晶層106の表面と分離層110の表面をアルゴンビーム150で活性化する。その後、半導体結晶層106の表面と分離層110の表面を貼り合わせ、図8に示すように、結晶性犠牲層190を除去する。これにより、半導体結晶層形成基板140上の半導体結晶層106と半導体結晶層形成基板140とが分離される。当該方法によれば、半導体結晶層形成基板の再利用が可能になり、製造コストを低くすることができる。
図9は、半導体デバイス200の断面を示す。半導体デバイス200は、半導体デバイス100における分離層110を有さず、半導体結晶層106がベース基板102に接して配置されている。なお、半導体デバイス200では、分離層110が無いのでPチャネル型MISFET120のゲート絶縁層として絶縁層112が用いられる。その他は半導体デバイス100と同じ構造を有するので、共通する部材等の説明は省略する。
半導体デバイス200は、ベース基板102と半導体結晶層106とが接合面103で接し、ベース基板102の接合面103の近傍に、p型またはn型の伝導型を示す不純物原子を含有し、半導体結晶層106の接合面103の近傍に、ベース基板102に含有された不純物原子が示す伝導型とは異なる伝導型を示す不純物原子を含有する。つまり、半導体デバイス200は、接合面103の近傍にpn接合を有する。分離層110が無い構造であっても、接合面103近傍に形成されるpn接合によって、ベース基板102と半導体結晶層106とを電気的に分離することが可能であり、ベース基板102に形成されるPチャネル型MISFETと半導体結晶層106に形成されるNチャネル型MISFET130とを電気的に分離することができる。
なお、半導体デバイス200は、ベース基板102の上に半導体結晶層106をエピタキシャル成長法により形成し、半導体結晶層106の上に絶縁層112を形成する工程以降の工程を半導体デバイス100の場合と同様の工程にすることで製造できる。ただし、pn接合の形成は、ベース基板102の表面近傍に、p型またはn型の伝導型を示す不純物原子を含有させ、半導体結晶層106をエピタキシャル成長法により形成するステップにおいて、ベース基板102に含有された不純物原子が示す伝導型とは異なる伝導型を示す不純物原子で半導体結晶層106をドープすることで実施できる。
半導体結晶層106をベース基板102の上に直接形成する構造において、素子分離の必要性が低い場合には分離構造としてのpn接合は必須ではない。つまり、半導体デバイス200は、ベース基板102の接合面103の近傍にp型またはn型の伝導型を示す不純物原子を含有せず、半導体結晶層106の接合面103の近傍にp型またはn型の伝導型を示す不純物原子を含有しない構造であってもよい。
半導体結晶層106をベース基板102の上に直接形成する場合、エピタキシャル成長の後、またはエピタキシャル成長の途中において、アニール処理を施してもよい。アニール処理により、半導体結晶層106中の転位が低減する。また、エピタキシャル成長法は、ベース基板102の表面全部に半導体結晶層106を一様に成長する方法、あるいは、SiO2等の成長阻害層でベース基板102の表面を細かく分割し、選択的に成長する方法の何れのエピタキシャル成長法であってもよい。
(実施例)
ベース基板102としてGe(100)ウェハを用い、半導体結晶層形成基板160としてInP(100)ウェハを用いた。InP(100)ウェハ上にInGaAs層をエピタキシャル成長法により形成し、InGaAs層上にALD法によりAl2O3層を形成した。Ge(100)ウェハ上にALD法によりAl2O3層を形成した。InP(100)ウェハ上のAl2O3層とGe(100)ウェハ上のAl2O3層とを貼り合わせ、アニール後にInP(100)ウェハをHClエッチングにより除去した。InGaAs層のIn比は0.53とし、不純物濃度は1015atoms/cm3のオーダーとした。Ge基板の不純物濃度は1〜2×1014atoms/cm3とした。このときの抵抗率は7.1〜9.5Ω・cmであった。InGaAs層の厚さが、20nm、50nm、100nmの3種類のデバイスを作成した。
ベース基板102としてGe(100)ウェハを用い、半導体結晶層形成基板160としてInP(100)ウェハを用いた。InP(100)ウェハ上にInGaAs層をエピタキシャル成長法により形成し、InGaAs層上にALD法によりAl2O3層を形成した。Ge(100)ウェハ上にALD法によりAl2O3層を形成した。InP(100)ウェハ上のAl2O3層とGe(100)ウェハ上のAl2O3層とを貼り合わせ、アニール後にInP(100)ウェハをHClエッチングにより除去した。InGaAs層のIn比は0.53とし、不純物濃度は1015atoms/cm3のオーダーとした。Ge基板の不純物濃度は1〜2×1014atoms/cm3とした。このときの抵抗率は7.1〜9.5Ω・cmであった。InGaAs層の厚さが、20nm、50nm、100nmの3種類のデバイスを作成した。
InGaAs層の表面を硫黄化合物で処理し、ALD法によりAl2O3層を堆積した。Al2O3層の一部をエッチングし、さらにInGaAs層の一部をエッチングして、Ge基板上にInGaAs層が無い領域を形成した。Ta膜をスパッタリングし、当該Ta膜をパターニングして、Ge基板上のAl2O3層およびInGaAs層上のAl2O3層の各Al2O3層上にTaからなるゲートを形成した。ゲート形成後に350℃でアニールした。図10は、InGaAs層上のTaゲート部分の断面を観察したTEM写真である。図11は、Ge基板上のTaゲート部分の断面を観察したTEM写真である。図10および図11は、InGaAs層の厚さが50nmの場合である。
ゲート両側のAl2O3層に開口を形成し、Ni膜をスパッタリングにより堆積した。250℃、1分の加熱によりNiとGe、およびNiとInGaAsを反応させ、未反応のNiをウェットエッチングにより除去し、InGaAs層およびGe基板の各々にNi化合物からなるソース・ドレインを形成した。図12は、Ge基板上のpMOSFETとInGaAs層上のnMOSFETを上方から観察したSEM写真である。
図13は、Ge基板上pMOSFETとInGaAs層上nMOSFETのドレイン電流対ドレイン電圧特性を示す。各FETのゲート幅Wおよびゲート長Lは各々100μmおよび50μmである。InGaAs層の厚さが20nmのものを示した。ゲート電圧を0〜−2V(pMOSFETの場合)、0〜2V(nMOSFETの場合)の範囲で変えた。ゲート電圧で適切に制御された良好なドレイン電流対ドレイン電圧特性が観測された。
図14および図15は、ゲート電圧対ドレイン電流特性を示す。ドレイン電流はゲート幅で規格化した絶対値で示す。図14は、Ge基板上pMOSFETの特性を示し、図15は、InGaAs層上nMOSFETの特性を示す。各FETのゲート幅Wおよびゲート長Lは各々100μmおよび20μmである。InGaAs層の厚さは20nmである。各図において、ドレイン電圧が1Vの場合と50mVの場合を示した。図15のnMOSFETについては、シングルゲート(SG)の場合に加えてダブルゲート(DG)の場合も示した。図14および図15より、Ge基板上pMOSFETおよびInGaAs層上nMOSFETの何れのFETも正常に動作していることがわかる。特に、InGaAs層上nMOSFETのダブルゲート動作においては、電流オンオフ比が106程度であり、良好なトランジスタ特性を示す。
図16は、Ge基板上pMOSFETのホール移動度を電荷密度Nsとの関係で示す。図17は、InGaAs層上nMOSFETの電子移動度を電荷密度Nsとの関係で示す。図17では、InGaAs層の厚さが20nm、50nm、100nmの各々の場合について示す。図16および図17において、比較としてSiを活性層とする場合の移動度を示す。図16および図17より、Ge基板上pMOSFETのホール移動度、InGaAs層上nMOSFETの電子移動度の何れもが、各々260cm2/Vs、1800cm2/Vsと高い値を示すことがわかった。これらの値は、Siの場合と比較して、それぞれ2.3倍、3.5倍であった。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。また、第1層が第2層の「上方」にあるとは、第1層が第2層の上面に接して設けられる場合と、第1層の下面および第2層の上面の間に他の層が介在している場合とを含む。また、「上」、「下」等の方向を指す語句は、半導体基板および半導体デバイスにおける相対的な方向を示しており、地面等の外部の基準面に対する絶対的な方向を指すものではない。
100 半導体デバイス、102 ベース基板、102a ベース基板の一部、103 接合面、106 半導体結晶層、106a 半導体結晶層の一部、110 分離層、110a 分離層の一部、112 絶縁層、112a 絶縁層の一部、120 Pチャネル型MISFET、122 第1ゲート、124 第1ソース、126 第1ドレイン、130 Nチャネル型MISFET、132 第2ゲート、134 第2ソース、136 第2ドレイン、140 半導体結晶層形成基板、150 アルゴンビーム、160 半導体結晶層形成基板、170 金属膜、190 結晶性犠牲層、200 半導体デバイス
Claims (16)
- Ge結晶からなるベース基板と、
前記ベース基板における一部の領域の上方に位置し、III−V族化合物半導体からなる半導体結晶層と、
前記半導体結晶層が上方に位置しない前記ベース基板の領域の一部をチャネルとし、第1ソースおよび第1ドレインを有するPチャネル型MISFETと、
前記半導体結晶層の一部をチャネルとし、第2ソースおよび第2ドレインを有するNチャネル型MISFETと、を有し、
前記第1ソースおよび前記第1ドレインが、Ge原子とニッケル原子との化合物、Ge原子とコバルト原子との化合物、または、Ge原子とニッケル原子とコバルト原子との化合物からなり、
前記第2ソースおよび前記第2ドレインが、III族原子およびV族原子とニッケル原子との化合物、III族原子およびV族原子とコバルト原子との化合物、または、III族原子およびV族原子とニッケル原子とコバルト原子との化合物からなる
半導体デバイス。 - 前記ベース基板と前記半導体結晶層との間に位置し、前記ベース基板と前記半導体結晶層とを電気的に分離する分離層を有する
請求項1に記載の半導体デバイス。 - 前記ベース基板と前記分離層とが接し、
前記ベース基板の前記分離層と接する領域が導電性であり、
前記ベース基板の前記分離層と接する領域に印加した電圧が、前記Nチャネル型MISFETへのバックゲート電圧として作用する
請求項2に記載の半導体デバイス。 - 前記ベース基板と前記半導体結晶層とが接合面で接し、
前記接合面の近傍における前記ベース基板の領域に、p型またはn型の伝導型を示す不純物原子を含有し、
前記接合面の近傍における前記半導体結晶層の領域に、前記ベース基板に含有された不純物原子が示す伝導型とは異なる伝導型を示す不純物原子を含有する
請求項1に記載の半導体デバイス。 - 請求項1から請求項4の何れか一項に記載の半導体デバイスに用いる半導体基板であって、
前記ベース基板と、前記半導体結晶層と、を有し、
前記半導体結晶層が、前記ベース基板表面の一部の上方に位置する
半導体基板。 - 前記ベース基板と前記半導体結晶層との間に位置し、前記ベース基板と前記半導体結晶層とを電気的に分離する分離層、をさらに有する
請求項5に記載の半導体基板。 - 前記分離層が、非晶質絶縁体からなる
請求項6に記載の半導体基板。 - 前記分離層が、前記半導体結晶層を構成する半導体結晶の禁制帯幅より大きな禁制帯幅を有する半導体結晶からなる
請求項6に記載の半導体基板。 - 前記ベース基板と前記半導体結晶層とが接合面で接し、
前記接合面の近傍における前記ベース基板の領域に、p型またはn型の伝導型を示す不純物原子を含有し、
前記接合面の近傍における前記半導体結晶層の領域に、前記ベース基板に含有された不純物原子が示す伝導型とは異なる伝導型を示す不純物原子を含有する
請求項5に記載の半導体基板。 - 前記半導体結晶層を複数有し、
複数の前記半導体結晶層のそれぞれが、前記ベース基板の上面と平行な面内で規則的に配列されている
請求項5から請求項9の何れか一項に記載の半導体基板。 - 請求項5、請求項6、請求項7または請求項10に記載の半導体基板を製造する方法であって、
半導体結晶層形成基板上に前記半導体結晶層をエピタキシャル結晶成長法により形成するエピタキシャル成長ステップと、
前記半導体結晶層を前記ベース基板における一部の領域またはその上方の領域に貼り合わせる貼り合わせステップと、
を有する半導体基板の製造方法。 - 請求項5、請求項6、請求項9または請求項10に記載の半導体基板を製造する方法であって、
前記ベース基板における一部の領域の上方に、前記半導体結晶層を構成する半導体結晶の禁制帯幅より大きな禁制帯幅を有する半導体結晶からなる分離層をエピタキシャル成長法により形成するステップと、
前記分離層の上に前記半導体結晶層をエピタキシャル成長法により形成するステップと、
を有する半導体基板の製造方法。 - 請求項5に記載の半導体基板を製造する方法であって、
前記ベース基板の表面近傍に、p型またはn型の伝導型を示す不純物原子を含有させるステップと、
前記ベース基板表面の一部の上方に、前記半導体結晶層をエピタキシャル成長法により形成するステップとを有し、
前記半導体結晶層をエピタキシャル成長法により形成するステップにおいて、前記ベース基板に含有された不純物原子が示す伝導型とは異なる伝導型を示す不純物原子で、前記ベース基板をドープする
半導体基板の製造方法。 - 前記半導体結晶層形成基板の上に半導体結晶層を形成する前に、前記半導体結晶層形成基板の表面に、エピタキシャル結晶成長法により結晶性犠牲層を形成するステップを有し、
前記半導体結晶層を前記ベース基板に貼り合わせた後に前記結晶性犠牲層を除去することで、前記半導体結晶層形成基板上にエピタキシャル成長された半導体結晶層と前記半導体結晶層形成基板とを分離する
請求項11に記載の半導体基板の製造方法。 - 前記半導体結晶層をエピタキシャル成長させた後に前記半導体結晶層を規則的な配列にパターニングするステップ、または前記半導体結晶層を予め規則的な配列に選択的にエピタキシャル成長させるステップ、のいずれかのステップを有する
請求項11から請求項14の何れか一項に記載の半導体基板の製造方法。 - 請求項11から請求項15の何れか一項に記載の半導体基板の製造方法を用いて、前記半導体結晶層を有する半導体基板を製造するステップと、
前記半導体結晶層が上方に位置しない領域の前記ベース基板の上、および前記半導体結晶層の上に、ゲート絶縁層を介してゲート電極を形成するステップと、
前記ベース基板のソース電極形成領域上、前記ベース基板のドレイン電極形成領域上、前記半導体結晶層のソース電極形成領域上、および前記半導体結晶層のドレイン電極形成領域上に、ニッケル膜、コバルト膜およびニッケル−コバルト合金膜からなる群から選ばれた金属膜を形成するステップと、
前記金属膜を加熱して、前記ベース基板に、Ge原子とニッケル原子との化合物、Ge原子とコバルト原子との化合物、または、Ge原子とニッケル原子とコバルト原子との化合物からなる第1ソースおよび第1ドレインを形成し、前記半導体結晶層に、III族原子およびV族原子とニッケル原子との化合物、III族原子およびV族原子とコバルト原子との化合物、または、III族原子およびV族原子とニッケル原子とコバルト原子との化合物からなる第2ソースおよび第2ドレインを形成するステップと、
未反応の前記金属膜を除去するステップと、
を有する半導体デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012131892A JP2013016793A (ja) | 2011-06-10 | 2012-06-11 | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011130731 | 2011-06-10 | ||
JP2011130731 | 2011-06-10 | ||
JP2012131892A JP2013016793A (ja) | 2011-06-10 | 2012-06-11 | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013016793A true JP2013016793A (ja) | 2013-01-24 |
Family
ID=47295795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012131892A Pending JP2013016793A (ja) | 2011-06-10 | 2012-06-11 | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20140091398A1 (ja) |
JP (1) | JP2013016793A (ja) |
KR (1) | KR20140036211A (ja) |
CN (1) | CN103563069A (ja) |
TW (1) | TW201306235A (ja) |
WO (1) | WO2012169212A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102248478B1 (ko) | 2014-09-18 | 2021-05-06 | 인텔 코포레이션 | 실리콘 cmos-호환가능 반도체 디바이스들에서의 결함 전파 제어를 위한 경사 측벽 패싯들을 가지는 우르자이트 이종에피택셜 구조체들 |
EP3198649A4 (en) | 2014-09-25 | 2018-05-16 | Intel Corporation | Iii-n epitaxial device structures on free standing silicon mesas |
KR102333752B1 (ko) | 2014-11-18 | 2021-12-01 | 인텔 코포레이션 | n-채널 및 p-채널 갈륨 질화물 트랜지스터들을 사용하는 CMOS 회로들 |
KR102309482B1 (ko) | 2014-12-18 | 2021-10-07 | 인텔 코포레이션 | N-채널 갈륨 질화물 트랜지스터들 |
US10147652B2 (en) * | 2015-02-24 | 2018-12-04 | Globalfoundries Inc. | Method, apparatus and system for advanced channel CMOS integration |
KR102504576B1 (ko) * | 2015-05-19 | 2023-02-28 | 인텔 코포레이션 | 융기된 도핑 결정성 구조체들을 가진 반도체 디바이스들 |
CN107667424B (zh) | 2015-06-26 | 2022-02-18 | 英特尔公司 | 具有高温稳定基板界面材料的异质外延结构 |
US9627275B1 (en) * | 2015-10-30 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Hybrid semiconductor structure on a common substrate |
WO2019066953A1 (en) | 2017-09-29 | 2019-04-04 | Intel Corporation | REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59198750A (ja) * | 1983-04-25 | 1984-11-10 | Seiko Epson Corp | 半導体装置 |
JPS63311768A (ja) * | 1987-06-13 | 1988-12-20 | Fujitsu Ltd | 相補型半導体装置の製造方法 |
JP2830144B2 (ja) * | 1989-08-28 | 1998-12-02 | 日本電気株式会社 | 半導体装置 |
JPH03109740A (ja) * | 1989-09-25 | 1991-05-09 | Hitachi Ltd | 半導体装置 |
JP3376078B2 (ja) * | 1994-03-18 | 2003-02-10 | 富士通株式会社 | 高電子移動度トランジスタ |
US6563143B2 (en) * | 1999-07-29 | 2003-05-13 | Stmicroelectronics, Inc. | CMOS circuit of GaAs/Ge on Si substrate |
JP4116990B2 (ja) * | 2004-09-28 | 2008-07-09 | 富士通株式会社 | 電界効果型トランジスタおよびその製造方法 |
JP4940682B2 (ja) * | 2005-09-09 | 2012-05-30 | 富士通セミコンダクター株式会社 | 電界効果トランジスタおよびその製造方法 |
US7696574B2 (en) * | 2005-10-26 | 2010-04-13 | International Business Machines Corporation | Semiconductor substrate with multiple crystallographic orientations |
US8211786B2 (en) * | 2008-02-28 | 2012-07-03 | International Business Machines Corporation | CMOS structure including non-planar hybrid orientation substrate with planar gate electrodes and method for fabrication |
JP2011014806A (ja) * | 2009-07-06 | 2011-01-20 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
-
2012
- 2012-06-08 TW TW101120837A patent/TW201306235A/zh unknown
- 2012-06-11 KR KR1020137031860A patent/KR20140036211A/ko not_active Application Discontinuation
- 2012-06-11 CN CN201280026103.4A patent/CN103563069A/zh active Pending
- 2012-06-11 WO PCT/JP2012/003784 patent/WO2012169212A1/ja active Application Filing
- 2012-06-11 JP JP2012131892A patent/JP2013016793A/ja active Pending
-
2013
- 2013-12-06 US US14/099,204 patent/US20140091398A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR20140036211A (ko) | 2014-03-25 |
WO2012169212A1 (ja) | 2012-12-13 |
US20140091398A1 (en) | 2014-04-03 |
TW201306235A (zh) | 2013-02-01 |
CN103563069A (zh) | 2014-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2012169212A1 (ja) | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 | |
TWI550828B (zh) | 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法 | |
JP5678485B2 (ja) | 半導体装置 | |
TWI521696B (zh) | 高電子移動率電晶體及其形成方法 | |
TWI660509B (zh) | Channel field effect transistor and switching element | |
JP5599089B2 (ja) | 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法 | |
CN102341897A (zh) | 具有由金属源极/漏极和共形再生长源极/漏极导致的单轴应变的量子阱mosfet沟道 | |
TW201019375A (en) | Semiconductor wafer, electronic device, and method for making a semiconductor wafer | |
KR20170046560A (ko) | 스트레인을 갖는 적층된 나노시트 fet들 및/또는 양자 우물이 적층된 나노시트 | |
JP2017117996A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2012169209A1 (ja) | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 | |
JPH10214906A (ja) | 半導体装置及びその製造方法 | |
WO2012169214A1 (ja) | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 | |
WO2012169210A1 (ja) | 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法 | |
CN106611793B (zh) | 应变堆叠的纳米片fet和/或量子阱堆叠的纳米片 | |
JP2013069970A (ja) | 半導体積層基板およびその製造方法 | |
CN116525670A (zh) | 增强模式hemt及其制造工艺 |