JP2012526452A5 - - Google Patents

Description

さらに別の実施形態において、本開示は、二重レール分岐ゲートを実装する方法に関する。方法は、（１）第１のフィルタを有する第１の回路を提供するステップであって、第１の回路は、第１および第２のジョセフソン接合を有する、ステップと、（２）第２のフィルタを有する第２の回路を提供するステップであって、第２の回路は、第３および第４のジョセフソン接合を有する、ステップと、（３）第１の回路で第１の入力パルスを受信するステップと、（４）第１のループインダクタンスを使用して、第１のバイアス回路を通して第１のジョセフソン接合および出力ゲートに第１の入力パルスを方向付けるステップと、（５）第２の回路で第２の入力パルスを受信するステップと、（６）第２のループインダクタンスを使用して、第２のバイアス回路を通して第４のジョセフソン接合および出力ゲートに第２の入力パルスを方向付けるステップと、（７）出力ゲートで第１の入力パルスおよび第２の入力パルスを受信するステップとを含む。
本発明は、たとえば、以下の項目も提供する。
（項目１）
一次巻線および二次巻線を有する変圧器であって、前記一次巻線は、交流信号を受信する、変圧器と、
接続された抵抗およびインダクタを有するフィルタ回路であって、入力ＳＦＱパルスを受信するフィルタ回路と、
前記フィルタ回路および前記二次巻線に接続された第１のジョセフソン接合であって、前記ＳＦＱパルスに応答してトリガし、かつ前記二次巻線からの放電に応答してパルス信号電力を再生するジョセフソン接合と
を備えている、単一磁束量子（ＳＦＱ）信号伝送線。
（項目２）
前記第１のジョセフソン接合に並列に接続された複数のジョセフソン接合をさらに備えている、項目１に記載のＳＦＱ信号伝送線。
（項目３）
前記第１のジョセフソン接合は、一端で接地されている、項目１に記載のＳＦＱ信号伝送線。
（項目４）
前記フィルタ回路の前記インダクタおよび前記抵抗は、並列に接続されている、項目１に記載のＳＦＱ信号伝送線。
（項目５）
前記フィルタ回路は、前記信号伝送線に影響を及ぼす高調波信号を除去する、項目１に記載のＳＦＱ信号伝送線。
（項目６）
前記変圧器は、前記ジョセフソン接合に交流電力を提供する、項目１に記載のＳＦＱ信号伝送線。
（項目７）
第１の入力パルスを受信するための第１の入力フィルタと、
前記第１の入力フィルタに並列に接続された第１のジョセフソン接合および第３のジョセフソン接合と、
第２の入力パルスを受信するための第２の入力フィルタと、
前記第２の入力フィルタと並列に接続された第２のジョセフソン接合および第４のジョセフソン接合と、
前記第１の入力パルスを前記第４のジョセフソン接合に到達させるため、かつ前記第１の入力パルスが前記第２のジョセフソン接合に到達するのを防ぐための第１のループ変圧器と、
前記第２の入力パルスを前記第３のジョセフソン接合に到達させるため、かつ前記第２の入力パルスが前記第１のジョセフソン接合に到達するのを防ぐための第２のループ変圧器と
を備え、第１のバイアス回路または第２のバイアス回路のうちの少なくとも１つは、電源を含む、
ＳＦＱバリスティック回路。
（項目８）
前記第１の入力フィルタは、並列に接続されたインダクタおよび抵抗を備えている、項目７に記載のバリスティック回路。
（項目９）
前記第１のバイアス回路および前記第２のバイアス回路は、電源を共有する、項目７に記載のバリスティック回路。
（項目１０）
前記回路に電力供給するための交流電源および変圧器をさらに備えている、項目７に記載のバリスティック回路。
（項目１１）
前記回路は、前記回路に電力供給するための直流電源および抵抗をさらに備えている、項目７に記載のバリスティック回路。
（項目１２）
交流電源および変圧器を有する第１の電源と、直流電源および抵抗を有する第２の電源とをさらに備えている、項目７に記載のバリスティック回路。
（項目１３）
前記第１のジョセフソン接合と前記第４のジョセフソン接合との間の結合をさらに備えている、項目７に記載のバリスティック回路。
（項目１４）
前記第２のジョセフソン接合と前記第３のジョセフソン接合との間の誘導結合をさらに備えている、項目７に記載のバリスティック回路。
（項目１５）
前記第１のバイアス回路および前記第２のバイアス回路は、単一回路を規定する、項目７に記載のバリスティック回路。
（項目１６）
第１の入力パルスを受信するための第１の入力であって、第１のジョセフソン接合および第３のジョセフソン接合に並列に接続された第１の入力と、
第２の入力パルスを受信するための第２の入力であって、第２のジョセフソン接合および第４のジョセフソン接合に並列に接続された第２の入力と、
前記第１のジョセフソン接合を前記第４のジョセフソン接合に接続する第１の誘導経路と、
前記第２のジョセフソン接合を前記第３のジョセフソン接合に接続する第２の誘導経路と、
前記第３のジョセフソン接合および前記第４のジョセフソン接合に並列に接続された出力ゲートと
を備えている、磁束駆動の論理ゲート。
（項目１７）
前記第１の入力は、第１の入力フィルタをさらに備えている、項目１６に記載の磁束駆動の論理ゲート。
（項目１８）
前記第１の誘導経路は、前記第１のジョセフソン接合と前記第４のジョセフソン接合との間に定インピーダンスを提供する、項目１６に記載の磁束駆動の論理ゲート。
（項目１９）
前記第１の誘導経路は、前記第１のジョセフソン接合がトリガされた後に、前記第４のジョセフソン接合をトリガする、項目１６に記載の磁束駆動の論理ゲート。
（項目２０）
前記出力ゲートに供給されるバイアス電流をさらに備えている、項目１６に記載の磁束駆動の論理ゲート。
（項目２１）
前記第１の誘導経路または前記第２の誘導経路のうちの少なくとも１つは、変圧器をさらに備えている、項目１６に記載の磁束駆動の論理ゲート。
（項目２２）
前記第１の入力は、第１のインダクタンス値を有する第１のインダクタを備えている、項目１６に記載の磁束駆動の論理ゲート。
（項目２３）
前記第１の誘導経路は、第１のループ変圧器をさらに備え、前記第１のループ変圧器請は、前記第１のインダクタンス値と実質的に等しいインダクタンス値を提供する、求項２２に記載の磁束駆動の論理ゲート。
（項目２４）
前記第１の入力で受信された入力パルスは、前記出力ゲートに到着する前に、前記第１のジョセフソン接合および前記第４のジョセフソン接合をトリガする、項目１６に記載の磁束駆動の論理ゲート。
（項目２５）
前記第２の入力で受信された入力パルスは、前記出力ゲートに到着する前に、前記第２のジョセフソン接合および前記第３のジョセフソン接合をトリガする、項目１６に記載の磁束駆動の論理ゲート。
（項目２６）
第１の入力を受信するための第１の入力ゲートと、
第２の入力を受信するための第２の入力ゲートと、
並列に接続された第１のジョセフソン接合および第３のジョセフソン接合と、
並列に接続された第２のジョセフソン接合および第４のジョセフソン接合と、
前記第１のジョセフソン接合と前記第４のジョセフソン接合との間に第１のループインダクタンスを提供する第１の誘導経路と、
前記第２のジョセフソン接合と前記第３のジョセフソン接合との間に第２のループインダクタンスを提供する第２の誘導経路と、
前記第１、第２、第３または第４のジョセフソン接合のうちの１つから伝送されるパルスを受信する出力ゲートと
を備え、前記第１の誘導経路は、前記第１のジョセフソン接合で受信された入力パルスが、前記第２のジョセフソン接合に方向付けられるのを防ぐ、
磁束駆動の論理ゲート。
（項目２７）
前記第１の入力ゲートは、第１の入力フィルタをさらに備えている、項目２６に記載の磁束駆動の論理ゲート。
（項目２８）
前記第１の誘導経路は、前記第１の入力ゲートで受信された入力パルスを、前記第４のジョセフソン接合に方向付ける、項目２６に記載の磁束駆動の論理ゲート。
（項目２９）
前記第１のループインダクタンス値は、前記第１のゲートにおけるインダクタのインダクタンス値と実質的に同一である、項目２６に記載の磁束駆動の論理ゲート。
（項目３０）
前記磁束駆動の論理ゲートにバイアス電流を供給するための電源をさらに備えている、項目２６に記載の磁束駆動の論理ゲート。
（項目３１）
前記出力ゲートに直列に接続された電源をさらに備え、前記電源は、前記第１の誘導経路への入力パルスが、前記第４のジョセフソン接合を通って前記出力ゲートへ伝播するように、論理回路をバイアスする、項目２６に記載の磁束駆動の論理ゲート。
（項目３２）
前記出力ゲートへ入力パルスを優先的に伝播させるように、前記第１の誘導経路または前記第２の誘導経路のうちの１つをバイアスする電源をさらに備えている、項目２６に記載の磁束駆動の論理ゲート。
（項目３３）
前記第１の誘導経路または前記第２の誘導経路のうちの少なくとも１つは、ループ変圧器をさらに備えている、項目２６に記載の磁束駆動の論理ゲート。
（項目３４）
ＳＦＱバリスティック混合ゲートを提供する方法であって、
第１の入力ゲートに第１の入力パルスを提供することと、
第１のジョセフソン接合をトリガするように、前記第１の入力ゲートから前記第１の入力パルスを方向付けることと、
第４のジョセフソン接合をトリガするように、前記第１のジョセフソン接合から前記第１の入力パルスを方向付けることと、
トリガされた前記第４のジョセフソン接合から出力ゲートに前記第１の入力パルスを方向付けるように、第２のジョセフソン接合および第３のジョセフソン接合をバイアスすることと、
第２の入力ゲートに第２の入力パルスを提供することと、
前記第２のジョセフソン接合をトリガするように、前記第２の入力から前記第２の入力パルスを方向付けることと、
前記第３のジョセフソン接合をトリガするように、前記第２のジョセフソン接合から前記第２の入力パルスを方向付けることと、
前記第４のジョセフソン接合から前記出力ゲートに前記第２の入力パルスを方向付けるように、前記第１のジョセフソン接合および前記第４のジョセフソン接合をバイアスすることと
を含み、前記第１の入力パルスおよび前記第２の入力パルスは、前記出力ゲートで連続的に受信される、
方法。
（項目３５）
前記第１のジョセフソン接合と前記第４のジョセフソン接合との間の誘導結合を通して第４のジョセフソン接合をトリガするように、トリガされた前記第１のジョセフソン接合から前記第１の入力パルスを方向付けることをさらに含む、項目３４に記載の方法。
（項目３６）
前記第２のジョセフソン接合と前記第３のジョセフソン接合との間の誘導結合を通して前記第３のジョセフソン接合をトリガするように、前記トリガされた第２のジョセフソン接合から前記第２の入力パルスを方向付けることをさらに含む、項目３４に記載の方法。
（項目３７）
第１の入力フィルタを通して前記第１の入力パルスをフィルタすることをさらに含む、項目３４に記載の方法。
（項目３８）
交流電源で前記ＳＦＱバリスティック混合ゲートをバイアスすることさらに含む、項目３４に記載の方法。
（項目３９）
直流電源で前記ＳＦＱバリスティック混合ゲートをバイアスすることさらに含む、項目３４に記載の方法。
（項目４０）
一対のジョセフソン接合間に有利な経路を提供するように、前記ＳＦＱバリスティック混合ゲートをバイアスすることさらに含む、項目３４に記載の方法。
（項目４１）
前記第２のジョセフソン接合および第３のジョセフソン接合をバイアスすることは、前記第４のジョセフソン接合から前記出力ゲートに前記第１の入力パルスを方向付けるように、ループ変圧器中で相互インダクタンスを生成することをさらに含む、項目３４に記載の方法。
（項目４２）
ＳＦＱバリスティック混合ゲートに電力供給する方法であって、
第１の入力ゲートに第１の入力パルスを提供することと、
前記第１の入力パルスを使用して、第１のジョセフソン接合をトリガすることと、
前記第１のジョセフソン接合を第４のジョセフソン接合と結合し、トリガされた前記第１のジョセフソン接合から結合を通して前記第４のジョセフソン接合に前記第１の入力パルスを方向付けることと、
前記第１のジョセフソン接合から第４のジョセフソン接合を通して出力ゲートに前記第１の入力パルスを方向付けるように、第２のジョセフソン接合および第３のジョセフソン接合をバイアスすることと
を含む、方法。
（項目４３）
第２の入力ゲートに第２の入力パルスを提供することと、
前記第２の入力パルスを使用して、第２のジョセフソン接合をトリガすることと、
前記第２のジョセフソン接合を第３のジョセフソン接合と結合し、トリガされた前記第２のジョセフソン接合から結合を通して前記第３のジョセフソン接合に前記第２の入力パルスを方向付けることと、
前記トリガされた第３のジョセフソン接合から前記出力ゲートに前記第２の入力パルスを方向付けるように、前記第１のジョセフソン接合および前記第４のジョセフソン接合をバイアスすることと
をさらに含む、項目４２に記載の方法。
（項目４４）
インダクタに並列に接続された抵抗を有するフィルタ回路を通して、前記第１の入力パルスをフィルタすることをさらに含む、項目４２に記載の方法。
（項目４５）
交流電力回路で前記ＳＦＱバリスティック混合ゲートをバイアスすることをさらに含む、項目４２に記載の方法。
（項目４６）
前記第２のジョセフソン接合をバイアスすることは、交流電源で前記ＳＦＱバリスティック混合ゲートを誘導的に結合することをさらに含む、項目４２に記載の方法。
（項目４７）
前記第１のジョセフソン接合から前記第４のジョセフソン接合に前記第１の入力パルスを方向付けるように、前記第１のジョセフソン接合および前記第４のジョセフソン接合をバイアスすることをさらに含む、項目４２に記載の方法。
（項目４８）
前記第１、第２、第３および第４のジョセフソン接合は、段階ごとに、実質的に一定のループインダクタンスを生成するように配置されている、項目４２に記載の方法。
（項目４９）
第１の入力パルスを受信するための第１の入力フィルタと、
前記第１の入力フィルタに並列に接続された第１のジョセフソン接合および第２のジョセフソン接合と、
第２の入力パルスを受信するための第２の入力フィルタと、
前記第２の入力フィルタに並列に接続された第３のジョセフソン接合および第４のジョセフソン接合と、
前記第１の入力および前記第２の入力と通信する第１の出力ノードと、
前記第１の入力パルスを前記第１の出力ノードに到達させるため、かつ前記第１の入力パルスが前記第２のジョセフソン接合に到達するのを防ぐための第１のループ変圧器と、
第３の入力パルスを受信するための第３の入力フィルタと、
前記第３の入力フィルタに並列に接続された第５のジョセフソン接合および第６のジョセフソン接合と、
前記第２の入力および前記第３の入力と通信する第２の出力ノードと、
前記第３の入力パルスを前記第２の出力ノードに到達させるため、かつ前記第３の入力パルスが前記第５のジョセフソン接合に到達するのを防ぐための第２のループ変圧器と
を備え、前記第３の入力パルスは、前記第１の入力パルスの逆である、
二重分岐ゲート。
（項目５０）
前記第１のループ変圧器は、前記第１の入力パルスを前記第３のジョセフソン接合に到達させ、かつ前記第１の入力パルスが前記第２のジョセフソン接合に到達するのを防ぐ、項目４９に記載の二重分岐ゲート。
（項目５１）
前記第１の出力ノードは、前記第１の入力フィルタと前記第２の入力フィルタとの間に置かれる、項目４９に記載の二重分岐ゲート。
（項目５２）
前記第２の出力ノードは、前記第２の入力フィルタと前記第３の入力フィルタとの間に置かれる、項目４９に記載の二重分岐ゲート。
（項目５３）
前記第１の出力ノードは、前記第１の入力と前記第２の入力との組み合わせである出力を提供する、項目４９に記載の二重分岐ゲート。
（項目５４）
前記第１のループ変圧器は、前記第１の入力フィルタのインダクタンスと実質的に同様のループインダクタンスをさらに備えている、項目４９に記載の二重分岐ゲート。
（項目５５）
前記第１のループ変圧器は、前記第２のジョセフソン接合のインダクタンスと実質的に同様のインダクタンスを規定する、項目４９に記載の二重分岐ゲート。
（項目５６）
前記第１のジョセフソン接合と前記第４のジョセフソン接合との間に定インピーダンスを提供することをさらに含み、前記定インピーダンスは、前記第１の入力フィルタのインピーダンスと実質的に同様である、項目４９に記載の二重分岐ゲート。
（項目５７）
二重レール分岐ゲートを実装する方法であって、
第１のフィルタを有する第１の回路を提供することであって、前記第１の回路は、第１および第２のジョセフソン接合を有する、ことと、
第２のフィルタを有する第２の回路を提供することであって、前記第２の回路は、第３および第４のジョセフソン接合を有する、ことと、
前記第２のフィルタで第２の入力パルスを受信することと、
第１の入力パルスが前記第１のフィルタで受信される場合、前記第２の回路で第１のループインダクタンスを形成することによって、前記第２のフィルタから第１の出力に前記第２のパルスを方向付けることと、
前記第１の入力パルスが前記第１のフィルタで受信されない場合、前記第２の回路で第２のループインダクタンスを形成することによって、前記第２のフィルタから第２の出力に前記第２のパルスを方向付けることと
を含む、方法。
（項目５８）
前記第１の入力パルスおよび前記第２の入力パルスのそれぞれは、独立した単一磁束量子（ＳＦＱ）パルスを規定する、項目５７に記載の方法。
（項目５９）
前記第１のループインダクタンスは、前記第２のフィルタのインダクタンスと実質的に同様である、項目５７に記載の方法。
（項目６０）
連結ゲートを通した相互データ符号化のための方法であって、
第１のゲートで第１の入力パルスを受信することと、
第２の入力が実質的に同時に第２の入力ゲートで受信された場合に、第１の出力に前記第１の入力パルスを方向付けることと、
前記第１の入力および前記第２の入力のそれぞれに接続された第１のジョセフソン接合をトリガすることと、
出力ゲートで出力パルスを提供することであって、前記出力パルスは、前記第１の入力と前記第２の入力とのパルス列によって規定される、ことと
を含む。方法。
（項目６１）
前記第１の入力および前記第２の入力は、前記第１の入力および前記第２の入力と並列に接続されている、項目６０に記載の方法。
（項目６２）
第３のゲートで第３の入力パルスを受信することと、前記第１の入力および前記第３の入力が実質的に同時に受信される場合、前記第１の入力と前記第３の入力とのパルス列によって規定される第３の出力を提供することとをさらに含む、項目６０に記載の方法。
（項目６３）
前記第１の入力ゲートに並列に接続された第１のループ回路および第２のループ回路をさらに備えている、項目６０に記載の方法。
（項目６４）
前記第１のループ回路または前記第２のループ回路のうちの１つは、前記ループで相互インダクタンスの関数として前記入力パルスを方向付ける、項目６３に記載の方法。
（項目６５）
前記第１のループ回路は、前記第２のループ回路を通して前記第１の出力ゲートに前記第１の入力パルスを方向付けるように従事する、項目６３に記載の方法。
（項目６６）
第１の誘導経路および第２の誘導経路をさらに備え、前記第２の誘導経路は、前記第１の入力ゲートを第１のジョセフソン接合に接続し、前記第２の誘導経路は、前記第１の入力ゲートを第３のジョセフソン接合に接続し、前記第２の誘導経路は、前記第２の入力パルスが前記第２のゲートで受信された場合に従事し、それによって、前記第１の出力ゲートに前記第１の入力パルスおよび前記第２の入力パルスを方向付ける、項目６０に記載の方法。
（項目６７）
第１の誘導経路および第２の誘導経路をさらに備え、前記第１の誘導経路および第２の誘導経路は、前記第１の入力ゲートに並列に接続され、前記第２の誘導経路は、前記第２の入力パルスが受信された場合に、前記第１の出力ゲートに前記第１の入力パルスを方向付け、かつ第３の入力パルスが第３の入力ゲートで受信された場合に、第２の出力ゲートに前記第１の入力パルスを方向付ける、項目６０に記載の方法。
（項目６８）
前記第１の入力ゲートで前記第１のパルスをフィルタすることをさらに含む、項目６０に記載の方法。
（項目６９）
交流または直流電源のうちの１つを使用して、前記第１のジョセフソン接合をリセットすることをさらに含む、項目６０に記載の方法。

Claims (11)

1. 第１の入力パルスを受信するための第１の入力フィルタと、
   前記第１の入力フィルタに並列に接続された第１のジョセフソン接合および第２のジョセフソン接合と、
   第２の入力パルスを受信するための第２の入力フィルタと、
   前記第２の入力フィルタに並列に接続された第３のジョセフソン接合および第４のジョセフソン接合と、
   前記第１の入力および前記第２の入力と通信する第１の出力ノードと、
   前記第１の入力パルスを前記第１の出力ノードに到達させるため、かつ前記第１の入力パルスが前記第２のジョセフソン接合に到達するのを防ぐための第１のループ変圧器と、
   第３の入力パルスを受信するための第３の入力フィルタと、
   前記第３の入力フィルタに並列に接続された第５のジョセフソン接合および第６のジョセフソン接合と、
   前記第２の入力および前記第３の入力と通信する第２の出力ノードと、
   前記第３の入力パルスを前記第２の出力ノードに到達させるため、かつ前記第３の入力パルスが前記第５のジョセフソン接合に到達するのを防ぐための第２のループ変圧器と
   を備え、前記第３の入力パルスは、前記第１の入力パルスの逆である、
   二重分岐ゲート。
2. 前記第１のループ変圧器は、前記第１の入力パルスを前記第３のジョセフソン接合に到達させ、かつ前記第１の入力パルスが前記第２のジョセフソン接合に到達するのを防ぐ、請求項１に記載の二重分岐ゲート。
3. 前記第１の出力ノードは、前記第１の入力フィルタと前記第２の入力フィルタとの間に置かれる、請求項１に記載の二重分岐ゲート。
4. 前記第２の出力ノードは、前記第２の入力フィルタと前記第３の入力フィルタとの間に置かれる、請求項１に記載の二重分岐ゲート。
5. 前記第１の出力ノードは、前記第１の入力と前記第２の入力との組み合わせである出力を提供する、請求項１に記載の二重分岐ゲート。
6. 前記第１のループ変圧器は、前記第１の入力フィルタのインダクタンスと実質的に同様のループインダクタンスをさらに備えている、請求項１に記載の二重分岐ゲート。
7. 前記第１のループ変圧器は、前記第２のジョセフソン接合のインダクタンスと実質的に同様のインダクタンスを規定する、請求項１に記載の二重分岐ゲート。
8. 前記第１のジョセフソン接合と前記第４のジョセフソン接合との間に定インピーダンスを提供することをさらに含み、前記定インピーダンスは、前記第１の入力フィルタのインピーダンスと実質的に同様である、請求項１に記載の二重分岐ゲート。
9. 二重レール分岐ゲートを実装する方法であって、
   第１のフィルタを有する第１の回路を提供することであって、前記第１の回路は、第１および第２のジョセフソン接合を有する、ことと、
   第２のフィルタを有する第２の回路を提供することであって、前記第２の回路は、第３および第４のジョセフソン接合を有する、ことと、
   前記第２のフィルタで第２の入力パルスを受信することと、
   第１の入力パルスが前記第１のフィルタで受信される場合、前記第２の回路で第１のループインダクタンスを形成することによって、前記第２のフィルタから第１の出力に前記第２のパルスを方向付けることと、
   前記第１の入力パルスが前記第１のフィルタで受信されない場合、前記第２の回路で第２のループインダクタンスを形成することによって、前記第２のフィルタから第２の出力に前記第２のパルスを方向付けることと
   を含む、方法。
10. 前記第１の入力パルスおよび前記第２の入力パルスのそれぞれは、独立した単一磁束量子（ＳＦＱ）パルスを規定する、請求項９に記載の方法。
11. 前記第１のループインダクタンスは、前記第２のフィルタのインダクタンスと実質的に同様である、請求項９に記載の方法。