JP2012514340A5 - - Google Patents

Download PDF

Info

Publication number
JP2012514340A5
JP2012514340A5 JP2011543974A JP2011543974A JP2012514340A5 JP 2012514340 A5 JP2012514340 A5 JP 2012514340A5 JP 2011543974 A JP2011543974 A JP 2011543974A JP 2011543974 A JP2011543974 A JP 2011543974A JP 2012514340 A5 JP2012514340 A5 JP 2012514340A5
Authority
JP
Japan
Prior art keywords
solder
chip mounting
region
partial
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011543974A
Other languages
English (en)
Other versions
JP2012514340A (ja
JP5766122B2 (ja
Filing date
Publication date
Priority claimed from DE102008063325A external-priority patent/DE102008063325A1/de
Application filed filed Critical
Publication of JP2012514340A publication Critical patent/JP2012514340A/ja
Publication of JP2012514340A5 publication Critical patent/JP2012514340A5/ja
Application granted granted Critical
Publication of JP5766122B2 publication Critical patent/JP5766122B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (11)

  1. 発光手段の製造方法において、
    平坦なチップ実装領域(20,51)を含み、かつ、ヒートシンクとして使用される支持体(10a,4,50)を準備するステップと、
    前記平坦なチップ実装領域(51,20)を構造化し、第1の部分領域(17,24,21a,43)と少なくとも1つの第2の部分領域(12a,22a,22b,23,44)とを形成し、前記構造化後に前記第1の部分領域(17,24,21a,43)にはんだを弾く特性を備えさせるステップと、
    前記平坦なチップ実装領域(51,20)にはんだを塗布し、該はんだにより前記少なくとも1つの第2の部分領域(12a,22a,22b,23,44)を湿らせるステップと、
    前記少なくとも1つの第2の部分領域(12a,22a,22b,23,44)内の前記はんだの上に少なくとも1つのオプトエレクトロニクス素子(100,60)を載置するステップと、
    前記オプトエレクトロニクス素子(100,60)への電気的なエネルギの供給に適している電気的なコンタクトを形成するステップと、
    切欠部と、少なくとも1つの金属性の導体路(55)と、少なくとも1つのコンタクト領域(54)とを備えた薄膜回路基板(50a)を形成するステップと、
    前記薄膜回路基板(50a)を前記支持体に載置する前または載置した後に、前記少なくとも1つのオプトエレクトロニクス素子(60)を載置し、前記切欠部が前記チップ実装領域の上方に位置するように前記薄膜回路基板(50a)を前記支持体に載置するステップとを有することを特徴とする、発光手段の製造方法。
  2. 前記第2の部分領域(12a,22a,22b,23,44)内の前記平坦なチップ実装領域(51,20)は、前記はんだによって少なくとも部分的に湿らされる、少なくとも1つの金属性の部分層(12,42)を含む、請求項1記載の方法。
  3. 前記平坦なチップ実装領域を構造化するステップは、
    前記平坦なチップ実装領域(51,20)上に、はんだを弾く特性を有するはんだストップ層(43)を被着させるステップと、
    前記はんだストップ層を構造化し、前記第1の部分領域および前記第2の部分領域(44)を形成するステップと、
    前記第2の部分領域(44)における前記はんだストップ層を除去するステップとを含む、請求項1または2記載の方法。
  4. 前記平坦なチップ実装領域を構造化するステップは、
    前記平坦なチップ実装領域の前記第1の部分領域上に、はんだを弾く特性を有するはんだストップ層を被着させるステップと、
    前記第2の部分領域の一部を必要に応じて露出および/または加工し、はんだによって湿らされる表面を前記第2の部分領域に形成するステップとを含む、請求項1または2記載の方法。
  5. ヒートシンクとして使用される支持体(50)を準備するステップは、少なくとも2つの部分層から成る積層体(11,12)を含む、チップ実装領域を備えた支持体を準備するステップを含み、前記部分層のうちの少なくとも1つの部分層は、
    ニッケル、
    銅、
    アルミニウム、
    銀、
    金、
    チタン、
    タングステン
    のうちの少なくとも1つを含有する、請求項1からまでのいずれか1項記載の方法。
  6. 前記第1の部分領域は、少なくとも前記チップ実装領域の縁に沿って延在している、請求項1からまでのいずれか1項記載の方法。
  7. さらに、
    前記チップ実装領域の外側において、前記支持体に誘電層(13,50a)を設けるステップと、
    前記誘電層に金属性のコンタクト部(14,55)を形成するステップと、
    前記支持体に少なくとも1つの構成素子(59a)を載置し、前記コンタクト部と電気的に接触接続させるステップとを有する、請求項1からまでのいずれか1項記載の方法。
  8. 隣接する少なくとも2つの第2の部分領域を第1の部分領域によって隔てる、請求項1からまでのいずれか1項記載の方法。
  9. 電気的なコンタクトを形成するステップは、
    前記チップ実装領域の外側に設けられているコンタクトパッドにコンタクトワイヤをボンディングするステップと、
    前記オプトエレクトロニクス素子におけるコンタクトパッドにコンタクトワイヤをボンディングし、該コンタクトパッドを、光の放射に適した積層体の部分層に電気的に接触接続させるステップとを含む、請求項1からまでのいずれか1項記載の方法。
  10. 前記オプトエレクトロニクス素子は、前記はんだと対向する側に反射層を有する、請求項1からまでのいずれか1項記載の方法。
  11. 前記オプトエレクトロニクス素子は、前記はんだ側とは反対の側にコンタクトパッドを有する、請求項1から10までのいずれか1項記載の方法。
JP2011543974A 2008-12-30 2009-11-27 発光手段の製造方法 Active JP5766122B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008063325A DE102008063325A1 (de) 2008-12-30 2008-12-30 Verfahren zur Fertigung von Leuchtmitteln
DE102008063325.9 2008-12-30
PCT/DE2009/001693 WO2010075831A1 (de) 2008-12-30 2009-11-27 Verfahren zur fertigung von leuchtmitteln

Publications (3)

Publication Number Publication Date
JP2012514340A JP2012514340A (ja) 2012-06-21
JP2012514340A5 true JP2012514340A5 (ja) 2012-12-20
JP5766122B2 JP5766122B2 (ja) 2015-08-19

Family

ID=41725366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011543974A Active JP5766122B2 (ja) 2008-12-30 2009-11-27 発光手段の製造方法

Country Status (7)

Country Link
US (1) US8809082B2 (ja)
EP (2) EP2544234A1 (ja)
JP (1) JP5766122B2 (ja)
KR (1) KR101681343B1 (ja)
CN (1) CN102272925B (ja)
DE (1) DE102008063325A1 (ja)
WO (1) WO2010075831A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008063325A1 (de) 2008-12-30 2010-07-01 Osram Opto Semiconductors Gmbh Verfahren zur Fertigung von Leuchtmitteln
CN103201834B (zh) * 2011-11-04 2016-03-02 松下知识产权经营株式会社 半导体装置及其制造方法
DE102012215705B4 (de) * 2012-09-05 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
ITTR20120012A1 (it) * 2012-11-20 2013-02-19 Tecnologie E Servizi Innovativi T S I S R L Mpcb-led-sink20 - circuito stampato su base metallica con trasferimento diretto del calore dal pad termico dei led di potenza allo strato metallico della mpcb con capacita' di abbassare la temperatura della giunzione del led di ulteriori 20 °c rispet
DE102013201775A1 (de) * 2013-02-04 2014-08-07 Osram Gmbh Beleuchtungsmodul und Verfahren zur Herstellung eines Beleuchtungsmoduls
DE102013101262A1 (de) 2013-02-08 2014-08-14 Osram Opto Semiconductors Gmbh Optoelektronisches Leuchtmodul, optoelektronische Leuchtvorrichtung und Kfz-Scheinwerfer
US9215794B2 (en) * 2013-05-06 2015-12-15 Shenzhen China Star Optoelectronics Technology Co., Ltd. Circuit board and display device
DE102013215588A1 (de) * 2013-08-07 2015-02-12 Brose Fahrzeugteile GmbH & Co. Kommanditgesellschaft, Würzburg Leiterplattenanordnung, Steuervorrichtung für ein Kühlerlüftermodul und Verfahren
JP2015176975A (ja) * 2014-03-14 2015-10-05 パナソニックIpマネジメント株式会社 半導体装置
CN109188631B (zh) * 2018-09-26 2022-06-24 昂纳信息技术(深圳)有限公司 一种尾纤的防脱落方法及光学装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2528000B2 (de) * 1975-06-24 1979-12-20 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur Herstellung einer Lötfläche relativ großer Abmessungen
US6546620B1 (en) * 2000-06-29 2003-04-15 Amkor Technology, Inc. Flip chip integrated circuit and passive chip component package fabrication method
US6660559B1 (en) * 2001-06-25 2003-12-09 Amkor Technology, Inc. Method of making a chip carrier package using laser ablation
DE10351120A1 (de) 2003-11-03 2005-06-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Lötstopbarriere
DE102004016697B4 (de) * 2004-02-27 2007-10-11 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von Halbleiterchips umfassend ein Verbindungsverfahren, das Löten mit einem Lot umfasst, und Halbleiterchip
EP1575084B1 (en) * 2004-03-01 2010-05-26 Imec Method for depositing a solder material on a substrate
CN100571353C (zh) 2005-05-13 2009-12-16 奥斯兰姆奥普托半导体有限责任公司 投影设备
DE102005031336B4 (de) * 2005-05-13 2008-01-31 Osram Opto Semiconductors Gmbh Projektionseinrichtung
KR100658939B1 (ko) 2005-05-24 2006-12-15 엘지전자 주식회사 발광 소자의 패키지
US20060289887A1 (en) * 2005-06-24 2006-12-28 Jabil Circuit, Inc. Surface mount light emitting diode (LED) assembly with improved power dissipation
KR100699161B1 (ko) 2005-10-06 2007-03-22 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법
KR20080007961A (ko) * 2006-07-19 2008-01-23 알티전자 주식회사 엘이디 모듈의 냉각 장치 및 그 제조 방법
DE102006059127A1 (de) * 2006-09-25 2008-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Anordnung optoelektronischer Bauelemente und Anordnung optoelektronischer Bauelemente
CN101154656B (zh) 2006-09-30 2010-05-12 香港微晶先进封装技术有限公司 多芯片发光二极管模组结构及其制造方法
JP5145729B2 (ja) 2007-02-26 2013-02-20 富士電機株式会社 半田接合方法およびそれを用いた半導体装置の製造方法
WO2008128945A1 (de) * 2007-04-24 2008-10-30 Ceramtec Ag Bauteil mit einem keramischen körper mit metallisierter oberfläche
DE102008063325A1 (de) 2008-12-30 2010-07-01 Osram Opto Semiconductors Gmbh Verfahren zur Fertigung von Leuchtmitteln

Similar Documents

Publication Publication Date Title
JP2012514340A5 (ja)
TWI610602B (zh) 電子零件之製造方法及電子零件
TWI334747B (en) Circuit board structure having embedded electronic components
JP2009105393A5 (ja)
US9807874B2 (en) Wiring substrate, component embedded substrate, and package structure
WO2014034024A1 (ja) 電子部品パッケージおよびその製造方法
JP2008521213A5 (ja)
JP2011009686A5 (ja)
JP2012109566A5 (ja)
TWI588912B (zh) 電子封裝件、封裝載板及兩者的製造方法
TW200504952A (en) Method of manufacturing semiconductor package and method of manufacturing semiconductor device
TWI429043B (zh) 電路板結構、封裝結構與製作電路板的方法
CN111508899B (zh) 一种半导体封装的制备方法
JP2011124555A (ja) プリント配線板及びプリント配線板の製造方法
US8030753B2 (en) Semiconductor device and method for making the same
JP2010118633A (ja) 埋込み型ソルダーバンプを持つプリント基板及びその製造方法
CN100514612C (zh) 半导体封装用印刷电路板的窗口加工方法
TW200529709A (en) PCB mounted a radiator and LED package using the PCB and method manufacturing them
US10854804B2 (en) Light-emitting component and method of producing a light-emitting component
RU2635338C2 (ru) Полупроводниковый прибор для поверхностного монтажа
JP6457637B2 (ja) 基板アダプタを製造する方法、基板アダプタ、および、半導体素子に対して接触する方法
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
KR100734403B1 (ko) 전자소자 패키지 및 그 제조방법
JP2013504187A5 (ja)
JP2004179295A (ja) パッケージの製造方法