JP2012510252A - 電力変換装置の補償信号生成装置及び補償信号生成方法並びに補償信号生成装置の製造方法 - Google Patents

電力変換装置の補償信号生成装置及び補償信号生成方法並びに補償信号生成装置の製造方法 Download PDF

Info

Publication number
JP2012510252A
JP2012510252A JP2011537648A JP2011537648A JP2012510252A JP 2012510252 A JP2012510252 A JP 2012510252A JP 2011537648 A JP2011537648 A JP 2011537648A JP 2011537648 A JP2011537648 A JP 2011537648A JP 2012510252 A JP2012510252 A JP 2012510252A
Authority
JP
Japan
Prior art keywords
compensation signal
bus voltage
frequency
voltage data
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011537648A
Other languages
English (en)
Other versions
JP5502887B2 (ja
Inventor
ユングリーズ、アーロン
Original Assignee
フレクストロニクス エーピー，リミテッド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フレクストロニクス エーピー，リミテッド ライアビリティ カンパニー filed Critical フレクストロニクス エーピー，リミテッド ライアビリティ カンパニー
Publication of JP2012510252A publication Critical patent/JP2012510252A/ja
Application granted granted Critical
Publication of JP5502887B2 publication Critical patent/JP5502887B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/425—Arrangements for improving power factor of AC input using a single converter stage both for correction of AC input power factor and generation of a high frequency AC output voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2300/00—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation
    • H02J2300/20—The dispersed energy generation being of renewable origin
    • H02J2300/22—The renewable source being solar energy
    • H02J2300/24—The renewable source being solar energy of photovoltaic origin
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • H02J3/381—Dispersed generators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/56—Power conversion systems, e.g. maximum power point trackers

Abstract

電力変換装置の補償信号を生成する補償信号生成装置１００は、ＰＬＬ１１０と、バス電圧データ生成器１２０と、スタック１４０と、補償モジュールとを備える。ＡＣ電源周波数の第２次高調波に同期したシステムクロック１１２は、スタック１４０に供給される。ＰＬＬ１１０は、補償信号生成装置１００によって同期させるのに用いられるシステムクロック１１２を生成する。バス電圧データ生成器１２０は、バス電圧１７１の分圧電圧を入力して、システムクロック１１２を入力することによって決定されるクロック周波数で、バス電圧データ１２１を生成する。バス電圧データ生成器１２０の出力は、スタック１４０に入力される。スタックの出力は、第２次高調波リプルを除去するために加算器１８０に接続され、補償信号１９７を生成するために、モディファイドＰＩＤ'フィルタによって用いられる。

Description

本発明は、これらには限定されないが、力率改善（power factor correction、以下、ＰＦＣという。）コンバータ及び送電線網接続インバータ（grid-tied inverters）を含む電力変換装置（power converters）用の補償信号の生成に関する。より詳しくは、本発明は、第２次高調波のＡＣ電源周波数リプル（second harmonic AC line-frequency ripple）、通常１００Ｈｚ又は１２０Ｈｚのリプルが実質的にない高速ループ応答の補償信号（fast-loop response compensation signal）を生成する補償信号生成装置及び補償信号生成方法に関する。
図５に、従来の電力変換装置の補償信号を生成する典型的な補償信号生成装置を示す。ここに示す例では、補償信号は、力率改善コンバータ用である。ＰＦＣコンバータによって、電力変換装置は、電力変換装置に電力を供給する電力網（network supplying power）からみると、抵抗負荷としてみえる。ＰＦＣコンバータを抵負荷抗とみせることによって、発電量に対する電力網から必要とされる電力が最適化され、したがって、電力システムは、電力網に低力率負荷が存在するときよりも高効率になり、消費電流も減少する。従来のＰＦＣコンバータの安定化ループ（PFC regulation loops）では、ＰＦＣコンバータの出力バス（output bus）の第２次高調波リプル（例えば１００Ｈｚ又は１２０Ｈｚ）を補償するために、低速（典型的には１０Ｈｚ〜２０Ｈｚ）の補償信号を生成する。第２次高調波リプルの補償を行うことによって、ＰＦＣコンバータの力率を悪化させるので、従来のＰＦＣコンバータの安定化ループでは、出力バスの１００Ｈｚ又は１２０Ｈｚのリプルを無視できる程度に補償ループを低速化することによって、この問題を回避している。
図５は、ＰＦＣコンバータコントローラ（PFC converter controller）５４０用の補償信号５３６を生成する従来のＰＦＣコンバータ装置５００の回路構成を示す。バス電圧（bus voltage）５４２は、分圧器５２０、５２０'に供給され、分圧器５２０、５２０'は、バス電圧５４２を係数倍した分圧電圧（scaled-bus voltage）５２１を生成する。分圧電圧５２１は、誤差増幅器５３３の反転入力５３１に入力される。基準電圧源５３４は、基準電圧を誤差増幅器５３３の非反転入力５３２に供給する。基準電圧源５３４の基準電圧は、通常、所望のバス電圧５４２を係数倍した一定の電圧である。通常、１００ｍｓの応答時間を有するフィルタ補償回路５３５によって、分圧電圧５２１から第２次高調波リプルを十分に除去し、誤差基準信号である補償信号５３６を生成して、ＰＦＣコンバータコントローラ５４０に供給する。
ＰＦＣコンバータコントローラ５４０に入力される補償信号５３６から、１００Ｈｚ／１２０ＨｚのＡＣ電源リプルを除去することによって、ＰＦＣコンバータコントローラ５４０が分圧電圧５２１の高調波電源リプルに応答しないようにする。低速ループ応答（slow loop response）によって、基準となるバス電圧から電源周波数リプルの全てを実質的に除去することができるが、従来の設計は、ＰＦＣコンバータ５４１に対して大きな負荷変動（large load transient）が生じる用途では、過渡電圧の振幅（transient voltage excursions）の抑制が十分でない。図６は、大きな負荷変動を受ける従来のＰＦＣコンバータ装置５００の様々な箇所の波形を示す。波形６Ａは、出力負荷におけるステップ状の波形を有する負荷電流の曲線を、時間の関数として表わしたものである。負荷電流波形６Ａは、定電力負荷（constant power load）に対応しており、４００ｍｓにおいてステップ状に上昇し、６００ｍｓにおいてステップ状に減少している。負荷電流のリプルは、バス電圧の変化の直接的な結果であり、負荷が定電力で動作するという事実を示している。ＰＦＣコンバータ５４１は、通常、ＤＣ／ＤＣコンバータ（DC-to-DC converter）からなる第２段目のコンバータに接続されており、ＤＣ／ＤＣコンバータは、定電力負荷として振る舞うので、図６に示す曲線は、標準的な設計に対応している。
波形６Ｂは、従来のＰＦＣコンバータ装置５００に入力されるＡＣ入力電流の曲線を示している。ＡＣ入力電流の包絡線は、４００ｍｓ〜約４５０ｍｓの期間で上昇している。６００ｍｓにおいて負荷（AC load）を切り離した後は、ＡＣ入力電流は、約５０ｍｓかかって、最初の負荷電流のレベルに復帰している。
波形６Ｃは、従来のＰＦＣコンバータ装置５００の出力のバス電圧の曲線を示している。４００ｍｓにおいて負荷が増加する用途では、バス電圧は、４００ｍｓ〜４３０ｍｓの期間で、約５０Ｖ低下している。この電圧降下によって、従来のＰＦＣコンバータ装置５００がドロップアウトしてしまう（drop out）という望ましくない副作用を生じる可能性がある。約５００ｍｓにおいて示すように、バス電圧は、多少のオーバシュートを伴って回復する。増加したバス負荷（bus load）を取り除いた（ｔ＝６００ｍｓ）後は、バス電圧は、６００ｍｓ〜６３０ｍｓの期間において約３０Ｖオーバシュートしている。バス電圧は、約７００ｍｓおいて元の電圧に回復している。更に、負に向かう電圧振幅（negative-going voltage excursions、図６の波形６Ｃの４００〜４６０ｍｓの期間に示す）によって、次段のＤＣ／ＤＣコンバータが、広い電圧範囲で動作することになり、そのために、保持時間（hold-up time）が短くなるとともに、ＤＣ／ＤＣコンバータのコストが高くなり、全体的なコンバータ効率が低下する。大きな電圧過渡応答（large voltage transients）の影響を抑制するためには、ＰＦＣコンバータ５４１の出力に大容量の電解コンデンサを設ける必要があり、これにより、ＰＦＣコンバータ５４１のコスト及び大きさが増大することになる。
負荷変動から生じる出力バスの過渡電圧（bus-voltage transients）によって、電源を一時的に遮断する過電圧保護（over-voltage protection）が働く可能性がある。補償信号の応答（図６中の波形６Ｄ）が低速であることに起因した制御できない過渡応答から生じる他の問題は、次段のＤＣ／ＤＣコンバータ（電源）が、広い動作電圧範囲を必要とすることである。
波形６Ｄは、ＰＦＣコンバータコントローラ５４０に対して生成される補償信号５３６（図５）を示している。ＡＣ電源電圧の第２次高調波に応答させないために、補償信号５３６の応答時間は長いので、ＰＦＣコンバータコントローラ５４０は、負荷変動（図６の波形６Ａ）に高速に応答することができない。補償信号５３６の波形は、図６（波形６Ｄ）に明確に示されている。負荷変動に応答するために必要とされる応答時間は、約６０ｍｓである。
その結果、従来のＰＦＣコンバータの設計には、幾つかの設計上の問題がある。第１に、電圧過渡応答のために、高電圧定格の半導体が必要であり、したがって、ＰＦＣコンバータの製造コストが高くなる。第２に、次段のＤＣ／ＤＣコンバータは、広い電圧範囲を扱うために、大型のトランスを必要とし、したがって、ＰＦＣコンバータには、効率の低下及び高いコストによる影響が生じる。更に、負荷変動の後の保持時間が減少し、性能上の問題を生じる。また、ＰＦＣコンバータの安定化されていない出力に、ＤＣ／ＤＣコンバータを縦続接続して用いることができないので、電力供給装置の設計の選択肢が制限され、したがって、性能向上及びコスト削減の可能性が制限されてしまう。
送電線網接続インバータは、送電線網の周波数の第２次高調波を含むＤＣバス（DC bus）上の電圧変動を無視すると同時に、このＤＣバスを安定化しなければならない電力変換装置の他の例である。送電線網接続インバータ、例えば幾つかの太陽光発電用のインバータ（photovoltaic inverters）には、ＰＦＣコンバータと同じ制御及び補償の問題がある。図９は、典型的な送電線網接続インバータ９００の構成を示す略図である。太陽光発電セルアレイ（photovoltaic array）９２０又は他の電力源は、ＤＣ／ＤＣコンバータ９１０を通して高耐圧の平滑コンデンサ（high-voltage bulk capacitor C3）９４０を、その時点で供給可能な電力に依存した（例えば太陽光発電用のインバータの場合、光の強度の関数として）一定の割合で充電する。フルブリッジ構成の送電線網接続インバータ９００は、４つのスイッチ（Ｑ９〜Ｑ１２）９５１〜９５４と、インダクタ（Ｌ６）９５５とによって構成され、そして、送電線網の電圧に同期した略正弦波の電流を生成する。入力電力が直流であり、出力電流が正弦波であるために、平滑コンデンサ（Ｃ３）９４０の両端の電圧には、かなり大きな第２次高調波（例えば１００Ｈｚ／１２０Ｈｚ）リプルが含まれる。送電線網接続インバータ９００は、平滑コンデンサ（Ｃ３）９４０の両端の電圧を所望のレベルに安定化するために、送電線網に送る（pushes）正弦波出力電流の振幅を調整しなければならない。この安定化を達成する制御ループには、ＰＦＣコンバータの補償信号を生成することについて既に説明した問題とまったく同じ問題がある。
バス電圧を表わす補償信号、すなわち１００Ｈｚ／１２０Ｈｚのリプルが実質的にないが、ＰＦＣコンバータ（あるいは、送電線網接続インバータ）の出力バスの過渡電圧に高速応答する装置が必要である。
本発明は、電源のＡＣ電源周波数の高調波リプル（power source AC line-frequency harmonic ripple）が実質的にない補償信号を生成する補償信号生成装置及び補償信号生成方法を提供する。この補償信号は、電源のＡＣ電源周波数の高調波リプルが実質的にない目標値からのバス電圧のずれ（deviation of the bus voltage）を表しており、デジタル信号でも、アナログ信号であってもよい。この誤差信号（error-signal）により、バスの過渡電圧（bus-voltage transients）に対して高速ループ応答を行うことができる。一実施の形態においては、誤差情報（error-information）のデジタル処理について説明するが、他の実施の形態として、アナログフィルタによって処理することも考えられる。他の実施の形態では、フィルタリングされたバス電圧情報（filtered bus information）をデジタル形式で表現することが考えられる。この情報は、係数倍されたバス電圧（scaled bus-voltage）、すなわち誤差電圧情報（error-voltage information）とすることができる。また、ＰＬＬは、アナログ回路又はデジタル回路によって構成することができ、バス電圧データ（bus voltage data）を格納するスタックは、アナログの電荷結合素によって構成することができ、同様に、補償モジュールフィルタ（compensation module filter）は、アナログ回路によって構成することができる。
本発明は、電力変換装置の補償信号を生成する補償信号生成装置を提供する。この補償信号生成装置は、周波数ロッククロック発生器（frequency-locked system clock）と、バス電圧データ生成器（bus-voltage data generator、以下、バス電圧サンプリング回路（bus-voltage data generator）ともいう。）と、バス電圧データを格納するスタック（stack）と、補償モジュール（compensation module）とを備える。周波数ロッククロック発生器は、ＡＣ電源周波数の倍数の周波数のシステムクロックを発生する。バス電圧サンプリング回路は、バス電圧データをシステムクロックの周波数でサンプリングして、スタックに入力する。バス電圧データは、アナログデータであってもよく、デジタルデータであってもよく、また、バス電圧データそのものであってもよく、バス電圧と目標電圧間の差分を表わす誤差データ（error data）であってもよい。スタックは、バス電圧データを補償モジュールに出力する１つ以上の出力を有する。スタックは、ＡＣ電源周波数の第２次高調波の全周期又はその整数倍（one or more complete cycles）を表すスタック長（stack length）を有する。補償モジュールは、スタックからのデータを処理して、補償信号出力を形成する。ＡＣ電源周波数にロックした周波数で取得されたスタックのバス電圧データを処理することによって、ＡＣ電源周波数の２倍の周波数成分を最小化する同時に、バスの過渡電圧に高速応答するように、補償信号を形成する。
一実施の形態において、周波数ロッククロック発生器は、ＡＣ電源周波数の２倍の周波数に選択的にロックする位相同期ループ（phase-locked-loop）である。周波数ロッククロック発生器は、６４Ｈｚ〜１４０Ｈｚの周波数だけにロックするように構成することができる。
他の実施の形態において、スタックは、デジタル回路によって構成してもよく、アナログ回路によって構成してもよい。アナログのスタックは、バス電圧をサンプリングする電荷結合素子（charged coupled devices）からなる。周波数ロッククロック発生器は、アナログ素子であり、バス誤差データ（bus-error data）もアナログである。基準電圧に対して、係数倍されたバス電圧を比較することによって、アナログのバス誤差データを形成する。アナログのバス誤差データは、スタックに出力される。
一実施の形態において、補償モジュールは、スタックに接続され、バス電圧データを、ＡＣ電源電圧の１／２周期（one-half cycle）に亘って合計して、合計値を出力する加算手段と、加算手段の出力に接続され、係数倍された比例出力（scaled proportional output）を出力する比例バッファ（scaled proportional component）と、加算手段の出力に接続され、係数倍された積分出力（scaled integral output）を出力する積分バッファ（scaled integral component）と、スタックに接続され、ＡＣ電源電圧の１／２周期離れた２つのサンプルのバス電圧データを処理して、係数倍された微分出力（scaled proportional output）を出力する微分バッファ（scaled derivative component）と、係数倍された比例出力、係数倍された積分出力及び係数倍された微分出力とを加算して、補償信号を生成するＰＩＤ加算器とを備える。あらゆるＰＩＤコントローラ（PID controller）と同様に、あらゆる場合において、Ｐ信号、Ｉ信号及びＤ信号の全てを用いる必要はない。Ｐ信号、Ｉ信号及びＤ信号の異なる組合せによって、ＰＩＤコントローラの異なるループ応答を得ることができる。補償モジュールは、電力変換装置の出力バス（power converter bus）に接続される入力と、ＰＩＤ加算器に接続された、係数倍された出力とを有するフィードフォワードバッファ（scaled feed-forward component）を更に有することができ、補償信号は、係数倍されたフィードフォワード信号の成分を更に含む。補償モジュールは、デジタル部品、アナログ部品又はそれらの組合せによって構成することができる。
更なる実施の形態において、補償信号生成装置は、補償信号が供給される入力（converter input）を有する変換モジュール（converter module）を更に備える。変換モジュールは、出力において、デジタル補償信号をアナログ補償信号に変換する。変換モジュールの出力は、電圧変換装置（power converter）に接続されている（interface）。
他の実施の形態において、バス電圧データ生成器は、バス電圧データ、あるいはバス電圧値（bus-voltage value）と目標電圧値（target voltage value）間の差分（difference）を表わす誤差データを生成する。誤差データは、アナログデータであってもよく、デジタルデータであってもよい。
他の実施の形態において、補償信号生成装置は、ＡＳＩＣ（特定用途向けＩＣ）内に実装することができる。ＰＬＬの大きなフィルタ部品の幾つかは、ＡＳＩＣの外部に実装してもよい。更に、ＡＳＩＣは、補償信号生成装置の一部として、電圧変換装置コントローラ（power converter controller）を内蔵することができる。
本発明は、ＡＣ電源の高調波、特に第２次高調波が実質的にない電力変換装置の補償信号を生成する補償信号生成方法を提供する。この補償信号生成方法は、ＡＣ電源周波数の整数倍の周波数にロックした周波数を有する周波数ロックシステムクロックを発生するステップと、電力変換装置のバス電圧を周波数ロックシステムクロックの周波数でサンプリングして、バス電圧データ生成するステップと、バス電圧データをキューイングするステップと、バス電圧データを補償して、補償信号を生成するステップとを有し、バス電圧データを補償するステップでは、補償信号のＡＣ電源周波数の偶数倍の周波数成分を最小化する。周波数ロックシステムクロック（以下、単にシステムクロックという。）は、ＡＣ電源周波数の倍数で発生される。バス電圧データは、システムクロックレートの倍数で生成することができる。バス電圧データは、スタックにシステムクロックレートでキューイングされる。スタックは、バス電圧データを、あらゆる方法で、好ましくは、最新のデータと最も古いデータとを出力する。好ましくは、スタック長は、ＡＣ電源周期の１／２周期（one-half an AC line cycle）を表すバス電圧データを保持できるように選択される。代わりに、スタック長は、１／２周期の整数倍を表すバス電圧データを保持できるように選択することもできる。他のステップにおいて、補償信号生成方法は、別々のステップとして、バス電圧データに補償するステップと、補償信号を生成するステップとを有する。
一実施の形態において、周波数ロックシステムクロックは、ＡＣ電源周波数の２倍の周波数に選択的にロックする位相同期ループによって発生される。周波数ロックシステムクロックは、６４Ｈｚ〜１４０Ｈｚの周波数だけにロックして発生される。
他の実施の形態において、キューイングは、デジタル的に行ってもよく、アナログ的に行ってもよい。更に、キューイングは、バス電圧をサンプリングする電荷結合素子アレイ（charge coupled array）からなるスタックによって行うことができる。更に、バス電圧データを生成するステップは、アナログ的又はデジタル的に行うことができ、いずれの場合も、サンプルデータ又は誤差データを生成する。
一実施の形態において、バス電圧データを補償するステップは、補償モジュールによって実行され、補償モジュールは、スタックに接続され、バス電圧データを、ＡＣ電源電圧の１／２周期に亘って合計して、合計値を出力する加算手段と、加算手段の出力に接続され、係数倍された比例出力を出力する比例バッファと、加算手段の出力に接続され、係数倍された積分出力を出力する積分バッファと、スタックに接続され、ＡＣ電源周波数の１／２周期離れた２つのサンプルのバス電圧データを処理して、係数倍された微分出力を出力する微分バッファと、係数倍された比例出力、係数倍された積分出力及び係数倍された微分出力を合計して、補償信号を生成するＰＩＤ加算器とを備える。あらゆるＰＩＤコントローラと同様に、あらゆる場合において、Ｐ信号、Ｉ信号及びＤ信号の全てを用いる必要はない。また、補償モジュールは、電力変換装置のバスに接続される入力と、ＰＩＤ加算器に接続された、係数倍された出力とを有するフィードフォワードバッファを更に有することができ、補償信号は、係数倍されたフィードフォワード信号の成分を更に含む。補償モジュールは、デジタル部品、アナログ部品又はそれらの組合せによって構成することができる。
更なる実施の形態において、補償信号生成装置は、補償信号が供給される入力を有する変換モジュールを更に備える。変換モジュールは、その出力において、デジタル補償信号をアナログ補償信号に変換する。変換モジュールの出力は、電圧変換装置に接続されている。
他の実施の形態において、バス電圧データ生成器は、バス電圧データ、あるいはバス電圧値と目標電圧値間の差分を表わす誤差データを生成する。誤差データは、アナログデータであってもよく、デジタルデータであってもよい。
一実施の形態において、上述したステップの幾つか、全て又は組合せは、アナログ部品及びアナログ技術によって実行することができる。周波数ロックシステムクロックは、アナログ信号とすることができ、バス誤差データもアナログ信号とすることができる。バス誤差データを格納するスタックは、アナログの電荷結合素子であり、その遅延線の長さは、バス電圧リプル（bus-voltage ripple）の１周期以上とすることができる。アナログフィルタ（analog filtering）によって、バス誤差データの係数倍された微分成分（scaled derivative component）及び係数倍された比例成分（scaled proportional component）を、目標電圧の補償信号の成分として形成することができる。更なる実施の形態において、このアナログフィルタは、目標電圧の補償信号の一部として、バス誤差データの係数倍された積分成分を形成する。更なる実施の形態において、係数倍されたフィードフォワード信号成分を、目標電圧の補償信号に加算する。
本発明は、電力変換装置の補償信号を生成する補償信号生成装置の製造方法を提供する。この補償信号生成装置の製造方法は、ＡＣ電源周波数を有するＡＣ電源に接続され、ＡＣ電源周波数の整数倍の周波数にロックしたクロックを発生する周波数ロッククロック発生器を設けるステップと、周波数ロッククロック発生器に接続されるとともに、電力変換装置のバスに接続され、バス電圧をクロックの周波数でサンプリングして、バス電圧データを生成するバス電圧データ生成器を設けるステップと、バス電圧データ生成器に接続され、バス電圧データを、ＡＣ電源電圧の１／２周期の期間に亘って格納するスタックを設けるステップと、スタックに接続され、バス電圧データから補償信号を生成する補償モジュールを設けるステップとを有し、補償モジュールは、補償信号を、ＡＣ電源周波数の偶数倍の周波数成分が最小となるように、生成する。
一実施の形態において、周波数ロッククロック発生器は、２倍のＡＣ電源周波数に選択的にロックする位相同期ループである。周波数ロッククロック発生器は、６４Ｈｚ〜１４０Ｈｚの周波数だけにロックする。
他の実施の形態において、スタックは、デジタル部品又はアナログ部品によって構成することができる。スタックは、バス電圧をサンプリングする電荷結合素子アレイによって構成することができる。更に、バス電圧データ生成器は、アナログ部品又はデジタル部品によって構成することができ、いずれの場合も、サンプルデータ又は誤差データを生成する。
一実施の形態において、補償モジュールは、スタックに接続され、バス電圧データを、ＡＣ電源電圧の１／２周期に亘って合計して、合計値を出力する加算手段と、加算手段の出力に接続され、係数倍された比例出力を出力する比例バッファと、加算手段の出力に接続され、係数倍された積分出力を出力する積分バッファと、スタックに接続され、ＡＣ電源電圧の１／２周期離れた２つのサンプルのバス電圧データを処理して、係数倍された微分出力を出力する微分バッファと、係数倍された比例出力、係数倍された積分出力及び係数倍された微分出力を合計して、補償信号を生成するＰＩＤ加算器とを備える。あらゆるＰＩＤコントローラと同様に、全ての場合に、Ｐ信号、Ｉ信号及びＤ信号の全てを用いる必要はない。また、補償モジュールは、電力変換装置のバスに接続される入力と、ＰＩＤ加算器に接続された、係数倍された出力とを有するフィードフォワードバッファを更に有することができ、補償信号は、係数倍されたフィードフォワード信号の成分を更に含む。補償モジュールは、デジタル部品、アナログ部品又はそれらの組合せによって構成することができる。
更なる実施の形態において、補償信号生成装置の製造方法は、補償信号が供給される入力を有する変換モジュールを設けるステップを更に有する。変換モジュールは、その出力において、デジタル補償信号をアナログ補償信号に変換する。コンバータ出力は、電圧変換装置に接続されている。
他の実施の形態において、バス電圧データ生成器は、バス電圧データ、あるいはバス電圧値と目標電圧値間の差分を表わす誤差データを生成する。誤差データは、アナログデータであってもよく、デジタルデータであってもよい。
一実施の形態において、上述したステップの幾つか、全て又は組合せは、アナログ部品及びアナログ技術によって実行することができる。周波数ロックシステムクロックは、アナログ信号とすることができ、バス誤差データもアナログ信号とすることができる。バス電圧データを格納するスタックは、アナログの電荷結合素子であり、その遅延線の長さは、バス電圧リプルの１周期以上とすることができる。アナログフィルタによって、バス誤差データの係数倍された微分成分及び係数倍された比例成分を、目標電圧の補償信号の成分として形成することができる。更なる実施の形態において、このアナログフィルタは、目標電圧の補償信号の一部として、バス誤差データの係数倍された積分成分を形成する。更なる実施の形態において、係数倍されたフィードフォワード信号成分を、目標電圧の補償信号に加算する。
これらの実施の形態及び他の実施の形態並びに発明の特徴及び発明の効果は、図面及び詳細な説明によって理解され、特に、特許請求の範囲に記載された様々な構成要素及び組合せによって理解される。上述した発明の概要、以下の図面及び説明は、発明の好ましい実施の形態の例示的な説明であり、特許請求の範囲に記載された発明を限定するものではない。
発明の一実施の形態に基づいて、ＡＣ電源周波数の第２次高調波リプルが実質的にない、電力変換装置用の高速ループ応答の補償信号を生成する補償信号生成装置の構成を示すブロック図である。 図１のＰＬＬの一実施の形態の構成を示すブロック図である。 ＡＣ電源周波数の第２次高調波リプルを有する電力変換装置のバス電圧から、第２次高調波リプルが実質的にない補償信号を生成する補償信号生成方法のフローチャートである。 第２次高調波リプルが実質的にない、電力変換装置のバス用の高速ループ応答の補償信号を生成する補償信号生成装置を製造する製造方法のフローチャートである。 低速応答の補償信号を生成する従来のＰＦＣコンバータの構成を示すブロック図である。 従来のＰＦＣコンバータの負荷変動に対するバス電圧、入力電流及び補償信号の応答波形を示すグラフである。 高速ループ応答の補償信号を有する電力変換装置の負荷変動に対するバス電圧、入力電流及び補償信号の応答波形を示すグラフである。 入力変動に対する標準ＰＩＤフィルタとモディファイドＰＩＤ'フィルタ間の信号の差異を示すグラフである。 従来の太陽光発電用のインバータの構成を示すブロック図である。
本発明の一実施の形態として、これらに限定されないが、ＰＦＣコンバータ又は送電線網接続インバータ（grid-tied inverter）を含む電力変換装置用の高速ループ応答の補償信号（fast-loop response compensation signal）を生成する補償信号生成装置及び補償信号生成方法について説明する。この補償信号は、ＡＣ電源周波数（AC power source frequency）の第２次高調波、通常１００Ｈｚ／１２０Ｈｚに応答しないが、電力変換装置の負荷変動に対しては高速応答するように設計される。本発明の以下の説明では、その最良の、現在既知である実施の形態を含む発明の有効な教示（enabling teaching）を開示する。本発明の有益な効果を維持しながら、説明する実施の形態を変更できることは、当業者にとって明らかである。また、本発明の所望の効果の幾つかは、本発明の他の特徴を用いずに、特徴の幾つかを選択することによって得られることも、明らかである。したがって、本発明に対する変更及び修正は可能であり、ある状況においては好ましく、本発明の一部であることは、当業者にとって明らかである。本発明の範囲は、特許請求の範囲によって定義されるので、以下の説明は、本発明の原理を説明するためのものであり、本発明を限定するものではない。
以下、一般的な電力変換装置（generic power converter）を用いて説明するが、説明する全ての原理は、これらに限定されないが、ＰＦＣコンバータ（PFC converter）又は送電線網接続インバータ（grid-tied inverter）用の補償信号を生成することに対して、同様に適用することができる。
本発明の好ましい実施の形態において、位相同期ループ（以下、ＰＬＬともいう。）は、電力変換装置のＡＣ電源の第２次高調波、通常１００Ｈｚ又は１２０Ｈｚに同期した周波数ロックシステムクロック（frequency-locked system clock）を発生する。ＰＬＬは、整流ＡＣ電源周波数（rectified AC power source line-frequency）、あるいはＡＣ電源周波数の整数倍の周波数にロックしたクロックを発生する。周波数ロックシステムクロック、その整数倍、その整数分の１、又はこれらの組合せが他の回路モジュール（circuit modules）に分配される。バス電圧サンプリング回路（bus-voltage sampler、以下、バス電圧データ生成器（bus-voltage data generator）ともいう。）は、バス電圧に関する情報を生成する。好ましくは、バス電圧サンプリング回路は、バス電圧値（bus voltage value）と目標電圧値（target voltage value）間の差分（difference）に比例した誤差値（error values）を表わすバス電圧データを生成する。なお、バス電圧データは、誤差値でなく、バス電圧値であってもよい。スタックは、ＡＣ電源周期（AC-line cycle）の１／２の整数倍に等しい期間に亘ってサンプリングされたバス電圧データを格納する。
ＰＩＤ'信号（PID' signal）は、アナログ的手法又はデジタル的手法によって３つの値を合計することにより、生成される。修正比例信号Ｐ'（modified proportional (P') signal）の値は、スタックの合計値に第１の係数を乗じた値である。修正積分信号Ｉ'（modified integral (I') signal）の値は、スタックの合計値の積分値に第２の係数を乗じた値である。修正微分信号Ｄ'（modified derivative (D') signal）の値は、スタックの最も古いバス電圧の誤差データ（bus-voltage error data）と現在のバス電圧データ（current bus-voltage data）間の差分に第３の係数を乗じた値である。３つの係数の値（scaling value）は、電源設計の分野における当業者によって一般的に用いられている技術に基づいて、高速で安定した補償ループを形成できるように、選択される。修正比例信号Ｐ'、修正積分信号Ｉ'及び修正微分信号Ｄ'には、ＡＣ電源周波数の第２次高調波の情報（second-harmonic line frequency content）は、実質的に含まれない。スタックは、周波数ロックシステムクロックによって正確にＡＣ電源周波数の１／２周期（half-cycle）を表わす等間隔のバス電圧データを格納するので、修正比例信号Ｐ'は、ＡＣ電源周波数の第２次高調波成分を含まないことが既に分かっている。修正積分信号Ｉ'は、修正比例信号Ｐ'を積分した信号なので、修正比例信号Ｐ'にも、ＡＣ電源周波数の第２次高調波の内容は実質的に含まれない。修正微分信号Ｄ'は、ＡＣ電源周期の正確に１／２だけ時間的に離れた２つのサンプル（スタックの最も古い誤差データと現在の誤差データ）間の差分である。定常状態の電力変換装置の動作の場合、最も古いバス電圧の誤差データと最新のバス電圧の誤差データとは同一なので、修正微分信号Ｄ'は、ゼロであり、したがって、ＡＣ電源周波数の第２次高調波の情報は、実質的にない。したがって、得られるＰＩＤ'コントローラ（resulting PID' controller）は、１００Ｈｚ／１２０Ｈｚの高調波を無視するが、バスの過渡電圧（bus-voltage transients）には、制御された方法（controlled manner）で応答する。デジタルＰＩＤ'制御による目標電圧対する補償信号（digital PID' target-voltage compensation signal）は、デジタル的に実装されたＰＦＣコンバータコントローラのデジタル入力に直接供給することができ、あるいは、この補償信号を、アナログ信号に変換してアナログのＰＦＣコンバータコントローラに供給してもよい。
図１は、電力変換装置コントローラ（power converter controller）２００用の高速ループ応答の補償信号１９７を生成する補償信号生成装置１００の一実施の形態の構成を示すブロック図である。補償信号生成装置１００は、ＡＣ電源周波数の第２次高調波検出器（second-harmonic line frequency detector、以下、単に第２次高調波検出器という。）１１３と、位相同期ループ（以下、ＰＬＬともいう。）１１０と、バス電圧サンプリング回路（bus-voltage sampler、以下、バス電圧データ生成器（bus-voltage data generator）ともいう。）１２０と、スタック１４０と、モディファイド微分データ生成器（modified derivative data D' generator）１３０と、分圧器（voltage scaler）１７０と、加算器（summer）１８０と、比例データバッファ（proportional data scaler）１９２と、モディファイド積分器（modified integrator）１９１と、積分データバッファ（integrator data scaler）１９３と、微分データバッファ（derivative scaler）１９４と、フィードフォワードバッファ（feed-forward scaler）１９５と、補正信号成分加算器（compensation signal component summer、以下、ＰＩＤ'加算器ともいう。）１９６と、オプションの補償信号変換器（optional signal converter）１６０とを備える。
第２次高調波検出器１１３は、ＡＣ電源入力の周波数の２倍の周波数の強い信号成分を生成する周知のあらゆる手段によって構成することができる。実際には、第２次高調波検出器１１３は、通常、全波整流されたＡＣ電源電圧（full-wave rectified AC-line voltage）を固定の基準レベルと比較する手段によって、構成される。なお、ＡＣ電源入力の周波数の第２次高調波と等しい周波数のパルス１１１を発生するには、他の多くの方法がある。ＰＬＬ１１０は、周波数ロックシステムクロック（frequency-locked system clock、以下、単にシステムクロックともいう。）１１２を発生する１つの手段であるが、他の手段もある。ＰＬＬ１１０は、ＡＣ電源周波数の第２次高調波、通常は１００Ｈｚ又は１２０Ｈｚにロック（lock）して、ＡＣ電源周波数の第２次高調波の倍数に位相がロックしたシステムクロック１１２を発生する。周波数逓倍（frequency multiplication）は、ＰＬＬ１１０のフィードバック経路に周波数分周器１１８を設けることによって達成される。したがって、例えば、周波数分周器１１８が周波数を６４分周し、ＡＣ電源周波数が５０Ｈｚである場合、第２次高調波検出器１１３は、パルス１１１を１００Ｈｚのレートで発生し、ＰＬＬ１１０は、周波数ロックシステムクロック１１２を６．４ｋＨｚの周波数で発生する。なお、ＰＬＬ１１０をＡＣ電源周波数（ＡＣ電源周波数の第２次高調波でない）にロックさせ、そして、入力周波数に係数２を乗じることによっても、同じ結果が得られる。ＰＬＬ１１０は、アナログ回路であってもよく、デジタル回路であってもよく、あるいはこれらの組合せであってもよい。ＰＬＬ１１０を内蔵したＡＳＩＣを用いることもできる。アナログのフィルタ部品の幾つかが、ＡＳＩＣ内に実装するには経済的に余りにも大きいときには、ＡＳＩＣの外付けとする。
周波数ロックして出力されたシステムクロック１１２は、スタック１４０と、実際にデジタル回路として実装される補償信号生成装置１００の全ての素子とを含む、システムクロック１１２に同期させる必要がある構成要素に供給される。
分圧器（voltage divider）１７０は、通常、抵抗器から構成され、バス電圧１７１を分圧（scale）して、分圧バス電圧（scaled bus voltage）１２４を生成し、この分圧バス電圧１２４は、バス電圧データ生成器１２０の一方の入力に供給される。分圧器１７０の目的は、バス電圧データを、他の電子回路に適したレベル（level compatible with）に下げることである。バス電圧１７１は、数百Ｖの場合もある。
バス電圧サンプリング回路１２０は、幾つかの異なる形式でバス電圧データ（bus-voltage data）１２１を生成することができる。バス電圧データ１２１は、デジタルであってもよく、アナログであってもよい。更に、バス電圧データ１２１は、係数倍されたバス電圧（scaled bus-voltage）、あるいは目標電圧からの係数倍された誤差値（scaled error value）を表している。図１に示すように、誤差信号（error signal）は、分圧バス電圧１２４と、基準信号発生器（reference signal generator）１２２からの基準電圧１２３との差分を表すように生成される。基準電圧１２３は、バス電圧サンプリング回路１２０の他方の入力に供給される。基準電圧１２３及び分圧バス電圧１２４は、バス電圧１７１が目標電圧であるときに、差分、すなわち誤差がゼロとなるように、選択される。動作中、バス電圧１７１、したがって分圧バス電圧１２４には、１００Ｈｚ／１２０Ｈｚのリプルが乗っており、したがって、基準電圧１２３と分圧バス電圧１２４間の差分にもこのリプルが乗っている。バス電圧サンプル（bus-voltage samples）を生成する構成において、バス電圧サンプルの誤差の代わりに、加算器１８０、スタック１４０内の電子回路又は他の電子回路（図示せず）において、バス電圧データ１２１からＤＣバイアスを減算してよい。なお、計算のためのハードウェアに必要とされるダイナミックレンジを狭くするためには、バス電圧よりも、誤差を用いる方が有利である。基準電圧１２３、あるいは分圧器１７０の分圧比（scaling factor）を変更することによって、バス電圧１７１に対する異なる目標電圧を選択できることは、当業者に明らかである。基準電圧１２３の典型的な値は、約２．５Ｖ又は１．２５Ｖである。バス電圧サンプリング回路１２０は、バス電圧データ１２１をスタック１４０に供給する。
バス電圧データ１２１は、スタック１４０に、その入力１４２から入力される。スタック１４０には、ＰＬＬ１１０から周波数ロックシステムクロック１１２も供給されており、このシステムクロック１１２によって、スタック１４０に入力され、記憶される、又は出力されるバス電圧データ１２１の速度及び位置（rate and location）が制御される。スタック１４０のサイズは、ＡＣ電源電圧の１／２周期（one-half cycle）の期間を表すサンプルを保持できる大きさに設定される。また、スタック１４０のサイズは、この倍数にしてもよい。スタック１４０は、好ましくは、デジタル回路から構成されており、デジタルのバス電圧データ１２１が供給されるが、アナログ回路によって構成してもよい。スタック１４０をアナログ回路で構成する場合、電荷結合素子アレイ（charge coupled array）と呼ばれる電荷結合素子からなる回路（chain of charged coupled devices）によって実現することができる。バス電圧データ１２１のサンプルは、電荷結合素子アレイ内に溜まる（charges）電圧として記憶される。
加算器１８０は、スタック１４０からのバス電圧データ１２１の平均値を、ＡＣ電源の第２次高調波の１周期（one cycle）に等しいＡＣ電源の１／２周期に亘って求める。バス電圧データ１２１は、ＡＣ電源周波数の第２次高調波に周波数がロックしているので、第２次高調波成分の合計は、電力変換装置の負荷が一定の場合、平均化されると、実質的にゼロとなる。雑音によって、又は分解能を制限すると、通常、第２次高調波の残留データが幾らか生ずる。加算器１８０は、アナログ的手段又はデジタル的手段によって計算を行う。バス電圧データ１２１が誤差値を表さない場合、好ましくは、各バス電圧データ１２１のサンプルからＤＣオフセットを減算する。合計は、好ましくは、最も古いサンプルを外し、最新のサンプルを加えながら、サンプルの移動合計（running sum）を継続的に続けることによって、計算される。
図１に示す実施の形態において、スタック１４０は、最新の値Ｄａｔａ（ｎ）と、ＡＣ電源の１／２周期、すなわちＡＣ電源の第２次高調波の１全周期（a full cycle）遅延した値Ｄａｔａ（ｎ−６４）とを出力する。モディファイド微分データ生成器１３０は、これらの差分値（difference value）である修正微分信号Ｄ'を出力し、修正微分信号Ｄ'は、アナログであってもよく、デジタルであってもよい。最も古いバス電圧データ１４５のサンプルは、６４個のバス電圧データのサンプルとして示すスタック長（stack length）分遅延されている。スタック長は、ＡＣ電源の１／２周期、すなわちＡＣ電源の第２次高調波リプル（second-harmonic ripple）の１周期分を記憶するサイズに設定されている。したがって、スタックの深さ（stack depth）を、第２次高調波リプルの１周期の時間にロックするように選択することによって、修正微分信号Ｄ'には、第２次高調波成分が含まれない。このことは、システムクロック１１２とスタックの深さの関係を示すものである。システムクロック１１２を２倍にすると、スタックの深さを２倍にする必要がある。
図１には、モディファイドＰＩＤ'フィルタ（modified PID' filter）を用いた補償信号生成装置１００の実施の形態を示している。この実施の形態においては、モディファイドＰＩＤ'（比例、積分、微分）フィルタを備え、フィードフォワード信号（feed-forward signal）Ｖｆｅｅｄｆｗｄをオプションとして用いることができる。フィードフォワード信号Ｖｆｅｅｄｆｗｄは、補償信号１９７に加算される。本発明に係る補償信号生成装置１００は、従来の補償信号とは異なる補償信号１９７を生成する。モディファイドＰＩＤ'フィルタは、生成された補償信号１９７からＡＣ電源の第２次高調波を除去可能な効果を有するＡＣ電源周波数にロックしたバス電圧データ１２１を用いる。加算器１８０は、バス電圧データ１２１の１／２周期分の合計（half-cycle sum）を生成し、この合計を用いて、修正比例信号Ｐ'が生成され、また、合計から修正積分信号Ｉ'が生成される。加算器１８０は、これらには限定されないが、スタック１４０からのＡＣ電源の１／２周期全体（entire AC-line half-cycle）のバス電圧データ１２１を入力すること含むあらゆる標準的な手段によって、あるいは、スタックから「プッシュアウト（"pushed" out）」する最も古いスタック値Ｄａｔａ（ｎ−６４）を外し、最新のスタック値Ｄａｔａ（ｎ）を加えながら、移動合計を継続的に計算することによって、合計を求めることができる。モディファイド積分器１９１は、修正比例信号Ｐ'を用いて、補正信号の成分である修正積分信号Ｉ'を生成する。モディファイド微分データ生成器１３０は、入力される現在のバス電圧データＤａｔａ（ｎ）から１／２周期遅延されたバス電圧データＤａｔａ（ｎ−６４）を減算して、修正微分信号Ｄ'を生成する。モディファイド微分データ生成器１３０は、アナログ回路であってもよく、デジタル回路であってもよい。比例データバッファ１９２は、修正比例信号Ｐ'に係数ｋＰを乗じ、積分データバッファ１９３は、修正積分信号Ｉ'に係数ｋＩを乗じ、微分データバッファ１９４は、修正微分信号Ｄ'に係数ｋＤを乗ずる。係数倍された修正比例信号Ｐ'、修正積分信号Ｉ'及び修正微分信号Ｄ'は、ＰＩＤ'加算器１９６に入力され、ＰＩＤ'加算器１９６は、これらを合計して、補償信号１９７を生成する。電源コントローラ分野（power controller design）における当業者は、ＰＩＤ'フィルタの所望の応答特性を得るために、比例データバッファ１９２、積分データバッファ１９３及び微分データバッファ１９４の係数ｋＰ、ｋＩ、ｋＤの値を決定することができる。また、補償信号１９７は、フィードフォワードバッファ１９５によって係数ｋＦが乗じられたフィードフォワード信号Ｖｆｅｅｄｆｗｄを含むことができる。また、ＰＩＤ'加算器１９６には、係数倍されたフィードフォワード信号Ｖｆｅｅｄｆｗdも入力されており、ＰＩＤ'加算器１９６は、補償信号１９７を形成する。補償信号１９７は、オプションの補償信号変換器１６０に入力され、補償信号変換器１６０は、補償信号１９７を電力変換コントローラ２００に適した信号に変換する。補償信号変換器１６０は、デジタルの目標バス電圧の補正信号（digital target bus- voltage compensation signal）１９７をアナログ信号に変換する。補償信号１９７は、電力変換コントローラ２００に対する係数倍された高速応答制御信号（scaled fast response control signal）であり、電力変換コントローラ２００は、バス電圧１７１の変動に応答する。また、補償信号１９７には、ＡＣ電源の１００Ｈｚ／１２０Ｈｚのリプルが実質的になく、したがって、電力変換装置２０１のバス電圧１７１は、このリプルに応答しないことによって、良好な過渡応答特性を有する。
図１に示す破線は、好ましくは、１つの集積回路、例えばＡＳＩＣ（特定用途向けＩＣ）によって構成される部品を表わしている。ＰＬＬのフィルタ部品は、通常、部品サイズのために、ＡＳＩＣに内蔵されない。
図２は、ＰＬＬフィルタの部品を含む、図１のＰＬＬ１１０の構成を示すブロック図である。ＰＬＬ１１０は、位相検出回路１１４と、帯域通過フィルタ用の部品１１５と、帯域通過フィルタ１１６と、電圧制御発振回路（以下、ＶＣＯともいう。）１１７と、周波数分周器（clock divider）１１８とを備える。ＰＬＬ１１０へは、ＡＣ電源周波数の２倍の第２次高調波が入力される。位相検出回路１１４は、第２次高調波検出器１１３と周波数分周器１１８の出力間の位相差に基づいて、出力信号を生成する。位相検出回路１１４の出力は、６４Ｈｚ〜１４０Ｈｚの通過帯域を有する帯域通過フィルタ１１６に入力される。ＰＬＬフィルタの部品１１５は、帯域通過フィルタ１１６に接続される。帯域通過フィルタ１１６の出力は、ＶＣＯ１１７に接続される。ＶＣＯ１１７の出力は、周波数ロックシステムクロック１１２となる。周波数ロックシステムクロック１１２の出力は、周波数分周器１１８に接続される。破線によって、１つの集積回路内に作り込まれる部品を表わしている。
現在の説明において、ＶＣＯ１１７は、第２次高調波検出器１１３からの出力の６４倍、すなわちＡＣ電源周波数の１２８倍の周波数を出力する。周波数分周器１１８は、第２次高調波検出器１１３からの出力に等しい周波数にＶＣＯ１１７のクロック周波数を分周して下げる。帯域通過フィルタ１１６は、ＡＣ電源周波数の所望の範囲に対応する狭い周波数帯でのみ応答するようにＰＬＬ１１０を拘束する。
動作において、システムクロック１１２が、ＡＣ電源周波数の２倍の周波数に、すなわちバス電圧１７１のリプル周波数にロックするように、ＰＬＬ１１０は、ＶＣＯクロック周波数をシフトする。ＰＬＬ１１０は、システムクロック１１２を出力する。
図８は、本来のＰＩＤ（比例信号Ｐ、積分信号Ｉ、微分信号Ｄ）コントローラによる信号と、５０ＨｚのＡＣ電源（input ac line at 50Hz）の本発明のＰＩＤ'コントローラによって生成される信号との差異を表している。図８の波形８Ｅ（バス電圧Ｖｂｕｓ）は、電圧が上昇するステップの場合と下降するステップの場合の波形の時間経過を示す。図の左から右に説明する。バス電圧Ｖｂｕｓは、３８５Ｖで動作開始する。ｔ＝４００ｍｓにおいて、Ｖｂｕｓは、１ｍｓで４２５Ｖまで上昇する。Ｖｂｕｓは、ｔ＝５０１ｍｓまで４２５Ｖを維持する。ｔ＝５０１ｍｓにおいて、Ｖｂｕｓは、１ｍｓで３８５Ｖまで低下する。このときのＶｂｕｓの変動幅（excursions）は、いかなる特定の閉ループによる電力変換装置の動作に基づくものではない。ＰＩＤ信号（PID signal）とＰＩＤ'信号（PID' signal）との間の差異を示すために、１００Ｈｚのリプルは、図８の信号波形Ｖｂｕｓ及び波形８Ｅには含まれない。リプルがないバス電圧で本来のＰＩＤコントローラを用いる場合には、比例信号Ｐは、Ｖｂｕｓの波形に追従する。図８において、スタックのデータの平均値が本来のＰＩＤコントローラの比例信号Ｐに等しくなるために、全てのスタックのデータは、バス電圧Ｖｂｕｓの高電圧値にはりつくことが必要となり、波形Ｐ'は、波形Ｐに対して遅れ、新しいＶｂｕｓ値に対応した誤差信号によって、スタックが満たされるまでに１０ｍｓ（５０Ｈｚで動作する場合の１／２周期に相当）を要することに注意する必要がある。周波数ロックシステムクロック１１２で駆動されるスタック１４０及び加算器１８０によって、第２次高調波リプルを除去し、それにより、モディファイドＰＩＤ'フィルタの応答が得られる必要がある。修正微分信号Ｐ'のステップ応答は、スタックのデータに対する不連続な変動の結果である。
図８の波形８Ａには、４００ｍｓでのバス電圧１７１におけるステップ状の増大と、５００ｍｓでのステップ状の減少に対する微分信号Ｄの応答波形を示す。波形８Ｂは、本発明のバス電圧のステップ応答に対する修正微分信号Ｄ'の影響を示す。微分信号Ｄ及び修正微分信号Ｄ'は、過渡状態の発生に対して、同程度の高速応答を有する。なお、微分信号Ｄは、バス電圧Ｖｂｕｓの過渡状態の終了に対応して即座に０Ｖに低下し、修正微分信号Ｄ'は、過渡状態の発生にしたがって１０ｍｓ（５０Ｈｚで動作する場合の１／２周期）までは、０Ｖに低下しない。
波形８Ｃは、修正積分信号Ｉ'を示す。修正積分信号Ｉ'は、本来のＰＩＤフィルタの積分信号Ｉに約４ｍｓの遅延を加えたものと同等である。この遅延は、過渡状態での、微分信号Ｐの波形曲線の下の部分の面積と修正微分信号Ｐ'の波形曲線の下の部分の面積との差分によるものである。
修正ＰＩＤ'信号は、本来のＰＩＤコントローラのＰＩＤ信号から逸脱することがわかる。なお、過渡状態の発生に追従して即座に、修正比例信号Ｐ'、修正積分信号Ｉ'及び修正微分信号Ｄ'に、過渡変動の情報が現れることもわかる。実際には、修正比例信号Ｐ'、修正積分信号Ｉ'及び修正微分信号Ｄ'を用いてＰＩＤ'コントローラを構成することができる。修正比例信号Ｐ'、修正積分信号Ｉ'及び修正微分信号Ｄ'を用いたＰＩＤ'コントローラの応答は、本来のＰＩＤコントローラによって実現される制御の応答特性とは異なる。
図７には、補償信号１９７の生成によって除去された第２次高調波リプルを有していたバス電圧データ１２１から生成された補償信号１９７を用いる電力変換装置２０１の効果が示されている。図７の波形７Ａには、負荷のステップ状の上昇が示されている。４００ｍｓにおいて負荷が上昇し、６００ｍｓにおいて負荷は低下する。波形７Ｂは、対応するＡＣ入力電流を示す。予想されるように、ＡＣ入力電流は、上昇した負荷に応じて、４００ｍｓ〜６００ｍｓの期間で増加する。電力変換装置２０１が素早く過渡変動に応答するので、ＡＣ入力電流において、わずかなオーバシュートがある。波形７Ｃは、本発明に係る目標バス電圧の補償信号１９７を用いた電力変換装置２０１のバス電圧１７１を示す。図６に示す従来技術の波形と比較すると、バス電圧１７１の変動が小さいことに注意する。図６の従来技術の波形６Ｃに示す５０Ｖのずれ（deviation）低下と比較して、バス電圧１７１は、定常状態値から約２Ｖ程度しか低下しない。波形７Ｄは、本発明にしたがって生成された補償信号１９７の波形を示す。図６の従来技術の波形６Ｄと比較して、補償信号１９７の波形が過渡変動に対して非常に高速応答を示すのがわかる。
図３は、補償信号に１００Ｈｚ／１２０ＨｚのＡＣ電源周波数リプルが実質的にない電力変換装置２０１に対してデジタル又はアナログのいずれかで補償信号１９７を生成する補償信号生成方法を示すフローチャートである。ステップ３１０において、ＡＣ電源周波数に位相がロックした周波数ロックシステムクロック（以下、単にシステムクロックともいう。）１１２が生成される。システムクロック１１２は、アナログ部品、デジタル部品又はそれらの組合せからなるＰＬＬ１１０を含む幾つかの手段によって生成される。ＰＬＬ１１０を同期させるＡＣ電源周波数を、６４Ｈｚ〜１４０Ｈｚの周波数だけにロックするように設計してもよい。ＰＬＬ１１０が同期する周波数範囲を制限することは、ＡＣ電源周波数の第２次高調波リプルの１００Ｈｚ／１２０Ｈｚ（100/120 Hz second harmonic AC line-frequency ripple）以外の周波数に偶然に同期してしまう可能性を低減させる。周波数ロックシステムクロック１１２は、バス電圧データ１２１の生成に同期して補償信号生成装置１００の他の部分に供給され、バス電圧データ１２１をスタック１４０に入力し、補償信号１９７を生成する。周波数ロックシステムクロック１１２の生成機能は、個別部品で実現してもよく、集積回路で実現してもよい。更に、ＰＬＬ１１０を、大規模なシステム集積回路の一部としてもよい。
ステップ３２０において、バス電圧データ１２１は、周波数ロックシステムクロック１１２の周波数で生成される。デジタルのサンプリングデータを、Ａ／Ｄ（アナログ−デジタル）コンバータで生成してもよく、バッファ回路に入力してもよい。Ａ／Ｄコンバータが所望のシステムクロック１１２の周波数でサンプリングする限りにおいて、バス電圧データ１２１生成にオプションのＡ／Ｄコンバータを用いることができる。サンプリングの分解能（ビット数）は、バス電圧に乗っているＡＣ電源リプルを処理するために、十分な感度を示すように選択される必要がある。Ａ／Ｄコンバータのビット数が少ない場合には、バス電圧のサンプリング値の量子化雑音がより大きくなり、ＡＣ電源リプルを含まない制御信号の生成において感度の低下を生ずる。更に、バス電圧１７１が高いほど、Ａ／Ｄコンバータによって必要とされるダイナミックレンジは、より広くなる。１２ビットのＡ／Ｄコンバータは、４００Ｖのバス電圧１７１を約１００ｍＶの分解能によってデータ供給する一方、８０Ｖのバス電圧の場合には、約２０ｍＶの分解能によってデータを供給する。１０ビットのＡ／Ｄコンバータは、１００Ｖのバス電圧、すなわち２０ｍＶの誤差範囲によってもたらされる分解能と略同じ分解能を有する。したがって、Ａ／Ｄコンバータの分解能のビット数は、制御信号上のＡＣ電源リプルの所望の最小値と一致させるように選択される。バッファされたサンプリング値は、スタック１４０へと出力される。バス電圧データ１２１をアナログ値でスタック１４０に入力する場合には、スタック１４０に入力する前に、バス電圧データ１２１をそれぞれ転送し、係数倍し、バッファリングすることができる。
ステップ３３０において、バス電圧データ１２１は、スタック１４０に記憶される。好ましくは、スタック１４０は、スタック１４０のサイズ分だけ遅延されたバス電圧データ１２１を出力し、バス電圧データ１２１の最新のサンプリング値も出力する。なお、他のスタックの構成を用いることもできる。バス電圧データ１２１は、周波数ロックシステムクロック１１２のクロック周波数で、スタック１４０に入力され、スタック１４０から出力される。スタック１４０のサイズは、最後に入力されたバス電圧データと最も古いバス電圧データとの間で、バス電圧データがＡＣ電源の１／２周期遅延されるように、設定される。スタック１４０のサイズは、全波整流されたＡＣ入力信号の１周期分に相当する。適切なスタックの深さ（convenient stack depth）は、６４であるが、本発明の範囲内において他のスタックサイズとすることもできる。好ましくは、スタックは、デジタル技術の分野における当業者に周知のデジタル技術によって実装される。また、アナログ技術によるスタックも考えられる。アナログのバス電圧データ１２１を記憶するのに、電荷結合素子を用いることができる。
ステップ３４０において、補償信号１９７は、ＡＣ入力電圧１０６の第２次高調波リプルが実質的にないバス電圧データ１２１から生成される。比例補償信号成分（proportional compensation signal component）及び積分補償信号成分（integral compensation signal component）に対してリプルがないデータは、スタック値の移動合計を求め続ける加算器によって生成される。スタック１４０内のデータは、ＡＣ電源リプルによって周波数がロックされ、第２次高調波のＡＣ電源リプルの１周期分を正確に表わしているので、スタックの合計は、ゼロを合計することになる。したがって、比例補償信号成分及び積分補償信号成分には、ＡＣ電源の第２次高調波成分がない。微分補償信号成分は、ＡＣ電源電圧の第２次高調波の１周期分時間的に離れたバス電圧データ１２１から生成される。したがって、この微分成分は、第２次高調波リプルがない。それぞれ係数倍されたこれらの３つの成分は、ＰＩＤ'（修正比例信号Ｐ'、修正積分信号Ｉ'、修正微分信号Ｄ'）フィルタによって補償信号１９７を構成する。補償信号生成装置１００は、アナログ回路であってもよく、デジタル回路であってもよい。好ましくは、信号は、デジタルである。
オプションのステップ３５０において、補償信号１９７は、電力変換装置コントローラ２００に適した形式に変換される。補償信号１９７がデジタルであり、電力変換装置コントローラ２００がアナログの補償信号を扱う場合には、補償信号１９７は、デジタル信号からアナログ信号に変換される。
図４は、電源周波数リプル（AC-line voltage ripple）がない補償信号１９７を生成する補償信号生成装置１００の製造方法のフローチャート４００である。ステップ４１０において、ＡＣ電源周波数にロックすることができる周波数ロックシステムクロック発生器（frequency-locked system clock generator、以下、単に、システムクロック発生器ともいう。）を設ける。設けるシステムクロック発生器は、アナログＰＬＬであってもよく、デジタルＰＬＬであってもよい。設けるシステムクロック発生器がロックする周波数は、６４Ｈｚ〜１４０Ｈｚに限定することができる。設ける周波数ロックシステムクロック発生器は、同期サンプリング、スタックへの入力及び補償信号の生成に用いられる。設ける周波数ロックシステムクロック発生器は、個別部品で実現してもよく、集積回路で実現してもよい。更に、設ける周波数ロックシステムクロック発生器は、電力変換装置コントローラ２００の全て又は一部を含む大規模なシステムＡＳＩＣの一部であってもよい。
ステップ４２０において、バス電圧データ生成器１２０は、システムクロック１１２のクロック周波数でバス電圧データ１２１を生成するのに用いられる。バス電圧データ１２１は、アナログデータであってもよく、デジタルデータであってもよい。バス電圧の誤差電圧信号を生成するために、バス電圧データ１２１の入力１２４を定数値と比較する差動増幅回路で処理してもよい。バス電圧データ１２１は、Ａ／Ｄ（アナログ−デジタル）コンバータによって生成され、バッファリングされる。Ａ／Ｄコンバータが所望のシステムクロック周波数及び所望の分解能でサンプリングすることができる限り、バス電圧データ１２１を生成するのに、オプションのＡ／Ｄコンバータを用いることができる。
ステップ４３０において、スタック１４０が提供される。スタック１４０は、バス電圧データ１２１を入力し、出力する。スタック１４０は、最新のバス電圧データ及び遅延したバス電圧出力を含むが、これに限らず複数の方法で出力される。スタック１４０のバス電圧データ１２１は、アナログ形式であってもよく、デジタル形式であってもよい。バス電圧１７１の誤差データは、周波数ロックシステムクロック１１２のクロック周波数で、スタック１４０に入力され、スタック１４０から出力される。スタック１４０は、最新のバス電圧データ１４１と、ＡＣ電源の第２次高調波の１周期の整数倍（one or more complete cycles）遅延したバス電圧データとを出力することができる。スタック１４０は、好ましくは、ＡＣ電源の１／２周期遅延したバス電圧データの値を供給できるだけのサイズであるが、１／２周期の整数倍であってもよい。適切なスタックの深さは、６４であるが、発明の範囲内において、他のサイズであってもよい。
ステップ４４０において、補償モジュール（compensation signal generator）が提供される。補償モジュールは、上述のステップ３４０で説明した方法によって、補償信号１９７を生成する。
ステップ４５０において、オプションの補償信号変換器１６０が提供される。補償信号１９７は、電力変換装置コントローラ２００がアナログ信号を受け取るように構成されている場合でもデジタル信号であってよい。補償信号変換器１６０は、デジタルからアナログ、アナログからデジタル、レベル変換及びインピーダンス整合に限らず、オプションの変換機能を提供する。

Claims (35)

  1. 電力変換装置の補償信号を生成する補償信号生成装置において、
    ａ）ＡＣ電源周波数を有するＡＣ電源に接続され、ＡＣ電源周波数の整数倍の周波数にロックしたクロックを発生する周波数ロッククロック発生器と、
    ｂ）上記周波数ロッククロック発生器に接続されるとともに、上記電力変換装置の出力バスに接続され、バス電圧を上記クロックの周波数でサンプリングして、バス電圧データを生成するバス電圧データ生成器と、
    ｃ）上記バス電圧データ生成器に接続され、上記バス電圧データを、ＡＣ電源電圧の１／２周期の期間に亘って格納するスタックと、
    ｄ）上記スタックに接続され、上記バス電圧データから上記補償信号を生成する補償モジュールとを備え、
    上記補償モジュールは、上記補償信号を、そのＡＣ電源周波数の偶数倍の周波数成分が最小となるように生成することを特徴とする補償信号生成装置。
  2. 上記周波数ロッククロック発生器は、ＡＣ電源周波数の２倍の周波数に選択的にロックする位相同期ループであることを特徴とする請求項１記載の補償信号生成装置。
  3. 上記位相同期ループは、６４Ｈｚ〜１４０Ｈｚの周波数にロックすることを特徴とする請求項２記載の補償信号生成装置。
  4. 上記スタックは、電荷結合素子アレイであることを特徴とする請求項１記載の補償信号生成装置。
  5. 上記補償モジュールは、
    上記スタックに接続され、上記サンプリングされたバス電圧データを、ＡＣ電源電圧の１／２周期又はその整数倍の期間に亘って合計して、合計値を出力する加算手段と、
    上記加算手段の出力に接続され、係数倍された比例出力を出力する比例バッファと、該加算手段の出力に接続され、係数倍された積分出力を出力する積分バッファと、上記スタックに接続され、ＡＣ電源電圧の１／２周期又はその整数倍の期間離れた２つのサンプルのバス電圧データを処理して、係数倍された微分出力を出力する微分バッファとのうちの少なくとも１つを含む計算モジュールと、
    上記係数倍された比例出力、上記係数倍された積分出力及び上記係数倍された微分出力とを加算して、上記補償信号を生成するＰＩＤ加算器とを有することを特徴とする請求項１記載の補償信号生成装置。
  6. 上記補償モジュールは、
    上記電力変換装置のバスに接続された入力と、上記ＰＩＤ加算器に接続された、係数倍された出力とを有するフィードフォワードバッファを更に有し、
    上記補償信号は、係数倍されたフィードフォワード信号の成分を含むことを特徴とする請求項５記載の補償信号生成装置。
  7. 上記補償モジュールは、デジタル形式で計算を実行することを特徴とする請求項５記載の補償信号生成装置。
  8. 上記補償信号が供給される入力を有する変換モジュールを更に備え、
    上記入力は、デジタル信号であり、
    上記変換モジュールは、該変換モジュールの出力において、デジタル補償信号をアナログ補償信号に変換することを特徴とする請求項７記載の補償信号生成装置。
  9. 上記変換モジュールからのアナログ補償信号が供給される電圧変換コントローラを更に備える請求項８記載の補償信号生成装置。
  10. 上記補償モジュールは、アナログ部品によって信号を処理して、アナログ補償信号を出力することを特徴とする請求項５記載の補償信号生成装置。
  11. 上記変換モジュールに接続され、補償信号入力を有し、上記アナログ補償信号が供給される電圧変換コントローラを更に備える請求項１０記載の補償信号生成装置。
  12. 上記バス電圧データ生成器は、目標電圧と上記バス電圧間の差分を係数倍した値によって表わされるバス電圧データのサンプリング値を生成することを特徴とする請求項１記載の補償信号生成装置。
  13. 上記バス電圧データ生成器は、アナログのバス電圧データを生成し、
    上記スタックは、上記アナログのバス電圧データを記憶するためにアナログの電荷結合素子を用いることを特徴とする請求項１記載の補償信号生成装置。
  14. 上記バス電圧データ生成器は、デジタルのバス電圧データを生成し、
    上記スタックは、上記デジタルのバス電圧データを記憶することを特徴とする請求項１記載の補償信号生成装置。
  15. 当該補償信号生成装置は、特定用途向け集積回路に内蔵され、
    上記位相同期ループは、上記特定用途向け集積回路に外付けする位相同期ループフィルタの部品を含むことを特徴とする請求項２記載の補償信号生成装置。
  16. 上記特定用途向け集積回路の一部として、電力変換コントローラを更に備える請求項１５記載の補償信号生成装置。
  17. 電力変換装置の補償信号を生成する補償信号生成方法において、
    ａ）ＡＣ電源周波数の整数倍にロックした周波数を有する周波数ロッククロックを発生するステップと、
    ｂ）上記電力変換装置のバス電圧を上記周波数でサンプリングして、バス電圧データを生成するステップと、
    ｃ）上記バス電圧データを、ＡＣ電源電圧の１／２周期の期間に亘ってスタックにキューイングするステップと、
    ｄ）上記バス電圧データを補償して、上記補償信号を生成するステップとを有し、
    上記バス電圧データを補償するステップでは、上記補償信号のＡＣ電源周波数の偶数倍の周波数成分を最小にすることを特徴とする補償信号生成方法。
  18. 上記周波数ロッククロックは、ＡＣ電源周波数の２倍の周波数に選択的にロックする位相同期ループによって発生されることを特徴とする請求項１７記載の補償信号生成方法。
  19. 上記周波数ロッククロックは、６４Ｈｚ〜１４０Ｈｚの周波数にロックしていることを特徴とする請求項１７記載の補償信号生成方法。
  20. 上記スタックにキューイングするステップでは、上記バス電圧データを、アナログ遅延線内に、ＡＣ電源電圧の１／２周期又はその整数倍の期間に亘ってキューイングすることを特徴とする請求項１７記載の補償信号生成方法。
  21. 上記バス電圧データを補償するステップでは、係数倍された微分信号成分と、係数倍された比例信号成分と、係数倍された積分信号成分とのうちの少なくとも１つを含む補償信号を、上記バス電圧データから生成することを特徴とする請求項１７記載の補償信号生成方法。
  22. 上記補償信号は、係数倍されたフィールドフォワード信号成分を更に含むことを特徴とする請求項２１記載の補償信号生成方法。
  23. 上記補償信号は、デジタル信号であることを特徴とする請求項１７記載の補償信号生成方法。
  24. 上記補償信号をアナログ信号に変換するステップを更に有する請求項２３記載の補償信号生成方法。
  25. 上記補償信号は、アナログ信号であることを特徴とする請求項１７記載の補償信号生成方法。
  26. 上記バス電圧データを生成するステップでは、該バス電圧データを、目標電圧と上記バス電圧間の差分を係数倍した値として表わすことを特徴とする請求項１７記載の補償信号生成方法。
  27. 上記バス電圧データを生成するステップでは、アナログのバス電圧データを生成し、
    上記スタックにキューイングするステップでは、上記アナログのバス電圧データを記憶するためにアナログの電荷結合素子を用いることを特徴とする請求項１７記載の補償信号生成方法。
  28. 上記バス電圧データを生成するステップでは、デジタルのバス電圧データを生成し、
    上記スタックにキューイングするステップでは、デジタルのスタックを用いることを特徴とする請求項１７記載の補償信号生成方法。
  29. 力率を改善するステップを更に有する請求項１７記載の補償信号生成方法。
  30. 電力変換装置の補償信号を生成する補償信号生成装置の製造方法において、
    ａ）ＡＣ電源周波数を有するＡＣ電源に接続され、ＡＣ電源周波数の整数倍の周波数にロックしたクロックを発生する周波数ロッククロック発生器を設けるステップと、
    ｂ）上記周波数ロッククロック発生器に接続されるとともに、上記電力変換装置のバスに接続され、バス電圧を上記クロックの周波数でサンプリングして、バス電圧データを生成するバス電圧データ生成器を設けるステップと、
    ｃ）上記バス電圧データ生成器に接続され、上記バス電圧データを、ＡＣ電源電圧の１／２周期の期間に亘って格納するスタックを設けるステップと、
    ｄ）上記スタックに接続され、上記バス電圧データから上記補償信号を生成する補償モジュールを設けるステップとを有し、
    上記補償モジュールは、上記補償信号を、ＡＣ電源周波数の偶数倍の周波数成分が最小となるように、生成することを特徴とする補償信号生成装置の製造方法。
  31. 上記周波数ロッククロック発生器は、２倍のＡＣ電源周波数に選択的にロックする位相同期ループであることを特徴とする請求項３０記載の補償信号生成装置の製造方法。
  32. 上記周波数ロッククロック発生器は、６４Ｈｚ〜１４０Ｈｚの周波数にロックすることを特徴とする請求項３１記載の補償信号生成装置の製造方法。
  33. 上記スタックは、上記バス電圧データを、ＡＣ電源周波数の１周期以上に亘って格納するアナログ遅延線であることを特徴とする請求項３０記載の補償信号生成装置の製造方法。
  34. 上記補償モジュールは、
    上記スタックに接続され、上記バス電圧データを、ＡＣ電源電圧の１／２周期又はその整数倍に亘って合計して、合計値を出力する加算手段と、
    上記加算手段の出力に接続され、係数倍された比例出力を出力する比例バッファと、該加算手段の出力に接続され、係数倍された積分出力を出力する積分バッファと、上記スタックに接続され、ＡＣ電源電圧の１／２周期又はその整数倍離れた２つのサンプルのバス電圧データを処理して、係数倍された微分出力を出力する微分バッファとのうちの少なくとも１つを含む計算モジュールと、
    上記比例出力、上記積分出力及び上記微分出力を加算して、上記補償信号を生成するＰＩＤ加算器とを備えることを特徴とする請求項３０記載の補償信号生成装置の製造方法。
  35. 上記補償モジュールは、
    係数倍されたフィードフォワード信号を出力するフィードフォワードバッファを更に備えることを特徴とする請求項３４記載の補償信号生成装置の製造方法。
JP2011537648A 2008-11-21 2009-11-20 電力変換装置の補償信号生成装置及び補償信号生成方法並びに補償信号生成装置の製造方法 Active JP5502887B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/292,721 US8081019B2 (en) 2008-11-21 2008-11-21 Variable PFC and grid-tied bus voltage control
US12/292,721 2008-11-21
PCT/US2009/065300 WO2010059927A1 (en) 2008-11-21 2009-11-20 Variable pfc and grid-tied bus voltage control

Publications (2)

Publication Number Publication Date
JP2012510252A true JP2012510252A (ja) 2012-04-26
JP5502887B2 JP5502887B2 (ja) 2014-05-28

Family

ID=42195644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011537648A Active JP5502887B2 (ja) 2008-11-21 2009-11-20 電力変換装置の補償信号生成装置及び補償信号生成方法並びに補償信号生成装置の製造方法

Country Status (7)

Country Link
US (1) US8081019B2 (ja)
EP (1) EP2359461B1 (ja)
JP (1) JP5502887B2 (ja)
KR (1) KR101757252B1 (ja)
CN (1) CN102265497B (ja)
CA (1) CA2743423C (ja)
WO (1) WO2010059927A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9611835B1 (en) 2013-01-11 2017-04-04 Google Inc. Motor control topology for airborne power generation and systems using same
CN104113261B (zh) * 2013-07-29 2017-03-22 广东美的制冷设备有限公司 一种空调压缩机控制电路及变频空调
US9728974B2 (en) * 2013-10-10 2017-08-08 Tmeic Corporation Renewable energy site reactive power control
US9294016B2 (en) * 2013-12-19 2016-03-22 Google Inc. Control methods and systems for motors and generators operating in a stacked configuration
EP3221957A1 (en) * 2014-11-17 2017-09-27 Telefonaktiebolaget LM Ericsson (publ) Switched mode power supply, base station, and method of operating a switched mode power supply
US9954439B1 (en) * 2016-10-23 2018-04-24 Sanken Electric Co., Ltd. Control circuit of switching power-supply device and switching power-supply device
US11428719B2 (en) 2020-01-10 2022-08-30 Analog Devices International Unlimited Company Electrical signal measurement using subdivision
US11099589B1 (en) * 2020-03-16 2021-08-24 Alpha And Omega Semiconductor (Cayman) Ltd. Digitally programmable, fully differential error amplifier
KR20210123683A (ko) * 2020-04-03 2021-10-14 삼성전자주식회사 신호 수신기 및 그것의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366483B1 (en) * 2000-07-24 2002-04-02 Rockwell Automation Technologies, Inc. PWM rectifier having de-coupled power factor and output current control loops
US20060057996A1 (en) * 2001-06-01 2006-03-16 Branislav Petrovic High frequency low noise phase-frequency detector and phase noise reduction method and apparatus
US20070139164A1 (en) * 1996-05-13 2007-06-21 O'toole James E Radio frequency data communications device

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051425A (en) 1975-02-03 1977-09-27 Telephone Utilities And Communications Industries, Inc. Ac to dc power supply circuit
JPS5579676A (en) * 1978-12-13 1980-06-16 Toshiba Corp Harmonic filter for electric power
US4273406A (en) 1978-12-28 1981-06-16 Mitsuoka Electric Mfg. Co., Ltd. Electrical cord adapter
US4467268A (en) * 1980-04-30 1984-08-21 Raytheon Company Digitally controlled power supply
US4695933A (en) 1985-02-11 1987-09-22 Sundstrand Corporation Multiphase DC-DC series-resonant converter
US4712160A (en) 1985-07-02 1987-12-08 Matsushita Electric Industrial Co., Ltd. Power supply module
DE3604882A1 (de) 1986-02-15 1987-08-20 Bbc Brown Boveri & Cie Leistungshalbleitermodul und verfahren zur herstellung des moduls
US4841220A (en) 1987-09-23 1989-06-20 Tabisz Wojciech A Dc-to-Dc converters using multi-resonant switches
US4857822A (en) 1987-09-23 1989-08-15 Virginia Tech Intellectual Properties, Inc. Zero-voltage-switched multi-resonant converters including the buck and forward type
US4866637A (en) * 1987-10-30 1989-09-12 International Business Machines Corporation Pipelined lighting model processing system for a graphics workstation's shading function
US4866367A (en) 1988-04-11 1989-09-12 Virginia Tech Intellectual Properties, Inc. Multi-loop control for quasi-resonant converters
US4899256A (en) 1988-06-01 1990-02-06 Chrysler Motors Corporation Power module
US4893227A (en) 1988-07-08 1990-01-09 Venus Scientific, Inc. Push pull resonant flyback switchmode power supply converter
US4890217A (en) 1988-07-26 1989-12-26 Norand Corporation Universal power supply, independent converter stages for respective hardware components of a computerized system
US5164657A (en) 1988-08-08 1992-11-17 Zdzislaw Gulczynski Synchronous switching power supply comprising buck converter
US4975821A (en) 1989-10-10 1990-12-04 Lethellier Patrice R High frequency switched mode resonant commutation power supply
US5101322A (en) 1990-03-07 1992-03-31 Motorola, Inc. Arrangement for electronic circuit module
DE4015030C1 (ja) 1990-05-10 1991-11-21 Bicc-Vero Elektronics Gmbh, 2800 Bremen, De
GB9104482D0 (en) 1991-03-04 1991-04-17 Cooperheat Int Ltd Solid state dc power supply
FR2679075B1 (fr) 1991-07-09 1993-10-22 Moulinex Sa Dispositif de detection du dysfonctionnement d'une charge telle qu'un magnetron.
JP2642548B2 (ja) 1991-09-26 1997-08-20 株式会社東芝 半導体装置およびその製造方法
US5218520A (en) 1991-11-27 1993-06-08 Rozman Gregory I Vscf system with reduced dc link ripple
GB9206012D0 (en) 1992-03-19 1992-04-29 Astec Int Ltd Mosfet gate drive circuit
DE4313359A1 (de) 1992-04-24 1993-10-28 Matsushita Electric Ind Co Ltd Schaltnetzteil
US6091611A (en) 1994-04-26 2000-07-18 Comarco Wireless Technologies, Inc. Connectors adapted for controlling a small form factor power supply
JP2776493B2 (ja) 1994-08-12 1998-07-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 電子機器用電源装置及びその制御方法
US5565761A (en) 1994-09-02 1996-10-15 Micro Linear Corp Synchronous switching cascade connected offline PFC-PWM combination power converter controller
US5712772A (en) 1995-02-03 1998-01-27 Ericsson Raynet Controller for high efficiency resonant switching converters
US5903138A (en) 1995-03-30 1999-05-11 Micro Linear Corporation Two-stage switching regulator having low power modes responsive to load power consumption
US5592128A (en) 1995-03-30 1997-01-07 Micro Linear Corporation Oscillator for generating a varying amplitude feed forward PFC modulation ramp
US5747977A (en) 1995-03-30 1998-05-05 Micro Linear Corporation Switching regulator having low power mode responsive to load power consumption
DE19513065A1 (de) 1995-04-07 1996-10-10 Philips Patentverwaltung Schaltungsanordnung zum Erzeugen einer galvanisch getrennten Ausgangsgleichspannung
EP1011098B1 (en) 1996-04-15 2002-12-18 Matsushita Electric Industrial Co., Ltd. An optical disk and a recording/reproduction apparatus
US5798635A (en) 1996-06-20 1998-08-25 Micro Linear Corporation One pin error amplifier and switched soft-start for an eight pin PFC-PWM combination integrated circuit converter controller
US5804950A (en) 1996-06-20 1998-09-08 Micro Linear Corporation Input current modulation for power factor correction
US5742151A (en) 1996-06-20 1998-04-21 Micro Linear Corporation Input current shaping technique and low pin count for pfc-pwm boost converter
US7047059B2 (en) 1998-08-18 2006-05-16 Quantum Magnetics, Inc Simplified water-bag technique for magnetic susceptibility measurements on the human body and other specimens
US5905369A (en) 1996-10-17 1999-05-18 Matsushita Electric Industrial Co., Ltd. Variable frequency switching of synchronized interleaved switching converters
US5786687A (en) 1996-12-03 1998-07-28 Compaq Computer Corporation Transformer-isolated pulse drive circuit
US5818207A (en) 1996-12-11 1998-10-06 Micro Linear Corporation Three-pin buck converter and four-pin power amplifier having closed loop output voltage control
US5894243A (en) 1996-12-11 1999-04-13 Micro Linear Corporation Three-pin buck and four-pin boost converter having open loop output voltage control
KR100224103B1 (ko) 1996-12-14 1999-10-15 윤종용 공진형 전원 스위치장치
US5870294A (en) 1997-09-26 1999-02-09 Northern Telecom Limited Soft switched PWM AC to DC converter with gate array logic control
US6147869A (en) 1997-11-24 2000-11-14 International Rectifier Corp. Adaptable planar module
DE19808637A1 (de) 1998-02-28 1999-09-09 Bosch Gmbh Robert Gleichspannungs-/Gleichspannungswandler mit einem Transformator und einer Drossel
JP4121185B2 (ja) 1998-06-12 2008-07-23 新電元工業株式会社 電子回路装置
US6326740B1 (en) 1998-12-22 2001-12-04 Philips Electronics North America Corporation High frequency electronic ballast for multiple lamp independent operation
US6344980B1 (en) 1999-01-14 2002-02-05 Fairchild Semiconductor Corporation Universal pulse width modulating power converter
US6091233A (en) 1999-01-14 2000-07-18 Micro Linear Corporation Interleaved zero current switching in a power factor correction boost converter
US6069803A (en) 1999-02-12 2000-05-30 Astec International Limited Offset resonance zero volt switching flyback converter
US6160725A (en) 1999-03-12 2000-12-12 Nmb Usa Inc. System and method using phase detection to equalize power from multiple power sources
US6058026A (en) 1999-07-26 2000-05-02 Lucent Technologies, Inc. Multiple output converter having a single transformer winding and independent output regulation
US6396277B1 (en) 1999-10-01 2002-05-28 Snap-On Technologies, Inc. Coil on plug signal detection
US6452366B1 (en) 2000-02-11 2002-09-17 Champion Microelectronic Corp. Low power mode and feedback arrangement for a switching power converter
US6480399B2 (en) 2000-03-02 2002-11-12 Power Integrations, Inc. Switched mode power supply responsive to current derived from voltage across energy transfer element input
JP2001356650A (ja) * 2000-06-12 2001-12-26 Minolta Co Ltd 画像形成装置に関する情報の表示方法及び画像形成装置。
KR100595718B1 (ko) 2000-07-28 2006-07-03 엘지전자 주식회사 휴대용 컴퓨터 시스템의 2차 배터리 연결장치 및 방법
US6407514B1 (en) 2001-03-29 2002-06-18 General Electric Company Non-synchronous control of self-oscillating resonant converters
US6531854B2 (en) 2001-03-30 2003-03-11 Champion Microelectronic Corp. Power factor correction circuit arrangement
US20020196006A1 (en) 2001-06-21 2002-12-26 Champion Microelectronic Corp. Volt-second balanced PFCPWM power converter
US6487095B1 (en) 2001-10-31 2002-11-26 International Business Machines Corporation Multiphase zero-volt-switching resonant DC-DC regulator
US6671189B2 (en) 2001-11-09 2003-12-30 Minebea Co., Ltd. Power converter having primary and secondary side switches
US7061775B2 (en) 2002-01-16 2006-06-13 Rockwell Automation Technologies, Inc. Power converter having improved EMI shielding
US6583999B1 (en) 2002-01-25 2003-06-24 Appletec Ltd. Low output voltage, high current, half-bridge, series-resonant, multiphase, DC-DC power supply
US7212420B2 (en) 2002-02-12 2007-05-01 Sheng Hsin Liao Universal serial bus voltage transformer
US6657417B1 (en) 2002-05-31 2003-12-02 Champion Microelectronic Corp. Power factor correction with carrier control and input voltage sensing
US7035126B1 (en) 2002-06-10 2006-04-25 Comarco Wireless Technologies, Inc. Programmable power supply capable of receiving AC and DC power input
US7038406B2 (en) 2003-02-07 2006-05-02 Visteon Global Technologies, Inc. Bi-directional field control for proportional control based generator/alternator voltage regulator
US6970366B2 (en) 2003-04-03 2005-11-29 Power-One As Phase-shifted resonant converter having reduced output ripple
US20040228153A1 (en) 2003-05-14 2004-11-18 Cao Xiao Hong Soft-switching techniques for power inverter legs
US6958920B2 (en) 2003-10-02 2005-10-25 Supertex, Inc. Switching power converter and method of controlling output voltage thereof using predictive sensing of magnetic flux
JP2005151662A (ja) 2003-11-13 2005-06-09 Sharp Corp インバータ装置および分散電源システム
US7418106B2 (en) 2004-06-21 2008-08-26 Nokia Corporation Apparatus and methods for increasing magnetic field in an audio device
US7355865B2 (en) * 2004-08-13 2008-04-08 Rockwell Automation Technologies, Inc. Method and apparatus for rejecting the second harmonic current in an active converter with an unbalanced AC line voltage source
JP2006223008A (ja) 2005-02-08 2006-08-24 Hitachi Ltd Ｄｃ−ｄｃコンバータ
US7064497B1 (en) 2005-02-09 2006-06-20 National Taiwan University Of Science And Technology Dead-time-modulated synchronous PWM controller for dimmable CCFL royer inverter
US7099165B1 (en) * 2005-04-12 2006-08-29 Hamilton Sundstrand Corporation Network harmonic scrubber
TWI297977B (en) 2005-07-05 2008-06-11 Delta Electronics Inc Soft switching dc-dc converter
US7324354B2 (en) 2005-07-08 2008-01-29 Bio-Rad Laboratories, Inc. Power supply with a digital feedback loop
US7286376B2 (en) 2005-11-23 2007-10-23 System General Corp. Soft-switching power converter having power saving circuit for light load operations
EP1987582A4 (en) 2006-02-14 2018-01-24 Flextronics Ap, Llc Two terminals quasi resonant tank circuit
GB0610422D0 (en) 2006-05-26 2006-07-05 Cambridge Semiconductor Ltd Forward power converters
US7499301B2 (en) 2006-07-07 2009-03-03 Tinyplug Technology (Shenzhen) Limited Plugtype power supply unit
US7639520B1 (en) * 2007-02-26 2009-12-29 Network Appliance, Inc. Efficient power supply
TWI367623B (en) 2008-03-14 2012-07-01 Delta Electronics Inc Parallel-connected resonant converter circuit and controlling method thereof
US8693213B2 (en) 2008-05-21 2014-04-08 Flextronics Ap, Llc Resonant power factor correction converter
US8102678B2 (en) 2008-05-21 2012-01-24 Flextronics Ap, Llc High power factor isolated buck-type power factor correction converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070139164A1 (en) * 1996-05-13 2007-06-21 O'toole James E Radio frequency data communications device
US6366483B1 (en) * 2000-07-24 2002-04-02 Rockwell Automation Technologies, Inc. PWM rectifier having de-coupled power factor and output current control loops
US20060057996A1 (en) * 2001-06-01 2006-03-16 Branislav Petrovic High frequency low noise phase-frequency detector and phase noise reduction method and apparatus

Also Published As

Publication number Publication date
EP2359461A4 (en) 2017-11-08
KR101757252B1 (ko) 2017-07-12
CN102265497B (zh) 2014-06-25
CN102265497A (zh) 2011-11-30
WO2010059927A1 (en) 2010-05-27
EP2359461A1 (en) 2011-08-24
EP2359461B1 (en) 2021-09-15
JP5502887B2 (ja) 2014-05-28
KR20110086094A (ko) 2011-07-27
US20100127737A1 (en) 2010-05-27
CA2743423C (en) 2017-04-04
CA2743423A1 (en) 2010-05-27
US8081019B2 (en) 2011-12-20

Similar Documents

Publication Publication Date Title
JP5502887B2 (ja) 電力変換装置の補償信号生成装置及び補償信号生成方法並びに補償信号生成装置の製造方法
CN104685778B (zh) 电力变换装置的控制方法
Qin et al. Architecture and control of a high energy density buffer for power pulsation decoupling in grid-interfaced applications
US20050275976A1 (en) Power conversion apparatus and methods using an adaptive waveform reference
WO2017032420A1 (en) Switched mode power supply compensation loop
US7778053B2 (en) Power system having a voltage regulator with a notch filter
JP2006279849A (ja) 電圧保持回路及びクロック同期回路
TW201128911A (en) Using offset cancellation circuit to mitigate beat-frequency oscillation of phase currents in a multiphase interleaved voltage regulator
KR101562848B1 (ko) 능동댐핑기반 반복제어기법을 이용한 무정전전원장치 제어 방법
Zhou et al. Time delay compensation-based fast current controller for active power filters
JP2008141935A (ja) 単相交流信号の基本波成分検出方法
JP2017112822A (ja) 力率改善コンバータ及びその制御方法
TWI544302B (zh) 電壓轉換器及電壓轉換方法
CN111384956B (zh) 通过使用δ-σ调制器对电力转换器的控制回路进行数字化
Silva et al. Nineteen-level active filter system using asymmetrical cascaded converter with DC voltages control
Ko et al. A new PLL system using full order observer and PLL system modeling in a single phase grid-connected inverter
JP6837576B2 (ja) 電力変換装置
JP2006311736A (ja) 電源装置の運転方法及び電源装置
JP4003501B2 (ja) 三相ｐｗｍ整流器の制御装置
EP3298683A1 (en) Switched mode power supply compensation loop
JP2015027231A (ja) アクティブフィルタ
Nazir et al. An adaptive repetitive controller for three-phase PWM regenerative rectifiers
Khan et al. A robust harmonic compensation technique for the single phase grid connected inverters under the distorted grid voltage conditions
US20220374034A1 (en) Non-linear load line for a multiphase voltage regulator
Chatterjee Solar Photovoltaic Grid Interactive Inverter Control with Reduced Sensors Count

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140313

R150 Certificate of patent or registration of utility model

Ref document number: 5502887

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250