JP2017112822A - 力率改善コンバータ及びその制御方法 - Google Patents

Abstract

【課題】力率改善コンバータ及びその制御方法を提供することを課題とする。
【解決手段】本発明は、力率改善コンバータ及びその制御方法を開示し、力率改善コンバータに交流信号を入力し、また該交流信号を直流信号に変換し、更に該直流信号に対し力率改善を行うことで、バックエンド負荷に入力される力率を変更し；該制御方法は、整流ステップと帰還ステップとリップル計算ステップとリップル相殺ステップと論理演算ステップとパルス幅変調ステップと力率改善ステップと、を含む。これを介して帰還信号中の２次側リップル成分を除去して力率改善コンバータの応答速度を速くすると共に電流歪み率を下げることで、バックエンド負荷に入力される力率を上げる。
【選択図】図２

Description

本発明は、電源コンバータ及びその制御方法に関し、特に、力率改善コンバータ及びその制御方法に関する。

負荷は、電力供給装置にとって、抵抗のインピーダンス、インダクタンスのインピーダンス、キャパシタンスのインピーダンス又はその組み合わせとして表現する場合がある。負荷に入力される電流と負荷に印加される電圧が同一の場合、力率が１に近づく。力率が１より小さい時、伝送する電力が電流と電圧の間の位相が不一致又はノイズの流入により損失する可能性がある。従来、公共電力システムの交流電源を直流電圧に変換する時、大容量のコンデンサを並列に接続する方式によって直流リンク（ＤＣ Ｂｕｓ）電圧の２次側リップル成分を低下することで、後置電圧変換器に比較的安定した直流リンク電圧を供給する。ただしこの回路の電流の歪み程度が非常に大きく且つ大量の高調波成分を含有し、力率の低下が起きる。ノイズを下げると共に効率を上げるため、電力供給装置内に通常アクティブ方式の力率改善（ＰＦＣ）回路を配置している。アクティブ方式の力率改善回路は、パワースイッチの高周波切替を利用して交流入力電流が交流入力電圧にトラッキングさせることで、正弦波形に近づけ且つ位相が同じ入力電流を得て、従って力率を上げ、電流の高調波を下げる。

一般的な昇圧方式のＰＦＣ回路は、デュアルループで制御し、電流制御ループを利用して変換器の入力インピーダンスという抵抗を見せ、電圧制御ループが主に出力電圧を調整するためのものである。力率は出力電圧上の１２０Ｈｚのリップル影響を受けるため、電圧ループの補償は出力電圧の安定を考慮する以外に、出力電圧リップルによる高調波歪みを減らす必要もある。よって入力電流の歪みを避けるため、従来の方法は電圧ループの帯域幅を２０Ｈｚ程度か、更に低く設計するが、この方法はシステムの負荷変動に対する過渡応答が遅くなる。負荷変動の過渡応答を加速する場合、電圧ループの帯域幅を広げる必要があるが、こうすると入力電流の波形に著しく歪みを与える。そのため両者に配慮することができない。

本発明の目的は、ＰＦＣ電圧ループの応答速度を速く、同時に入力電流の低歪み率を保有することで、バックエンド負荷に入力される力率を上げることである。

本発明の別の目的は、ＰＦＣ回路出力の直流リンク静電容量を下げることで、コストを削減することである。

上記目的及び他の目的を達成するため、本発明は力率改善コンバータに交流信号を入力し、また該交流信号を直流信号に変換し、更に該直流信号に対し力率改善を行うことで、バックエンド負荷に入力される力率を変更する力率改善コンバータの制御方法を提供する。前記力率改善コンバータは、整流回路と力率改善回路と制御回路とリップル計算回路とパルス幅変調回路とを含む。該制御方法は、該整流回路を介して該交流入力信号を整流することで、直流信号を生成する整流ステップと、該バックエンド負荷に接続する該制御回路を通じて帰還電圧信号と帰還インダクタ電流信号とを包括し、且つ２次側リップル信号を有する帰還出力信号を生成する帰還ステップと、該リップル計算回路を通じて、該交流入力信号を直流入力信号に変換することで、該直流入力信号内にある２次側リップル信号の数値を計算するリップル計算ステップと、該制御回路が該算出した２次側リップル信号の数値により、該帰還出力信号内の２次側リップル信号を差し引き、また２次側リップル信号を有しない帰還電圧信号を生成するリップル相殺ステップと、該２次側リップル信号を有しない帰還電圧信号を論理演算することで、制御信号を生成する論理演算ステップと、該制御信号を該パルス幅変調回路に入力することで、パルス幅変調信号を生成するパルス幅変調ステップと、該パルス幅変調信号により力率改善回路に該整流ステップ内で生成した該直流信号に対し力率改善を行わせる力率改善ステップと、を含む。

本発明の一実施例において、該リップル計算回路は、位相同期ループモジュールと積分器と乗算器と増幅器とを含み、該リップル計算ステップ内において、該２次側リップル信号の数値を計算するため、該交流入力信号が該位相同期ループモジュール、該積分器、該乗算器及び該増幅器の順番通り経由して論理演算を行う。

本発明の一実施例において、該制御回路は、コンパレータと電圧誤差増幅器と乗算器と除算器と電流誤差増幅器とを含み、該論理演算ステップが第１論理演算ステップと第２論理演算ステップとを更に含み、該第１論理演算ステップにおいて、該２次側リップル信号を有しない帰還電圧信号が基準電圧信号と一緒に該コンパレータ、該電圧誤差増幅器、該乗算器及び該除算器の順番通り経由して論理演算を行うことで、電流コマンド信号を生成する。該第２論理演算ステップにおいて、該電流コマンド信号は、該帰還インダクタ電流信号と一緒に該電流誤差増幅器、該パルス幅変調回路の順番通り経由して論理演算を行うことで該パルス幅変調信号を生成する。

本発明の一実施例において、該整流ステップを行う前、電磁障害フィルタを通じて、該交流入力信号の電磁ノイズを抑制するフィルタリングステップを更に含む。

本発明の一実施例において、該整流回路は、ブリッジ式整流器で、該力率改善回路が昇圧型回路アーキテクチャとする。

上記目的及び他の目的を達成するため、本発明は、交流入力信号を受信し、また該交流入力信号を整流することで直流信号を生成するために用いられる整流回路と、該整流回路に接続し、また該直流信号に対し力率改善を行うことでバックエンド負荷に入力される力率を変更する力率改善モジュールとを含む力率改善コンバータを更に提供する。前記力率改善モジュールは、少なくとも１個のインダクタと１個のスイッチング素子とを包括する力率改善回路と、該バックエンド負荷に接続することで、帰還電圧信号と帰還インダクタ電流信号とを包括し、且つ２次側リップル信号を有する帰還出力信号を生成する制御回路と、該制御回路と該バックエンド負荷に接続し、受信した該交流入力信号により該交流入力信号を直流入力信号に変換することで、該直流入力信号内にある２次側リップル信号の数値を算出し、前記制御回路が該算出した２次側リップル信号の数値により、該帰還出力信号内の２次側リップル信号を差し引くことで、制御信号を生成するリップル計算回路と、該制御回路と該力率改善回路に接続し、該制御信号を受信してパルス幅変調信号を生成することで、該力率改善回路内の該スイッチング素子の切替を制御するパルス幅変調回路と、を含む。

本発明の一実施例において、該制御回路は、コンパレータと電圧誤差増幅器と乗算器と除算器と電流誤差増幅器と、を含む。

本発明の一実施例において、該制御回路は、該算出した２次側リップル信号の数値を通じて、該帰還出力信号内の２次側リップル信号を差し引き、また２次側リップル信号を有しない帰還電圧信号を生成し、該２次側リップル信号を有しない帰還電圧信号は基準電圧信号と一緒に該コンパレータ、該電圧誤差増幅器、該乗算器及び該除算器の順番通り経由して論理演算を行うことで、電流コマンド信号を生成し、該電流コマンド信号が該帰還インダクタ電流信号と一緒に該電流誤差増幅器、該パルス幅変調回路の順番通り経由して論理演算を行うことで、該パルス幅変調信号を生成する。

本発明の一実施例において、該リップル計算回路は、位相同期ループモジュールと積分器と乗算器と増幅器とを含み、該２次側リップル信号の数値を計算するため、該交流入力信号が該位相同期ループモジュール、該積分器、該乗算器及び該増幅器の順番通り経由して論理演算を行う。

本発明の一実施例において、該交流入力信号を受信し、また該整流回路に接続することで、該交流入力信号の電磁ノイズを抑制するための電磁障害フィルタを更に含む。

本発明の一実施例において、該整流回路は、ブリッジ式整流器で、該力率改善回路が昇圧型回路アーキテクチャとする。

よって、本発明は、帰還信号内の二次リップル成分の除去を通じて力率改善コンバータの応答速度を速くすると共に電流歪み率を下げることで、バックエンド負荷に入力される力率を上げる効果を奏することができる。これ以外に、本発明はＰＦＣ回路出力の直流リンク静電容量を下げることによって、コスト削減の効果を奏することができる。

以上の概要と次の詳細な説明及び添付図面は、いずれも本発明が予定目的を達成するために採用する方式、手段及び効果を更に説明するためのものである。本発明の他の目的及び利点について、後記の説明及び図面内で記述する。

従来の力率改善コンバータの回路を示す模式図である。 本発明の一実施例に係る力率改善コンバータのブロック図である。 本発明の一実施例に係る力率改善コンバータの制御方法の流れを示す模式図である。 本発明の別の実施例に係る力率改善コンバータの制御方法の流れを示す模式図である。 本発明の一実施例に係る率改善コンバータの回路を示す模式図である。 図１の回路を示す模式図に基づいて得た入力と出力信号のシミュレーション結果である。 図５の回路を示す模式図に基づいて得た入力と出力信号のシミュレーション結果である。

以下、特定の具体的実施例を通じて本発明の実施形態を説明し、当業者は本明細書に開示されている内容から本発明その他の利点及び効果を容易に理解できる。

図１は、従来の力率改善（ＰＦＣ）コンバータの回路を示す模式図で、図５が本発明の一実施例に係る力率改善コンバータの回路を示す模式図である。図１及び図５を参照すると、本実施例において、帰還直流リンク電圧の二次リップル成分を除去するため、主に従来の力率改善コンバータ内にリップル計算回路７を加える。

一実施例において、本発明は力率改善コンバータ１００を提供し、図２と図５を参照すると、該力率改善コンバータは、整流回路２と力率改善モジュール８とを含み、前記整流回路２が交流入力信号１を受信し、また該交流入力信号１を整流することで直流信号を生成するために用いられ、該力率改善モジュール８が該整流回路２に接続し、また該直流信号に対し力率改善を行うことでバックエンド負荷４に入力した力率を変更する。

上記実施例において、該力率改善モジュール８は、力率改善回路３と制御回路６とリップル計算回路７とパルス幅変調回路５とを含む。前記力率改善回路３は、少なくとも１個のインダクタ３１と１個のスイッチング素子３２とを包括する。該制御回路は、該バックエンド負荷４に接続することで、帰還電圧信号ｖ_ｄと帰還インダクタ電流信号Ｉ_ｓとを包括し、且つ２次側リップル信号を有する帰還出力信号を生成する。該リップル計算回路７は、該制御回路６と該バックエンド負荷４に接続し、受信した該交流入力信号１により該交流入力信号１を直流入力信号に変換することで、該直流入力信号内にある２次側リップル信号の数値を算出し、前記制御回路６が該算出した２次側リップル信号の数値により、該帰還出力信号内の２次側リップル信号を差し引き、また２次側リップル信号を有しない帰還電圧信号ｖ_ｄｆｂを生成し、該２次側リップル信号を有しない帰還電圧信号ｖ_ｄｆｂが、更にその後の論理演算を経た後、制御信号Ｖ_ｃｏｎを生成する。パルス幅変調回路５は、該制御回路６と該力率改善回路３に接続し、該制御信号Ｖ_ｃｏｎを受信してパルス幅変調信号を生成することで、該力率改善回路３内の該スイッチング素子３２の切替を制御する。

一実施例において、該制御回路６は、コンパレータ６１と電圧誤差増幅器６２と乗算器６３と除算器６４と電流誤差増幅器６５とを含む。該２次側リップル信号を有しない帰還電圧信号ｖ_ｄｆｂは基準電圧信号Ｖ_ｄ ^＊と一緒に該コンパレータ６１、該電圧誤差増幅器６２、該乗算器６３及び該除算器６４の順番通り経由して論理演算を行うことで、電流コマンド信号Ｉ_ｓ ^＊を生成し、該電流コマンド信号Ｉ_ｓ ^＊が該帰還インダクタ電流信号Ｉ_ｓと一緒に該電流誤差増幅器６５、該パルス幅変調回路５の順番通り経由して論理演算を行うことで、該パルス幅変調信号を生成する。

一実施例において、該リップル計算回路７は、位相同期ループモジュール７１と積分器７２と乗算器７３と増幅器７４とを含み、該２次側リップル信号の数値を計算するため、該交流入力信号１が該位相同期ループモジュール７１、該積分器７２、該乗算器７３及び該増幅器７４の順番通り経由して論理演算を行う。

一実施例において、該交流入力信号１を受信し、また該整流回路２に接続することで、該交流入力信号１の電磁ノイズを抑制するための電磁障害フィルタ（図示せず）を更に含む。

一実施例において、該整流回路２は、ブリッジ式整流器で、該力率改善回路３が昇圧型回路アーキテクチャとする。

図２は、本発明の一実施例に係る力率改善コンバータのブロック図で、図３が本発明の一実施例に係る力率改善コンバータの制御方法の流れを示す模式図である。図２と図３を参照すると、本実施例内で提供する力率改善コンバータの制御方法は、力率改善コンバータ１００に交流信号１を入力し、また該交流信号１を直流信号に変換し、更に該直流信号に対し力率改善を行うことで、バックエンド負荷４に入力される力率を変更する。該力率改善コンバータ１００は、整流回路２と力率改善回路３と制御回路６とリップル計算回路７とパルス幅変調回路５とを含む。該制御方法は、該整流回路２を介して該交流入力信号１を整流することで、直流信号を生成する整流ステップＳ１と、該バックエンド負荷４に接続する該制御回路６を通じて帰還電圧信号と帰還インダクタ電流信号とを包括し、且つ２次側リップル信号を有する帰還出力信号を生成する帰還ステップＳ２と、該リップル計算回路７を通じて、該交流入力信号１を直流入力信号に変換することで、該直流入力信号内にある２次側リップル信号の数値を算出するリップル計算ステップＳ３と、該制御回路６が該算出した２次側リップル信号の数値により、該帰還出力信号内の２次側リップル信号を差し引き、また２次側リップル信号を有しない帰還電圧信号を生成するリップル相殺ステップＳ４と、該２次側リップル信号を有しない帰還電圧信号を論理演算することで、制御信号を生成する論理演算ステップＳ５と、該制御信号を該パルス幅変調回路５に入力することで、パルス幅変調信号を生成するパルス幅変調ステップＳ６と、該パルス幅変調信号により力率改善回路３に該整流ステップＳ１内で生成した該直流信号に対し力率改善を行わせる力率改善ステップＳ７と、を含む。

図５は、本発明の一実施例に係る率改善コンバータの回路を示す模式図である。一実施例において、図５に示されるように、該リップル計算回路７は、位相同期ループモジュール７１と積分器７２と乗算器７３と増幅器７４とを含み、該リップル計算ステップＳ３内において、該交流入力信号１が該位相同期ループモジュール７１を経由してｃｏｓ２ωｔ信号（入力電圧の位相がｓｉｎωｔと仮定）を得てからこのｃｏｓ２ωｔ信号を該積分器７２及び該増幅器７４を通じて調整した後、直流電圧の２次側リップル信号ｖ_ｄｆｆを得る。更に実際に帰還された直流リンク電圧ｖ_ｄと該２次側リップル信号ｖ_ｄｆｆ相を減算することで、電圧誤差増幅器６２に入る帰還信号ｖ_ｄｆｂに２次側リップル信号を有させず、積分器７２の時間定数は二次リップル周波数より遥かに高く設定できるため、本発明が提供する方法は電圧回路の設計の時、該二次リップルの制限を受けない。

図４は、本発明の別の実施例に係る力率改善コンバータの制御方法の流れを示す模式である。図３、図４及び図５を参照すると、一実施例において、該制御回路６は、コンパレータ６１と電圧誤差増幅器６２と乗算器６３と除算器６４と電流誤差増幅器６５とを含み、該論理演算ステップが第１論理演算ステップＳ５１と第２論理演算ステップＳ５２とを更に含み、該第１論理演算ステップＳ５１において、該２次側リップル信号を有しない帰還電圧信号ｖ_ｄｆｂが基準電圧信号Ｖ_ｄ ^＊と一緒に該コンパレータ６１、該電圧誤差増幅器６２、該乗算器６３及び該除算器６４の順番通り経由して論理演算を行うことで、電流コマンド信号Ｉ_ｓ ^＊を生成する。該第２論理演算ステップＳ５２において、該電流コマンド信号Ｉ_ｓ ^＊は、該帰還インダクタ電流信号Ｉｓと一緒に該電流誤差増幅器６５、該パルス幅変調回路５の順番通り経由して論理演算を行うことで該パルス幅変調信号を生成する。

一実施例において、該整流ステップＳ１を行う前、先にフィルタリングステップ（図示せず）を行うこともでき、該交流入力信号を電磁障害フィルタに入力することで、該交流入力信号１の電磁ノイズを抑制する。

上記実施例において、例を挙げると、該整流回路２は、ブリッジ式整流器とすることができ、該力率改善回路３が昇圧型回路アーキテクチャを採用できる。

図６は、図１の回路を示す模式図に基づいて得た入力と出力信号のシミュレーション結果である。該シミュレーション結果は、出力静電容量Ｃ_ｏが１０００μＦの状態において、負荷が５００Ｗから１ｋＷに変化するシミュレーション結果である。図７は、図５の回路を示す模式図に基づいて得た入力と出力信号のシミュレーション結果である。該シミュレーション結果は、出力静電容量Ｃ_ｏが５００μＦの状態において、負荷が５００Ｗから１ｋＷに変化するシミュレーション結果である。

他のシミュレーションパラメータは均しく同一条件において、図１の回路を示す模式図内にリップル計算回路７を加えて図５の回路を示す模式図を形成し、また本発明が提供する制御方法を通じるだけで、二次リップル成分を非常に低く下げることができる。図６及び図７を参照すると、図６は従来の力率改善コンバータを利用した制御方法が、比較的大きな出力コンデンサ（１０００μＦ）を並列に接続したとしても、出力電圧の応答速度がやはり非常に遅く、回復時間が約４０ｍｓであることを示している。図７は、本発明の力率改善コンバータを利用した制御方法が比較的小さい出力コンデンサ（５００μＦ）を並列に接続したとしても、帰還電圧（ｖ_ｄｆｂ）の二次リップル成分を非常に低く下げ、且つ出力電圧の応答速度も比較的速く、回復時間が約１０ｍｓであることを示している。これ以外に、シミュレーションファームウェアの分析を経たところ、図６内の電流歪み率（ＴＨＤ）が１ｋＷの時に８．２％で、図７内の電流歪み率（ＴＨＤ）が１ｋＷの時わずか２．２％であることが分かる。

従来技術と比べると、本発明の力率改善（ＰＦＣ）コンバータ及びその制御方法は、主に従来のＰＦＣコンバータに１個のリップル計算回路を加え、該リップル計算回路で計算した二次リップル数値を通じて帰還直流リンク電圧の二次リップル成分を除去することで、従来のＰＦＣ制御回路における二次リップルが帯域幅を制限する欠点を改善し、従ってＰＦＣ回路の応答速度を速くすると共に電流歪み率を下げる。このほかに、本発明は、ＰＦＣ回路出力の直流リンク静電容量を下げることで、コスト削減の効果を奏することができる。

上記実施例は、あくまでも本発明の特徴及び効果を明らかにするものであって、本発明の実質的技術内容の範囲を限定することではない。当業者は均しく本発明の精神及び範疇から外れることなく上記実施例を修飾と変化できる。よって、本発明の権利保護範囲は、後記の特許請求事項の範囲内に記載されている通りとする。

１ 交流信号
２ 整流回路
３ 力率改善回路
４ 負荷
５ パルス幅変調回路
６ 制御回路
７ リップル計算回路
８ 力率改善モジュール
３１ インダクタンス
３２ スイッチング素子
６１ コンパレータ
６２ 電圧誤差増幅器
６３ 乗算器
６４ 除算器
６５ 電流誤差増幅器
７１ 位相同期ループモジュール
７２ 積分器
７３ 乗算器
７４ 増幅器
１００ 力率改善コンバータ
Ｋ_ｖ ゲイン
Ｋ_ｓ ゲイン
Ｓ１ 整流ステップ
Ｓ２ 帰還ステップ
Ｓ３ リップル計算ステップ
Ｓ４ リップル相殺ステップ
Ｓ５ 論理演算ステップ
Ｓ６ パルス幅変調ステップ
Ｓ７ 力率改善ステップ
Ｓ５１ 第１論理演算ステップ
Ｓ５２ 第２論理演算ステップ

Claims (11)

1. 力率改善コンバータに交流信号を入力し、また前記交流信号を直流信号に変換し、更に前記直流信号に対し力率改善を行うことで、バックエンド負荷に入力される力率を変更する力率改善コンバータの制御方法であって、前記力率改善コンバータは、整流回路と力率改善回路と制御回路とリップル計算回路とパルス幅変調回路とを含み；該制御方法は、前記整流回路を介して前記交流入力信号を整流することで、直流信号を生成する整流ステップと、前記バックエンド負荷に接続する前記制御回路を通じて帰還電圧信号と帰還インダクタ電流信号とを包括し、且つ２次側リップル信号を有する帰還出力信号を生成する帰還ステップと、前記リップル計算回路を通じて、前記交流入力信号を直流入力信号に変換することで、前記直流入力信号内にある２次側リップル信号の数値を計算するリップル計算ステップと、前記制御回路が前記算出した２次側リップル信号の数値により、前記帰還出力信号内の２次側リップル信号を差し引き、また２次側リップル信号を有しない帰還電圧信号を生成するリップル相殺ステップと、前記２次側リップル信号を有しない帰還電圧信号を論理演算することで、制御信号を生成する論理演算ステップと、前記制御信号を前記パルス幅変調回路に入力することで、パルス幅変調信号を生成するパルス幅変調ステップと、前記パルス幅変調信号により前記力率改善回路に前記整流ステップ内で生成した前記直流信号に対し力率改善を行わせる力率改善ステップと、を含む力率改善コンバータの制御方法。
2. 前記リップル計算回路は、位相同期ループモジュールと積分器と乗算器と増幅器とを含み、前記リップル計算ステップ内において、前記２次側リップル信号の数値を計算するため、前記交流入力信号が前記位相同期ループモジュール、該積分器、該乗算器及び該増幅器の順番通り経由して論理演算を行うことを特徴とする請求項１に記載の力率改善コンバータの制御方法。
3. 前記制御回路は、コンパレータと電圧誤差増幅器と乗算器と除算器と電流誤差増幅器とを含み、前記該論理演算ステップが第１論理演算ステップと第２論理演算ステップとを更に含み、前記第１論理演算ステップにおいて、前記２次側リップル信号を有しない帰還電圧信号が基準電圧信号と一緒に前記コンパレータ、前記電圧誤差増幅器、前記乗算器及び前記除算器の順番通り経由して論理演算を行うことで、電流コマンド信号を生成し；前記第２論理演算ステップにおいて、該電流コマンド信号は、前記帰還インダクタ電流信号と一緒に前記電流誤差増幅器、前記パルス幅変調回路の順番通り経由して論理演算を行うことで前記パルス幅変調信号を生成することを特徴とする請求項２に記載の力率改善コンバータの制御方法。
4. 前記整流ステップを行う前、電磁障害フィルタを通じて、前記交流入力信号の電磁ノイズを抑制するフィルタリングステップを更に含むことを特徴とする請求項３に記載の力率改善コンバータの制御方法。
5. 前記整流回路は、ブリッジ式整流器で、前記力率改善回路が昇圧型回路アーキテクチャとすることを特徴とする請求項１に記載の力率改善コンバータの制御方法。
6. 交流入力信号を受信し、また該交流入力信号を整流することで直流信号を生成するために用いられる整流回路と、前記整流回路に接続し、また前記直流信号に対し力率改善を行うことでバックエンド負荷に入力される力率を変更する力率改善モジュールとを含む力率改善コンバータであって、前記力率改善モジュールは、少なくとも１個のインダクタと１個のスイッチング素子とを包括する力率改善回路と、前記バックエンド負荷に接続することで、帰還電圧信号と帰還インダクタ電流信号とを包括し、且つ２次側リップル信号を有する帰還出力信号を生成する制御回路と、前記制御回路と前記バックエンド負荷に接続し、受信した前記交流入力信号により前記交流入力信号を直流入力信号に変換することで、前記直流入力信号内にある２次側リップル信号の数値を算出し、前記制御回路が前記算出した２次側リップル信号の数値により、前記帰還出力信号内の前記２次側リップル信号を差し引くことで、制御信号を生成するリップル計算回路と、前記制御回路と前記力率改善回路に接続し、前記制御信号を受信してパルス幅変調信号を生成することで、前記力率改善回路内の前記スイッチング素子の切替を制御するパルス幅変調回路と、を含むことを特徴とする力率改善コンバータ。
7. 前記制御回路は、コンパレータと電圧誤差増幅器と乗算器と除算器と電流誤差増幅器と、を含むことを特徴とする請求項６に記載の力率改善コンバータ。
8. 前記制御回路は、前記算出した２次側リップル信号の数値を通じて、前記帰還出力信号内の２次側リップル信号を差し引き、また２次側リップル信号を有しない帰還電圧信号を生成し、前記２次側リップル信号を有しない帰還電圧信号は基準電圧信号と一緒に前記コンパレータ、前記電圧誤差増幅器、前記乗算器及び前記除算器の順番通り経由して論理演算を行うことで、電流コマンド信号を生成し、前記電流コマンド信号が前記帰還インダクタ電流信号と一緒に前記電流誤差増幅器、前記パルス幅変調回路の順番通り経由して論理演算を行うことで、前記パルス幅変調信号を生成することを特徴とする請求項７に記載の力率改善コンバータ。
9. 前記リップル計算回路は、位相同期ループモジュールと積分器と乗算器と増幅器とを含み、前記２次側リップル信号の数値を計算するため、前記交流入力信号が前記位相同期ループモジュール、前記積分器、前記乗算器及び前記増幅器の順番通り経由して論理演算を行うことを特徴とする請求項８に記載の力率改善コンバータ。
10. 前記交流入力信号を受信し、また前記整流回路に接続することで、前記交流入力信号の電磁ノイズを抑制するための電磁障害フィルタを更に含むことを特徴とする請求項９に記載の力率改善コンバータ。
11. 前記整流回路は、ブリッジ式整流器で、前記力率改善回路が昇圧型回路アーキテクチャとすることを特徴とする請求項６に記載の力率改善コンバータ。

Images