JP2012222092A - 半導体基板または半導体装置の製造方法 - Google Patents
半導体基板または半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012222092A JP2012222092A JP2011085119A JP2011085119A JP2012222092A JP 2012222092 A JP2012222092 A JP 2012222092A JP 2011085119 A JP2011085119 A JP 2011085119A JP 2011085119 A JP2011085119 A JP 2011085119A JP 2012222092 A JP2012222092 A JP 2012222092A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- silicon
- cavity
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pressure Sensors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体基板1の表面にホール4を複数形成し、非酸化性雰囲気のアニール処理により、該半導体基板1の表面を半導体の表面マイグレーションを利用して平坦化し、基板内部に平板状空洞6を形成する際に、前記ホール4の開口部が閉じる前に半導体のソースガスを供給する。
【選択図】図1
Description
以下、本発明の実施の形態を説明する。
図1および図2は、本発明の実施形態に係わる半導体基板の形成方法を示す断面図であり、同図1(d)のA−A´線における断面図が図1(c)に対応し、図1(d)のB−B´線における断面図が図2(c)に対応する。図1(d)において、Sはホール間の最短距離、Rはホール半径を示し、点線は、平板状空洞を示す。
マスク材2は、ホール形成のための異方性エッチングにおいて、シリコンとの選択比の高い材料が好ましく、例えばシリコン基板1を熱酸化して形成した熱酸化膜を用いる。
1つの平面形状が28μm×7μmである平板状空洞6を、1つのシリコン基板1(ウエハ)内に2000個作製した。
次に、図1(b)に示すように、フォトレジストパターン3をマスクとして、異方性エッチング、例えばCF4、CHF3、Arを用いたRIE(Reactive Ion Etching)により、マスク材2にフォトレジストパターン3のパターンを転写する。
ホール半径Rは0.70μm(2R=1.4μm)、距離Sは0.1μm(D=1.5μm)、深さTは5μmとした点、形成する平板状空洞6の平面形状を一辺が300μmとした点、ジクロロシランの供給時間を6分間とした点、および、平板状空洞6を1000個作製した点、以外は実施例1と同様に平板状空洞6を形成した。
また、エピタキシャル装置から取り出したシリコン基板1を光学顕微鏡により検査したところ、平板状空洞6の上のシリコン層7にクラックが入ったものは無かった。
この圧力センサ素子20は、n型ウェル領域21に配置されるpチャネルMOSFET22、p型ウェル領域23に配置されるnチャネルMOSFET24、n型ウェル領域25に配置されるn型の拡散領域からなるゲージ26、LOCOS酸化膜27、層間絶縁膜28、アルミ配線29および表面保護膜30を備えた半導体装置である。実施例2において1000個形成したシリコン基板1に図5に示した圧力センサ素子20を形成した。平板状空洞6の上のシリコン層7にクラックが入ったものは無かった。
実施例2において、ジクロロシランの供給を30秒間だけ行った後供給を止めた以外は同様に行った。
[比較例1]
実施例1において、ジクロロシランを供給しない以外は同様に行った。
[比較例2]
実施例2において、ジクロロシランを供給しない以外は同様に行った。
図3は、平板状空洞が形成されない場合の製造工程を示す断面模式図であり、図3(a)、(b)は、要部模式図であり、同図(c)は、同図(b)と同様の工程途中における上方から撮影したFIB(Focused Ion Beam)写真である。図3(b)は図2(b)に対応するものであり、比較例1、2の場合は、図2(b)のような形状にならず、図3(b)に示すように、シリコンがホール4から飛び出る変異部8が発生した。このような状態になってしまったものはアニール処理を続けても平板状空洞6は形成されなかった。
2 マスク材
3 フォトレジストパターン
4 ホール
5 空洞
6 平板状空洞
7 シリコン層
8 変異部
20 圧力センサ素子
21、25 n型ウェル領域
22 pチャネルMOSFET
23 p型ウェル領域
24 nチャネルMOSFET
26 ゲージ
27 LOCOS酸化膜
28 層間絶縁膜
29 アルミ配線
30 表面保護膜
Claims (4)
- 半導体基板の表面からホールを複数形成する工程と、
前記ホールを形成した前記半導体基板の表面を非酸化性雰囲気にてアニール処理により、前記半導体基板の内部に平板状空洞を形成する空洞形成工程と、を備えた半導体基板の製造方法において、
前記平板状空洞形成工程において、前記ホールの開口部が閉じる前に前記半導体のソースガスを供給することを特徴とする半導体基板の製造方法。 - 前記半導体がシリコンであり、前記半導体のソースガスは、ジクロロシラン、もしくはトリクロロシラン、もしくはモノシランであることを特徴とする請求項1に記載の半導体基板の製造方法。
- 前記半導体基板の表面におけるホール開口部が全て塞がった後前記半導体のソースガスの供給を止めることを特徴とする請求項1または2に記載の半導体基板の製造方法。
- 請求項1ないし3に記載の半導体基板の前記平板状空洞の上の半導体領域に半導体素子を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011085119A JP5891597B2 (ja) | 2011-04-07 | 2011-04-07 | 半導体基板または半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011085119A JP5891597B2 (ja) | 2011-04-07 | 2011-04-07 | 半導体基板または半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012222092A true JP2012222092A (ja) | 2012-11-12 |
JP5891597B2 JP5891597B2 (ja) | 2016-03-23 |
Family
ID=47273298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011085119A Expired - Fee Related JP5891597B2 (ja) | 2011-04-07 | 2011-04-07 | 半導体基板または半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5891597B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017168720A (ja) * | 2016-03-17 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2018037561A (ja) * | 2016-08-31 | 2018-03-08 | 国立研究開発法人産業技術総合研究所 | 炭化珪素基体の製造方法 |
WO2019034028A1 (zh) * | 2017-08-14 | 2019-02-21 | 无锡华润上华科技有限公司 | 一种基于深槽腐蚀的空腔形成方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6992482B2 (ja) * | 2017-12-18 | 2022-01-13 | 富士電機株式会社 | 圧力センサ |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012858A (ja) * | 1998-04-24 | 2000-01-14 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2001144276A (ja) * | 1999-08-31 | 2001-05-25 | Toshiba Corp | 半導体基板およびその製造方法 |
JP2001257358A (ja) * | 2000-03-13 | 2001-09-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004103613A (ja) * | 2002-09-04 | 2004-04-02 | Toshiba Corp | 半導体装置とその製造方法 |
JP2004111721A (ja) * | 2002-09-19 | 2004-04-08 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004533726A (ja) * | 2001-06-28 | 2004-11-04 | ジルトロニック アクチエンゲゼルシャフト | 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法 |
JP2005167258A (ja) * | 1998-04-24 | 2005-06-23 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2006237455A (ja) * | 2005-02-28 | 2006-09-07 | Toshiba Corp | 半導体装置とその製造方法 |
JP2008021727A (ja) * | 2006-07-11 | 2008-01-31 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
-
2011
- 2011-04-07 JP JP2011085119A patent/JP5891597B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012858A (ja) * | 1998-04-24 | 2000-01-14 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2005167258A (ja) * | 1998-04-24 | 2005-06-23 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2001144276A (ja) * | 1999-08-31 | 2001-05-25 | Toshiba Corp | 半導体基板およびその製造方法 |
JP2001257358A (ja) * | 2000-03-13 | 2001-09-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004533726A (ja) * | 2001-06-28 | 2004-11-04 | ジルトロニック アクチエンゲゼルシャフト | 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法 |
JP2004103613A (ja) * | 2002-09-04 | 2004-04-02 | Toshiba Corp | 半導体装置とその製造方法 |
JP2004111721A (ja) * | 2002-09-19 | 2004-04-08 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006237455A (ja) * | 2005-02-28 | 2006-09-07 | Toshiba Corp | 半導体装置とその製造方法 |
JP2008021727A (ja) * | 2006-07-11 | 2008-01-31 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017168720A (ja) * | 2016-03-17 | 2017-09-21 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2018037561A (ja) * | 2016-08-31 | 2018-03-08 | 国立研究開発法人産業技術総合研究所 | 炭化珪素基体の製造方法 |
WO2019034028A1 (zh) * | 2017-08-14 | 2019-02-21 | 无锡华润上华科技有限公司 | 一种基于深槽腐蚀的空腔形成方法 |
CN109384195A (zh) * | 2017-08-14 | 2019-02-26 | 无锡华润上华科技有限公司 | 一种基于深槽腐蚀的空腔形成方法 |
CN109384195B (zh) * | 2017-08-14 | 2020-08-14 | 无锡华润上华科技有限公司 | 一种基于深槽腐蚀的空腔形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5891597B2 (ja) | 2016-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5463040B2 (ja) | 局所的にGeを濃縮するステップを含む、絶縁層上に半導体を製造するステップ | |
US7928436B2 (en) | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods | |
TWI282141B (en) | Semiconductor device and manufacturing method thereof | |
JP2015503215A (ja) | 炭化ケイ素エピタキシャル成長法 | |
TWI676273B (zh) | 磊晶層和三維反及記憶體的形成方法、退火設備 | |
US7825004B2 (en) | Method of producing semiconductor device | |
TW201735170A (zh) | 半導體元件及其製造方法 | |
JP5891597B2 (ja) | 半導体基板または半導体装置の製造方法 | |
JP5703590B2 (ja) | 半導体装置の製造方法 | |
TW201409711A (zh) | 積體電路裝置及其製造方法 | |
JP5277366B2 (ja) | 多層構造ウエハーおよびその製造方法 | |
JP4899365B2 (ja) | 半導体装置の製造方法 | |
CN105826232B (zh) | 半导体结构的形成方法 | |
JP2006222144A (ja) | 半導体装置およびその製造方法 | |
JP2006190896A (ja) | エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法 | |
JP2009071184A (ja) | 半導体装置 | |
JP2005327867A (ja) | 半導体装置およびその製造方法 | |
KR20070066166A (ko) | 반도체 소자의 소자분리막 형성방법 | |
Chui et al. | A novel method for air-gap formation around via-middle (VM) TSVs for effective reduction in keep-out zones (KOZ) | |
KR100960925B1 (ko) | 반도체 소자의 제조방법 | |
KR100588647B1 (ko) | 반도체 소자의 제조 방법 | |
JP2012243898A (ja) | 半導体基板または半導体装置の製造方法 | |
US7888737B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100295671B1 (ko) | 반도체소자의격리방법 | |
KR20080011619A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5891597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |