JP6992482B2 - 圧力センサ - Google Patents

Description

本発明は、圧力センサに関する。

従来、ピエゾ抵抗素子をシールド膜で保護した圧力センサが知られている（特許文献１）。また、アルミニウムやアルミニウム合金など基材からなるパッド上に、Ｃｒ膜とＰｔ膜の積層膜である密着度確保・拡散防止膜と、当該密着度確保・拡散防止膜上に積層されたＡｕ膜とを備える圧力センサが知られている（特許文献２）。
特許文献１ 特開２０００－２２１０９１号公報
特許文献２ 特開２０１５－１０９３１号公報

圧力センサの信頼性を向上させることが好ましい。

本発明の第１の態様においては、基板のダイアフラムに設けられたセンサ部と、基板に設けられ、センサ部と電気的に接続された回路部と、基板の上方に設けられた導電性のパッドと、パッド上に設けられた第１保護膜とを備える圧力センサを提供する。第１保護膜は、回路部の上方にも設けられていてよい。

第１保護膜は、回路部の全体を覆ってよい。

第１保護膜は、センサ部の少なくとも一部を覆わなくてよい。

第１保護膜は、センサ部の一部を覆ってよい。

第１保護膜は、金および白金の少なくとも１つを含んでよい。

センサ部は、第１導電型のウェル領域と、ウェル領域内に設けられた第２導電型の拡散領域と、ウェル領域において、拡散領域と隣接して設けられた絶縁領域とを有してよい。圧力センサは、絶縁領域の上方に設けられ、第１保護膜と異なる材料を有する第２保護膜を更に備えてよい。

圧力センサは、センサ部の上方に設けられたパッシベーション膜を更に備えてよい。第１保護膜は、パッシベーション膜上に設けられていてよい。

第２保護膜は、パッシベーション膜の下方に設けられていてよい。

絶縁領域は、基板上に設けられた素子分離膜を有してよい。第２保護膜は、素子分離膜上に設けられてよい。

回路部は、ＭＯＳトランジスタを有してよい。第２保護膜は、ＭＯＳトランジスタのゲートポリシリコンと同一の材料を有してよい。

第１保護膜の端部は、基板の上方において、第２保護膜と重複して設けられてよい。

第１保護膜および第２保護膜は、ウェル領域の端部の上方において重複して設けられてよい。

第２保護膜は、ポリシリコンを含んでよい。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

実施例１に係る圧力センサ１００の上面図の一例を示す。 センサ部６０が有する抵抗部１１の回路構成の一例を示す。 実施例２に係る圧力センサ１００の構成の一例を示す。 実施例３に係る圧力センサ１００の構成の一例を示す。 比較例１に係る圧力センサ５００の上面図を示す。 比較例１に係る圧力センサ５００のａ－ａ'断面図を示す。 比較例１に係る圧力センサ５００が有する抵抗部５１１の構造の一例を示す。 実施例３に係る圧力センサ１００が有する抵抗部１１の構造の一例を示す。 比較例２に係る圧力センサ６００に設けられた回路部６３０の構成の一例を示す。 比較例２に係る圧力センサ６００に設けられた回路部６３０の構成の一例を示す。 実施例に係る圧力センサ１００に設けられた回路部３０の構成の一例を示す。 実施例に係る圧力センサ１００に設けられた回路部３０の構成の一例を示す。 圧力センサの出力変化量の保護膜依存性を示す。 圧力センサ１００の製造方法の一例を示す。 圧力センサ１００の断面図の一例を示す。 より具体的な圧力センサ１００の構成の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。基板の深さ方向をＺ軸とする。また、直交座標系は、本例ではいわゆる右手系である。

また、本明細書および添付図面においては、ＮまたはＰを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、本明細書において、第１導電型をＮ型とし第２導電型をＰ型として説明するが、第１導電型および第２導電型はそれぞれ入れ替えられてもよい。

図１Ａは、実施例１に係る圧力センサ１００の上面図の一例を示す。圧力センサ１００は、回路部３０およびセンサ部６０を備える。圧力センサ１００は、基板１０の上面において、第１パッド４１および第２パッド４２を有する。

基板１０は、第２導電型の半導体基板である。基板１０は、一例として、Ｐ－型の導電型を有する。例えば、基板１０は、ＳｉおよびＳｉＣ等の半導体基板である。

センサ部６０は、基板１０のダイアフラムを有する。ダイアフラムは、圧力センサ１００に生じた圧力に応じて歪み量が変化する。一例において、ダイアフラムは、基板１０の裏面をエッチングすることにより形成される。本例のセンサ部６０は、基板１０において、ダイアフラムを形成するために裏面がエッチングされた領域である。センサ部６０は、ダイアフラムの歪み量の変化を検出するための抵抗部１１を有する。本例のセンサ部６０は、基板１０に設けられることにより、回路部３０と１チップ化されている。

抵抗部１１は、ホイートストンブリッジを構成する４つの抵抗部１１ａ～抵抗部１１ｄを含む。本例の抵抗部１１ａ～抵抗部１１ｄは、ダイアフラムの歪みに応じて抵抗が変化するピエゾ抵抗素子を利用した半導体ひずみゲージである。これにより、センサ部６０は、圧力センサ１００に生じた圧力を抵抗変化として検出する。

絶縁領域１６は、センサ部６０において、基板１０の上面に設けられた絶縁性の領域である。一例において、絶縁領域１６は、基板１０の上面に絶縁膜が設けられた領域である。例えば、絶縁領域１６は、基板１０の酸化により形成されたＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）膜やポリシリコン膜を有する。絶縁領域１６は、基板１０の上面において、櫛形状に設けられる。これにより、抵抗部１１の蛇行パターンが形成される。

電圧Ｖａ～電圧Ｖｄは、抵抗部１１ａ～抵抗部１１ｄの抵抗の変化に応じて変化する。電圧Ｖａは、抵抗部１１ａと抵抗部１１ｃとの間の端子の電圧である。電圧Ｖｂは、抵抗部１１ａと抵抗部１１ｂとの間の端子の電圧である。電圧Ｖｃは、抵抗部１１ｃと抵抗部１１ｄとの間の端子の電圧である。電圧Ｖｄは、抵抗部１１ｂと抵抗部１１ｄとの間の端子の電圧である。

回路部３０は、センサ部６０の周囲に設けられる。回路部３０は、センサ部６０と電気的に接続されている。回路部３０は、センサ部６０が検出した信号を処理するＩＣ等の回路を有する。回路部３０は、センサ部６０が出力した信号を処理することにより、圧力センサ１００に生じる圧力を検出する。例えば、ダイアフラムに歪みが生じると、ホイートストンブリッジの出力に電位差が生じる。回路部３０は、ホイートストンブリッジが出力する電圧Ｖａ～電圧Ｖｄの電位差を増幅することで、圧力センサ１００に生じた圧力を電気信号に変換する。

第１パッド４１、第２パッド４２は、基板１０の上方に設けられる導電性のパッドである。第１パッド４１や第２パッド４２などのパッドは、基板１０上に設けられたアルミニウムやアルミニウム合金などの基材からなる。第１パッド４１や第２パッド４２などのパッドは、基板１０上の配線と同一の材料で形成されてよい。一例において、第１パッド４１、第２パッド４２は、回路部３０の上方の絶縁膜をエッチングすることにより形成された開口に設けられる。

圧力センサ１００の基板１０の上方（後述するパッシベーション膜２６上）には、第１保護膜２１が設けられる。本例では、第１保護膜２１は、回路部３０、センサ部６０、第１パッド４１及び第２パッド４２の上方に設けられる。また、第１保護膜２１は、回路部３０の全体を覆うことが好ましい。回路部３０の全体を覆うとは、回路部３０に設けられた回路の全ての上方を覆うことを指す。また本例では、第１保護膜２１は、センサ部６０の大半を覆っているが、センサ部６０の一部を覆わなくてもよい。

第２パッド４２上の第１保護膜２１と、第１パッド４１上の第１保護膜２１とは分離されており、第２パッド４２は、第１パッド４１と電気的に分離されたパッドである。すなわち、第２パッド４２上に設けられた第１保護膜２１は、第２パッド４２上以外の回路部３０上に設けられた第１保護膜２１と電気的に分離されている。第２パッド４２は、ワイヤボンディング等で、圧力センサ１００の外部と電気的に接続されてもよいし、回路部３０に設けられた回路と電気的に接続されてもよい。第１パッド４１は、第１保護膜２１をグランド電位に設定するグランド端子であってもよい。なお、図示するパッド以外に、第１パッド４１や第２パッド４２に相当するパッドが設けられてよい。

第１保護膜２１は、耐帯電性能に加えて、耐腐食性能を有することが好ましい。一例において、第１保護膜２１は、耐酸性の材料を含む。本例の第１保護膜２１は、金および白金の少なくとも１つを含む。例えば、第１保護膜２１は、基板１０側から、クロム（Ｃｒ）、白金（Ｐｔ）および金（Ａｕ）が積層されたＣｒ／Ｐｔ／Ａｕである。また、第１保護膜２１は、基板１０側から、チタン（Ｔｉ）、白金（Ｐｔ）および金（Ａｕ）が積層されたＴｉ／Ｐｔ／Ａｕである。

圧力センサ１００は、耐帯電性能および耐腐食性能を有することが好ましい。特に、耐帯電性能および耐腐食性能を得るために専用の成膜工程を追加することなく、耐腐食性能および耐帯電性能を向上することが好ましい。

耐腐食性能とは、圧力センサ１００の上面に付着した腐食性の物質に対する耐性である。第１保護膜２１は、耐腐食性を有することにより、圧力センサ１００の上面の腐食から保護する。例えば、圧力センサ１００は、排ガス環境等で使用される場合、耐酸性の保護膜を有することが好ましい。

耐帯電性能とは、圧力センサ１００の上面に付着した電荷に対する耐性である。圧力センサ１００の上面に帯電した電荷が蓄積すると、圧力センサ１００が誤動作する場合がある。第１保護膜２１は、圧力センサ１００の上面に電荷が蓄積した場合に、帯電した電荷による圧力センサ１００の誤動作を防止する遮蔽膜として機能する。

回路部３０の上方に設けられる第１保護膜２１は、予め定められた基準電位に設定される。第１保護膜２１は、圧力センサ１００の基板１０と同一の電位に設定されてよい。例えば、第１保護膜２１は、グランド電位に設定される。これにより、圧力センサ１００の上面に帯電した電荷が付着した場合であっても、第１保護膜２１が電荷により生じる電界を遮蔽することができる。

本例の第１保護膜２１は、回路部３０の上方に加えて、第１パッド４１上にも設けられている。これにより、第１保護膜２１は、耐腐食性能を向上しつつ、回路部３０における耐帯電性能も向上させることができる。この場合、圧力センサ１００は、第１パッド４１の上面を覆う保護膜と同一の材料で回路部３０を覆うことにより、追加の成膜工程を設ける必要がない。

第１保護膜２１は、第１パッド４１および回路部３０と第２パッド４２とで異なる材料で形成されてもよい。但し、第１保護膜２１は、第１パッド４１および回路部３０と第２パッド４２とにおいて、同一の材料で形成されることにより、成膜工程が少なくなる。

図１Ｂは、センサ部６０が有する抵抗部１１の回路構成の一例を示す。電圧Ｖａは、入力電圧ＩＮ＋に対応する。電圧Ｖｂは、出力電圧ＯＵＴ－に対応する。電圧Ｖｃは、出力電圧ＯＵＴ＋に対応する。電圧Ｖｄは、入力電圧ＩＮ－に対応する。電圧Ｖｃと電圧Ｖｂとの差分を出力電圧Ｖｏｕｔとして出力する。このように、圧力センサ１００は、ダイアフラムに応じて変化する抵抗部１１ａ～抵抗部１１ｄの抵抗値を、各端子の電圧Ｖａ～Ｖｄから読み取ることにより圧力センサ１００に加えられた圧力を検出する。

図２は、実施例２に係る圧力センサ１００の構成の一例を示す。本例では、第１保護膜２１を設ける位置が、実施例１に係る圧力センサ１００と相違する。

第１保護膜２１は、回路部３０、第１パッド４１および第２パッド４２の上方に設けられる。本例では、第１保護膜２１は、センサ部６０の大半を覆わない。これにより、金や白金を含む基板１０よりも硬い第１保護膜２１が、ダイアフラムに膜応力を発生させ、歪み特性に対する影響を抑制できる。そのため、第１保護膜２１を全面に設ける場合と比較して、圧力センサ１００の精度を高めることができる。

但し、第１保護膜２１は、絶縁領域１６上や抵抗部１１上を覆ってよい。これにより、絶縁領域１６上や抵抗部１１上などの素子性能に重要な影響を与える箇所を実施例１と同様に第１保護膜２１で保護することができる。すなわち、絶縁領域１６上や抵抗部１１上に耐帯電性能および耐腐食性能を持たせることができる。

なお、回路部３０は歪まないので、回路部３０上の第１保護膜２１については、膜応力を考慮しなくてもよい。

なお、本例の第１保護膜２１は、回路部３０、第１パッド４１および第２パッド４２、絶縁領域１６および抵抗部１１のそれぞれの上方において、同一の材料で形成されている。但し、第１保護膜２１は、回路部３０、第１パッド４１および第２パッド４２と、絶縁領域１６および抵抗部１１とのいずれかで異なる材料で形成されてもよい。但し、圧力センサ１００の製造の観点からは、同一の材料により同時に形成することが好ましい。

本例の圧力センサ１００は、センサ部６０に設ける第１保護膜２１の領域が、実施例１に係る圧力センサ１００の場合よりも少なくなる。そのため、第１保護膜２１の膜応力が圧力センサ１００の特性に与える影響が小さい。

図３は、実施例３に係る圧力センサ１００の構成の一例を示す。本例では、第１保護膜２１を設ける位置が、実施例１および実施例２に係る圧力センサ１００と相違する。また、本例の圧力センサ１００は、第２保護膜２８を更に備える。

第１保護膜２１は、回路部３０、第１パッド４１および第２パッド４２の上方に設けられる。本例の第１保護膜２１は、センサ部６０の大半を覆わず、センサ部６０の内側の上方に第１保護膜２１が設けられていない点で、実施例１と相違する。また、本例の第１保護膜２１は、センサ部６０の大半を覆わない点で実施例２と一致しているものの、絶縁領域１６や抵抗部１１の上方に設けられない点で、実施例２と相違する。本例の第１保護膜２１は、センサ部６０の内側に設けられていない。そのため、第１保護膜２１を全面に設ける場合と比較して、第１保護膜２１の膜応力が圧力センサ１００の特性に与える影響が小さい。

なお、本例の第１保護膜２１は、回路部３０、第１パッド４１および第２パッド４２のそれぞれの上方において、同一の材料で形成されている。但し、第１保護膜２１は、回路部３０、第１パッド４１および第２パッド４２のいずれかで異なる材料で形成されてもよい。但し、圧力センサ１００の製造の観点からは、同一の材料により同時に形成することが好ましい。

第２保護膜２８は、絶縁領域１６および抵抗部１１の上方に設けられる。第２保護膜２８は、第１保護膜２１と異なる材料を有する。ここで、ダイアフラムの膜応力は、圧力センサ１００の特性に直結するので、ダイアフラムには基板１０と応力が近い材料を用いることが好ましい。一例において、第２保護膜２８は、第１保護膜２１よりも柔軟性のある材料で形成される。柔軟性のある材料とは、圧力センサ１００の特性に影響を与えにくい材料である。即ち、柔軟性のある材料とは、基板１０に設けられたダイアフラムの歪みを阻害しない材料であることが好ましい。

例えば、第２保護膜２８は、基板１０と同一の材料を有することにより、基板１０の柔軟性と同程度の柔軟性を有する材料である。本例の圧力センサ１００は、センサ部６０に第２保護膜２８を設けることにより、センサ部６０に第１保護膜２１を設ける場合と比較して、圧力センサ１００の特性に与える影響が小さい。そして、第２保護膜２８の膜厚は、第１保護膜２１の膜厚よりも薄いことが好ましい。なお、第２保護膜２８は、回路部３０に設けられたトランジスタのゲート（後述するゲート５１）と同一の材料を有してよい。例えば、第２保護膜２８の材料は、ポリシリコンを含む。第２保護膜２８は、耐帯電性能を向上するために、予め定められた基準電位に接続される。

なお、本例の圧力センサ１００は、センサ部６０にポリシリコンの第２保護膜２８を有し、回路部３０に金や白金を含む第１保護膜２１を設ける。ここで、回路部３０においても基準電位に設定されたポリシリコンを設けることにより、遮蔽することも考えられる。しかしながら、回路部３０では、ＭＯＳトランジスタのゲートにポリシリコンを用いるので、さらに遮蔽膜専用のポリシリコンを形成する工程を追加する必要がある。一方、本例の圧力センサ１００では、回路部３０に第２保護膜２８を設けていないので、遮蔽膜専用のポリシリコンの成膜工程を追加する必要がない。更に、回路部３０に金や白金を含む第１保護膜２１を設けることで、耐腐食性能（例えば、耐酸性）を確保することができる。

なお、第２保護膜２８を、絶縁領域１６および抵抗部１１の上方に限らず、センサ部６０（ダイアフラム）の大半を覆うように設けてもよい。但し、第２保護膜２８を、絶縁領域１６および抵抗部１１の上方に設けた方が、圧力センサ１００の特性に与える影響がより小さくなる。

図４Ａは、比較例１に係る圧力センサ５００の上面図を示す。比較例１にかかる圧力センサ５００は、基板５１０上に抵抗部５１１を有する。比較例１にかかる圧力センサ５００は、第１保護膜２１に相当する構成を有さない点で実施例と相違する。すなわち、比較例１にかかる圧力センサ５００では、パッド上に金や白金を含む保護膜が設けられない。同様に、抵抗部５１１が検出した信号を処理するための回路部上にも金や白金を含む保護膜が設けられない。回路部上には、パッドや配線と同一の材料、例えばアルミニウムやアルミニウム合金からなる保護膜５２１が形成される。保護膜５２１は、パッドや配線等のアルミニウムを扱うプロセスと同一のプロセスで形成されてよい。本例の保護膜５２１は、複数のスリット５１５が設けられる。なお、センサ部上、とりわけ、センサ部の絶縁領域や抵抗部５１１の上方には、保護膜５２１は設けられない。

図４Ｂは、比較例１に係る圧力センサ５００のａ－ａ'断面図を示す。ａ－ａ'断面図は、図４Ａにおいて、抵抗部５１１およびスリット５１５を通るＸＺ断面である。図４Ｂに示すように圧力センサ５００は、一例として、ガラス台座５１９上に基板５１０が積層されている。基板５１０の裏面側には、真空基準室５１３が設けられ、ダイアフラムが形成されている。

本例では、保護膜５２１は、パッドや配線と同一の材料（例えば、アルミニウム）、同一のプロセスで形成される。このため、スリット５１５を設け、保護膜５２１の一部を開口する必要がある。これは、スリット５１５を設けないと、水素アニール時に、基板５１０内の回路に水素を導入するための経路を確保できず、水素アニールの効果を享受することができないためである。しかしながら、圧力センサ５００にスリット５１５を設けると、スリット５１５を設けた領域の耐酸性が悪化するおそれがある。

これに対し、実施例に係る圧力センサ１００では、パッドや配線等のアルミニウムを扱うプロセスと同一のプロセスでは第１保護膜２１を形成しない。実施例では、圧力センサ１００のプロセスの終段のパッド（第１パッド４１および第２パッド４２）の上方に金や白金を含む保護膜を形成する段階において、このパッド上の保護膜を回路部上まで延伸することで第１保護膜２１を形成する。水素アニールは、この終段のプロセスよりも手前となるため、当然ながら、圧力センサ１００に比較例１のスリット５１５に相当する構成を設ける必要がない。したがって、比較例１に係る構成に対し、耐腐食性能（耐酸性）を確保することができる。

また、実施例に係る圧力センサ１００では、水素をデバイスに届けるためのスリットを第１保護膜２１に設ける必要がないので、回路部３０の全面を第１保護膜２１で覆うことができる。これにより、本例の圧力センサ１００は、ＩＣの初期特性および耐久試験による特性変動を低減できる。また、金属膜で圧力センサの全面を覆うことによる水素アニール不足の恐れがない。よって、圧力センサ１００の信頼性が向上する。

図５は、比較例１に係る圧力センサ５００が有する抵抗部５１１の構造の一例を示す。同図は、圧力センサ５００の表面に負電荷９０が付着する前後の様子を示している。上述のように、比較例１の圧力センサ５００のセンサ部の絶縁領域や抵抗部５１１の上方には、保護膜５２１は設けられない。

抵抗部５１１は、蛇行パターンの拡散領域５１４を有する。圧力センサ５００の表面に負電荷９０が付着した場合、素子分離膜５１８のウェル領域５１２側に反転層が形成される。図中の領域Ｒは、負電荷９０の影響を受けて反転した領域を示す。反転層が形成されると、拡散領域５１４が１つの大きな拡散領域として機能し、拡散領域５１４の蛇行パターンが実質的に蛇行パターンでなくなる場合がある。この場合、抵抗部５１１では電流Ｉが蛇行パターンで流れなくなり、得られる抵抗値が変化する。これにより、抵抗部５１１で構成されるホイートストンブリッジの出力電圧が大幅に変動し、消費電流が増大する。したがって、圧力センサ５００の特性に与える影響が大きくなる。

図６は、実施例３に係る圧力センサ１００が有する抵抗部１１の構造の一例を示す。本例の圧力センサ１００は、基板１０と、素子分離膜１８と、第２保護膜２８とを備える。また、圧力センサ１００は、基板１０に設けられたウェル領域１２および拡散領域１４を備える。

ウェル領域１２は、第１導電型を有する。ウェル領域１２は、一例としてＮ－型である。ウェル領域１２は、基板１０の上面に設けられている。ウェル領域１２は、基板１０の上面にドーパントを注入することにより形成される。

拡散領域１４は、ウェル領域１２に設けられた第２導電型の領域である。拡散領域１４は、一例としてＰ＋型である。拡散領域１４は、基板１０の上面に形成されている。拡散領域１４は、基板１０の上面において、半導体ひずみゲージ（ピエゾ抵抗素子）を構成する蛇行パターンを有する。本例の拡散領域１４は、Ｎ型のウェル領域１２内に形成されたＰ型の不純物層である。拡散領域１４は、ホイートストンブリッジを構成する４つの抵抗部１１ａ～抵抗部１１ｄの拡散抵抗の少なくとも一部である。

素子分離膜１８は、絶縁領域１６において、基板１０上に設けられる。素子分離膜１８は、一例として、基板１０の酸化により形成されたＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）膜である。素子分離膜１８は、ウェル領域１２において、拡散領域１４と隣接して設けられる。素子分離膜１８は、拡散領域１４において蛇行パターンに沿って電流Ｉが流れるように設けられる。

第２保護膜２８は、素子分離膜１８上に設けられる。第２保護膜２８は、基準電位に接続されている。本例の第２保護膜２８は、グランド電位に接続されている。

本例の圧力センサ１００は、グランド電位に接続された第２保護膜２８を素子分離膜１８の上面に有する。これにより、抵抗部１１の上面に負電荷９０が付着した場合であっても、素子分離膜１８の下方のウェル領域１２に反転層が形成されるのを防止できる。そのため、回路部３０の表面とＩＣチップとの間に電位差が生じるのを抑制し、圧力センサの誤動作を防止できる。よって、本例の圧力センサ１００は、帯電物質による誤動作を防止し、優れた耐帯電性能を有する。

なお、図６では、実施例３の第２保護膜２８を素子分離膜１８の上面に有する効果を説明したが、第１保護膜２１を抵抗部１１の上方に設けた場合にも、同様に帯電物質による誤動作を防止することができる。

図７Ａは、比較例２に係る圧力センサ６００に設けられた回路部６３０の構成の一例を示す。比較例２の圧力センサ６００は、回路部６３０上にも保護膜５２１を有さない点で比較例１の圧力センサ５００と相違する。なお、比較例２の圧力センサ６００は、比較例１の圧力センサ５００と同様に、基板５１０、ウェル領域５１２および素子分離膜５１８を有する。

回路部６３０は、トランジスタ部６５０を有する。本例では、圧力センサ６００の表面に付着した負電荷９０がトランジスタ部６５０に与える影響について説明する。負電荷９０は、ＰＭＯＳトランジスタのトランジスタ部６５０に影響を与える。本例のトランジスタ部６５０は、ゲート６５１と、ソース６５２と、ドレイン６５３とを備える。ソース６５２およびドレイン６５３は、Ｐ＋型の導電型を有する。

負電荷９０は、負に帯電した物質である。圧力センサ６００が圧力を測定する場合、圧力センサ６００の表面に負電荷９０が付着することがある。この場合、素子分離膜５１８の下面のウェル領域５１２は、マイナス電界の影響を受けて反転現象を引き起こす。ウェル領域５１２の反転が生じると、隣接するトランジスタ部６５０同士の間において、元々分離されていたソース６５２およびドレイン６５３が反転層により接続される。したがって、分離されていたソース６５２とドレイン６５３との間でリーク電流が生じ、センサ信号の大幅変動や誤作動を引き起こす場合がある。なお、図中の領域Ｒは、マイナス電界の影響を受けて反転した領域を示す。

図７Ｂは、圧力センサ６００に設けられた回路部６３０の構成の一例を示す。回路部６３０は、トランジスタ部６５０を有する。本例では、圧力センサ６００の表面に付着した正電荷９５がトランジスタ部６５０に与える影響について説明する。正電荷９５は、ＮＭＯＳトランジスタのトランジスタ部６５０に影響を与える。本例のトランジスタ部６５０は、ゲート６５１と、ソース６５４と、ドレイン６５５とを備える。ソース６５４およびドレイン６５５は、Ｎ－型の導電型を有する。

正電荷９５は、正に帯電した物質である。圧力センサ６００が圧力を測定する場合、圧力センサ６００の表面に正電荷９５が付着することがある。正電荷９５が圧力センサ６００の表面に付着する場合、素子分離膜５１８の下面の基板５１０は、プラス電界の影響を受けて反転現象を引き起こす。基板５１０の反転が生じると、隣接するトランジスタ部６５０同士の間において、元々分離されていたソース６５４およびドレイン６５５が反転層により接続される。したがって、分離されていたソース６５４とドレイン６５５との間でリーク電流が生じ、センサ信号の大幅変動や誤作動を引き起こす場合がある。なお、図中の領域Ｒは、マイナス電界の影響を受けて反転した領域を示す。

図８Ａは、実施例に係る圧力センサ１００に設けられた回路部３０の構成の一例を示す。回路部３０は、ＮＭＯＳのトランジスタ部５０を有する。本例では、圧力センサ１００の表面に付着した負電荷９０がトランジスタ部５０に与える影響について説明する。

トランジスタ部５０は、ゲート５１と、ソース５２と、ドレイン５３とを有する。ゲート５１は、第２保護膜２８と同一の材料を有してよい。例えば、ゲート５１は、ポリシリコンで形成されている。ソース５２およびドレイン５３は、Ｐ＋型の導電型を有する。

本例では、回路部３０の上方に第１保護膜２１が設けられる。そのため、本例の圧力センサ１００は、負電荷９０が付着した場合、負電荷９０が第１保護膜２１に遮蔽されてトランジスタ部５０に影響しない。したがって、圧力センサ１００は、負電荷９０に対して優れた耐帯電性能を有する。

図８Ｂは、圧力センサ１００に設けられた回路部３０の構成の一例を示す。回路部３０は、ＰＭＯＳのトランジスタ部５０を有する。本例では、圧力センサ１００の表面に付着した正電荷９５がトランジスタ部５０に与える影響について説明する。トランジスタ部５０は、ゲート５１と、ソース５４と、ドレイン５５とを有する。ゲート５１は、ポリシリコンで形成されている。ソース５４およびドレイン５５は、Ｎ－型の導電型を有する。

本例では、回路部３０の上方に第１保護膜２１が設けられる。そのため、本例の圧力センサ１００は、正電荷９５が付着した場合、正電荷９５が第１保護膜２１に遮蔽されてトランジスタ部５０に影響しない。したがって、圧力センサ１００は、正電荷９５に対しても優れた耐帯電性能を有する。

以上の通り、圧力センサ１００は、優れた耐帯電性能を有する。

図９は、圧力センサの出力変化量の保護膜依存性を示す。縦軸は圧力センサの出力変化量を示し、横軸は試験時間（Ｈｒ）を示す。実線は、センサ部６０に保護膜を有する圧力センサ１００の出力変化量を示す。ここでは、実施例３の第２保護膜２８を有する圧力センサ１００の出力変化量を示す。また、破線は、比較例のセンサ部に保護膜を有さない圧力センサ５００、６００の出力変化量を示す。ここでは、比較例２の保護膜５２１を有さない圧力センサ６００の出力変化量を示す。

試験時間の経過に伴い、圧力センサの表面に帯電する電荷の電荷量が多くなる。実線では、圧力センサ１００が第２保護膜２８を有することにより、試験時間が経過しても圧力センサの出力変化量が少ない。第２保護膜２８は、圧力センサ１００の表面に付着した負電荷９０又は正電荷９５により生じる電界を遮蔽する。そのため、試験時間の経過に伴い圧力センサ１００の表面に付着する負電荷９０又は正電荷９５が増加しても、圧力センサ１００に与える影響が小さい。なお、絶縁領域１６および抵抗部１１の上方に、第１保護膜２１を設けた場合も同様である。

一方、破線では、圧力センサ６００がセンサ部に保護膜を有さないので、圧力センサ６００の表面に付着した負電荷９０又は正電荷９５の影響を受ける。これにより、試験時間の経過に伴い圧力センサ６００の出力が変化する。圧力センサ６００の出力は、負電荷９０又は正電荷９５の影響により、増加又は低下する。

図１０は、圧力センサ１００の製造方法の一例を示す。圧力センサ１００は、同一チップにトランジスタ部５０を備えてよい。この場合、圧力センサ１００のセンサ部６０とトランジスタ部５０の少なくとも一部の工程を共通化してよい。

圧力センサ１００の製造方法では、Ｐ型の基板１０を用意し、当該基板１０の上面にＮ型のウェル領域１２を形成する。ウェル領域１２は、基板１０の上面へイオン注入することにより形成される。その後、基板１０の上面に素子分離膜１８を形成し、ウェル領域１２上に絶縁膜２０を形成する。素子分離膜１８を形成する段階は、トランジスタ部５０の素子分離膜１８と同一プロセスにより実行されてよい。絶縁膜２０を形成する段階は、トランジスタ部５０のゲート絶縁膜と同一プロセスにより実行されてよい。

次に、ウェル領域１２内に、半導体ひずみゲージ（ピエゾ抵抗素子）を構成する拡散領域１４を形成する。拡散領域１４は、イオン注入によって形成されてよい。拡散領域１４は、レジスト等のマスクを用いて形成される。拡散領域１４を形成する段階は、トランジスタ部５０のソースおよびドレインを形成する段階と同一のプロセスにより実行されてよい。例えば、拡散領域１４は、Ｐ型のドーパントを注入することにより形成されたＰ＋領域である。

次に、第２保護膜２８を素子分離膜１８の上面に形成する。本例の第２保護膜２８は、トランジスタ部５０のゲート５１を形成する段階と同一のプロセスにより形成されたポリシリコンである。なお、第２保護膜２８を素子分離膜１８の上面のみに形成せず、絶縁膜２０上も覆うように一面に形成してもよい。

次に、層間絶縁膜２２を絶縁膜２０および第２保護膜２８の上方に形成する。配線２４を層間絶縁膜２２上に形成する。層間絶縁膜２２には、開口が形成されてよい。層間絶縁膜２２に開口を形成する場合、層間絶縁膜２２の開口内に配線２４を形成する。さらにパッシベーション膜２６が層間絶縁膜２２および配線２４の上面に形成される。本例のパッシベーション膜２６は、窒化膜等の表面保護膜である。更に、パッシベーション膜２６には、パッド用の開口が形成されてよい。

パッシベーション膜２６の上面には、第１保護膜２１が形成される。第１保護膜２１は、スパッタ等により積層された複数の種類の金属層を有してよい。例えば、第１保護膜２１は、Ｃｒ／Ｐｔ／Ａｕ又はＴｉ／Ｐｔ／Ａｕである。なお、第１保護膜２１の上面には、圧力を伝達するためのゲル状の保護材を設けてもよい。例えば、保護材としてシリコンゲルを形成してよい。

以上の通り、圧力センサ１００のセンサ部の工程の少なくとも一部をトランジスタ部５０の工程と共通化することにより製造プロセスが簡略化される。本例の圧力センサ１００は、トランジスタ部５０のＣＭＯＳ製造プロセスを共通化することにより、大幅な設計の変更を必要とせず、センサ部６０と回路部３０とを１チップに集積したモノリシック化を実現する。本例の圧力センサ１００は、製造コストが安価で、且つ、信頼性が高い。

図１１は、圧力センサ１００の断面図の一例を示す。同図は、センサ部６０の端部近傍の断面図を示している。センサ部６０は、基板１０の裏面をエッチングすることにより形成されたダイアフラムを有する。基板１０は、ガラス台座１９上に設けられている。ダイアフラムの下方には、真空基準室１３が設けられている。

第１保護膜２１および第２保護膜２８の配置は、圧力センサ１００の特性への影響と、圧力センサ１００の信頼性を考慮して適宜変更されてよい。

第１保護膜２１は、回路部３０において、パッシベーション膜２６上に設けられている。第１保護膜２１は、回路部３０からセンサ部６０側に延伸させることにより、より広い領域で耐腐食性が向上する。但し、第１保護膜２１は、センサ部６０側に延伸させすぎると、センサ部６０の膜応力が変化し、圧力センサ１００の特性が悪化する場合がある。そのため、第１保護膜２１は、耐腐食性能および耐帯電性能に対する影響に加えて、圧力センサ１００の特性への影響を考慮して、配置する領域が決定される。

第２保護膜２８は、少なくとも抵抗部１１の近傍の素子分離膜１８の上方に設けられる。これにより、第２保護膜２８は、抵抗部１１における反転層の形成を防止する。

また、第１保護膜２１は、回路部３０からセンサ部６０まで延伸している。これにより、第１保護膜２１の端部は、基板１０の上方において、第２保護膜２８と重複して設けられている。本例の第１保護膜２１および第２保護膜２８は、ウェル領域１２の端部の上方において重複して設けられている。なお、第２保護膜２８は、抵抗部１１の全体を覆ってもよい。但し、この場合も第２保護膜２８は、センサ部６０の少なくとも一部を覆わない。

図１２は、より具体的な圧力センサ１００の構成の一例を示す。本例の圧力センサ１００は、回路部３０において、信号処理回路３１と、特性補償回路３２と、過電圧保護回路３４と、ＥＭＣ保護素子３５とを備える。

信号処理回路３１は、センサ部６０が出力した信号を処理する。一例において、信号処理回路３１は、抵抗部１１が検出した電位差を増幅して、圧力を電気信号として出力する。これにより、信号処理回路３１は、圧力センサ１００に生じた圧力を算出する。

特性補償回路３２は、センサ部６０の特性を補償する回路である。一例において、特性補償回路３２は、環境温度等に基づいて、センサ部６０の出力特性を補正する。これにより、特性補償回路３２は、圧力センサ１００の特性を補償する。

故障診断回路３３は、センサ部６０が故障しているか否かを診断する。一例において、故障診断回路３３は、センサ部６０が故障している場合に、圧力センサ１００の動作を停止させる。

過電圧保護回路３４は、センサ部６０に入力される電圧を監視する。これにより、過電圧保護回路３４は、過電圧からセンサ部６０を保護する。

ＥＭＣ保護素子３５は、センサ部６０を電磁波から保護するための素子である。一例において、ＥＭＣ保護素子３５は、回路部３０の回路から発生する電磁波による妨害から回路を保護する。また、ＥＭＣ保護素子３５は、圧力センサ１００の外部からの電磁ノイズから圧力センサ１００を保護することができる。

以上の通り、本例の圧力センサ１００は、優れた耐腐食性能と耐帯電性能を提供することができる。よって、圧力センサ１００は、過酷な環境下であっても誤動作しにくく、高精度に圧力を検出できる。したがって、圧力センサ１００は、自動車用、医療用又は産業用などの各種装置に用いられてよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・基板、１１・・・抵抗部、１２・・・ウェル領域、１３・・・真空基準室、１４・・・拡散領域、１６・・・絶縁領域、１８・・・素子分離膜、１９・・・ガラス台座、２０・・・絶縁膜、２１・・・第１保護膜、２２・・・層間絶縁膜、２４・・・配線、２６・・・パッシベーション膜、２８・・・第２保護膜、３０・・・回路部、３１・・・信号処理回路、３２・・・特性補償回路、３３・・・故障診断回路、３４・・・過電圧保護回路、３５・・・ＥＭＣ保護素子、４１・・・第１パッド、４２・・・第２パッド、５０・・・トランジスタ部、５１・・・ゲート、５２・・・ソース、５３・・・ドレイン、５４・・・ソース、５５・・・ドレイン、６０・・・センサ部、９０・・・負電荷、９５・・・正電荷、１００・・・圧力センサ、５００、６００・・・圧力センサ、５１０・・・基板、５１１・・・抵抗部、５１３・・・真空基準室、５１２・・・ウェル領域、５１４・・・拡散領域、５１５・・・スリット、５１８・・・素子分離膜、５１９・・・ガラス台座、５２１・・・保護膜、６３０・・・回路部、６５０・・・トランジスタ部、６５１・・・ゲート、６５２・・・ソース、６５３・・・ドレイン、６５４・・・ソース、６５５・・・ドレイン

Claims (12)

1. 圧力センサであって、
   基板のダイアフラムに設けられたセンサ部と、
   前記基板に設けられ、前記センサ部と電気的に接続された回路部と、
   前記基板の上方に設けられた導電性のパッドと、
   前記パッド上に設けられた第１保護膜と
   を備え、
   前記センサ部は、
   第１導電型のウェル領域と、
   前記ウェル領域内に設けられた第２導電型の拡散領域と、
   前記ウェル領域において、前記拡散領域と隣接して設けられた絶縁領域と、
   を有し、
   前記圧力センサは、前記絶縁領域の上方に設けられ、前記第１保護膜と異なる材料を有する第２保護膜を更に備え、
   前記第１保護膜は、前記回路部の上方にも設けられている
   圧力センサ。
2. 前記第１保護膜は、前記回路部の全体を覆う
   請求項１に記載の圧力センサ。
3. 前記第１保護膜は、前記センサ部の少なくとも一部を覆わない
   請求項１又は２に記載の圧力センサ。
4. 前記第１保護膜は、前記センサ部の一部を覆う
   請求項１から３のいずれか一項に記載の圧力センサ。
5. 前記第１保護膜は、金および白金の少なくとも１つを含む
   請求項１から４のいずれか一項に記載の圧力センサ。
6. 前記センサ部の上方に設けられたパッシベーション膜を更に備え、
   前記第１保護膜は、前記パッシベーション膜上に設けられている
   請求項１から５のいずれか一項に記載の圧力センサ。
7. 前記第２保護膜は、前記パッシベーション膜の下方に設けられている
   請求項６に記載の圧力センサ。
8. 前記絶縁領域は、前記基板上に設けられた素子分離膜を有し、
   前記第２保護膜は、前記素子分離膜上に設けられる
   請求項１から７のいずれか一項に記載の圧力センサ。
9. 前記回路部は、ＭＯＳトランジスタを有し、
   前記第２保護膜は、前記ＭＯＳトランジスタのゲートのポリシリコンと同一の材料を有する
   請求項１から８のいずれか一項に記載の圧力センサ。
10. 前記第１保護膜の端部は、前記基板の上方において、前記第２保護膜と重複して設けられる
    請求項１から９のいずれか一項に記載の圧力センサ。
11. 前記第１保護膜および前記第２保護膜は、前記ウェル領域の端部の上方において重複して設けられる
    請求項１から１０のいずれか一項に記載の圧力センサ。
12. 前記第２保護膜は、ポリシリコンを含む
    請求項１から１１のいずれか一項に記載の圧力センサ。

Images