JP2012212886A - 半導体装置における導電性塗料の形成方法 - Google Patents

Abstract

【課題】半導体装置／部品の側壁に改良型導電層を施して、加工コストと加工時間の点でより費用効率が高い方法を提供する。
【解決手段】半導体ダイ３０７に導電層３１１を形成する方法は、支持ウエハ３０５に半導体ウエハ３０３を取り付けるステップと、半導体ウエハ３０３をダイ３０７に切り分け、ダイの外側面を形成する切断ステップと、導電層３１１をダイの外側面に付着する付着ステップとを有し、前記切断ステップを前記付着ステップの前に行う。また、前記切断ステップの前の、保護用塗料を半導体ウエハに塗布するステップを有し、前記保護用塗料はパターニングされない。
【選択図】図３

Description

本発明は、導電性塗料を半導体装置に形成する方法に関し、詳しくは、導電性塗料を半導体装置に形成して、この半導体部品の表皮効果を軽減する方法に関するものである。

無線を用いた用途、特に、パワーアンプを用いる用途では、多くのトランジスタが、広いシリコン活性領域を有している。さらに、トランジスタは、ディスクリート型または集積型のいずれも、通常ＧＨｚの周波数範囲にある高周波の高電流を扱っている。

通常、このようなトランジスタのうち、いずれか一つの接点端子は、半導体基板を介して、個々のトランジスタチップを含む半導体装置のパッケージへ、詳しくは、通常、リードフレームと呼ばれるパッケージの金属部分に接続されている。

パッケージに接続される端子は、用途によって異なるが、通常、バイポーラ技術においてはエミッタ端子、ＭＯＳ技術においては電源端子である。ＤＣを含む低周波では、電流は均一に半導体を流れ、抵抗は弱くなる。

しかし、図1に示すように、表皮効果によって、無線周波数範囲の電流がダイのエッジ付近を流れることが周知である。そのような場合、抵抗は、表皮効果によって、低周波での抵抗よりも数桁高くなる。

さらに、トランジスタは、電力利得、直線性効率、熱挙動等において高い性能を得るために、端子と直列なインピーダンスが臨界状態にある回路に接続されていることが多い。このインピーダンスにより、特にインピーダンスの抵抗部分が大きくなると、性能が悪くなる。このように、表皮効果によってインピーダンスが高くなると、用途によっては問題が生じることがある。

この問題を解決するために、ボンドワイヤーをトランジスタに接続する方法がある。しかしながら、ボンドワイヤーによる解決法は、ボンドワイヤーの最大本数が限られているために、用途によっては、実現不可能な場合がある。また、ボンドワイヤーを利用すると、費用が高くつく。これは、ウエハの相互接続が、全てのダイに同時に取り付けられるのに対して、ボンドワイヤーは、組立作業中に別々のダイにそれぞれ取り付けなければならないからである。ボンドワイヤーを使用するもう一つの不利な点は、寄生インダクタンスが増加することにある。

さらに、米国特許第５，８７７，０３７号において半導体装置及び半導体回路のボンド抵抗を低下させる方法が開示されている。この方法によれば、半導体部品の表皮効果シート抵抗を減らすために、塗料、好ましくは、金属塗料が半導体部品の側壁に付着される。

米国特許第５，８７７，０３７号明細書

しかしながら、前記米国特許で説明されている通り、金属塗料を付着する方法では、時間を大量に消費するばかりでなく、多くの用途に適した金属層が得られない。その上、この金属層は、各部品または各装置に対して個別に付着させなければならない。
本発明の目的は、前記の問題を克服し、半導体装置／部品の側壁に改良型導電層を施して、加工コストと加工時間の点でより費用効率が高い方法を提供することにある。

この目的および他の目的は、一つの加工工程における導電層、詳しくは、金属層が、加工中のウエハを別々のダイに分割する前に、側壁に付着される方法によって実現される。

このため、導電層が半導体ダイに形成される。まず初めに、半導体ウエハを支持ウエハにワックスあるいは接着剤等を使用して取り付け、次に半導体ウエハをダイに切り分け、最後に導電層をダイの側面部に付着する。
導電層は、支持層内に至る金属層であることが好ましい。これにより、支持層が取り除かれた時点で、導電層が半導体ダイの側壁を確実に全て覆った状態になる。

半導体ダイにおける表皮効果によるエッジ電流を示す半導体ダイの全体図である。 導電性塗料を半導体ダイに付着するための種々の加工工程から成るフローチャートである。 各段階が図２で示されている方法によって加工された半導体ウエハの図である。

次に、添付図面を参照しながら、本発明についてさらに詳しく説明する。
図１において、半導体ダイ１０１を流れる電流の主な経路が矢印１０３で示されている。このように、表皮効果によって、無線周波数範囲の周波数を有するとともに半導体ダイ上に形成されるトランジスタ１０５によって生じた電流は、図１に示すように、ダイのエッジ付近を流れる。この場合、表皮効果によって、さらに低い周波数で作動する類似の装置よりも、抵抗が数桁高くなる。

無線周波数の場合における抵抗の増加という問題を解決するために、導電性塗料を半導体ダイの側壁に形成することにより、表皮効果によってもたらされたマイナス効果が軽減される。

図２に、半導体ダイに導電性塗料を塗布するための種々の加工工程から成るフローチャートが示されている。

まず初めに、ステップ２０１で、トランジスタ回路をウエハ上に製造するために必要な加工工程などの従来からの半導体ウエハの加工が行われる。次に、ステップ２０３で、ウエハは、保護層、詳しくは、フォトレジスト層で被覆される。さらに、ステップ２０５では、導電性または非導電性ワックスなどを使用して、支持ウエハ上に回路ウエハが適切な方法で取り付けられる。

次にステップ２０７で、回路ウエハと支持ウエハにより形成された組立部品が、適切な線に沿って切断されることにより、回路ウエハ上の各ダイが互いに分離される。ステップ２０７での切断作業は、従来ウエハのダイシングに使用される機器を用いて行うことができ、好ましくは、直線に沿って切断される。

切断作業によってできた切り溝の深さは、好ましくは、形成された溝が回路ウエハを貫通し、支持ウエハにわずかに入るように調整される。切り溝の横幅は、好ましくは、以下に説明される次のメタライゼーションの要件に合うように選定される。このため、切り溝の深さと横幅の比を表すアスペクト比は、最適な値に設定される必要がある。

その後直ちに、ステップ２０９で、導電層、詳しくは、金属層が、好ましくは、前ステップ２０７の切断工程で形成されたすべてのダイの側壁に付着される。導電層を側壁に付着させるために適切な処理としては、スパッタリング、蒸着、および、電解メッキあるいは無電解メッキなどがある。導電層を形成するために付着する物質は、回路ウエハに適切な量をもって付着させられ、所望の厚さの層を形成する。

導電層の付着の後に、保護層がステップ２１１で除去される。次にステップ２１３で、例えば、回路ウエハと支持ウエハによって形成される組立部品を加熱して、二つのウエハを接着しているのがワックスである場合、そのワックスを溶かすことにより、個々のダイが支持ウエハから分離される。最後に、ステップ２１５において、はんだ付けや接着などの従来の方法を用いて、個々のダイがリードフレームに取り付けられる。

図２を参照しながら説明された方法に関する１実施例では、側壁に形成された導電層があることによって、ダイの回路の一部である金属ともリードフレームとも直接接触しない。このような直接的な接触は、容量結合によって残りの電流経路が得られる一部の高周波での利用においては必要ではなくなる。

用途によっては、さらに優れた電気接点が必要とされることがある。この場合、ステップ２０９で導電層が付着される前に、追加ステップ２０８で保護層にパターンが付加される。このパターニングによって、ダイのエッジに沿って領域が開かれる。パターニング工程によって画定される領域は、個々のダイの周辺全体あるいは一部に沿って延びていてもよい。

このようなパターニングが導電層の付着の前に行われた場合、導電性塗料はダイの側壁を覆うだけでなく、パターニング工程で画定された他の領域にも至る。これによって半導体ダイ上に形成された部品は、回路のメタライゼーションをパターニングで画定された領域まで拡張することによって、側壁の導電層に接触できるようになる。

用途によっては、さらに、ダイの側壁の導電層とリードフレームとの接点を改善する必要が生じることもある。このような接点の改善は、例えば、ダイを取り付ける際に用いる導電性のエポキシポリマーを、ダイおよびリードフレーム間のインタフェースを覆うだけでなく、ダイの下にも流れ側壁の導電性塗料をある程度覆う程度の量で塗布することによって実現できる。

図３に、図2を参照しながら説明された方法によって加工された、ステップ２０９で導電層を付着した後の組立部品３０１が示されている。組立部品３０１は、ワックス３０６で互いに接着された回路ウエハ３０３と支持ウエハ３０５とから構成されている。回路ウエハ３０３は、保護用塗料３０９が付着された多数のダイ３０７により構成されている。この保護用塗料３０９は、用途によっては、ステップ２０８に関してすでに説明されたように、パターニングされていてもよい。

個々のダイ３０７は、さらに、導電層、この場合、金属層３１１で覆われた側壁を有している。この金属層は、支持ウエハ３０５内に至ることが好ましい。導電層３１１を支持ウエハ内まで延ばすことにより、側壁のどこにおいても、導電層３１１の厚みを十分に確保できる。

導電性塗料の形成は、基板が高い抵抗率を有している場合、例えばコイルのような誘導部品が半導体ダイに形成されている場合に、特に有効である。

本明細書に説明された方法を利用することにより、導電性塗料を半導体ダイ上に形成する上で費用効率の高い方法が実現される。この方法により、多くのダイに対して同時に導電層を付着させることができ、また、導電層で覆われている全表面において、所望の厚さを確保できる。

本明細書に説明された方法は、シリコン、ＧａＡｓ、ＩｎＰ、ＳｉＣ、および、ＧａＮを含む全ての半導体材料に適用できる。また、導電層は、適切であれば、どのような金属、シリサイド、あるいは他の導体によっても形成可能である。

Claims (8)

1. 半導体ダイに導電層を形成する方法において、
   支持ウエハに半導体ウエハを取り付けるステップと、
   半導体ウエハをダイに切り分け、ダイの外側面を形成する切断ステップと、
   導電層をダイの外側面に付着する付着ステップとを有し、
   前記切断ステップを前記付着ステップの前に行い、また、
   前記切断ステップの前の、保護用塗料を半導体ウエハに塗布するステップを含み、前記保護用塗料がパターニングされないことを特徴とする方法。
2. 請求項１に記載の方法において、保護用塗料がフォトレジスト層を含むことを特徴とする方法。
3. 請求項１又は２に記載の方法において、前記付着ステップで、導電層は金属を含んで付着されることを特徴とする方法。
4. 請求項１−３のいずれか一項に記載の方法において、半導体ウエハを支持ウエハに取り付けるステップで、支持ウエハを半導体ウエハと導電性または非導電性ワックスによって接着することを特徴とする方法。
5. 請求項１−３のいずれか一項に記載の方法において、半導体ウエハを支持ウエハに取り付けるステップで、支持ウエハを半導体ウエハと接着剤によって接着することを特徴とする方法。
6. 請求項１−５のいずれか一項に記載の方法において、前記切断ステップで、できた切り溝が支持ウエハまで達するように半導体ウエハが切断されることを特徴とする方法。
7. 請求項１−６のいずれか一項に記載の方法において、支持ウエハを半導体ウエハから分離することにより、個々の半導体ダイを形成する分離ステップを含むことを特徴とする方法。
8. 請求項７に記載の方法において、支持ウエハが半導体ウエハにワックスで接着された場合、前記分離ステップで、ワックスを加熱することによって支持ウエハを分離することを特徴とする方法。