TW473778B - Method of forming a conductive layer on a semiconductor die - Google Patents
Method of forming a conductive layer on a semiconductor die Download PDFInfo
- Publication number
- TW473778B TW473778B TW089110377A TW89110377A TW473778B TW 473778 B TW473778 B TW 473778B TW 089110377 A TW089110377 A TW 089110377A TW 89110377 A TW89110377 A TW 89110377A TW 473778 B TW473778 B TW 473778B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- application
- conductive layer
- item
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims description 33
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 239000011253 protective coating Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 44
- 235000012431 wafers Nutrition 0.000 description 23
- 230000000694 effects Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012678 divergent method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dicing (AREA)
- Chemically Coating (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
Description
473778 五、發明說明（1) 發明範圍 別i u f t:種形成傳導塗層於半導體裝置的方法，特 本導二-】τ1層於一個半導體裝置上，用以減輕對這類 丰導體兀件的外層效應。 發明背景和先前技藝 在，，电應用中’特別對於包裝含功率放大器的應用裝 夕文私日日體有大範圍的作用矽區。而且，這類既可分 割又可整合的電晶體，能夠在通常是千兆赫（GHZ)的高頻 狀態下處理高電流。 通t該電晶體的一接線端係經由該半導體基底連接到半 導體裝置的包裝’特別是該包裝的金屬部分，通常稱為先 導框。 不同的應用裝置連接至該包裝的末端各有不同。但是， 通常是指採用兩極（bipolar)技術的射極端和採ffiM〇s技術 的源極端。在包括D C的低頻時，同質電流流過該半導體且 阻抗相當低。 但是’眾所皆知，由於外層效應，在射頻範圍内的電流 會流近該晶粒邊緣，如圖1所示。在這種情況下，該外層 效應將導致阻抗的磁級較在低頻的情況高數上若干級。 另外，此類電晶體通常連接到末端串連阻抗具重要地位 的電路上，以便獲得高效能，所謂高效能是指功率增益、 線性效率、熱能等。該阻抗對於效能會造成不良影響，特 別是阻抗的電阻部份變大的時候。因此’由於外層效應使 阻抗變高時就會導致某些應用裝置發生問題。
473778
五、發明說明（2) 為解決此問題’方法之一是在電晶體上加入黏接線 (bond wire)，但黏接線不適用某些應用裝置，因為黏接 線的數量有所限制。此外，使用黏接線也相當昂貴，因為 他們必須在組合體（as semb 1 y )時附加到各個晶粒上，相對 於可同時附加到晶圓上所有晶粒的互連方式，成本高出許 多。使用黏接線的另一缺點是會增加寄生的感應係數 (parasitic inductance) 〇 此外，美國專利案號5, 877, 0 37描述一種處理程序，可 減少半導體裝置和半導體電路中的黏接阻抗。如美國專利 案號5，8 7 7，0 3 7所描述的方法，是將一塗層，最好是一金 屬塗層，澱積在半導體元件的側壁上，以減少半導體元件 的外層效應薄層阻抗。 但是，$美國專利案號5, 877, 0 3 7所述之澱積金屬塗層 之方法相當耗時，而且無法產生適用多數應用裝置的金9屬 層。甚至，所澱積的金屬層只能適用個別的元件或裝置。 發明總結 卞乂衣罝 :m目的是要克服上述問胃，並提供一種方法，該 方法體裝置/元件的侧壁上提供—改良的傳導層， 且，處=成本*處理日，間而言較具成本效益。 藉，一方法可達得此目的和其它優點，其中一傳導層， 特別是金屬層在一步驟中施加至該側壁，接著經過處理 的晶圓分為若干晶粒。 接著在半導體晶粒上形成一傳導層，作法如下：首 使用例如蠟或黏著劑將一半導體晶圓附著至一支撐晶圓 473778
五、發明說明（3) 上’然後切割半導體晶圓為若干晶粒，最後在該晶粒側辟 澱積一傳導層。 土 該延伸至支撐層的傳導層最好是一金屬層，以確保在支 撐晶圓移開時，傳導層會一直延伸至半導體晶粒的側壁 上0 圖式簡單說明 現在將參考附圖，詳細描述本發明的細節。 -圖1為半導體晶粒的一般檢視圖，說明由於這類半導 體晶粒的外層效應所導致的邊緣電流。 -圖2為一流程圖，說明在半導體晶粒上施加一傳導塗 層時’所採用的各處理步驟。 一圖3為根據圖2方法處理半導體晶圓的檢視圖。 具體實施例之說明 圖1中電流在半導體晶粒1 〇 i中流動的主要路徑如箭頭 1曰。因此，由於外層效應，半導體晶粒上形成的電 $、軎5在射頻範圍内所產生的電流，將流動接近該晶粒 低頻情況^若所干 低：ίίΐ:;致—傳導塗層在半導體晶粒上形成，以降 曰及應所導致的負作用。 圖2為頒不在一主道μ , 處理步驟。 + ν體上施加一傳導塗層時所執行的各
第6頁 473778 五、發明說明（4) ---- 層，尤其是指光致抗蝕層。然後該電路晶圓以適合的方式 固定在支撐晶圓上，例如像步驟2〇 5，利用傳導或非 的蠟。 、接著在步驟2—07中，電路晶圓和支撐晶圓所形成的組合 破沿線切割，藉此分隔成電路晶圓上的各個晶粒。然後執 行夕驟2 0 (的切則’使用傳統上用來切割晶圓的設備，且 最好是沿著直線進行。 。切口的深度最好是調整為：切口能夠一直貫穿電路晶 圓’略為切到該支撐晶圓。切口寬度最好選擇能夠符合後 績金屬處理的要求。使得外觀比，也就是深度與寬度比必 須能夠達到最佳化。 隨即在步驟2 0 9中，一傳導層，特別是指一金屬層，殿 積在晶粒的側壁上，最好所有晶粒都由步驟2 〇 7的切割處 理所形成。在側壁上澱積傳導層的適合方法為濺射、蒸發 和電解或無電鍍（e 1 e c t r ο 1 e s s )澱積法。澱積為傳導層的 材料以適合的量澱積在電路晶圓上，以形成具有所需厚度 的傳導層。 澱積傳導層之後，在步驟2 1 1中移除保護層。接著，在 步驟2 1 3中將支撐晶圓分割為個別不同的晶粒，例如藉由 加熱電路晶圓和支撐晶圓所形成之組合體，假使托住兩晶 圓的材料為蠟時，加熱到使蠟熔化。最後利用傳統方法， 讓各晶粒附著到先導框，可利用的方法如步驟2 1 5 ,之焊接 或膠合等。 如圖2所示方法之具體實施例中，側壁上形成的傳導層
473778 五、發明說明（5) ---------- f直接接觸作n粒上電路的金屬，也不直接接觸先導 2某些问頻應用裝置可能不需要這種直接接觸，因為電 谷（capacitive)耦合可提供其餘電路。 2某些應用中可能需要較佳的電接觸。這時可在殿積 傳V層之前二於步驟20 8形成保護層，該步驟沿著晶粒邊、 緣形成開放區。該形成步驟所定義的區域可沿 部分或整個週邊執行。 Q日日拉的 在，導層澱積傳導塗層之前所執行的形成圖案步驟，不 僅覆蓋晶粒侧壁，也覆蓋形成步驟所定的區域。接著半 體晶粒頂層所形成的元件，透過從電路金屬化部分一直延 伸到形成圖案步驟所定義的區域，接觸到側壁上的傳導 層。 〒 在某些應用中，也必須改良側壁和先導框上傳導層之 的接觸。獲得改良式接觸的方法為，例如藉由施加用於曰 粒的焊錫的傳導環氧化物，附著其上的數量，不僅能夠 佈晶粒和先導框間的介面，更要能夠在晶粒之下以及側辟 上的傳導塗層略為上方處流動。 ，土 圖3顯示組合體301，該組合體為步驟20 9中澱積傳導層 之後，根據圖2方法加以處理。該組合體3〇1包括_電路曰曰 圓3 0 3以及一支撐晶圓3 〇 5，兩者利用蠟彼此黏附。該電路 晶圓包括若干具有保護塗層3 0 9的獨立晶粒3 0 7，在某此應 用中可以步驟2 0 8所述方法形成。 一〜 5亥獨立晶粒3 0 7也具有塗佈了傳導層的側壁，在此種产 況下，金屬層311最好向下延伸到支撐晶圓。讓層3 〇 9向下
第8頁 473778
面的厚度夠 五、發明說明（6) 延伸至支撐層内是要確保傳導層3丨1在侧壁 厚。 陴机吋得導塗層的形成特 基底有南 _ ^ ^ ^ ^ 半導體晶粒上形成類似線圈的感應元件 利用此處所述之方法，即可使在半導體晶粒 塗層的方法更具成本效益。該方法能夠同時 ^成傳導 施加傳導層，歧用的方法能確保該層 上 表面上，都具有所希望的厚度。 ¥層所覆盍的 此處所述之方法適用所有半導體材料，勺 InP、SiC和GaN。該傳導層可以任意合適=括矽、GaAs 物、或任何其他合適的傳導材料所構成。、金屬、矽化
第9頁
Claims (1)
- 473778 案號 89110377 年 年月曰 修正 六、申請專利範圍 1 . 一種在一半導體晶粒上形成傳導層之方法，其特徵在 於該步驟包括： - 附著一半導體晶圓至一支撐晶圓， 切割該 在該晶 如申請 括： 在切割 半導體晶圓為若干晶粒’以及 粒側邊上沈積一傳導層。 專利範圍第1項之方法，其特徵在於該附加步 驟包 該晶圓之前，在該半導體晶圓上施加一保護塗 層。 3 ·如申請 層為一光阻 4. 步驟 如申請 包括： 沈積該 如申請 金屬。 如申請 利用傳 如申請 利用黏 如申請 割為切 如申請 括： 5. 為一 6 · 圓係 7. 圓係 8. 被切 9. 驟包 專利範圍第2項之方法，其特徵在於該保護塗 層。 專利範圍第2或3項之方法，其特徵在於該附加 傳導層之前，形成具有圖案的保護塗層。 專利範圍第1項之方法，其特徵在於該傳導層 專利範圍第1項之方法，其特徵在於該支撐晶 導或非傳導蠟附著至該半導體晶圓。 專利範圍第1項之方法，其特徵在於該支撐晶 著劑附著至該半導體晶圓。 專利範圍第1項之方法，其特徵在於該半導體 口向下延伸至該支撐晶圓中。 專利範圍第1項之方法，其特徵在於該附加步O:\64\64509.ptc 第1頁 2001.10.11.011 473778 修正 案號 89110377 六、申請專利範圍 - 移除該半導體晶圓的支撐晶圓，藉此形成獨立的半導 體晶粒。 1 0 .如申請專利範圍第9項之方法，當該支撐晶圓係利用 蠟附著至該半導體晶圓時，其特徵在於該支撐晶圓係藉由 加熱該犧加以移除。Q:\64\64509.ptc 第2頁 2001.10.11.012
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE0001510A SE516254C2 (sv) | 2000-04-26 | 2000-04-26 | Förfarande för att bilda ett ledande lager på en halvledaranordning |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW473778B true TW473778B (en) | 2002-01-21 |
Family
ID=20279426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089110377A TW473778B (en) | 2000-04-26 | 2000-05-29 | Method of forming a conductive layer on a semiconductor die |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6551912B2 (zh) |
| EP (1) | EP1279189B1 (zh) |
| JP (2) | JP5025065B2 (zh) |
| CN (1) | CN1207760C (zh) |
| AT (1) | ATE387720T1 (zh) |
| AU (1) | AU2001250729A1 (zh) |
| DE (1) | DE60132990T2 (zh) |
| SE (1) | SE516254C2 (zh) |
| TW (1) | TW473778B (zh) |
| WO (1) | WO2001082351A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2390005A (en) * | 2002-06-17 | 2003-12-24 | Royal Holloway University Of L | Screening Apparatus |
| US8633086B2 (en) * | 2009-12-31 | 2014-01-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power devices having reduced on-resistance and methods of their manufacture |
| JP6387244B2 (ja) * | 2014-05-13 | 2018-09-05 | 株式会社ディスコ | ウェーハの加工方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4734749A (en) * | 1970-03-12 | 1988-03-29 | Alpha Industries, Inc. | Semiconductor mesa contact with low parasitic capacitance and resistance |
| JPS5670670A (en) * | 1979-11-15 | 1981-06-12 | Nec Corp | Semiconductor device |
| JPS6035531A (ja) * | 1983-08-06 | 1985-02-23 | Oki Electric Ind Co Ltd | 半導体チップの製作方法 |
| JPS63276276A (ja) * | 1987-05-08 | 1988-11-14 | Nec Corp | 半導体装置の製造方法 |
| JPH0453144A (ja) * | 1990-06-16 | 1992-02-20 | Nec Corp | 高出力ＧａＡｓＦＥＴ |
| US5166097A (en) * | 1990-11-26 | 1992-11-24 | The Boeing Company | Silicon wafers containing conductive feedthroughs |
| JPH05160257A (ja) * | 1991-12-03 | 1993-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0729857A (ja) * | 1993-06-25 | 1995-01-31 | Nec Yamaguchi Ltd | 半導体ウェハのダイシング方法 |
| US5633047A (en) * | 1994-02-22 | 1997-05-27 | International Business Machines Corporation | Electronic devices having metallurgies containing copper-semiconductor compounds |
| JPH0837167A (ja) * | 1994-07-26 | 1996-02-06 | Hitachi Ltd | 半導体ウエハのダイシング方法およびそれに使用するダイシング装置 |
| US5877037A (en) * | 1996-07-22 | 1999-03-02 | The Whitaker Corporation | Process for reducing bond resistance in semiconductor devices and circuits |
| US5956605A (en) * | 1996-09-20 | 1999-09-21 | Micron Technology, Inc. | Use of nitrides for flip-chip encapsulation |
| JP2964981B2 (ja) * | 1997-03-14 | 1999-10-18 | 日本電気株式会社 | 半導体装置 |
| US6331735B1 (en) * | 1998-09-25 | 2001-12-18 | Advanced Micro Devices, Inc. | Method to improve chip scale package electrostatic discharge performance and suppress marking artifacts |
| US6376769B1 (en) * | 1999-05-18 | 2002-04-23 | Amerasia International Technology, Inc. | High-density electronic package, and method for making same |
-
2000
- 2000-04-26 SE SE0001510A patent/SE516254C2/sv not_active IP Right Cessation
- 2000-05-29 TW TW089110377A patent/TW473778B/zh not_active IP Right Cessation
-
2001
- 2001-04-25 AT AT01924066T patent/ATE387720T1/de not_active IP Right Cessation
- 2001-04-25 EP EP01924066A patent/EP1279189B1/en not_active Expired - Lifetime
- 2001-04-25 CN CN01808672.1A patent/CN1207760C/zh not_active Expired - Fee Related
- 2001-04-25 AU AU2001250729A patent/AU2001250729A1/en not_active Abandoned
- 2001-04-25 JP JP2001579345A patent/JP5025065B2/ja not_active Expired - Fee Related
- 2001-04-25 DE DE60132990T patent/DE60132990T2/de not_active Expired - Lifetime
- 2001-04-25 WO PCT/SE2001/000882 patent/WO2001082351A1/en active IP Right Grant
- 2001-04-26 US US09/842,209 patent/US6551912B2/en not_active Expired - Lifetime
-
2012
- 2012-05-14 JP JP2012110586A patent/JP2012212886A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003532291A (ja) | 2003-10-28 |
| SE0001510L (sv) | 2001-10-27 |
| CN1426596A (zh) | 2003-06-25 |
| SE516254C2 (sv) | 2001-12-10 |
| JP2012212886A (ja) | 2012-11-01 |
| ATE387720T1 (de) | 2008-03-15 |
| EP1279189A1 (en) | 2003-01-29 |
| CN1207760C (zh) | 2005-06-22 |
| JP5025065B2 (ja) | 2012-09-12 |
| DE60132990D1 (de) | 2008-04-10 |
| SE0001510D0 (sv) | 2000-04-26 |
| US6551912B2 (en) | 2003-04-22 |
| AU2001250729A1 (en) | 2001-11-07 |
| DE60132990T2 (de) | 2009-02-19 |
| EP1279189B1 (en) | 2008-02-27 |
| US20020016052A1 (en) | 2002-02-07 |
| WO2001082351A1 (en) | 2001-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9287226B2 (en) | Apparatus and methods for reducing impact of high RF loss plating | |
| TW565917B (en) | Structure and method for fabrication of a leadless multi-die carrier | |
| US7683480B2 (en) | Methods and apparatus for a reduced inductance wirebond array | |
| WO1999057763A1 (en) | Leadframe having a paddle with an isolated area and a single paddle having a semiconductor device and a passive electronic component | |
| US8274162B2 (en) | Apparatus and method for reduced delamination of an integrated circuit module | |
| US10109614B2 (en) | Silicon package for embedded electronic system having stacked semiconductor chips | |
| JPH02271558A (ja) | 半導体装置及びその製造方法 | |
| JP2024517259A (ja) | 集積受動デバイス（ｉｐｄ）構成要素およびパッケージならびにこれらを実施する方法 | |
| US10574198B2 (en) | Integrated circuit devices with selectively arranged through substrate vias and method of manufacture thereof | |
| US20240291439A1 (en) | Power amplifier modules including topside cooling interfaces and methods for the fabrication thereof | |
| CN115362545A (zh) | 具有背侧源极、栅极和/或漏极端子的基于iii族氮化物的射频放大器 | |
| WO2024064571A1 (en) | Transistor amplifier with pcb routing and surface mounted transistor die | |
| KR20080110813A (ko) | ＧａＡｓ 집적 회로 장치 및 그의 부착 방법 | |
| TW473778B (en) | Method of forming a conductive layer on a semiconductor die | |
| US10700037B2 (en) | Reinforcement for electrical connectors | |
| US20080290378A1 (en) | Transistor package with wafer level dielectric isolation | |
| JP7298679B2 (ja) | 炭化珪素半導体装置 | |
| JP2010186962A (ja) | 半導体パッケージおよびその作製方法 | |
| JP2023055205A (ja) | 半導体デバイス及び半導体デバイスの製造方法 | |
| JP2006216672A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2513255B2 (ja) | 半導体装置 | |
| CN112117246A (zh) | 半导体装置及其制造方法 | |
| TW200302528A (en) | Semiconductor die package with semiconductor die having side electrical connection | |
| JPH0437159A (ja) | 混成集積回路装置 | |
| JP2005086057A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |