JP2012186506A - マルチ−チャンバーシステムで半導体素子を製造する方法 - Google Patents

マルチ−チャンバーシステムで半導体素子を製造する方法 Download PDF

Info

Publication number
JP2012186506A
JP2012186506A JP2012137348A JP2012137348A JP2012186506A JP 2012186506 A JP2012186506 A JP 2012186506A JP 2012137348 A JP2012137348 A JP 2012137348A JP 2012137348 A JP2012137348 A JP 2012137348A JP 2012186506 A JP2012186506 A JP 2012186506A
Authority
JP
Japan
Prior art keywords
chamber
wafer
load lock
transfer
cassette stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012137348A
Other languages
English (en)
Other versions
JP5491579B6 (ja
JP5491579B2 (ja
Inventor
Kiso Kin
基相 金
圭贊 ▲鄭▼
Keisan Tei
Gyu-Hwan Kwack
奎煥 郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2012186506A publication Critical patent/JP2012186506A/ja
Application granted granted Critical
Publication of JP5491579B2 publication Critical patent/JP5491579B2/ja
Publication of JP5491579B6 publication Critical patent/JP5491579B6/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/137—Associated with semiconductor wafer handling including means for charging or discharging wafer cassette
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/139—Associated with semiconductor wafer handling including wafer charging or discharging means for vacuum chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/141—Associated with semiconductor wafer handling includes means for gripping wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 多数個の工程チャンバーを多層に直列配置してウェハの移送速度を向上させる等の効果を奏する半導体素子製造用エッチング設備のマルチチャンバーシステムを用いる半導体素子の製造方法を提供する。
【解決手段】 カセットステージから大気圧環境の長方形のウェハ移送チャンバーを通ってロードロックチャンバーにウェハを移送し、ロードロックチャンバー内に真空圧を形成し、ロードロックチャンバーから工程チャンバーにウェハを移送し、工程チャンバー内で真空下にウェハに対する加工を行う。カセットステージの長辺の延長方向と平行する方向に互いに離隔配置された工程チャンバーから互いに最外郭にある側壁の間の距離は、カセットステージの長辺より小さいか、または、同一である。
【選択図】 図５

Description

本発明は半導体素子製造用エッチング設備のマルチチャンバーシステムを用いた半導体装置素子の製造方法に関する。
一般に、半導体エッチング工程では、工程の効率及び空間設置効率を向上させるため、多数個のチャンバーでいくつかの種類のウェハ加工作業が同時に進行されることが可能であるマルチチャンバーシステムが採択されている。
特に、プラズマを利用した乾式エッチング工程で使用するマルチチャンバーシステムは、プラズマ生成のために高真空環境が要求される多数個の工程チャンバーを備え、低真空状態の中央チャンバー内で多数個の真空チャンバーにウェハをローディング及びアンローディングするチャンバー内移送装置を備える集中型マルチチャンバーシステムである。
従来の一般的な半導体素子製造用エッチング設備のマルチチャンバーシステムを図１に示す。
図１に示すように、従来の半導体素子製造用エッチング設備の集中型マルチチャンバーシステムは、中央に６角柱型の中央チャンバー１６が設置され、中央チャンバー１６の側面にそれぞれ工程が行われる４つの工程チャンバー１５が連結される構成である。中央チャンバー１６とそれぞれの工程チャンバー１５の間には、ウェハの選択的な出入が自由である図示しない多数個のゲートが設置される。そのゲートを通じ中央チャンバー１６に設置されたチャンバー内移送装置１４がウェハを選択的にそれぞれの工程チャンバー１５にローディング及びアンローディングすることが可能である。
中央チャンバー１６は、連結された工程チャンバー１５の個数によって四角形、五角形、七角形等の形態が可能で、図１では最も一般的な六角形構造の中央チャンバーを示した。
また、それぞれの工程チャンバー１５と中央チャンバー１６は図示しない真空圧形成装置を備える。従って、チャンバー内移送装置１４は、真空の環境下でウェハを工程チャンバー１５に移送する。
また、このようなマルチチャンバーシステムの中央チャンバー１６には、中央チャンバー１６にカセット１１内のウェハを移送することができるようにウェハの環境を大気圧で低真空状態に転換し、ウェハの中間待機場所としてローディング前、またはアンローディング後のウェハが積載されるロードロックチャンバー１３が設置される。通常このようなロードロックチャンバー１３は、加工前のウェハが積載される入力側のロードロックチャンバー及び加工を終えた後のウェハが積載される出力側ロードロックチャンバーによって構成される。
また、このような２つのロードロックチャンバー１３には、大気中でカセット単位のウェハ運搬が容易であるようにカセット１１が安着されるカセットステージ１２が連結されて設置される。
従って、従来の半導体素子製造用エッチング設備のマルチチャンバーシステムは、カセットステージ１２にカセット１１が安着されると、ロードロックチャンバー１３の内部に設置された自動移送装置または作業者等がウェハを積載したカセット１１をロードロックチャンバー１３に供給し、ロードロックチャンバー１３は密閉された後低真空状態になる。ロードロックチャンバー１３が所定水準の真空状態に到達すると、ロードロックチャンバー１３のゲートが開放され、中央チャンバー１６のチャンバー内の移送装置１４が低真空状態でウェハを個別または一定な個数単位に図示しない移送アームに安着させた後、特定角度に水平回転しながら特定角度線上に位置した特定工程チャンバーに先進して移送する。
工程チャンバー１５内にウェハが移送されると、工程チャンバー１５のゲートが密閉された後に工程が遂行され、工程を終えたウェハは、再びチャンバー内移送装置１４によって逆方向に移送されてロードロックチャンバー１３内のカセットに再積載される。
ここで、特定チャンバーで工程が進行される途中に、チャンバー内移送装置１４は連続して他の工程チャンバー１５にウェハをローディング及びアンローディングすることが可能である。従って、多数個の工程チャンバーで同時に多数個のウェハを加工することが可能である。
しかし、このような従来の集中型マルチチャンバーシステムは、前述したように六角形型の中央チャンバーを構成することにおいて基本的に４つの工程チャンバーと２つのロードロックチャンバーで構成される場合、六角形型の中央チャンバーが占める面積のため、設備全体の面積は勿論、製造ライン内の設備配置において重視される設備幅ｗが必要以上に増大し、中央チャンバーを真空状態に維持するのに必要な真空設備の規模が増大し設備費用及び設置費用が増加する。
また、このような中央チャンバーの面積は、設置される工程チャンバーの個数の増加に伴って増加するものである。例えば、設置される同一の大きさの工程チャンバーを４つから６つに増加させようとすると、中央チャンバーを正八角形型に構成しなければならない。この場合中央チャンバーの面積増加はさらに増大される。
従って、必要な工程チャンバーの個数が増加すると、前述のような集中型マルチチャンバーシステムをさらに一つ追加して設置するようになる。
しかし、集中型マルチチャンバーシステムを購入する購入費が増加し、また設置費が過重に所要され、必要以上に設備の面積が広くなるので設備の設置面積が増加し、高価な維持費が所要される清浄室を広く占有し、工程チャンバーやロードロックチャンバーに付設される各種の工程ガス及び真空関連装置が重複するなどの問題があった。
従って、マルチチャンバーシステムの工程チャンバーの個数を増やす方法が多角度から考えられた。
このような集中型マルチチャンバーシステムにおいて工程チャンバーの個数を増加に伴う設置面積の増加を抑制する方法の一つは、図２に示すようにそれぞれ３個の工程チャンバー１５と連結された２つの中央チャンバー１６を互いに連結し、２つの中央チャンバーを互いに連結するための連結ロードロックチャンバー１３を間に設置し、従来の集中型マルチチャンバーシステム１０を互いに連結して結合させるものである。
しかし、この方法においても、７個の工程チャンバー１５を設置する場合、集中型マルチチャンバーシステム１０を一つさらに購入して設置することに比べ、高価の維持費が所要される清浄室内の占有面積を効果的に削減し、工程チャンバーやロードロックチャンバーに付設される各種の工程ガス及び真空関連装置が重複する等の問題点を克服することができなかった。
また、図３に示すように構造的にカセットステージが設備の前方に配置される従来の集中型マルチチャンバーシステム１０が、半導体製造ライン内に他工程設備２０と一緒に設置されると、集中型マルチチャンバーシステムを始めとした他工程設備２０のカセットステージが全て前方に向くようになるので設備から設備にカセットを運搬する自動カセット運搬車または作業者等が必要になり、附随的なカセット運搬装置を備えなければならないという問題点があった。
また、前述の集中型マルチチャンバーシステムは、チャンバー内の移送装置が真空の環境下でウェハを移送するためウェハを真空吸着することができない。このため移送アームがウェハを単純に重力支持する構成であり、移動時ウェハの慣性によってウェハが離脱しないようにウェハの移送速度を非常に低速にしなければならないという問題点があった。
本発明は、上述の問題点を解決するために創作されたものであり、多数個の工程チャンバーを多層に直列配置して、設備の面積及び設備の幅を画期的に縮小し、不必要な真空面積を縮小することで装置費及び設置費を最小化させ、他工程設備との連結及び空間活用が容易で、ウェハの移送速度を向上させる半導体素子製造用エッチング設備のマルチチャンバーシステムを用いる半導体素子の製造方法を提供することを目的とする。
本発明の請求項１に記載のマルチ−チャンバーシステムで半導体素子を製造する方法によると、長方形のウェハ移送チャンバーと隣接して長方形のウェハ移送チャンバーと分離されたカセットステージ上に複数個の第１ウェハが積載されたカセットを安着させる段階と、第１ウェハをカセットステージから少なくとも一つのロードロックチャンバーに長方形のウェハ移送チャンバーに位置する移送メカニズムによって移送するが、ロードロックチャンバーは、長方形のウェハ移送チャンバーと隣接して長方形のウェハ移送チャンバーの長辺に沿って配置され、長方形のウェハ移送チャンバーはカセットステージとロードロックチャンバーとの間で第１ウェハの移送のための空間を提供し、移送メカニズムはカセットステージから第１ウェハを取り出し、ロードロックの内部に第１ウェハを挿入させる段階と、ロードロックチャンバーに真空圧を提供する段階と、第１ウェハをロードロックチャンバーに配置された移送アームを用いてロードロックチャンバーから、ロードロックチャンバーと隣接する少なくとも１つの工程チャンバーに直接的に移送するが、ロードロックチャンバーは移送アームを移動させるための内部移送装置を含む段階と、工程チャンバーに真空圧を提供する段階と、工程チャンバーで第１ウェハを加工する段階と、を含み、カセットステージの長辺の延長方向と平行する方向に互いに離隔配置された工程チャンバーから互いに最外郭にある側壁の間の距離は、カセットステージの長辺より小さいか、または、同一であることを特徴とする。
本発明による半導体素子製造用エッチング設備のマルチチャンバーシステムによると、多数個の工程チャンバーを多層に直列配置して設備の面積及び設備の幅を画期的に縮小することができる。また、不要な真空面積を縮小することにより設備費用及び設置費用を最小化する事ができる。さらに、他工程設備との連結及び空間活用が容易であり、また、ウェハの移送速度が向上する。
従来の半導体素子製造用エッチング設備の集中型マルチチャンバーシステムを示す模式的な平面図である。 図１の半導体素子製造用エッチング設備の集中型マルチチャンバーシステムを連結して結合させた状態を示す模式的な平面図である。 図１の半導体素子製造用エッチング設備の集中型マルチチャンバーシステムが半導体製造ライン内に設置された状態を示す図である。 本発明の第１実施例による半導体素子製造用エッチング設備のマルチチャンバーシステムを示す模式的な平面図である。 本発明の第１実施例による半導体素子製造用エッチング設備のマルチチャンバーシステムを示す斜視図である。 本発明の第１実施例においてウェハの移送状態を概略的に示した側面図である。 本発明の第２実施例による半導体素子製造用エッチング設備のマルチチャンバーシステムを示す模式的な平面図である。 本発明の第２実施例による半導体素子製造用エッチング設備のマルチチャンバーシステムが半導体製造ライン内に設置された一例を示す平面図である。 本発明の第２実施例による半導体素子製造用エッチング設備のマルチチャンバーシステムが延長された状態を示した模式的な平面図である。 本発明の第３実施例による半導体素子製造用エッチング設備のマルチチャンバーシステムが半導体製造ライン内に設置された一例を示す平面図である。
以下、本発明の複数の実施例を、添付した図面に基づき詳細に説明する。
（第１実施例）
本発明の第１実施例による半導体素子製造用エッチング設備のマルチチャンバーシステムを図４に示す。
まず、図４を参照して説明すると、本発明の第１実施例による半導体素子製造用エッチング設備のマルチチャンバーシステムは、前方にウェハを積載したカセット４１が安着されるカセットステージ４２と、ウェハの移送に必要な空間である長方形移送通路の両側面に並んで多層に配列されウェハの加工が行われる８つの工程チャンバー４５と、移送通路に設置され、カセットステージ４２に積載されたウェハを８つの工程チャンバー４５にそれぞれローディング及びアンローディングさせることが可能なウェハ移送装置５２と、を備える。
カセットステージ４２は、カセットが昇下降することができるようにカセットエレベーターが設置され得るし、カセット間の位置を交代することができるように左右に水平移動され得る。
工程チャンバー４５は、単層構造も可能であるが、空間の効率性を考慮して図５に図示されたように２層をなし、各層にはそれぞれ４つの工程チャンバー４５が直列で並んで配列される構成である。
マルチチャンバーシステム４０が単層になる構成である場合、図１の従来の集中型マルチチャンバーシステム１０と比べると、従来のような規格の４つの工程チャンバー４５と２つのロードロックチャンバー４３を設置するとき、図４でのように、本発明のマルチチャンバーシステム４０の設備幅Ｗは２つの工程チャンバー４５の幅と１つの移送通路の幅を合わせたものと同じである。必要以上に肥大化した従来の中央チャンバーの幅をウェハ１枚の幅を超える最小の幅に製作することができる移送通路の幅に代置することができる。このため、設備の幅Ｗを最小化するようになることは勿論であり、このような設備の幅Ｗの縮小は設備の長さにも適用することができ、従来の中央チャンバーの長さをロードロックチャンバー４３の長さに代置することができ、その中でロードロックチャンバー４３の形態も１辺の長さがウェハ１枚の直径を超える範囲で薄い正四角柱型に最小化して全体設備の幅及び長さを最小化することができるようになる。
従って、設備の幅Ｗと設備の長さを積算した設備面積は、本発明の単層構造であるマルチチャンバーシステムの場合、従来と比べ大幅に縮小され、さらに複層構造が可能な本発明の多層構造のマルチチャンバーは、設備をさらにコンパクトに構成することができるものである。
また、ロードロックチャンバー４３の空間を最小化することによって真空設備等付設装置の容量を減らすようになり装置費及び設置費を最小化することができる。
また、移送通路には、ウェハ移送装置５２が真空圧を利用して把持することでウェハを高速移動させることが可能であるように別途の真空圧形成装置を設置する必要がない構成である。
このようにウェハ移送装置５２が設置される移送通路が従来の中央チャンバーのように真空環境が形成されたものではないので、工程チャンバーの多層構造が可能で、中央チャンバー内で移送アームがウェハを単純に重力支持して移動時、ウェハの慣性によってウェハが離脱しないように低速で移動させる従来の場合より高速なウェハの移送が可能である。
一方、ベースオーブン（Ｂａｓｅ Ｏｖｅｎ）工程、アッシング（Ａｓｈｉｎｇ）工程等エッチング工程の前後工程で比較的低真空状態が要求される工程チャンバーの場合、ウェハの出入が可能で、選択的に開閉されるように移送通路方向に図示しないゲートが形成されることが可能である。
しかし、一般的に乾式エッチング工程が遂行される工程チャンバー４５は、内部の真空圧を形成するための真空圧形成装置が設置されるので、プラズマを形成するために内部に高真空環境を形成することが可能な高真空用工程チャンバーを設置する場合が多い。
従って、大気圧環境に工程チャンバーの内部が直接露出されて再び高真空状態に真空圧が形成されるのにかかる時間及びエネルギーの浪費を最小化するために工程チャンバー４５の一側面にウェハの待機場所として低真空が形成されるロードロックチャンバー４３を連結し、ロードロックチャンバー４３の一面に移送通路方向にゲート４６、４９を形成する。
即ち、このようなロードロックチャンバー４３は、内部にウェハ移送装置５２からウェハを引受け、これを工程チャンバーに移送するようにウェハが安着される図６の移送アーム５４及び移送アーム５４を移動させるチャンバー内移送装置４４が設置され、移送通路側の一面にウェハの出入が可能で、選択的な開閉が可能な図４のゲート４６、４９が形成され、それぞれ２つの工程チャンバー側の一面にウェハの出入が可能で、選択的な開閉が可能なゲート４７、４８、５０、５１が形成される構成である。
ロードロックチャンバー４３の移送アーム及びチャンバー内移送装置４４は、２つの工程チャンバーにそれぞれ１枚ずつのウェハを同時に個別移送することができるようにロードロックチャンバー内に２つが設置され得る。
また、ロードロックチャンバー４３には、高真空環境の工程チャンバー４５の間に設置されたゲート４７、４８、５０、５１が開いてウェハが移送される時、工程チャンバー内部の急激な真空圧相殺形状が起こらないようにロードロックチャンバー４３内部の低真空圧を形成するための図示しない真空圧形成装置が設置される。
このような真空圧形成装置は、多様な形態が可能で、真空ポンプを利用する一般的な真空圧形成装置として、当業者にとって実施が容易なものなので詳しい説明は省略する。
また、工程チャンバー４５は、図４及び図５に図示されるように、２つの工程チャンバー４５がロードロックチャンバー４３の前後に位置して１つのロードロックチャンバー４３を共有する構成であるが、３つまたは多数個の工程チャンバーが１つのロードロックチャンバーを供給するようにする構成も可能である。
また、工程チャンバーは、工程チャンバーで加工を終えたウェハが次の工程が行われる工程チャンバーに直接移送することができるようにゲートを通じて工程チャンバーと工程チャンバーがお互い連結される形態として、工程チャンバーと工程チャンバーの間のウェハ移送が可能な形態に製作されることも可能である。
一方、移送通路に設置される本発明のウェハ移送装置５２は、ウェハを選択的に把持する図６の移送アーム５３と、移送アーム５３を移動させることで工程チャンバーにウェハをローディング及びアンローディングさせることが可能な図示しない移送ロボットと、移送ロボットを水平移動させる図示しない水平移動駆動部と、移送ロボットを昇下降させる図示しない昇下降駆動部及び移送ロボット、昇下降駆動部及び水平移動駆動部に制御信号を与えてこれらを制御する図示しない制御部を備える。
移送アーム５３は、ウェハを選択的に真空吸着することが可能であるように図示しない真空ラインが設置される。また、移送アーム５３は、図５に図示されたように、一度に一枚のウェハを移送するように設置されることも可能であるがウェハの移送時間を短縮させるために各層にそれぞれ２つずつ設置されたロードロックチャンバーに、それぞれ２枚ずつのウェハを同時に個別移送することができるように４つが連結されて設置されるフォーアームシステム（４−Ａｒｍ Ｓｙｓｔｅｍ）であることが可能である。
４つのウェハを独自的に移送するフォーアームシステムを始めとして２枚及び３枚のウェハを同時に移送することができるツーアームシステム（２−Ａｒｍ Ｓｙｓｔｅｍ）、スリーアームシステム（３−Ａｒｍ Ｓｙｓｔｅｍ）などは、半導体工程で常用化された技術で、当業者にとって多様な形態の変更及び実施が可能であることは当然なものである。
図示しない水平移動駆動部、及び図示しない昇下降駆動部は、モータまたは空圧シリンダーを駆動源として移動する経路を案内するレールまたはガイド棒に沿って水平移動する水平移動駆動部に再び移動する経路を案内するレールまたはガイド棒に沿って昇下降移動する昇下降駆動部に移送アーム及び移送ロボットが設置されるものである。これもまた、半導体工程で常用化された技術で、当業者において多様な形態の変更及び実施が容易であることは当然なことであるので詳しい説明は省略する。
従って、前述したような構成を有する本発明の半導体素子製造用エッチング設備のマルチチャンバーシステムは、図６に示すように、多数個のウェハを積載したカセット４１がカセットステージ４２に安着されると、制御部の制御信号を受けたウェハ移送装置５２の水平移動駆動部及び昇下降駆動部が駆動して移送ロボットをカセット４１内に積載されたウェハに接近させる。
ウェハにウェハ移送装置５２が十分に接近すると、移送ロボットは、制御部の制御信号を受け移送アーム５３をウェハに接触させ、真空ラインが設置された移送アーム５３はウェハを真空吸着して一側面に固定させる。
移送アーム５３に固定されたウェハが１層の特定の工程チャンバー４５に移送されるウェハである場合には、制御部が水平移動駆動部を制御して１層の特定の工程チャンバー４５と連結されたロードロックチャンバー４３に移送する。
このとき、ロードロックチャンバー４３の移送通路方向に形成されたゲート４６が開き、ウェハ移送装置５２の移送アーム５３が挿入された後、真空ラインの真空圧が切れるとウェハがロードロックチャンバー４３の内部の移送アーム５４に安着される。
ウェハ移送装置５２の移送アーム５３がロードロックチャンバー４３を抜けると、ゲート４６が閉じられ、ロードロックチャンバー４３の真空圧形成装置が稼動してロードロックチャンバー４３の内部を低真空状態にする。
ロードロックチャンバー４３が所定水準の低真空状態に到達すると、ロードロックチャンバー４３の工程チャンバー側のゲート５０が開き、ロードロックチャンバー４３のチャンバー内移送装置４４は、移送アーム５４に安着されたウェハを工程チャンバー４５内に移送する。
このとき、ロードロックチャンバー４３の低真空状環境によってウェハの真空吸着は難しいが、ロードロックチャンバー４３の面積が従来の場合のように広くないので、移送アームがウェハを安着させ、低速移動される区間が相対的に非常に短い。
移送アーム５４が工程チャンバー４５から抜けると、ゲート４６が閉じられ、工程チャンバー４５に設置された真空圧形成装置が稼動して工程チャンバー４５内に高真空を形成してエッチング工程が遂行されるようにする。
一方、把持したウェハが２層の特定の工程チャンバー４５に移送されるウェハである場合には、制御部が水平移動駆動部及び昇下降駆動部を制御して２層の特定の工程チャンバー４５と連結されたロードロックチャンバー４３に移送する。
このときのウェハは移送ロボットの移送アーム５３に真空吸着された状態に昇降してロードロックチャンバー４３内に挿入された後、以後の過程は前述された１層の移送経路と同一である。
このように多数個の工程チャンバー４５内にウェハを移送するウェハローディング作業が終ると、工程が完了する順にウェハ移送装置５２がウェハをアンローディングして、再びカセットステージ４２に移送するか、次の工程が遂行される特定層の特定工程チャンバーに制御部の制御信号を受けてウェハを移送する過程を経るようになる。
本発明のウェハ移送装置５２にフォーアームシステムを設置する場合には、ウェハ移送装置５２は、カセット内に積載されたウェハを４枚ずつ移送して特定工程チャンバーと連結されたロードロックチャンバーにそれぞれ２枚ずつ移送するようになり、チャンバー内移送装置及び移送アームはツーアームシステムに設置され２つの工程チャンバーにそれぞれ１枚ずつウェハを移送した後、工程が終ると、再びウェハ移送装置５２に２枚または１枚のウェハを伝達して後続加工が行われるようにする。
（第２実施例）
本発明の第２実施例による半導体素子製造用エッチング設備のマルチチャンバーシステムは、図７に示すように、加工前のウェハを積載するカセットが安着される第１カセットステージ６０と、加工後のウェハを積載するカセットが安着される第２カセットステージ７０と、ウェハの移送に必要な空間である長方形移送通路の両側面に多層をなして並んで配列されウェハの加工が行われる多数個の工程チャンバー４５と、移送通路に設置されて垂直及び水平往復運動が可能で、第１カセットステージ６０に積載されたウェハを多数個の工程チャンバー４５にそれぞれ移送し、加工を終えたウェハを第２カセットステージ７０に移送することが可能な移送ロボットを含むウェハ移送装置５２と、を備える。
本発明の第２実施例によるマルチチャンバーシステムは前述した第１実施例のウェハ加工を全て終えたウェハが第２カセットステージ７０に積載されて図８に示すように他工程設備２０と連結されることが容易であるように形成された構成である。
即ち、図８に示すように、設備の前方に設置された第１カセットステージ６０を通じて本発明のマルチチャンバーシステムに供給されて多数個の工程チャンバー４５内で工程を終えたウェハが設備の後方に設置された第２カセットステージ７０に積載された後、再び他工程設備２０の自動移送装置によって他工程設備２０で他工程が遂行された後、他工程設備２０の側方に移送され、また異なる他工程設備２０を経た後、本発明のマルチチャンバーシステムの右側前方の他工程設備カセットステージに積載されるウェハ経路を構成することができるものである。
これは本実施例が半導体製造ライン内に設置される一例であって、本実施例が製造ライン内に設置される場合、多様な形態の適用が可能であることを示している。
従って、構造的にカセットステージが設備の前方に配置される従来の集中型マルチチャンバーシステムのカセットステージが全て前方に向くようになるので、設備から設備にカセットを運搬する作業者または自動カセット運搬車等が必ず必要になり、付随的なカセット運搬装置を備えなければならないという事とは別に、本発明の第２実施例によると、設備から設備にカセットを運搬する作業者または自動カセット運搬車等の付随的なカセット運搬装置をなくすか、または大幅に減らすことができるという利点がある。
また、図９に示すように本実施例によるマルチチャンバーシステムを延長させて設置される工程チャンバー４５の個数をさらに増加させる場合には、移送通路を延長し、また、いくつかの工程チャンバー４５とロードロックチャンバー４３を移送通路の両側面に直列に並んでさらに配置させることが可能である。
この場合、移送通路の長さが長くなるとき、互いに引受け、引継ぐことが可能な２つの第１ウェハ移送装置６２及び第２ウェハ移送装置７２を設置する事が可能である。
従って、従来の集中型マルチチャンバーシステムとは別に、設備幅は変わらず、理論的に設置される工程チャンバーを無限に増加させることが可能なものである。しかし、このような場合、設備の長さの限界と、設備制御の限界等の制約がある。
（第３実施例）
本発明の第３実施例による半導体素子製造用エッチング設備のマルチチャンバーシステムは、図１０に示すように、ウェハを積載したカセットが安着されるカセットステージ４２と、ウェハの移送に必要な空間である長方形移送通路の一側面に多層をなして並んで配列されウェハの加工が行われる多数個の工程チャンバー４５と、移送通路に設置されて垂直及び水平往復運動が可能で、カセットステージに積載されたウェハを多数個の工程チャンバーにそれぞれローディング及びアンローディングさせる事が可能であるウェハ移送装置５２とを備える。
即ち、工程チャンバー４５は、移送通路の一側面にのみ多層に配列される構成で、やはり一側面にウェハの待機場所であるロードロックチャンバー４３が連結される。
また、ロードロックチャンバー４３は、内部にウェハ移送装置５２からウェハを引受け、これを工程チャンバーに移送するようにウェハが安着される移送アーム及び移送アームを移動させるチャンバー内移送装置が設置され、移送通路側の一面と工程チャンバー側の一面にそれぞれウェハの出入が可能で、選択的な開閉が可能なゲートが形成される。
ここで、本実施例によるウェハ移送装置５２の構成は、第１実施例や第２実施例と実質的に同じであり、工程チャンバー４５及びロードロックチャンバー４３が移送通路の一側面にのみ配置されているので、ウェハ移送装置５２はカセットステージ４２でウェハを真空吸着して９０度水平回転した後、一側の方向にのみウェハをローディングするようになるという点で異なる。
また、ウェハ移送装置５２は、工程が行われる前のウェハを積載したカセットが安着される第１カセットステージ６０でウェハを工程チャンバー４５に移送し、工程チャンバーで工程を終えたウェハを次の工程のためのウェハの移送が便利な位置に設置された第２カセットステージ７０に移送する。
即ち、このような第２カセットステージ７０は、図１０に図示されるように工程チャンバー４５及びロードロックチャンバー４３が設置された移送通路の一側方向に対向する方向に設置されて工程を終えたウェハが他工程設備２０に供給されることが容易であるように形成される。
従って、本発明の第３実施例の半導体素子製造用エッチング設備のマルチチャンバーシステムによると、半導体製造ラインを設置するとき、多様な形態と面積を有する各種設備を清浄室に設置し、残りの清浄室の空き地に効果的に配置して空間効率を高める利点がある。
以上、本発明は記載された具体例に対してのみ詳しく説明されたが、本発明の技術思想範囲内で多様な変形及び修正が可能であることは当業者にとって明白なことであり、このような変形及び修正が添付された特許請求の範囲に属することは当然なことである。
１ ・・・ウェハ、
１０ ・・・集中型マルチチャンバーシステム、
１１、４１ ・・・カセット、
１２、４２ ・・・カセットステージ、
１３、４３ ・・・ロードロックチャンバー、
１４、４４ ・・・チャンバー内移送装置、
１５、４５ ・・・工程チャンバー、
１６ ・・・中央チャンバー、
１７ ・・・連結ロードロックチャンバー、
２０ ・・・他工程設備、
４０ ・・・直列型マルチチャンバーシステム、
４６、４７、４８、４９、５０、５１・・・ゲート、
５２ ・・・ウェハ移送装置、
５３ ・・・真空吸着移送アーム、
５４ ・・・移送アーム、
６０ ・・・第１カセットステージ、
６２ ・・・第１ウェハ移送装置、
７０ ・・・第２カセットステージ、
７２ ・・・第２ウェハ移送装置、
ｗ、Ｗ ・・・設備幅。

Claims (17)

  1. 長方形のウェハ移送チャンバーと隣接して前記長方形のウェハ移送チャンバーと分離されたカセットステージ上に複数個の第１ウェハが積載されたカセットを安着させる段階と、
    前記第１ウェハを前記カセットステージから少なくとも一つのロードロックチャンバーに前記長方形のウェハ移送チャンバーに位置する移送メカニズムによって移送するが、前記ロードロックチャンバーは、前記長方形のウェハ移送チャンバーと隣接して前記長方形のウェハ移送チャンバーの長辺に沿って配置され、前記長方形のウェハ移送チャンバーは前記カセットステージと前記ロードロックチャンバーとの間で前記第１ウェハの移送のための空間を提供し、前記移送メカニズムは前記カセットステージから前記第１ウェハを取り出し、前記ロードロックチャンバーの内部に前記第１ウェハを挿入させる段階と、
    前記ロードロックチャンバーに真空圧を提供する段階と、
    前記第１ウェハを前記ロードロックチャンバーに配置された移送アームを用いて前記ロードロックチャンバーから、前記ロードロックチャンバーと隣接する少なくとも１つの工程チャンバーに直接的に移送するが、前記ロードロックチャンバーは前記移送アームを移動させるための内部移送装置を含む段階と、
    前記工程チャンバーに真空圧を提供する段階と、
    前記工程チャンバーで前記第１ウェハを加工する段階と、を含み、
    前記カセットステージの長辺の延長方向と平行する方向に互いに離隔配置された前記工程チャンバーから互いに最外郭にある側壁の間の距離は、前記カセットステージの長辺より小さいか、または、同一であることを特徴とするマルチ−チャンバーシステムで半導体素子を製造する方法。
  2. 前記長方形のウェハ移送チャンバーは、大気圧環境に維持されることを特徴とする請求項１記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
  3. 前記第１ウェハは前記長方形のウェハ移送チャンバー内で前記移送メカニズムの移送アームによって真空吸着した状態で移送されることを特徴とする請求項２に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
  4. 前記カセットステージと前記長方形の移送チャンバーとの間に形成されたゲートは選択的に開閉されて前記第１ウェハを第1方向に通過させ、前記ロードロックチャンバーと前記工程チャンバーとの間に形成されたゲートも選択的に開閉されて前記第１ウェハを前記第1方向と平行した第２方向に通過させることを特徴とする請求項１に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
  5. 少なくとも一つの前記カセット、前記ロードロックチャンバー及び前記工程チャンバーが前記カセットステージの長辺の延長方向と垂直する方向に沿って並んで配置されることを特徴とする請求項１に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
  6. 前記マルチ−チャンバーシステムの幅は、前記カセットステージの長辺の長さと同一であることを特徴とする請求項１に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
  7. 前記長方形のウェハ移送チャンバーを通じて前記移送メカニズムによって第２ウェハを前記カセットステージから前記ロードロックチャンバーに移送させる段階をさらに含み、前記長方形のウェハ移送チャンバーは、前記カセットステージと前記ロードロックチャンバーとの間で大気圧環境で前記第２ウェハの移送のための空間を提供し、前記第１ウェハ及び前記第２ウェハは前記長方形のウェハ移送チャンバーを通じて個別的に移送されることを特徴とする請求項１に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
  8. 前記第１ウェハを加工する段階は、前記第１ウェハをエッチングするか、または、アッシングする段階を含むことを特徴とする請求項１に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
  9. 前記工程チャンバーには、前記ロードロックチャンバー内の真空圧より高い高真空圧が提供されることを特徴とする請求項１に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
  10. カセットステージ上に多数個の第１ウェハが積載されたカセットを提供する段階と、
    前記カセットステージから分離し隣接するように長方形のウェハ移送チャンバーを配列させるが、前記長方形のウェハ移送チャンバーは前記第１ウェハの移送のための空間を提供する段階と、
    前記第１ウェハを前記長方形のウェハ移送チャンバーを通じて前記長方形の移送チャンバーに位置する移送メカニズムによって前記カセットステージから、前記長方形のウェハ移送チャンバーに隣接するように配置されたロードロックチャンバーに移送させるが、前記移送メカニズムは前記カセットステージから前記第１ウェハを取り出し、前記ロードロックチャンバーの内部に前記第１ウェハを挿入させる段階と、
    前記ロードロックチャンバーに真空圧を提供する段階と、
    前記第１ウェハを前記ロードロックチャンバーに設置された移送アームを使って前記ロードロックチャンバーから、前記ロードロックチャンバーに隣接するように配置された多数個の工程チャンバーのうち、一つの工程チャンバーに直接的に移送させる段階と、
    前記工程チャンバーで前記第１ウェハをエッチングする段階と、を含み、
    前記カセットステージと前記長方形の移送チャンバーとの間に形成されたゲートは選択的に開閉され、前記第１ウェハを第１方向に通過させ、前記ロードロックチャンバーと前記工程チャンバーとの間に形成されたゲートも選択的に開閉されて前記第１ウェハを前記第１方向と平行した第２方向に通過させることを特徴とするマルチ−チャンバーシステムで半導体素子を製造する方法。
  11. 前記長方形のウェハ移送チャンバーは、大気圧環境に維持することを特徴とする請求項１０に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
  12. 前記第１ウェハは前記長方形のウェハ移送チャンバー内で前記移送メカニズムの移送アームによって真空吸着した状態で移送されることを特徴とする請求項１１に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
  13. 前記カセットステージの長辺の延長方向と平行した方向に互いに離隔して配置された前記工程チャンバーで互いに最外郭にある側壁の間の距離は、前記カセットステージの長辺より小さいか、または、同一であることを特徴とする請求項１０に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
  14. 少なくとも一つの前記カセット、前記ロードロックチャンバー、及び前記工程チャンバーが前記第１方向と平行した方向に沿って並んで配置されることを特徴とする請求項１０に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
  15. 前記マルチ−チャンバーシステムの幅は、前記カセットステージの長辺の長さと同一であることを特徴とする請求項１０に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
  16. 前記第１ウェハをエッチングする前に、前記多数個の工程チャンバーのうち、前記１つの工程チャンバーに前記ロードロックチャンバー内の真空圧より高い高真空圧を提供する段階をさらに含むことを特徴とする請求項１０に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
  17. 前記長方形のウェハ移送チャンバーを通じて前記移送メカニズムによって第２ウェハを前記カセットステージから前記ロードロックチャンバーに移送させる段階をさらに含むが、前記長方形のウェハ移送チャンバーは、前記カセットステージと前記ロードロックチャンバーとの間で大気圧環境で前記第２ウェハの移送のための空間を提供することを特徴とする請求項１０に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
JP2012137348A 1998-04-21 2012-06-18 マルチ−チャンバーシステムで半導体素子を製造する方法 Expired - Lifetime JP5491579B6 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980014228A KR100265287B1 (ko) 1998-04-21 1998-04-21 반도체소자 제조용 식각설비의 멀티챔버 시스템
KR1998P14228 1998-04-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009062953A Division JP5134575B2 (ja) 1998-04-21 2009-03-16 マルチ−チャンバーシステムで半導体素子を製造する方法

Publications (3)

Publication Number Publication Date
JP2012186506A true JP2012186506A (ja) 2012-09-27
JP5491579B2 JP5491579B2 (ja) 2014-05-14
JP5491579B6 JP5491579B6 (ja) 2014-06-11

Family

ID=

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658531B (zh) * 2013-11-04 2019-05-01 應用材料股份有限公司 具有增加的側面數量之傳送腔室、半導體裝置製造處理工具、及處理方法
KR20190124803A (ko) 2017-03-24 2019-11-05 도쿄엘렉트론가부시키가이샤 기판 처리 장치

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63252439A (ja) * 1986-12-19 1988-10-19 アプライド　マテリアルズインコーポレーテッド 多チャンバの統合処理システム
JPH06163669A (ja) * 1992-11-20 1994-06-10 Tokyo Electron Ltd 搬送装置
JPH06314731A (ja) * 1993-04-28 1994-11-08 Tel Varian Ltd 真空処理装置
JPH06349931A (ja) * 1993-06-10 1994-12-22 Tokyo Electron Ltd 処理システム
JPH0729962A (ja) * 1993-07-14 1995-01-31 Tokyo Electron Ltd 真空排気方法及び装置
JPH07122618A (ja) * 1993-10-22 1995-05-12 Tokyo Electron Ltd 真空処理装置
JPH07176591A (ja) * 1993-12-16 1995-07-14 Ebara Corp 基板処理装置
JPH08111449A (ja) * 1994-08-19 1996-04-30 Tokyo Electron Ltd 処理装置
JPH08213443A (ja) * 1995-02-08 1996-08-20 Hitachi Ltd 半導体製造装置
JPH1030183A (ja) * 1996-07-19 1998-02-03 Tokyo Ohka Kogyo Co Ltd ロードロック室を備えた基板の処理装置
JPH1050802A (ja) * 1996-08-05 1998-02-20 Kokusai Electric Co Ltd 基板処理装置
JPH11307614A (ja) * 1998-04-21 1999-11-05 Samsung Electronics Co Ltd 半導体素子製造用エッチング設備のマルチチャンバーシステム
JP2001519598A (ja) * 1997-10-08 2001-10-23 エーケーティー株式会社 モジュラ基板処理システム

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63252439A (ja) * 1986-12-19 1988-10-19 アプライド　マテリアルズインコーポレーテッド 多チャンバの統合処理システム
JPH06163669A (ja) * 1992-11-20 1994-06-10 Tokyo Electron Ltd 搬送装置
JPH06314731A (ja) * 1993-04-28 1994-11-08 Tel Varian Ltd 真空処理装置
JPH06349931A (ja) * 1993-06-10 1994-12-22 Tokyo Electron Ltd 処理システム
JPH0729962A (ja) * 1993-07-14 1995-01-31 Tokyo Electron Ltd 真空排気方法及び装置
JPH07122618A (ja) * 1993-10-22 1995-05-12 Tokyo Electron Ltd 真空処理装置
JPH07176591A (ja) * 1993-12-16 1995-07-14 Ebara Corp 基板処理装置
JPH08111449A (ja) * 1994-08-19 1996-04-30 Tokyo Electron Ltd 処理装置
JPH08213443A (ja) * 1995-02-08 1996-08-20 Hitachi Ltd 半導体製造装置
JPH1030183A (ja) * 1996-07-19 1998-02-03 Tokyo Ohka Kogyo Co Ltd ロードロック室を備えた基板の処理装置
JPH1050802A (ja) * 1996-08-05 1998-02-20 Kokusai Electric Co Ltd 基板処理装置
JP2001519598A (ja) * 1997-10-08 2001-10-23 エーケーティー株式会社 モジュラ基板処理システム
JPH11307614A (ja) * 1998-04-21 1999-11-05 Samsung Electronics Co Ltd 半導体素子製造用エッチング設備のマルチチャンバーシステム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658531B (zh) * 2013-11-04 2019-05-01 應用材料股份有限公司 具有增加的側面數量之傳送腔室、半導體裝置製造處理工具、及處理方法
US10971381B2 (en) 2013-11-04 2021-04-06 Applied Materials, Inc. Transfer chambers with an increased number of sides, semiconductor device manufacturing processing tools, and processing methods
US11087998B2 (en) 2013-11-04 2021-08-10 Applied Materials, Inc. Transfer chambers with an increased number of sides, semiconductor device manufacturing processing tools, and processing methods
KR20190124803A (ko) 2017-03-24 2019-11-05 도쿄엘렉트론가부시키가이샤 기판 처리 장치
US11527426B2 (en) 2017-03-24 2022-12-13 Tokyo Electron Limited Substrate processing device

Also Published As

Publication number Publication date
DE19901426B4 (de) 2008-04-03
JP5134575B2 (ja) 2013-01-30
DE19964479B4 (de) 2011-03-31
KR19990080759A (ko) 1999-11-15
US7776226B2 (en) 2010-08-17
US20050236092A1 (en) 2005-10-27
US6930050B2 (en) 2005-08-16
KR100265287B1 (ko) 2000-10-02
JPH11307614A (ja) 1999-11-05
JP2007036284A (ja) 2007-02-08
US6503365B1 (en) 2003-01-07
US20090203211A1 (en) 2009-08-13
US20030073323A1 (en) 2003-04-17
TW502284B (en) 2002-09-11
JP2009147368A (ja) 2009-07-02
JP5491579B2 (ja) 2014-05-14
US20090291558A1 (en) 2009-11-26
DE19901426A1 (de) 1999-11-04

Similar Documents

Publication Publication Date Title
JP5134575B2 (ja) マルチ−チャンバーシステムで半導体素子を製造する方法
TWI571953B (zh) 真空處理裝置
US6235634B1 (en) Modular substrate processing system
US6979168B2 (en) Method and apparatus for transferring substrate
JPH0936198A (ja) 真空処理装置およびそれを用いた半導体製造ライン
KR102164404B1 (ko) 기판 처리 장치
JPH04190840A (ja) 真空処理装置
US20060026857A1 (en) Multi-chambers system having compact installation set-up for an etching facility for semiconductor device manufacturing
US6425477B1 (en) Substrate conveyance system
JP5491579B6 (ja) マルチ−チャンバーシステムで半導体素子を製造する方法
JP2873761B2 (ja) 半導体製造装置
JP2006111421A (ja) 階間搬送装置
KR101039231B1 (ko) 기판 제조 장치
KR100717990B1 (ko) 반도체 자재 처리를 위한 이송 시스템
JPH04233747A (ja) キャリアストッカ
KR101702901B1 (ko) 베어 스토커용 자동 취급 버퍼
TWI857685B (zh) 前開式晶圓傳送盒之多層儲存及裝載系統
JP3512404B2 (ja) 真空処理装置および試料の真空処理方法
JP2004096075A (ja) 真空処理装置
JPH1012701A (ja) 半導体製造設備
KR20040003477A (ko) 반도체소자 제조용 멀티챔버 설비
JP2003068828A (ja) 真空処理装置およびそれを用いた半導体製造ライン
JP2001358192A (ja) 半導体製造設備
JP2000223561A (ja) 半導体ウエハカセット用ストッカー

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140227

R150 Certificate of patent or registration of utility model

Ref document number: 5491579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R150 Certificate of patent or registration of utility model

Ref document number: 5491579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term