JP2012182732A - 差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブル - Google Patents

差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブル Download PDF

Info

Publication number
JP2012182732A
JP2012182732A JP2011045234A JP2011045234A JP2012182732A JP 2012182732 A JP2012182732 A JP 2012182732A JP 2011045234 A JP2011045234 A JP 2011045234A JP 2011045234 A JP2011045234 A JP 2011045234A JP 2012182732 A JP2012182732 A JP 2012182732A
Authority
JP
Japan
Prior art keywords
differential signal
signal transmission
voltage
control unit
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011045234A
Other languages
English (en)
Other versions
JP5234374B2 (ja
Inventor
Tsunenori Iribe
恒徳 入部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011045234A priority Critical patent/JP5234374B2/ja
Priority to US13/409,001 priority patent/US9509421B2/en
Publication of JP2012182732A publication Critical patent/JP2012182732A/ja
Application granted granted Critical
Publication of JP5234374B2 publication Critical patent/JP5234374B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B17/00Monitoring; Testing
    • H04B17/10Monitoring; Testing of transmitters
    • H04B17/15Performance testing
    • H04B17/17Detection of non-compliance or faulty performance, e.g. response deviations

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】差動信号伝送路の障害を作業者が容易に確認することができる差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブルを提供する。
【解決手段】差動信号伝送回路は、正負の伝送路間に設けたインダクタンスと、伝送路に直流電圧を引加する直流電圧部と、伝送路に引加された直流電圧の大きさを監視する監視部と、監視部が監視する直流電圧の大きさに基づいて前記伝送路の障害を検出し、障害を検出した場合当該旨を出力する制御部と、を有する。
【選択図】図1

Description

本発明は、差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブルに関する。
差動信号伝送路を有する回路及びケーブルが知られている。このような回路及びケーブルで差動信号の伝送を行う場合において、差動信号の伝送状態を検出して送信機の高周波数の振動を抑圧し、送信機の損傷又は破壊を回避する技術が知られている。例えば、送信機の駆動状態に関する情報として、受信機側において、検出器により検出した直流電圧成分を使用するものがある(例えば、特許文献1参照。)。
特表2003−517773号公報
差動信号伝送路を有する回路及びケーブルは種々の装置の筐体内に設けられて使用される。このためデータ転送に障害が生じた場合に、保守員は筐体を開けることが容易ではなく、データ転送の障害、例えば、差動信号伝送路の断線によるものか否かを簡単に確認する方法がなかった。
また、差動信号伝送路を有するケーブルを用いてユニットを接続した場合、正常にユニットが接続されたか否かを作業員が目視以外で検査する方法がなかった。このため、検査の精度に限界があり、ユニットを含む装置を起動した場合に、エラーが発生し、ケーブルが正常に接続されていなかったことが明らかになるという場合もあった。
更に、特許文献1に記載の技術によると、送信機の駆動状態に関する情報を得ることができるが、この情報を得るためには、送信機側に電源を投入するだけでは足りず、受信機側にも電源を投入した後、送信機の駆動状態に関する情報を取得する処理を行う必要がある。これでは、検査に関する工程が複数になる。
本発明は、上記事情に鑑みてなされたものであり、その目的は、差動信号伝送路の障害を作業者が容易に確認することができる差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブルを提供することにある。
本発明は、信号を送受信可能な第1及び第2の回路を正負の伝送路で接続する差動信号伝送回路であって、正負の伝送路間に設けたインダクタンスと、伝送路に直流電圧を引加する直流電圧部と、伝送路に引加された直流電圧の大きさを監視する監視部と、監視部が監視する直流電圧の大きさに基づいて伝送路の障害を検出し、障害を検出した場合は、当該旨を出力する制御部と、を有することを特徴とする。
本発明によると、差動信号伝送路の障害を作業者が容易に確認することができる差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブルを提供できる。
本発明の第1の実施の形態に係る差動信号伝送回路の構成を示す図である。 本発明の第2の実施の形態に係るディスクアレイコントローラを示す図である。 本発明の第3の実施の形態に係る差動信号伝送ケーブルの接続例を示す図である。
以下、図面を参照しながら本発明の各実施の形態について説明する。
(第1の実施の形態)
図1は、差動信号伝送回路100の構成を示す図である。同図に示すように、差動信号回路100は、基板10及び基板20を有しており、これらの基板10,20がバックボード1上に設けられた差動信号伝送路2を介して接続されている。
差動信号伝送路2は、基板10に設けられた差動信号送信IC10aと基板20に設けられた差動信号受信IC20aとを接続する正側の信号線3a及び負側の信号線4aと、基板10に設けられた差動信号受信IC10bと基板20に設けられた差動信号送信IC20bとを接続する正側の信号線3b及び負側の信号線4bとで構成される。
なお、差動信号伝送路2は、バックボード1上に設けずに、所定のケーブル内に収容するように構成しても良い。
基板10において、差動信号送信IC10aは、送信素子11、コネクタ12a,12b、直流電圧引加部13、直流電圧監視素子14及びコンデンサC11,C12を有している。
送信素子11の正側の端子から延出する正側の信号線3aはコンデンサC11を介してコネクタ12aに接続される。また、送受信素子11の負側の端子から延出する負側の信号線4aはコンデンサC12を介してコネクタ12bに接続される。
直流電圧引加部13は、コンデンサC11とコネクタ12aとの間に、信号線3aに所定の直流電圧を引加するように設けられている。直流電圧監視素子14は、信号線4aの直流電圧の大きさを検出できるように設けられている。
また、差動信号受信IC10bは、受信素子31、コネクタ32a,32b、直流電圧引加部33、直流電圧監視素子34及びコンデンサC31,C32を有している。
コネクタ32aから延出する信号線3bはコンデンサC31を介して受信素子31の正側の端子に接続される。また、コネクタ32bから延出する信号線4bはコンデンサC32を介して受信素子21の負側の端子に接続される。
直流電圧引加部33は、コンデンサC31とコネクタ32aとの間に、信号線3bに所定の直流電圧を引加するように設けられている。また、直流電圧監視素子34は、信号線4bの直流電圧の大きさを検出できるように設けられている。
更に、既述の直流電圧監視素子14及び34には、制御部15が接続されている。
一方、基板20において、差動信号受信IC20aは、受信素子21、コネクタ22a,22b、コンデンサC21,C22及びインダクタンス23を有している。
コネクタ22aから延出する信号線3aはコンデンサC21を介して受信素子21の正側の端子に接続される。また、コネクタ22bから延出する信号線4aはコンデンサC22を介して受信素子21の負側の端子に接続される。
インダクタンス23は、コネクタ22a,22bとコンデンサC21,C22とのそれぞれの間に、信号線3a,4aを接続するように設けられている。
また、差動信号送信IC40bは、送信素子41、コネクタ42a,42b、コンデンサC41,C42及びインダクタンス43を有している。
送信素子41の正側の端子から延出する正側の信号線3bはコンデンサC41を介してコネクタ42aに接続される。また、送信素子41の負側の端子から延出する負側の信号線4bはコンデンサC42を介してコネクタ42bに接続される。
インダクタンス43は、コネクタ42a,42bとコンデンサC41,C42とのそれぞれの間に、信号線3b,4bを接続するように設けられている。
次に、直流電圧引加部13、直流電圧監視素子14、制御部15及びインダクタンス23について、それぞれ詳細に説明する。なお、直流電圧引加部33、直流電圧監視素子34及びインダクタンス43については、直流電圧引加部13、直流電圧監視素子14及びインダクタンス23とそれぞれ実質的に同様な説明となるため詳細な説明を省略する。
直流電圧引加部13は、例えば、基板10上に設けられている他のICの電源電圧を用いて信号線3aに直流電圧を引加する。その直流電圧は、本実施の形態においては、3.3Vとする。
直流電圧監視素子14は、信号線4aに引加されている直流電圧を監視する。より詳細には、直流電圧監視素子14は、信号線4aに引加される直流電圧の大きさを動作中常時検出するものであり、例えば、A/Dコンバータが用いられ、検出した直流電圧の大きさをデジタル信号に変換して制御部15へ出力する。
制御部15は、例えば、CPU(Central Processing Unit)又はFPGA(Field-Programmable Gate Array)であり、直流電圧監視素子14から出力されたデジタル信号を用いて信号線3a,4a、すなわち、差動信号伝送路2に障害が発生したか否かを判断する。
より詳細には、制御部15は、直流電圧監視素子14から送信されるデジタル信号に基づいて、直流電圧の大きさが3.3Vか否かを判断し、3.3Vを検出できない場合、言い換えれば、0Vを検出した場合に、差動信号伝送路2に物理的な障害が発生したと判断する。この場合、制御部15は、差動信号伝送路2の使用を停止するように制御するとともに、保守員(作業員)等に差動信号伝送路2に障害が発生した旨を、例えば、表示部(図示を省略する。)を介して通知する。
インダクタンス23は、信号線3a,4aを接続するように設けていることにより、送信素子11及び受信素子21の間を単純に正負の信号線で接続して差動信号伝送路を構成した場合に発生するデータの短絡を防止することでき、正常にデータを転送することが可能になる。
より詳細に説明すると、差動信号伝送路2のデータ転送速度は数Gbit/sであり、このときインダクタンス23は大きなインピーダンスになる。よって、データに対しては、正負の信号線3a,4aは繋がっていないように見える状態になる。一方、直流電圧にとってはインダクタンス23のインピーダンスは、非常に小さいものになり、正側の信号線3aに引加した電圧は負側の信号線4bに伝えられる。
差動信号伝送路2は正負の信号線3a,4a間の電圧差からデジタル信号のHi,Lowを判別するように構成されるため、正負の信号線3a,4aをともに同電圧にすることができれば正常なデータ転送を行うことが可能になる。したがって、差動信号伝送回路100は、直流電圧引加部13により直流電圧を引加しても正負の信号線3a,4a間にインダクタンス23を設けているため、データ転送の異常を防止し、正常なデータ転送を行うことができる。
以上のように構成された差動信号伝送回路100によると、制御部15が直流電圧監視素子14の監視する直流電圧の大きさに基づいて、差動信号伝送路2に物理的な障害、より詳細には、信号線3a,4a又は3b,4bに断線が生じた場合等の障害が生じたことを検出することができる。また、制御部15は、障害を検出した場合、障害が発生した旨を例えば表示部(図示を省略する。)に出力して、保守員に対して障害の発生を通知することができる。
更に、制御部15は、直流電圧監視素子14,34のいずれが0Vを検出したか否かに基づいて、信号線3a,4a又は信号線3b,4bのいずれに障害が生じているかを判断することができる。このように障害の発生した信号線を特定した情報を既述の障害の発生の通知に含むようにしても良い。
更に、差動信号伝送回路100においては、直流電圧引加部13,33は基板10にのみ設けられている。従って、基板20に電源が供給されていなくても、つまり、基板10にのみ電源が供給されていれば、制御部15は、信号線3a,4a又は信号線3b,4bに発生した障害を検出することができる。
次に、以上のように構成された差動信号伝送回路100を、ストレージシステムのディスクアレイコントローラに適用した場合、また、差動信号伝送ケーブルに適用した場合について説明する。
(第2の実施の形態)
先ず、ストレージシステム101のディスクアレイコントローラ50に既述の差動信号伝送回路100を適用した場合について図2を参照しながら説明する。
ディスクアレイコントローラ(以下、DACと称する。)50は、ホストコンピュータ61a,62a及びディスクエンクロージャ(以下、DEと称する。)61b,62bとデータの送受信を行う装置である。
DAC50は、筐体内に、コントロールユニット51、コントロールユニット52及びバックボード53を有している。コントロールユニット51は、ホストコンピュータ61a,DE61bとデータ通信を行うように構成されており、コントロールユニット52は、ホストコンピュータ62a,DE62bとデータ通信を行うように構成されている。
また、コントロールユニット51,52はバックボード53上を通過する差動信号伝送路2を介して互いに通信を行うことが可能になっている。
差動信号伝送路2は、コントロールユニット51内の送受信素子51a,51b,51c,…,51nと、コントロールユニット52内の送受信素子52a,52b,52c,…,52nと、がそれぞれ接続されて構成される。また、送受信素子51a,51b,51c,…,51nの構成は、図1を参照して説明した基板10と同様な構成をしており、送受信素子52a,52b,52c,…,52nの構成は、図1を参照して説明した基板20と同様な構成をしている。よって、これらの説明は既述した説明と同様になるため図示及び詳細な説明は省略する。なお、既述の制御部15には、送受信素子51a,51b,51c,…,51nに含まれる全ての直流電圧監視素子14,34から送信されるデジタル信号が入力されるように構成されている。
このように2つのコントロールユニット51,52を差動信号伝送路2で接続することにより、DAC50は、DE61b,62bへデータを冗長的に書き込むことが可能になる。なお、DAC50内の他の構成については従来よりあるものと同様であるため詳細な説明は省略する。
このように構成されたDAC50においては、例えば、コントロールユニット51からコントロールユニット52へのデータ送信中に何らかの原因で通信の障害が生じた場合、制御部15は、各直流電圧監視素子14,34の監視する電流電圧の大きさに応じて、当該障害が信号線3a,4a,3b,4b、つまり差動信号伝送路2の断線等による障害か否かを判断することができる。
より詳細には、制御部15は、各直流電圧監視素子14,34から送信された電流電圧値と直流電圧引加部13,33が引加する電流電圧値とが一致する場合、差動信号伝送路2の断線等による問題ではなく他の原因によるものだと判断することができる。また、制御部15は、各直流電圧監視素子14,34から送信された電流電圧値に0Vが含まれる場合、差動信号伝送路2の断線が原因であると判断できる。
更に、制御部15は、0Vを検出した直流電圧監視素子を特定することにより、複数の送受信素子間の信号線から構成される差動信号伝送路2のうちいずれの信号線に断線等の障害が生じているか特定することができる。制御部15は、この情報を障害発生の情報とともに表示部(図示を省略する。)に表示するようにしても良い。
以上のように構成されたDAC50によると、保守員は、DAC50が動作中に差動信号伝送路2を介したデータ転送が正常にできなくなった場合、差動信号伝送路2に障害が発生しているか否かを表示部(図示を省略する。)の表示により把握することができる。
したがって、コントロールユニット51,52及びバックボード53がDAC50の筐体内に設けられているため、保守員が筐体を開けてコントロールユニット51,52及びバックボード53にアクセスすることができず、差動信号伝送路2に障害が発生しているのか、他の部分に障害が発生しているのかを把握できないという事態を回避することができる。
更に、ストレージシステム101は、送受信素子51a〜51nが既述の基板10と同様な構成をしているため、保守員は、コントロールユニット51にのみ電源を供給することにより、差動信号伝送路2に障害が発生しているかを調べることができる。
(第3の実施の形態)
次に、差動信号伝送ケーブルに既述の差動信号伝送回路を適用した場合について図3を参照しながら説明する。
図3に示すように、ストレージシステム102は、DAC70及びDE80間を差動信号伝送ケーブル91,92で接続している。DE80はDAC70から差動信号伝送ケーブル91,92を介してデータの授受を行い、DE80内のハードディスクドライブにデータを書き込み、又は、データを読み出す。また、DAC70は、差動信号伝送ケーブル91,92を用いて冗長的にデータをDE80に書き込むことができるようになっている。
差動信号ケーブル91,92は、それぞれ図1を参照して説明した差動信号回路100が適用されている。より詳細には、基板10と同様な構成がDAC70に接続されるコネクタ71,72内に設けられ、基板20と同様な構成がDE80に接続されるコネクタ81,82内に設けられており、差動信号伝送路2が差動信号伝送ケーブル91,92内に収容されて構成されている。
以上のように構成されたストレージシステム102において、制御部15は、各直流電圧監視素子14,33が監視している電流電圧値の大きさを確認する。この場合、基板10と同様な構成がDAC70に接続されるコネクタ71,72内に設けられているため、DAC70にのみ電源が投入されていれば、保守員は差動信号伝送ケーブル91,92の接続確認を行うことができる。
例えば、DAC70に電源供給が行われた場合、ストレージシステム102内のコントロールユニットは差動信号伝送ケーブル91,92の接続確認を行い、差動信号伝送ケーブル91,92の接続が確認できなかった場合は、起動前にLEDを発光させる等の処理により、障害の発生を保守員に通知し、起動動作を停止する。一方、コントロールユニットは、差動振動伝送ケーブル91,92の接続が確認できた場合は、DE80への電源供給を開始する。
従って、保守員は、起動前に、差動信号伝送ケーブル91,92が正常に接続されているか否かを確認することができる。このため、差動信号伝送ケーブル91,92が接続されていない状態で起動した場合に生じる障害、例えばDAC70及びDE80の起動ができないという障害の発生を防止することができる。
なお、本発明は上述の実施の形態に限定されるものではなく、その実施に際して様々な変形が可能である。
上記実施の形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
信号を送受信可能な第1及び第2の回路を正負の伝送路で接続する差動信号伝送回路であって、
前記正負の伝送路間に設けたインダクタンスと、
前記伝送路に直流電圧を引加する直流電圧部と、
前記伝送路に引加された直流電圧の大きさを監視する監視部と、
前記監視部が監視する直流電圧の大きさに基づいて前記伝送路の障害を検出し、障害を検出した場合は、当該旨を出力する制御部と、
を有することを特徴とする差動信号伝送回路。
(付記2)
前記直流電圧部及び前記監視部は、一方の前記第1及び第2の回路のいずれかにのみ設けられる、ことを特徴とする付記1記載の差動信号伝送回路。
(付記3)
第1のコントロールユニットと第2のコントロールユニットとを同一筐体内に有するディスクアレイコントローラであって、
前記第1のコントロールユニット及び前記第2のコントロールユニット間を正負の伝送路で接続した差動信号伝送回路と、
制御部と、
を備え、
前記差動信号伝送回路は、
前記正負の伝送路間に設けたインダクタンスと、
前記伝送路に直流電圧を引加する直流電圧部と、
前記伝送路に引加された直流電圧の大きさを監視する監視部と、有し、
前記制御部は、前記各監視部が監視する直流電圧の大きさに基づいて、前記複数の差動信号伝送回路の各伝送路の障害を検出し、障害を検出した場合、当該旨を出力する、ことを特徴とするディスクアレイコントローラ。
(付記4)
信号を送受信可能な第1及び第2の回路を正負の伝送路で接続し、前記伝送路をケーブル内に収容した差動信号伝送ケーブルであって、
前記正負の伝送路間に設けたインダクタンスと、
前記伝送路に直流電圧を引加する直流電圧部と、
前記伝送路に引加された直流電圧の大きさを監視する監視部と、
前記監視部が監視する直流電圧の大きさに基づいて前記伝送路の障害を検出し、障害を検出した場合、当該旨を出力する制御部と、
を有することを特徴とする差動信号伝送ケーブル。
本発明は、差動信号伝送路を有する回路及びケーブル及び方法に広く適用可能である。
1・・・バックボード
2・・・差動信号伝送路
10,20・・・基板
13,33・・・直流電圧引加部
14,34・・・直流電圧監視素子
15・・・制御部
23,33・・・インダクタンス
91,92・・・差動信号伝送ケーブル
100・・・差動信号伝送回路

Claims (4)

  1. 信号を送受信可能な第1及び第2の回路を正負の伝送路で接続する差動信号伝送回路であって、
    前記正負の伝送路間に設けたインダクタンスと、
    前記伝送路に直流電圧を引加する直流電圧部と、
    前記伝送路に引加された直流電圧の大きさを監視する監視部と、
    前記監視部が監視する直流電圧の大きさに基づいて前記伝送路の障害を検出し、障害を検出した場合、当該旨を出力する制御部と、
    を有することを特徴とする差動信号伝送回路。
  2. 前記直流電圧部及び前記監視部は前記第1及び第2の回路のいずれかにのみ設けられる、ことを特徴とする請求項1記載の差動信号伝送回路。
  3. 第1のコントロールユニットと第2のコントロールユニットとを同一筐体内に有するディスクアレイコントローラであって、
    前記第1のコントロールユニット及び前記第2のコントロールユニット間を正負の伝送路で接続した差動信号伝送回路と、
    制御部と、
    を備え、
    前記差動信号伝送回路は、
    前記正負の伝送路間に設けたインダクタンスと、
    前記伝送路に直流電圧を引加する直流電圧部と、
    前記伝送路に引加された直流電圧の大きさを監視する監視部と、有し、
    前記制御部は、前記各監視部が監視する直流電圧の大きさに基づいて、前記複数の差動信号伝送回路の各伝送路の障害を検出し、障害を検出した場合、当該旨を出力する、ことを特徴とするディスクアレイコントローラ。
  4. 信号を送受信可能な第1及び第2の回路を正負の伝送路で接続し、前記伝送路をケーブル内に収容した差動信号伝送ケーブルであって、
    前記正負の伝送路間に設けたインダクタンスと、
    前記伝送路に直流電圧を引加する直流電圧部と、
    前記伝送路に引加された直流電圧の大きさを監視する監視部と、
    前記監視部が監視する直流電圧の大きさに基づいて前記伝送路の障害を検出し、障害を検出した場合、当該旨を出力する制御部と、
    を有することを特徴とする差動信号伝送ケーブル。
JP2011045234A 2011-03-02 2011-03-02 差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブル Expired - Fee Related JP5234374B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011045234A JP5234374B2 (ja) 2011-03-02 2011-03-02 差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブル
US13/409,001 US9509421B2 (en) 2011-03-02 2012-02-29 Differential signal transmission circuit, disk array controller, and differential signal transmission cable

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011045234A JP5234374B2 (ja) 2011-03-02 2011-03-02 差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブル

Publications (2)

Publication Number Publication Date
JP2012182732A true JP2012182732A (ja) 2012-09-20
JP5234374B2 JP5234374B2 (ja) 2013-07-10

Family

ID=46753275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011045234A Expired - Fee Related JP5234374B2 (ja) 2011-03-02 2011-03-02 差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブル

Country Status (2)

Country Link
US (1) US9509421B2 (ja)
JP (1) JP5234374B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016180726A (ja) * 2015-03-25 2016-10-13 日本電気株式会社 断線検知装置、断線検知機能付き装置および断線検知方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9544209B2 (en) * 2015-03-23 2017-01-10 Netapp, Inc. Verifying communication lanes by individually disconnecting transmit wires by wire polarity
US9960811B1 (en) * 2016-10-27 2018-05-01 Hewlett Packard Enterprise Development Lp DC bias signals isolatable from transmission protocols

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191317A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 差動信号伝送回路
JPH1117590A (ja) * 1997-06-26 1999-01-22 Toshiba Corp 誘導線断線検出装置および方法、ラジオ再放送システム
JP2010213246A (ja) * 2009-03-12 2010-09-24 Ricoh Co Ltd 受信装置、駆動装置、画像形成装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805151B2 (ja) * 1989-02-15 1998-09-30 古河電気工業株式会社 故障診断装置
FR2674076A1 (fr) * 1991-03-14 1992-09-18 Bull Sa Circuit integre a impedances asservies et application aux emetteurs-recepteurs notamment pour la communication entre unites d'un systeme informatique.
JP3133490B2 (ja) * 1991-08-27 2001-02-05 古河電気工業株式会社 多重伝送装置
US5757415A (en) * 1994-05-26 1998-05-26 Sony Corporation On-demand data transmission by dividing input data into blocks and each block into sub-blocks such that the sub-blocks are re-arranged for storage to data storage means
US6124727A (en) * 1997-07-11 2000-09-26 Adaptec, Inc. Bias compensator for differential transmission line with voltage bias
US7707354B2 (en) * 1999-08-04 2010-04-27 Super Talent Electronics, Inc. SRAM cache and flash micro-controller with differential packet interface
DE19959982C2 (de) * 1999-12-13 2001-10-04 Siemens Ag Verfahren und Anordnung zur Überwachung der Datenübertragung mittels differentiellen Übertragungsverfahren mit Gleichspannungsanteil
US6418110B1 (en) * 2000-10-31 2002-07-09 Cirrus Logic Inc. Optical disk pickup system using current division signal transmission and methods and optical disk systems using the same
TW579503B (en) * 2001-08-24 2004-03-11 Icp Electronics Inc Disk array control apparatus
US7200186B2 (en) * 2002-03-14 2007-04-03 Intel Corporation Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link
US6895535B2 (en) * 2002-12-18 2005-05-17 Logicvision, Inc. Circuit and method for testing high speed data circuits
US7026839B1 (en) * 2003-06-26 2006-04-11 Marvell International Ltd. Circuits, architectures, systems and methods for overvoltage protection
JP2005051496A (ja) * 2003-07-28 2005-02-24 Kanji Otsuka 信号伝送システム及び信号伝送線路
US7460585B2 (en) * 2003-11-04 2008-12-02 Broadcom Corporation Methods and systems for detecting defects in serial link transceivers
US8198951B2 (en) * 2004-06-03 2012-06-12 Silicon Laboratories Inc. Capacitive isolation circuitry
US7295618B2 (en) * 2004-06-16 2007-11-13 International Business Machines Corporation Automatic adaptive equalization method and system for high-speed serial transmission link
US7230449B2 (en) * 2005-02-11 2007-06-12 International Business Machines Corporation Data receiver with a programmable reference voltage to optimize timing jitter
JP4969791B2 (ja) * 2005-03-30 2012-07-04 株式会社日立製作所 ディスクアレイ装置およびその制御方法
US20070208520A1 (en) * 2006-03-01 2007-09-06 Siemens Energy & Automation, Inc. Systems, devices, and methods for arc fault management
JP2007286937A (ja) * 2006-04-18 2007-11-01 Hitachi Ltd ストレージ装置及びストレージ装置の電源障害管理方法
JP4885706B2 (ja) * 2006-12-28 2012-02-29 富士通株式会社 表示装置の電源監視制御装置
JP5049982B2 (ja) * 2007-02-14 2012-10-17 パナソニック株式会社 Ac結合インターフェイス回路
JP4501951B2 (ja) * 2007-03-27 2010-07-14 日本電気株式会社 差動伝送回路、ディスクアレイ装置、出力信号設定方法
US8239692B1 (en) * 2007-03-31 2012-08-07 Emc Corporation Automatic power-on system and method using high-speed communication line
JP2009021978A (ja) * 2007-06-11 2009-01-29 Panasonic Corp 伝送ケーブル
US7804793B1 (en) * 2007-09-27 2010-09-28 Emc Corporation SAS diplex communications
JP5359230B2 (ja) * 2008-02-04 2013-12-04 ソニー株式会社 送信装置および伝送データフォーマット決定方法
US7719324B1 (en) * 2008-04-04 2010-05-18 National Semiconductor Corporation Low voltage differential signal (LVDS) transmitter with output power control
US7928737B2 (en) * 2008-05-23 2011-04-19 Hernandez Marcos Electrical overstress and transient latch-up pulse generation system, circuit, and method
JP2010087545A (ja) * 2008-09-29 2010-04-15 Fujitsu Microelectronics Ltd 差動出力回路
JP5358349B2 (ja) * 2009-08-26 2013-12-04 ザインエレクトロニクス株式会社 データ送信回路及びデータ通信装置
JP2011071852A (ja) * 2009-09-28 2011-04-07 Fujitsu Ltd 伝送システムおよび伝送方法
US8188764B2 (en) * 2010-03-18 2012-05-29 Sandisk Technologies Inc. Efficient electrical hibernate entry and recovery

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191317A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 差動信号伝送回路
JPH1117590A (ja) * 1997-06-26 1999-01-22 Toshiba Corp 誘導線断線検出装置および方法、ラジオ再放送システム
JP2010213246A (ja) * 2009-03-12 2010-09-24 Ricoh Co Ltd 受信装置、駆動装置、画像形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016180726A (ja) * 2015-03-25 2016-10-13 日本電気株式会社 断線検知装置、断線検知機能付き装置および断線検知方法

Also Published As

Publication number Publication date
US20120224614A1 (en) 2012-09-06
JP5234374B2 (ja) 2013-07-10
US9509421B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
WO2008110957A3 (en) Node of a distributed communication system, node and monitoring device coupled to such communication system
KR20070001579A (ko) 디스플레이장치
JP5234374B2 (ja) 差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブル
JP2014059800A (ja) 設備制御システム、コネクタ接続不良検出方法、およびi/oモジュール
KR101581309B1 (ko) 보드단위별 연동고장검출 및 배제 방식 항공전자장비
US9058294B2 (en) Programmable logic controller
JP6471569B2 (ja) 断線検知装置、断線検知機能付き装置および断線検知方法
JP2009187284A (ja) ボード間接続監視装置
JP2010238000A (ja) モジュールのバス接続/切り離し装置
TWI423638B (zh) 通訊系統、測試裝置、通訊裝置、通訊方法以及測試方法
JP7283787B2 (ja) 通信ケーブルの診断装置及び通信ケーブルの診断方法
JP2012063837A (ja) 異常通知システムおよび半導体試験装置
JP5631796B2 (ja) 火災報知設備の中継器
JP2012203447A (ja) Hart通信機能を有する入出力装置
KR20120030641A (ko) 플랜트 다중화 제어 시스템
JP6361202B2 (ja) 情報処理装置、診断方法、及び、プログラム
JP4419094B2 (ja) 情報処理装置および方法、並びにプログラム
JP6234388B2 (ja) 2重系制御装置
JP2012133675A (ja) 画像処理装置
KR101649824B1 (ko) Emc 시험 시스템
JP2014071773A (ja) 二重化制御装置およびその制御方法
JP2014059802A (ja) 設備制御システムおよびコネクタ接続不良検出方法
JP2011242243A (ja) 配線診断システム
JP2009104870A (ja) 電圧監視システム
WO2014196078A1 (ja) プログラマブルコントローラシステムおよびエンジニアリングツール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5234374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees