JP2012114608A - 半導体スイッチ - Google Patents
半導体スイッチ Download PDFInfo
- Publication number
- JP2012114608A JP2012114608A JP2010260804A JP2010260804A JP2012114608A JP 2012114608 A JP2012114608 A JP 2012114608A JP 2010260804 A JP2010260804 A JP 2010260804A JP 2010260804 A JP2010260804 A JP 2010260804A JP 2012114608 A JP2012114608 A JP 2012114608A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- low
- transistor
- side switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】電源回路部は、正の電源電位よりも高い第1の電位と、負の第2の電位と、を生成する。駆動回路部は、前記電源回路部に接続され、端子切替信号に応じて前記第1の電位をハイレベルとし前記第2の電位をローレベルとする制御信号を出力する。スイッチ部は、制御信号を入力して端子間の接続を切り替える。前記駆動回路部は、第1と、第2のレベルシフタと、第1の回路と、を有する。前記第2のレベルシフタは、前記第1のレベルシフタの出力電位に応じて互いに排他的にオンする第2のハイサイドスイッチと第2のローサイドスイッチとを有し、前記制御信号を出力する。前記第1の回路は、前記端子切替信号に応じて、前記制御信号の電位の変化よりも前に前記第2のローサイドスイッチに前記電源電位を供給し、または前記ハイサイドスイッチに前記接地電位を供給する。
【選択図】図1
Description
図1は、第1の実施形態に係る半導体スイッチの構成を例示するブロック図である。
図1に表したように、半導体スイッチ1においては、共通端子ANTと各高周波端子RF1〜RF4との端子間の接続を切り替えるスイッチ部2が設けられている。スイッチ部2は、駆動回路部3から出力される制御信号Con1a〜Con4bに応じて端子間の接続を切り替える。
なお、図1においては、スイッチ部2の構成として、SP4Tスイッチを例示したが、他の構成のスイッチに対しても同様に適用でき、kPlT(k、lは自然数)スイッチを構成することもできる。
スイッチ部2においては、共通端子ANTと各高周波端子RF1〜RF4との間には、それぞれ第1のスイッチ素子11a〜11dが接続されている。第1のスイッチ素子11a〜11dをそれぞれオンさせることにより、共通端子ANTと各高周波端子RF1〜RF4との間に伝送路が形成される。
図4において説明するように、レベルシフタ5aにおいては、この第1の回路8aにより伝搬遅延時間が短くなり、スイッチ部2の端子切替時の応答特性が改善される。
レベルシフタ5aは、切替信号端子IN1から1ビットの端子切替信号を入力して、ハイレベルが第1の電位Vpにローレベルが第2の電位Vnにレベルシフトされた制御信号Con1a、Con1bを出力する。レベルシフタ5bは、切替信号端子IN2から1ビットの端子切替信号を入力して、制御信号Con2a、Con2bを出力する。レベルシフタ5cは、切替信号端子IN3から1ビットの端子切替信号を入力して、制御信号Con3a、Con3bを出力する。レベルシフタ5dは、切替信号端子IN4から1ビットの端子切替信号を入力して、制御信号Con4a、Con4bを出力する。
駆動回路部3のレベルシフタ5a〜5dは同一構成であるため、1つのレベルシフタ5aについて詳細に説明する。
第1のレベルシフタ6aにおいては、第1の高電位電源線13と第1の低電位電源線14との間に、第1のハイサイドスイッチ15と第1のローサイドスイッチ16とが直列に接続されている。第1の高電位電源線13には、第1の電位Vpが供給される。第1の低電位電源線14は、接地GNDに接続され、第1の低電位電源線14には、接地電位が供給される。
第1のローサイドスイッチ16は、一対の第1の入力トランジスタN1、N2による、差動回路で構成されている。
第2のローサイドスイッチ20には、一対の第3の直列トランジスタN3、N4、及び一対の第2の出力トランジスタN5、N6が設けられている。第3の直列トランジスタN3、N4、及び第2の出力トランジスタN5、N6は、NMOSで構成されている。
第2のローサイドスイッチ20は、一対の第3の直列トランジスタN3、N4及び一対の第2の出力トランジスタN5、N6による差動回路で構成されている。
第1のレベルシフタ6aにおいては、第1のハイサイドスイッチ15及び第1のローサイドスイッチ16は、第1の出力線9a側(第1の出力トランジスタP1、第1の直列トランジスタP3、第1の入力トランジスタN1)についてみると、端子切替信号に応じて互いに排他的にオンする。
第1の入力トランジスタN2のオンにより、第1のハイサイドスイッチ15の第1の出力線9b側の電位が低下する。また、第1の入力トランジスタN1のオフにより、第1のハイサイドスイッチ15の第1の出力線9a側は、第1の出力線9b側に対して高電位になる。
第1の出力線9bの電位は、第1の電位Vpと接地GNDとの電位差を、第1の出力線9b側の第1の出力トランジスタP2と第1の直列トランジスタP4とで分圧した電位になる。
なお、第1の直列トランジスタP3、P4は、PMOSのオフ時のゲート・ソース間電圧及びドレイン・ソース間電圧を低減するために第1の出力トランジスタP1、P2と直列に接続されている。例えば、上記の数値例の場合、オフ時の第1の出力トランジスタP2及び第1の直列トランジスタP4の各ゲート・ソース間電圧及び各ドレイン・ソース間電圧は、2.8Vを超えない。
第2の出力トランジスタN6のドレイン電位N2Bは、電源電位Vddになり、第2の出力トランジスタN5がオンする。第2の出力トランジスタN5のドレイン電位N2Aは、接地電位になり、第2の出力トランジスタN6はオフする。第3の直列トランジスタN3はオンし、第3の直列トランジスタN4はオフする。第2のローサイドスイッチ20はオンする。
このように、第2のローサイドスイッチ20は、第2のハイサイドスイッチ19のオンまたはオフの状態に応じてオフまたはオンする前に、第1の回路8aによりオンする。
図3は、比較例のレベルシフタの主要な信号の波形図であり、(a)は第2の出力トランジスタのドレイン電位N22A、N22B、(b)は制御信号Con1a、Con1bの電位を示す。なお、図3においては、時間time=20μsで、切替信号端子IN1に入力される端子切替信号がハイレベルからローレベルに変化した場合の信号の波形を表している。
従って、スイッチ部2のオン抵抗を小さくするほどゲート容量は大きくなり、レベルシフタ5aの伝搬遅延時間が長くなる。また、スイッチ部2のスイッチ切替時間が長くなる。
図4は、図2に表したレベルシフタの主要な信号の波形図であり、(a)は第2の出力トランジスタのドレイン電位N22A、N22B、(b)は制御信号Con1a、Con1bの電位を示す。
このように、第1の回路8aにより、第2及び第3の直列トランジスタP7、P8、N3、N4による伝搬遅延時間の増加を抑制することができる。
このように、半導体スイッチ1においては、端子切替時の応答特性を改善することができる。
図6は、第2の実施形態に係る半導体スイッチのレベルシフタの構成を例示する回路図である。なお、図2に表したレベルシフタ5aと共通する要素には同一の符号を付している。
図6に表したように、レベルシフタ5aaにおいては、図2に表したレベルシフタ5aに第2の回路23aが追加されている。
従って、レベルシフタ5aaを駆動回路部3に用いることにより、端子切替時の応答特性をさらに改善することができる。
図7は、第3の実施形態に係る半導体スイッチのレベルシフタの構成を例示する回路図である。なお、図6に表したレベルシフタ5aaと共通する要素には同一の符号を付している。
図7に表したように、レベルシフタ5abは、図6に表したレベルシフタ5aaの第1のレベルシフタ6aを第1のレベルシフタ6aaに置き換えた構成である。他の要素については、図6に表したレベルシフタ5aaと同様である。
第1のローサイドスイッチ16は、NMOSの一対の第1の入力トランジスタN1、N2による、差動回路で構成されている。
第1のハイサイドスイッチ15aにおいては、第1の直列トランジスタP11、P12の各ゲートにも第1の入力トランジスタN1、N2の各ゲートと同じ端子切替信号が入力される。
なお、レベルシフタ5abにおいては、第1の直列トランジスタP11、P12の各ゲートは、第1の入力トランジスタN1、N2の各ゲートにそれぞれ接続されている。そのため、PMOSの各ゲート・ソース間には、第1の電位Vpと接地電位との電位差がかかる。
図8は、第4の実施形態に係る半導体スイッチのレベルシフタの構成を例示する回路図である。
図8に表したように、レベルシフタ5acは、第1のレベルシフタ6ab、第2のレベルシフタ7aa、第1の回路8aa、第2の回路23aを有する。
第1のハイサイドスイッチ15bは、一対の第1の入力トランジスタP13、P14による、差動回路で構成されている。
第1の出力トランジスタN9は、第1の出力線9aと第1の低電位電源線14との間に接続されている。第1の出力トランジスタN10は、第1の出力線9bと第1の低電位電源線14との間に接続されている。第1の出力トランジスタN9、N10は、クロスカップル接続されている。なお、図8においては、第1の出力線9は一対の第1の出力線9a、9bにより構成されている。
第2のハイサイドスイッチ19aには、一対の第3の直列トランジスタP17、P18、及び一対の第2の出力トランジスタP15、P16が設けられている。第3の直列トランジスタP17、P18、及び第2の出力トランジスタP15、P16は、PMOSで構成されている。
第2のハイサイドスイッチ19aは、一対の第2の出力トランジスタP15、P16及び一対の第3の直列トランジスタP17、P18による差動回路で構成されている。
第1のレベルシフタ6abにおいては、端子切替信号が第1のハイサイドスイッチ15bの第1の入力トランジスタP13、P14に入力される。第1のローサイドスイッチ16aは、第1のハイサイドスイッチ15bのオンまたはオフに応じて、オンまたはオフする。第1の出力線9a、9bには、ハイレベルがほぼ第1のバイアス電位Vb1、ローレベルが第2の電位Vnにレベルシフトされた信号が出力される。
第2の出力トランジスタP15のドレインは、接地電位になり、第2の出力トランジスタP16がオンする。第2の出力トランジスタP15はオフし、第3の直列トランジスタP18はオンする。また、第3の直列トランジスタP17はオフする。従って、第2のハイサイドスイッチ19aはオフする。
レベルシフタ5acにおいても、第1の回路8aaにより、第3の直列トランジスタP17、P18による伝搬遅延時間の増加を抑制することができる。
第2の回路23aは、切替信号端子IN1に入力された1ビットの端子切替信号に応じて、第2の出力線10a、10bを接地GNDと電気的に接続して、第2の出力線10a、10b(第2のレベルシフタの出力)に接地電位を供給する。
第2の出力線10a、10bから第2のローサイドスイッチ20、第2の低電位電源線18を介して、電源回路部4に流れる電荷の量が減少し、第2の電位Vnの変動が抑制される。
Claims (5)
- 正の電源電位よりも高い第1の電位と、負の第2の電位と、を生成する電源回路部と、
前記電源回路部に接続され、端子切替信号に応じて前記第1の電位をハイレベルとし前記第2の電位をローレベルとする制御信号を出力する駆動回路部と、
前記制御信号を入力して端子間の接続を切り替えるスイッチ部と、
を備え、
前記駆動回路部は、
前記第1の電位または前記電源電位が供給される第1の高電位電源線と、接地電位または前記第2の電位が供給される第1の低電位電源線と、の間に直列に接続され、前記端子切替信号に応じて互いに排他的にオンする第1のハイサイドスイッチと第1のローサイドスイッチとを有する第1のレベルシフタと、
前記第1の電位が供給される第2の高電位電源線と、前記第2の電位が供給される第2の低電位電源線と、の間に直列に接続され、前記第1のレベルシフタの出力電位に応じて互いに排他的にオンする第2のハイサイドスイッチと第2のローサイドスイッチとを有し、前記制御信号を出力する第2のレベルシフタと、
前記端子切替信号に応じて、前記制御信号の電位の変化よりも前に前記第2のローサイドスイッチに前記電源電位を供給しまたは前記ハイサイドスイッチに前記接地電位を供給して、前記第2のローサイドスイッチをオンさせる第1の回路と、
を有することを特徴とする半導体スイッチ。 - 前記駆動回路部は、前記制御信号の電位がハイレベルからローレベルに切り替わるよりも前に前記第2のレベルシフタの出力に前記接地電位を供給する第2の回路をさらに有することを特徴とする請求項1記載の半導体スイッチ。
- 前記端子切替信号は、前記第1のローサイドスイッチに入力され、
前記第1の高電位電源線には、前記第1の電位が供給され、
前記第1の低電位電源線には、前記接地電位が供給され、
前記第1の回路は、前記端子切替信号に応じて前記第2のローサイドスイッチに前記電源電位を供給することを特徴とする請求項1または2に記載の半導体スイッチ。 - 前記端子切替信号は、前記第1のローサイドスイッチ及び前記第1のハイサイドスイッチに入力され、
前記第1の高電位電源線には、前記第1の電位が供給され、
前記第1の低電位電源線には、前記接地電位が供給され、
前記第1の回路は、前記端子切替信号に応じて前記ローサイドスイッチに前記電源電位を供給することを特徴とする請求項1または2に記載の半導体スイッチ。 - 前記端子切替信号は、前記第1のハイサイドスイッチに入力され、
前記第1の高電位電源線には、前記電源電位が供給され、
前記第1の低電位電源線には、前記第2の電位が供給され、
前記第1の回路は、前記端子切替信号に応じて前記第2のハイサイドスイッチに前記接地電位を供給することを特徴とする請求項1または2に記載の半導体スイッチ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010260804A JP5489957B2 (ja) | 2010-11-24 | 2010-11-24 | 半導体スイッチ |
US13/234,010 US8476956B2 (en) | 2010-11-24 | 2011-09-15 | Semiconductor switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010260804A JP5489957B2 (ja) | 2010-11-24 | 2010-11-24 | 半導体スイッチ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012114608A true JP2012114608A (ja) | 2012-06-14 |
JP5489957B2 JP5489957B2 (ja) | 2014-05-14 |
Family
ID=46063796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010260804A Active JP5489957B2 (ja) | 2010-11-24 | 2010-11-24 | 半導体スイッチ |
Country Status (2)
Country | Link |
---|---|
US (1) | US8476956B2 (ja) |
JP (1) | JP5489957B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014003541A (ja) * | 2012-06-20 | 2014-01-09 | Toshiba Corp | 半導体集積回路、および、スイッチ装置 |
KR20150114910A (ko) * | 2014-04-02 | 2015-10-13 | 인피니언 테크놀로지스 아게 | 무선 주파수 스위치를 구동하기 위한 시스템 및 방법 |
KR20150139452A (ko) * | 2014-06-03 | 2015-12-11 | 인피니언 테크놀로지스 아게 | 무선 주파수 스위치에 대한 시스템 및 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016009938A (ja) * | 2014-06-23 | 2016-01-18 | 株式会社東芝 | 正負電位生成回路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001351393A (ja) * | 2000-06-09 | 2001-12-21 | Sharp Corp | 電圧レベルシフタ回路およびそれを用いた不揮発性半導体記憶装置 |
JP2003330434A (ja) * | 2002-03-14 | 2003-11-19 | Sharp Corp | レベルシフティング回路およびアクティブマトリックスドライバ |
JP2007310207A (ja) * | 2006-05-19 | 2007-11-29 | Hitachi Displays Ltd | 画像表示装置 |
JP2009027487A (ja) * | 2007-07-20 | 2009-02-05 | Toshiba Corp | 高周波半導体スイッチ装置 |
JP2010103971A (ja) * | 2008-09-25 | 2010-05-06 | Toshiba Corp | 高周波半導体スイッチ装置 |
JP2010246081A (ja) * | 2009-03-19 | 2010-10-28 | Toshiba Corp | スイッチ回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3037236B2 (ja) | 1997-11-13 | 2000-04-24 | 日本電気アイシーマイコンシステム株式会社 | レベルシフタ回路 |
JP4903845B2 (ja) * | 2009-08-31 | 2012-03-28 | 株式会社東芝 | 半導体スイッチ |
-
2010
- 2010-11-24 JP JP2010260804A patent/JP5489957B2/ja active Active
-
2011
- 2011-09-15 US US13/234,010 patent/US8476956B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001351393A (ja) * | 2000-06-09 | 2001-12-21 | Sharp Corp | 電圧レベルシフタ回路およびそれを用いた不揮発性半導体記憶装置 |
JP2003330434A (ja) * | 2002-03-14 | 2003-11-19 | Sharp Corp | レベルシフティング回路およびアクティブマトリックスドライバ |
JP2007310207A (ja) * | 2006-05-19 | 2007-11-29 | Hitachi Displays Ltd | 画像表示装置 |
JP2009027487A (ja) * | 2007-07-20 | 2009-02-05 | Toshiba Corp | 高周波半導体スイッチ装置 |
JP2010103971A (ja) * | 2008-09-25 | 2010-05-06 | Toshiba Corp | 高周波半導体スイッチ装置 |
JP2010246081A (ja) * | 2009-03-19 | 2010-10-28 | Toshiba Corp | スイッチ回路 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014003541A (ja) * | 2012-06-20 | 2014-01-09 | Toshiba Corp | 半導体集積回路、および、スイッチ装置 |
KR20150114910A (ko) * | 2014-04-02 | 2015-10-13 | 인피니언 테크놀로지스 아게 | 무선 주파수 스위치를 구동하기 위한 시스템 및 방법 |
KR101700503B1 (ko) | 2014-04-02 | 2017-01-26 | 인피니언 테크놀로지스 아게 | 무선 주파수 스위치를 구동하기 위한 시스템 및 방법 |
US9966946B2 (en) | 2014-04-02 | 2018-05-08 | Infineon Technologies Ag | System and method for a driving a radio frequency switch |
US10498332B2 (en) | 2014-04-02 | 2019-12-03 | Infineon Technologies Ag | System and method for a driving a radio frequency switch |
KR20150139452A (ko) * | 2014-06-03 | 2015-12-11 | 인피니언 테크놀로지스 아게 | 무선 주파수 스위치에 대한 시스템 및 방법 |
KR101712269B1 (ko) | 2014-06-03 | 2017-03-03 | 인피니언 테크놀로지스 아게 | 무선 주파수 스위치에 대한 시스템 및 방법 |
US9680463B2 (en) | 2014-06-03 | 2017-06-13 | Infineon Technologies Ag | System and method for a radio frequency switch |
Also Published As
Publication number | Publication date |
---|---|
JP5489957B2 (ja) | 2014-05-14 |
US8476956B2 (en) | 2013-07-02 |
US20120126875A1 (en) | 2012-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5400567B2 (ja) | 半導体スイッチ | |
JP4903845B2 (ja) | 半導体スイッチ | |
KR101387266B1 (ko) | 레벨 쉬프트 디바이스 | |
JP5383609B2 (ja) | 半導体スイッチ及び無線機器 | |
JP2010103971A (ja) | 高周波半導体スイッチ装置 | |
US10148298B2 (en) | Radio frequency switch apparatus having dynamic bias | |
US7400171B1 (en) | Electronic switch having extended voltage range | |
JP5489957B2 (ja) | 半導体スイッチ | |
JP2012070181A (ja) | 半導体スイッチ | |
KR100919655B1 (ko) | 입출력 회로 | |
JP2012065185A (ja) | レベルシフト回路 | |
US20120225627A1 (en) | Semiconductor switch and wireless device | |
JP5290015B2 (ja) | バッファ回路 | |
JP2013131979A (ja) | 高周波半導体スイッチ、端末装置 | |
US8937503B2 (en) | Switch control circuit, semiconductor device, and radio communication device | |
US8866466B2 (en) | Power generating circuit and switching circuit | |
JP5685664B2 (ja) | 半導体スイッチ | |
JP5538610B2 (ja) | 半導体スイッチ | |
JP3936952B2 (ja) | Ab級cmos出力回路 | |
JP4945215B2 (ja) | 半導体スイッチ集積回路 | |
JP5114226B2 (ja) | 半導体スイッチ回路 | |
CN111506150B (zh) | 输入电路 | |
US7733154B2 (en) | Semiconductor device | |
US20160269003A1 (en) | Switch control circuit and switch circuit | |
JP2008283277A (ja) | 半導体スイッチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5489957 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |