JP2012109630A - 半導体光集積素子 - Google Patents

半導体光集積素子 Download PDF

Info

Publication number
JP2012109630A
JP2012109630A JP2012054391A JP2012054391A JP2012109630A JP 2012109630 A JP2012109630 A JP 2012109630A JP 2012054391 A JP2012054391 A JP 2012054391A JP 2012054391 A JP2012054391 A JP 2012054391A JP 2012109630 A JP2012109630 A JP 2012109630A
Authority
JP
Japan
Prior art keywords
layer
core layer
region
width
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012054391A
Other languages
English (en)
Other versions
JP5553075B2 (ja
Inventor
Takeshi Yamatoya
武 大和屋
Taisuke Miyazaki
泰典 宮崎
Toshitaka Aoyanagi
利隆 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012054391A priority Critical patent/JP5553075B2/ja
Publication of JP2012109630A publication Critical patent/JP2012109630A/ja
Application granted granted Critical
Publication of JP5553075B2 publication Critical patent/JP5553075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】本発明は、リッジ型導波路とハイメサ型導波路とを同一基板上に有する光導波路、半導体光集積素子において、リッジ型導波路とハイメサ型導波路の境界で発生する光の反射を低減させた構造を提供することを目的とする。
【解決手段】下部クラッド層と、該下部クラッド層の一部分の上層に形成された光を発生する第1コア層と、該下部クラッド層の上層かつ該第1コア層が形成されていない領域に形成された光を吸収する第2コア層と、該第1コア層と該第2コア層の上層に重なるように形成された上部クラッド層とを備え、該第2コア層の屈折率が該第1コア層の屈折率より低く、該第2コア層は、該第1コア層と接触面を有し該接触面と平行な方向の該第2コア層の幅が該接触面から離れる方向に所定幅まで漸減する漸減部と、該漸減部の幅が該所定幅である部分と接触し該所定幅で直線状に形成されたストライプ部とを有する。
【選択図】図1

Description

本発明は半導体光集積素子に関し、特に、光導波路の境界部においてレーザ光反射を低減した半導体光集積素子に関するものである。
半導体レーザの光導波路として、上部クラッド層をメサストライプ状にエッチングして水平方向の光閉じ込めを行うリッジ型導波路や、上部クラッド層のみだけでなくコア層および下部クラッド層もメサストライプ状にエッチングしたハイメサ型導波路がある。
リッジ型導波路はコア層をエッチングしない構造であるため、半導体光素子の側面の欠陥準位を低減できる。一方、ハイメサ型導波路は、水平方向の光閉じ込めが大きいことや電気キャパシタンスを低減できるなどの特徴をもつ(例えば、特許文献1参照)。
リッジ型導波路とハイメサ型導波路は特性が異なるため、半導体光集積素子でこれらを組み合わせることで、全体の特性向上が図れる。例えば電界吸収型光変調器を集積した半導体レーザにおいて、半導体レーザ部をリッジ型導波路構造とし、光変調器部をハイメサ型導波路構造とする。このような構造とすることで、レーザ部では欠陥準位を低減できるためレーザ特性が向上し、光変調器部では電気キャパシタンスが低減でき、高速変調が可能になる。
特開2000−228558号公報
上述した半導体光集積素子において、リッジ型導波路とハイメサ型導波路では光モードの分布が異なる。このため、両者の境界部で光の反射が発生し、半導体光集積素子の特性を劣化させる。例えば、電界吸収型変調器集積半導体レーザでは、レーザ部と光変調器部の境界での光反射により、レーザの単一波長性が劣化するという問題があった。
本発明は上記課題を解決するためになされたもので、その目的は、リッジ型導波路とハイメサ型導波路とを同一基板上に有する光導波路、半導体光集積素子において、リッジ型導波路とハイメサ型導波路の境界で発生する光の反射を低減させた構造を提供することである。
本発明に係る半導体光集積素子は、下部クラッド層と、該下部クラッド層の一部分の上層に形成された光を発生する第1コア層と、該下部クラッド層の上層かつ該第1コア層が形成されていない領域に形成された光を吸収する第2コア層と、該第1コア層と該第2コア層の上層に重なるように形成された上部クラッド層とを備え、該第2コア層の屈折率が該第1コア層の屈折率より低く、該第2コア層は、該第1コア層と接触面を有し該接触面と平行な方向の該第2コア層の幅が該接触面から離れる方向に所定幅まで漸減する漸減部と、該漸減部の幅が該所定幅である部分と接触し該所定幅で直線状に形成されたストライプ部とを有する事を特徴とする。
本発明によれば、リッジ型導波路とハイメサ型導波路とを同一基板上に有する光導波路、半導体光集積素子において、リッジ型導波路とハイメサ型導波路の境界で発生する光の反射を低減させた構造を得ることができる。
実施の形態1に係る光導波路及び半導体光集積素子の斜視図である。 実施の形態1に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態1に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態1に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態1に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態1に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態1に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態2に係る光導波路及び半導体光集積素子の斜視図である。 実施の形態2に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態2に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態2に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態2に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態2に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態2に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態2に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態2に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態2に係る光導波路及び半導体光集積素子の製造方法を示す断面図である。 実施の形態3に係る光導波路及び半導体光集積素子の斜視図である。 実施の形態3に係る下部クラッド層3、第1コア層20、第2コア層21、上部クラッド層10の配置を説明する図である。 実施の形態3に係る半導体光集積素子の上面図である。 実施の形態3に係る半導体光集積素子の断面図である。 実施の形態3に係る半導体光集積素子の断面図である。 実施の形態3に係る半導体光集積素子の断面図である。 実施の形態3に係る半導体光集積素子の断面図である。 実施の形態3に係る半導体光集積素子の断面図である。 実施の形態3に係るメサストライプの幅が最適化された半導体光集積素子の上面図である。 実施の形態3に係るメサストライプの幅が最適化された半導体光集積素子の断面図である。 実施の形態3に係るメサストライプの幅が最適化された半導体光集積素子の断面図である。 実施の形態3に係るメサストライプの幅が最適化された半導体光集積素子の断面図である。
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
実施の形態1.
本実施の形態1に係る光導波路、及び半導体光集積素子について、図1を参照して説明する。図1は、電界吸収型光変調器(EA変調器)と分布帰還型半導体レーザ(DFB−LD)をモノリシックに集積した光変調器集積レーザの斜視図である。
上述した光変調器および半導体レーザは、同一のp型InP基板(以下、単に「基板」という)上に形成されている。上記光変調器および半導体レーザにより、レーザ光を生成し、出射するための光導波路が構成されている。この光導波路は、分布帰還型半導体レーザ部(以下、単に「半導体レーザ部」という)Iと、電界吸収型光変調器部(以下、単に「光変調器部」という)IIと、これらの電気的分離を行う中間部としてのアイソレーション部IIIから構成されている。以下、基板、光導波路、半導体レーザ、及び光変調器を含む全体を「光変調器集積半導体レーザ」と称する。
図1に示すように、光変調器集積半導体レーザ1の長手方向に沿って、半導体レーザ部I、アイソレーション部III、及び光変調器部IIの中央を横断するように、メサストライプ12が設けられている。半導体レーザ部Iのメサストライプ12の両外側には面17が延在し、この面の基板2の上面からの高さは、光変調器部IIのメサストライプ12の両外側に延在する面18よりも高くなっている。
また、アイソレーション部IIIのメサストライプ12の両外側には面19が延在し、この面の基板2の上面からの高さは、半導体レーザ部I側から光変調器部II側に向かって、傾斜状に低くなっている。
次に、半導体レーザ部Iの構造について説明する。この部分では、基板2の上に、p型InPクラッド層(以下、「下部クラッド層」という)3が設けられ、その上に、InGaAsP分離閉じ込めヘテロ層(以下、「SCH層」という)6、InGaAsP/InGaAsP歪MQW(多重量子井戸)で構成された半導体レーザの活性層(以下、単に「活性層」という)8、SCH層7が順に積層されている。SCH層6、活性層8、及びSCH層7により、第1コア層21が構成されている。
SCH層7の上部には、周期的エッチングにより形成された回折格子20が設けられている。さらにその上には、メサストライプ12の両外側がエッチングされたn型InPクラッド層(以下、「上部クラッド層」という)10が設けられている。メサストライプ12の上面には、n型InGaAsコンタクト層(以下、単に「コンタクト層」という)11が設けられ、その上にn型電極15が設けられている。また、基板2の裏面側にはp型電極14が設けられている。
このように半導体レーザ部Iでは、基板2の上に下部クラッド層3、第1コア層21、上部クラッド層10が積層され、メサストライプ12の両外側には、上部クラッド層10が延在している。そして、p型電極14とn型電極15との間に電圧を印加することにより、第1コア層21でレーザ光が発生する。
また、半導体レーザ部Iでは、活性層8およびSCH層6、7の屈折率は、下部クラッド層3、上部クラッド層10の屈折率よりも高い。このため、第1コア層21は、基板2に対して垂直方向の光の閉じ込めを行うことができる。メサストライプ12の両外側の面17は、第1コア層21の上面、つまりSCH層7の上面より高い位置にあり、リッジ型光導波路構造となっている。
次に、アイソレーション部IIIについて説明する。アイソレーション部IIIは、基板2上の半導体レーザ部Iと光変調器部IIとの間に、隣接して設けられている。基板2の上には、下部クラッド層3が設けられ、その上にSCH層4、屈折率の高い光変調器吸収層(InGaAsP/InGaAsP歪MQW、以下、単に「吸収層」という)9、SCH層5が順に積層されている。SCH層4、吸収層9、及びSCH層5により、第2コア層22が構成されている。さらにその上に、上部クラッド層10が設けられている。第2コア層22は、半導体レーザ部Iとアイソレーション部IIIとの境界で、第1コア層21と接続されている。そして、メサストライプ12の両外側で、傾斜状の面19に、下部クラッド層3、第2コア層22、上部クラッド層10が延在している。
このようにアイソレーション部IIIでは、半導体レーザI部側から光変調器部II側に向かって、メサストライプ12の両外側の面19の高さが、ストライプ12方向で徐々に低くなるように変化する。そして、半導体レーザ部Iと光変調器部IIのメサストライプ12の両外側の面17と面18とを接続する構造になっている。
次に、光変調器部IIについて説明する。光変調器部IIは、基板2上のアイソレーション部IIIに隣接して設けられている。アイソレーション部IIIと同様に、基板2の上に、下部クラッド層3が設けられ、その上に第2コア層22、上部クラッド層10が積層されている。第2コア層22は、屈折率の高い吸収層9を有しているため、第1コア層21で発生したレーザ光を吸収することができる。メサストライプ12の側面には上部クラッド層10および第2コア層22が露出し、さらにメサストライプ12の両外側には下部クラッド層3が延在している。メサストライプ12の上面には、コンタクト層11が設けられ、その上にn型電極16が設けられている。また、基板2の裏面側には、p型電極14が設けられている。
このように光変調器部IIでは、屈折率の高い吸収層9及びSCH層4、5が第2コア層22となり、メサストライプ12の両外側の面18は、第2コア層22の下面、つまりSCH層4の下面より低いハイメサ型光導波路構造となっている。
すなわち、図1に示した構造により、アイソレーション部IIIの半導体レーザ部I側から光変調器部II側に向かって、レーザ光の光モード分布形状を徐々に変化させることができる。これにより、リッジ型導波路の半導体レーザ部Iとハイメサ型導波路の光変調器部IIの境界での光反射を、効果的に低減することができる。この結果、半導体レーザ部と光変調器部との境界部の反射により引き起こされる、レーザ単一波長性の劣化を抑制することができる。
次に、図1に示した光導波路及び半導体光集積素子の製造方法について、図2〜図7を参照して説明する。まず、図2に示すように、基板2の上にMOCVD(有機金属気相成長)法により、p型InPからなる下部クラッド層3、SCH層6、活性層8、SCH層7を順次積層する。さらに周期的エッチングにより、SCH層7の上部に回折格子20を形成する。
次に、最終的にアイソレーション部及び光変調器部が形成される領域(以下、それぞれ「領域III」、「領域II」という)の活性層8、SCH層6、7を選択的にエッチングして除去する。この結果、図3に示すように、基板2の上で最終的に半導体レーザ部が形成される領域(以下、「領域I」という)、領域II、及び領域IIIのうち、領域Iの下部クラッド層3の上に、レーザ光が発生する第1コア層21が形成される。
次に、図4に示すように、領域IIIおよび領域IIに、MOCVD法によりSCH層4、吸収層9、SCH層5を順次積層する。このとき領域Iの活性層8と、領域II及び領域IIIの吸収層9とを、バットジョイントにより結合させる。この結果、領域II、領域IIIの下部クラッド層3の上に、第1コア層21と接続され、最終的に形成される半導体レーザ部で発生するレーザ光を吸収するための第2コア層22が形成される。
次に、基板2上に、全面に上部クラッド層及びコンタクト層を、MOCVD法により順次形成する。この結果、図5に示すように、第1コア層21および第2コア層22の上に、上部クラッド層10及びコンタクト層11が形成される。さらに、コンタクト層11の上に、シリコン酸化膜、シリコン窒化膜、フォトレジストなどからなるマスクパターン101を形成する。
上記マスクパターン101を基板2の上面側から見た平面図を図6に示す。このマスクパターン101は、領域I、領域III、及び領域IIを所定幅で横断するストライプ状の第1パターン101aと、このパターンに対向して配置された一対の第2パターン101b、101cとにより構成されている。(なお、図6に、最終的に形成される光変調器集積半導体レーザ1のウェハ上での位置を示しておく)。
領域Iでは、第1パターン101aと第2パターン101bとの間隔、及び第1パターン101aと第2パターン101cとの間隔がdとなるように配置されている。領域IIでは、第1パターン101aと第2パターン101bとの間隔、及び第1パターン101aと第2パターン101cとの間隔が、dよりも小さいdとなるように配置されている。そして領域IIIでは、領域I側から領域II側に向かって、第1パターン101aと第2パターン101bとの間隔、及び第1パターン101aと第2パターン101cとの間隔が、dからdに漸減するように配置されている。このようにして、マスクパターン101の第1パターン101aと第2パターン101b、及び第1パターン101aと第2パターン101cとの間に、それぞれ開口部102が設けられている。
すなわち、マスクパターン101の中央部には、領域I、領域III、領域IIを横断するようにストライプ状の第1パターン101aが延在し、その両脇に開口部102が設けられている。開口部102の幅は、領域Iの方が領域IIよりも大きくなっている。そして領域IIIでは、領域Iと領域IIの開口部102を接続するように、開口部の幅が徐々に変化する。
次に、マスクパターン101をマスクとして、基板2の上面を選択的にエッチングする。例えば、RIE(Reactive Ion Etching)やICP(Inductively Coupled Plasma)などのドライエッチングにより行う。この結果、図7(斜視図)に示す形状が得られる。
上述したエッチングの際には、図6に示したマスクパターン101の開口部102の幅に依存して、エッチングレートが変化する。領域Iでは開口部102の幅が大きいため、この箇所でのエッチングレートは小さく、領域IIでは領域Iと比較して開口部102の幅が小さいため、エッチングレートは領域Iよりも相対的に大きくなる。領域IIIでは、領域Iから領域IIに向かって開口幅が徐々に小さくなるため、領域I側から領域II側に向かってエッチングレートが徐々に大きくなる。
このため、図7に示すように、領域Iではメサストライプ12の両外側の面17は、第1コア層21の上面、つまりSCH層7の上面より高くなっている。また、光変調器部IIではメサストライプ12両外側の面18は、第2コア層22の底面、つまりSCH層4の下面より低くなっている。更に領域IIIでは、メサストライプ12の両外側の面19の高さが、領域I側から領域II側に向かってストライプ方向で徐々に低くなり、面17と面18とを傾斜状に接続する形状となっている。
次に、上述したエッチングで用いたマスクパターン101を除去し、アイソレーション部IIIのコンタクト層11を除去する。さらに、メサストライプ12の直上以外の表面に、シリコン酸化膜を形成する。そして最後にn型電極、p型電極を形成する。この結果、図1に示した構造が得られる。
以上説明した製造方法により、図1に示した構造、即ち半導体レーザ部Iがリッジ型導波路であり、光変調器部IIがハイメサ型導波路であり、これらを接続するアイソレーション部IIIを有する構造が得られる。そして、アイソレーション部IIIでメサストライプ両脇部の面の高さが徐々に変化し、半導体レーザ部と光変調器部を接続する光導波路、およびこの光導波路を有する光変調器集積半導体レーザを得ることができる。
実施の形態2.
本実施の形態2に係る光導波路及び半導体光集積素子について、図8を参照して説明する。ここでは、実施の形態1と異なる点を中心に説明する。
図8に示すように、半導体レーザ部I、アイソレーション部III、及び光変調器部IIの中央部を横切るようにメサストライプ12が設けられ、その両外側に延在する面204の基板2の上面からの高さは、一定となっている。そして、アイソレーション部IIIでは、基板2の上面からの第2コア層22の高さが、半導体レーザ部I側から光変調器部II側に向かって高くなっている。
半導体レーザ部Iでは、活性層8およびSCH層6、7の屈折率は、下部クラッド層3、上部クラッド層10の屈折率よりも高い。このため、第1コア層21は、基板2に対して垂直方向の光の閉じ込めを行うことができる。第1コア層21の上面つまりSCH層7の上面はメサストライプ12の両外側の面204より低い位置にあり、リッジ型光導波路構造となっている。
一方、光変調器部IIでは、基板2の上面から第2コア層22の下端までの高さは、半導体レーザ部Iの基板2の上面から第1コア層21の上端までの高さよりも、高い構造となっている。すなわち、屈折率の高い吸収層9及びSCH層4、5が第2コア層22となり、第2コア層22の下面つまりSCH層4の下面は、メサストライプ12の両外側の面204より高い位置にあり、ハイメサ型光導波路構造となっている。
半導体レーザ部Iと光変調器部IIとの間にあるアイソレーション部IIIでは、第2コア層22を構成する吸収層203、SCH層201、202の基板2の上面からの高さが徐々に変化する。そして、半導体レーザ部Iとアイソレーション部IIIの境界で、半導体レーザ部Iの活性層8、SCH層6、7と、アイソレーション部IIIの吸収層203、SCH層201、202とを、それぞれ接続する構造となっている。
図8に示した構造では、半導体レーザ部Iの第1コア層21と光変調器部IIの第2コア層22の基板2の上面からの高さを異ならせるようにした。そして、アイソレーション部IIIでは、第2コア層22の基板2の上面からの高さを徐々に変化させ、半導体レーザ部Iの第1コア層21と、光変調器部IIの第2コア層22とを接続するようにした。これにより、リッジ型導波路とハイメサ型導波路の境界部での光反射を低減することが可能になる。その結果、半導体レーザ部と光変調器部との境界部の反射で引き起こされる、レーザ単一波長性の劣化を抑制することができる。
次に、図8に示した光導波路及び半導体光集積素子の製造方法について、図9〜図17を参照して説明する。まず、図9に示すように、基板2上の領域I、領域II及び領域IIIに、シリコン酸化膜などからなる第1マスクパターン301を形成する。基板2上の領域I、領域II、領域IIIは、それぞれ最終的に半導体レーザ部、光変調器部、アイソレーション部が形成される領域である。
上記第1マスクパターン301を基板2の上面側から見た平面図を図10に示す。第1マスクパターン301は、上述した領域I、領域III、領域IIを所定間隔Wで横断する2本のストライプ状のマスクパターン302a、302bにより構成されている。これらのマスクパターンは、領域Iでは第1の幅Lで設けられ、領域IIでは第1の幅Lよりも大きい第2の幅Lで設けられている。そして領域IIIでは、領域I側から領域II側に向かって、幅がLからLまで漸増するように設けられている(なお、図10に、最終的に形成される光変調器集積半導体レーザ1のウェハ上での位置を示しておく)。
このようにして、マスクパターン302aとマスクパターン302bとの間には、ストライプ状に開口部303が形成されている。マスクパターン302a、302bの幅は、領域Iよりも領域IIで太くなっている。そして、領域IIIでは領域I、領域IIの第1マスクパターン302a、302bを接続するように、幅が変化している。
次に、上述した第1マスクパターン301をマスクとして、有機金属気相エピタキシャル成長により、下部クラッド層3を形成する。このとき、基板2の上で、領域I、領域III、及び領域IIの第1マスクパターン301の2本のストライプ間に設けられた開口部303の位置で、下部クラッド層3の選択結晶成長が行われる。この結果、図10に示した開口部303の長手方向に沿った部分の断面は、図11に示すようになる。すなわち半導体レーザ部I、アイソレーション部III、光変調器部IIで、開口部303に沿って、下部クラッド層3の厚さが変化する構造が得られる。
上記選択成長の際には、図10に示したマスクパターン301の開口部303の両側のマスクパターン302a、302bの幅に依存して、成長速度が変化する。すなわち、領域Iではマスクパターン302a、302bの幅が小さいため、この箇所での結晶成長速度は小さい。領域IIでは、領域Iと比較して、マスクパターン302a、302bの幅が大きいため、この箇所での結晶成長速度は領域Iよりも相対的に大きくなる。領域IIIでは、領域I側から領域II側に向かってマスクパターン302a、302bの幅が徐々に大きくなるため、領域I側から領域II側に向かって、結晶成長速度が徐々に大きくなる。
この結果、図11に示すように領域Iの下部クラッド層3の厚さが、領域IIの下部クラッド層3の厚さよりも薄くなり、領域IIIでは厚さが徐々に変化し、領域Iと領域IIの下部クラッド層3を接続する形状となる。このようにして、基板2上に形成された第1マスクパターン301の2本のストライプ間に設けられた開口部303の位置に、選択的に下部クラッド層を形成する。この後、図示しないが、第1マスクパターン301を除去する。
次に、図12に示すように、基板2の上にSCH層6、活性層8、SCH層7を順次積層する。さらに周期的エッチングにより、領域IのSCH層7の上部に、回折格子20を形成する。次に、図示しないが、領域IIおよび領域IIIのSCH層6、7及び活性層8をエッチングして除去する。このようにして、領域Iの下部クラッド層3の上に、レーザ光が発生する第1コア層21を形成する。
次に、図13に示すように、MOCVD法により、領域IIにSCH層4、吸収層9、SCH層5を順次積層して、第2コア層22を形成する。また、これと同時に領域IIIに、SCH層201、吸収層203、及びSCH層202を順次積層して、第2コア層22を形成する。このとき、領域Iの第1コア層21の活性層8、SCH層6、7と、領域IIIの第2コア層22の吸収層203、SCH層201、202とを、それぞれバットジョイントにより結合させる。このようにして、領域IIIおよび領域IIの下部クラッド層3の上に、第1コア層21と接続され、レーザ光を吸収するための第2コア層22を形成する。
次に、図14に示すように、基板2の上で、領域I、領域II及び領域IIIの上に、第2マスクパターン304を形成する。この第2マスクパターン304を基板2の上面側から見た平面図を図15に示す。第2マスクパターン304は、図15に示すように、領域I、領域III、領域IIを所定間隔W(但し、Wは、図10に示したWと同一である必要はない)で横断する2本のストライプ状のマスクパターン305a、305bにより構成されている。これらのマスクパターンは、領域Iでは、第3の幅Lで設けられ、領域IIでは、第3の幅Lよりも小さい第4の幅Lで設けられている(但し、L及びLは、L、Lとは相関なし)。そして、領域IIIでは、領域I側から領域II側に向かって、幅がLからLに漸減するように設けられている。このとき、第2マスクパターン304のマスクパターン305a、305bの間に設けられた開口部306が、基板2上で、図10に示した第1マスクパターン301の開口部303が形成されていた位置と重なる領域ができる位置に形成する(なお、図15に、最終的に形成される光変調器集積半導体レーザ1のウェハ上での位置を示しておく)。
このようにして基板2の上に第2マスクパターン304を形成することにより、マスクパターン305a、305bの間に、ストライプ状の開口部306が形成される。このときマスクパターン305a、305bの幅は、領域IIよりも領域Iで太くなっている。そして、領域IIIでは領域I、IIのマスクパターン305a、305bを接続するように、幅が変化している。
次に、第2マスクパターン304をマスクとして、基板2上で、第1マスクパターン301の開口部303と第2マスクパターン304の開口部306とが重なる領域に、選択的に上部クラッド層10を形成する。例えば、有機金属気相エピタキシャル成長を用いて形成する。
上述した上部クラッド層10を形成する場合、図15に示したマスクパターン304の開口部306の両側のマスクパターン305a、305bの幅に依存して、成長速度が変化する。すなわち、領域Iではマスクパターン305a、305bの幅が大きいため、この箇所での結晶成長速度は大きい。領域IIでは、領域Iと比較して、マスクパターン305a、305bの幅が小さいため、この箇所での結晶成長速度は領域Iよりも相対的に小さくなる。領域IIIでは、領域I側から領域II側に向かってマスクパターン305a、305bの幅が徐々に小さくなるため、領域I側から領域II側に向かって、結晶成長速度が徐々に小さくなる。
この結果、図16に示すように、領域Iの上部クラッド層10の厚さが、領域IIの上部クラッド層10の厚さよりも厚くなり、領域IIIでは、領域I側から領域II側に向かって厚さが徐々に減少する形状となる。結局、上部クラッド層10の基板2の上面からの高さは、領域I、II及びIIIでほぼ一定となり、上部クラッド層10の上面は、領域I、III及び領域IIで、ほぼフラットな形状となる。
次に、図14、図15に示した第2マスクパターン304を除去する。そして、上部クラッド10の上に、n型InGaAsからなるコンタクト層を形成する。さらに、RIE(Reactive Ion Etching)やICP(Inductively Coupled Plasma)などのドライエッチングにより、基板2上にメサ状のストライプを形成する。この結果、図17(斜視図)に示す構造が得られる。
この構造では、領域I(半導体レーザ部I)の第1コア層21の上面、つまりSCH層7上面の高さは、メサストライプ12の両外側の面204より低くなっている。領域II(変調器部II)の第2コア層22の下面、つまりSCH層4の下面の高さは、メサストライプ12の両外側の面204より高くなっている。領域III(アイソレーション部III)の第2コア層22、つまり吸収層203、SCH層201、202の高さは徐々に変化している。そして領域Iの活性層8と領域IIIの吸収層9を接続し、領域IのSCH層6、7と領域IIIのSCH層201、202とをそれぞれ接続する構造となっている。
次に、領域III(アイソレーション部III)のコンタクト層を除去する。さらにメサストライプ12の直上以外の表面に、シリコン酸化膜を選択的に形成する。そして最後に、メサストライプ12の上面にn型電極を形成し、基板2の裏面側にp型電極を形成する。
以上説明した製造方法により、図8に示した構造、即ち半導体レーザ部Iがリッジ型導波路であり、光変調器部IIがハイメサ型導波路であり、これらを接続するアイソレーション部IIIを有する構造が得られる。そして、アイソレーション部IIIでコア層の高さが徐々に変化し、半導体レーザ部と光変調器部のコア層を接続する光導波路、およびこの光導波路を有する光変調器集積半導体レーザを得ることができる。
実施の形態3
本実施形態は光変調器集積半導体レーザの半導体レーザ部と光変調器部との間の反射を抑制し、かつ諸特性を向上させた光変調器集積半導体レーザに関する。図18は本実施形態の光変調器集積半導体レーザを説明するための図である。図18は本実施形態の光変調器集積半導体レーザの斜視図である。本実施形態の光変調器集積半導体レーザが備える半導体レーザ部、光変調器部の構成は図1で表される実施形態1の構成と同様である。本実施形態の特徴は光変調器集積半導体レーザが有する下部クラッド層3、第1コア層21、第2コア層23、上部クラッド層10の配置にある。図18に表される構造の下部クラッド層3、第1コア層21、第2コア層23、上部クラッド層10について図19を用いて詳細に説明する。
図19は下部クラッド層3、第1コア層21、第2コア層23、上部クラッド層10の上面図である。下部クラッド層3の上面図は図19(A)である。下部クラッド層3は半導体レーザ部I、光変調器部II、アイソレーション部IIIに形成されている。図19(A)の網掛け部分は、下部クラッド層3が僅かにエッチングされている部分を表している。従って下部クラッド層3の網掛け部分は斜線部部分よりも下部クラッド層3が薄い領域である。なお、下部クラッド層3斜線部分のエッチングは意図的に行われるものではないので、下部クラッド層3は半導体レーザ部I、光変調器部II、アイソレーション部IIIに渡って平坦な面を形成していても良い。
次に、図19(B)に示される第1コア層21と第2コア層23の配置について説明する。図18に示される通り、第1コア層21とはSCH層6、活性層8、SCH層7からなる構造である。第2コア層23とはSCH層4、吸収層9、SCH層5からなる構造の事である。第1コア層21は半導体レーザ部Iに形成される。第2コア層23はアイソレーション部IIIにおいては、半導体レーザ部Iに接する面から光変調器部IIに接する面に向かってその幅が漸減するように形成されている。また、第2コア層23は第1コア層と接触する面を備えている。光変調器部IIにおける第2コア層23は、前述のアイソレーション部IIIにおける第2コア層23が光変調器部IIと接する面で有する幅を維持して形成される。そして光変調器部IIの第2コア層23はアイソレーション部IIIの第2コア層23と連続するようにストライプ状に形成されている。なお、第1コア層21と第2コア層23は図19(A)の斜線部と重なるように形成される。
次に図19(C)に示されている上部クラッド層10の配置について説明する。上部クラッド層10は前述の第1コア層21と第2コア層23が形成される領域と重なるようにそれらの上層に形成されている。図19(C)網掛け部、斜線部共に上部クラッド層10が形成される領域である。しかし網掛け部はエッチングにより上部クラッド層の膜厚が減じられているため、斜線部よりは膜厚が薄くなっている。上述のエッチングはメサストライプ12形成のために行われる。そして、図19(C)斜線部分で表される上部クラッド層10の幅は半導体レーザ部I、光変調器部II、アイソレーション部IIIに渡って一定である。この斜線部分で表される上部クラッド層10が図18に示されるメサストライプ12の一部を構成している。
上述してきたように、本実施形態の光変調器集積半導体レーザは図19(A)で表される下部クラッド層3の上層に、下部クラッド層3の斜線部分と重なるように図19(B)で示す第1コア層21と第2コア層23が形成される。さらに第1コア層21と第2コア層23の上層に、第1コア層21又は第2コア層23に重なるように上部クラッド層10が形成される構成を備える(図19(C))。ここで、図20に、図18の上面図を示す。なお図20においては説明の便宜上電極15、16は省略している。また、面17は上部クラッド層10の表面であり、面18は下部クラッド層3の表面である。図20においてアイソレーション部IIIにおける面17の、メサストライプ長手方向と垂直方向の幅は、幅Wとして記載されている。幅Wはアイソレーション部IIIの半導体レーザ部Iと接する部分で最大値をとり光変調器部IIと接する部分に向かって漸減する。Wは光変調器部IIに接する部分でメサストライプ12の幅と一致する。図19の破線A、B、C、D、Eにおける光変調器集積半導体レーザの断面をそれぞれ図21〜図25に示す。
このように、本実施形態のアイソレーション部IIIにおけるメサストライプ12の両外側は、半導体レーザ部Iと接する部分から光変調器部IIに接する部分にかけて前述したWが漸減する構成である。このような構造により、光変調器部IIに伝送されるべき半導体レーザ部Iで発生した光の光モード分布形状をアイソレーション部IIIにおいて徐々に変化させる事ができる。半導体レーザ部Iから光変調器部IIへの光の光モード分布形状を段階的に変化させる事により、半導体レーザ部Iと光変調器部IIとの間の光の反射を抑制できる。そして前述の反射を抑制する事で光パワーの損失低減とレーザの単一波長性を維持する事ができる。
本実施形態ではメサストライプ12の長手方向と垂直方向のメサストライプ12の長さ(以後、メサストライプ幅と称する)は、半導体レーザ部I、光変調器部II、アイソレーション部IIIに渡って一定としたが本発明はこれに限定されない。すなわち、図26に示す光変調器集積半導体レーザの上面図のように、半導体レーザ部Iのメサストライプ幅W1が光変調器IIのメサストライプ幅W2と異なっていても、前述したアイソレーション部IIIの幅Wが半導体レーザ部Iとの接触面から光変調器部IIとの接触面へ漸減する限り本発明の効果は得られる。図26の破線F、破線G、破線Hの断面をそれぞれ図27、図28、図29に示す。このように半導体レーザ部Iのメサストライプ幅W1と光変調器部IIのメサストライプ幅W3をそれぞれ最適な値とする事で特性の最適化が可能である。具体的には、半導体レーザの電流−光出力特性、閾値電流・光出力の温度依存性、光変調器の変調帯域、消光比などの特性をそれぞれ最適化できる。従って図26のような構成によれば、半導体レーザ部Iと光変調器部IIとの間の光の反射を抑制しながらも、メサストライプ幅の最適化により諸特性を最適化できる。
1 光変調器集積半導体レーザ、2 p型InP基板、3 p型InPクラッド層(下部クラッド層)、4、5、6、7 InGaAsP分離閉じ込めヘテロ層(SCH層)、8 InGaAsP/InGaAsP歪MQW層(活性層)、9 光変調器吸収層(InGaAsP/InGaAsP歪MQW)、10 n型InPクラッド層(上部クラッド層)、11 コンタクト層、12 メサストライプ、14 p型電極、15、16 n型電極、20 回折格子、21 第1コア層、22 第2コア層、23 実施形態3の第2コア層

Claims (3)

  1. 下部クラッド層と、
    前記下部クラッド層の一部分の上層に形成された光を発生する第1コア層と、
    前記下部クラッド層の上層かつ前記第1コア層が形成されていない領域に形成された光を吸収する第2コア層と、
    前記第1コア層と前記第2コア層の上層に重なるように形成された上部クラッド層とを備え、
    前記第2コア層の屈折率が前記第1コア層の屈折率より低く、
    前記第2コア層は、前記第1コア層と接触面を有し前記接触面と平行な方向の前記第2コア層の幅が前記接触面から離れる方向に所定幅まで漸減する漸減部と、
    前記漸減部の幅が前記所定幅である部分と接触し前記所定幅で直線状に形成されたストライプ部とを有する事を特徴とする半導体光集積素子。
  2. 前記上部クラッド層は、前記所定幅で、前記ストライプ部とその延長線上の上層に、連続的に他の部分よりは膜厚の厚い部分を有する事を特徴とする請求項1に記載の半導体光集積素子。
  3. 前記上部クラッド層は、前記ストライプ部とその延長線上の上層に連続的に他の部分よりは膜厚の厚い部分を有し、
    前記第1コア層の上層に形成された前記膜厚の厚い部分の幅は、前記第2コア層のストライプ構造の上層に形成された前記膜厚の厚い部分の幅よりも大きい事を特徴とする請求項1に記載の半導体光集積素子。
JP2012054391A 2006-08-10 2012-03-12 半導体光集積素子 Active JP5553075B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012054391A JP5553075B2 (ja) 2006-08-10 2012-03-12 半導体光集積素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006218762 2006-08-10
JP2006218762 2006-08-10
JP2012054391A JP5553075B2 (ja) 2006-08-10 2012-03-12 半導体光集積素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007137573A Division JP4952376B2 (ja) 2006-08-10 2007-05-24 光導波路と半導体光集積素子の製造方法

Publications (2)

Publication Number Publication Date
JP2012109630A true JP2012109630A (ja) 2012-06-07
JP5553075B2 JP5553075B2 (ja) 2014-07-16

Family

ID=46494827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012054391A Active JP5553075B2 (ja) 2006-08-10 2012-03-12 半導体光集積素子

Country Status (1)

Country Link
JP (1) JP5553075B2 (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186693A (ja) * 1988-01-14 1989-07-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0738204A (ja) * 1993-07-20 1995-02-07 Mitsubishi Electric Corp 半導体光デバイス及びその製造方法
JPH0794833A (ja) * 1993-09-22 1995-04-07 Mitsubishi Electric Corp 半導体レーザおよびその製造方法
JP2000216492A (ja) * 1999-01-21 2000-08-04 Nec Corp 半導体光素子、その製造方法及び半導体光学装置
JP2002057400A (ja) * 2000-08-11 2002-02-22 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003174224A (ja) * 2001-12-07 2003-06-20 Furukawa Electric Co Ltd:The 化合物半導体デバイス及びその作製方法
JP2003177368A (ja) * 2001-12-11 2003-06-27 Fujitsu Ltd 半導体光変調器、マッハツェンダ型光変調器、及び光変調器一体型半導体レーザ
JP2003304028A (ja) * 2002-04-11 2003-10-24 Mitsubishi Electric Corp 光変調器集積半導体レーザ
JP2004095588A (ja) * 2002-08-29 2004-03-25 Furukawa Electric Co Ltd:The 光集積デバイス及びその製造方法
JP2005183955A (ja) * 2003-12-16 2005-07-07 Samsung Electronics Co Ltd 光検出器がモノリシック集積された電界吸収型光変調モジュール及びその製造方法
JP2005353910A (ja) * 2004-06-11 2005-12-22 Hitachi Ltd 単一電源駆動光集積装置
JP2008066703A (ja) * 2006-08-10 2008-03-21 Mitsubishi Electric Corp 光導波路、半導体光集積素子及びその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186693A (ja) * 1988-01-14 1989-07-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0738204A (ja) * 1993-07-20 1995-02-07 Mitsubishi Electric Corp 半導体光デバイス及びその製造方法
JPH0794833A (ja) * 1993-09-22 1995-04-07 Mitsubishi Electric Corp 半導体レーザおよびその製造方法
JP2000216492A (ja) * 1999-01-21 2000-08-04 Nec Corp 半導体光素子、その製造方法及び半導体光学装置
JP2002057400A (ja) * 2000-08-11 2002-02-22 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003174224A (ja) * 2001-12-07 2003-06-20 Furukawa Electric Co Ltd:The 化合物半導体デバイス及びその作製方法
JP2003177368A (ja) * 2001-12-11 2003-06-27 Fujitsu Ltd 半導体光変調器、マッハツェンダ型光変調器、及び光変調器一体型半導体レーザ
JP2003304028A (ja) * 2002-04-11 2003-10-24 Mitsubishi Electric Corp 光変調器集積半導体レーザ
JP2004095588A (ja) * 2002-08-29 2004-03-25 Furukawa Electric Co Ltd:The 光集積デバイス及びその製造方法
JP2005183955A (ja) * 2003-12-16 2005-07-07 Samsung Electronics Co Ltd 光検出器がモノリシック集積された電界吸収型光変調モジュール及びその製造方法
JP2005353910A (ja) * 2004-06-11 2005-12-22 Hitachi Ltd 単一電源駆動光集積装置
JP2008066703A (ja) * 2006-08-10 2008-03-21 Mitsubishi Electric Corp 光導波路、半導体光集積素子及びその製造方法

Also Published As

Publication number Publication date
JP5553075B2 (ja) 2014-07-16

Similar Documents

Publication Publication Date Title
JP4952376B2 (ja) 光導波路と半導体光集積素子の製造方法
JP4721924B2 (ja) 光導波路を伝搬する光と回折格子とを結合させた光素子
JP5686347B2 (ja) 双安定素子
US8319229B2 (en) Optical semiconductor device and method for manufacturing the same
JP4312239B2 (ja) 光素子及びその製造方法
JPS6327879B2 (ja)
JP2982422B2 (ja) 半導体レーザおよびその製造方法
US8472760B2 (en) Integrated semiconductor optical device
US7949020B2 (en) Semiconductor laser and optical integrated semiconductor device
JP2008198944A (ja) 半導体光集積素子
JP5287886B2 (ja) 光導波路を伝搬する光と回折格子とを結合させた光素子
JPWO2005074047A1 (ja) 光半導体素子およびその製造方法
JP2009054721A (ja) 半導体素子及び半導体素子の製造方法
WO2019225331A1 (ja) 半導体レーザ
JP5553075B2 (ja) 半導体光集積素子
JPH0548214A (ja) 分布反射型半導体レーザ
JP2009302376A (ja) 半導体光素子およびその製造方法
JP4161672B2 (ja) 光集積素子の製造方法
JP7524779B2 (ja) 半導体光素子およびその製造方法
JPH10163568A (ja) 変調器集積半導体レーザ
JP5957855B2 (ja) 半導体集積素子
JP2007027207A (ja) 半導体発光素子
WO2020230318A1 (ja) 半導体レーザ
JPH07325328A (ja) 半導体光変調器
JP5151532B2 (ja) 半導体光集積素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R150 Certificate of patent or registration of utility model

Ref document number: 5553075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250