JP2003174224A - 化合物半導体デバイス及びその作製方法 - Google Patents
化合物半導体デバイス及びその作製方法Info
- Publication number
- JP2003174224A JP2003174224A JP2001374282A JP2001374282A JP2003174224A JP 2003174224 A JP2003174224 A JP 2003174224A JP 2001374282 A JP2001374282 A JP 2001374282A JP 2001374282 A JP2001374282 A JP 2001374282A JP 2003174224 A JP2003174224 A JP 2003174224A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- mask
- semiconductor optical
- optical device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 本発明の目的は、ＤＦＢレーザとＥＡ光変調
器とを突き合わせ（バットジョイント）結合方式により
結合、集積化した化合物半導体デバイスに関し、結合損
失が低減され、光吸収が少ない層構造を備え、かつ良好
なデバイス特性を示す化合物半導体デバイス、及びその
作製方法を提供する。 【解決手段】 本発明による作製方法によれば、バット
ジョイント成長時に、バットジョイントマスクとは別
に、選択領域成長マスクを組み合せて使用することによ
り、結合損失が低減され、光吸収が少ない層構造を備
え、かつ良好なデバイス特性を示す化合物半導体デバイ
スを実現している。
器とを突き合わせ（バットジョイント）結合方式により
結合、集積化した化合物半導体デバイスに関し、結合損
失が低減され、光吸収が少ない層構造を備え、かつ良好
なデバイス特性を示す化合物半導体デバイス、及びその
作製方法を提供する。 【解決手段】 本発明による作製方法によれば、バット
ジョイント成長時に、バットジョイントマスクとは別
に、選択領域成長マスクを組み合せて使用することによ
り、結合損失が低減され、光吸収が少ない層構造を備
え、かつ良好なデバイス特性を示す化合物半導体デバイ
スを実現している。
Description
【０００１】
【発明の属する技術分野】本発明は、分布帰還型半導体
レーザ素子（以下、ＤＦＢレーザと言う）と、電界吸収
による変調方式を利用した光変調器（以下、ＥＡ光変調
器と言う）とを突き合わせ（以下、バットジョイントと
言う）結合方式により結合、集積化した化合物半導体デ
バイスに関し、更に詳細には、結合損失が低減され、光
吸収が少ない層構造を備え、かつ良好なデバイス特性を
示す化合物半導体デバイス、及びその作製方法に関する
ものである。
レーザ素子（以下、ＤＦＢレーザと言う）と、電界吸収
による変調方式を利用した光変調器（以下、ＥＡ光変調
器と言う）とを突き合わせ（以下、バットジョイントと
言う）結合方式により結合、集積化した化合物半導体デ
バイスに関し、更に詳細には、結合損失が低減され、光
吸収が少ない層構造を備え、かつ良好なデバイス特性を
示す化合物半導体デバイス、及びその作製方法に関する
ものである。
【０００２】
【従来の技術】光変調器と、光変調器の光源として単一
縦モードの半導体レーザ素子とをモノリシックに集積し
た、光変調器−半導体レーザ素子集積の半導体光素子が
開発され、実用化されつつある。このような集積半導体
光素子の一つとして、光変調器には電界による吸収係数
の変化を利用する電界吸収型光変調器（以下、ＥＡ光変
調器と言う）を、ＥＡ光変調器の光源には分布帰還型半
導体レーザ素子（以下、ＤＦＢレーザと言う）を備えた
半導体光素子が注目されている。
縦モードの半導体レーザ素子とをモノリシックに集積し
た、光変調器−半導体レーザ素子集積の半導体光素子が
開発され、実用化されつつある。このような集積半導体
光素子の一つとして、光変調器には電界による吸収係数
の変化を利用する電界吸収型光変調器（以下、ＥＡ光変
調器と言う）を、ＥＡ光変調器の光源には分布帰還型半
導体レーザ素子（以下、ＤＦＢレーザと言う）を備えた
半導体光素子が注目されている。
【０００３】ここで、図５、及び図６（ａ）から（ｃ）
を参照して、従来のＥＡ光変調器−ＤＦＢレーザ・集積
半導体光素子（以下、ＥＡ−ＤＦＢレーザと言う）８０
の構成を説明する。図５は従来のＥＡ−ＤＦＢレーザの
平面図で、図６（ａ）は図５の線II−IIに沿った断面図
であり、図６（ｂ）は図５の線III−IIIに沿った断面図
であり、図６（ｃ）は線IV−IVに沿った断面図である。
従来のＥＡ−ＤＦＢレーザ８０は、半絶縁性埋め込み層
で多重量子井戸構造を含むヘテロ接合構造を埋め込ん
だ、ＧａＩｎＡｓＰ系ＳＩ−ＢＨ（Semi-Insulating Bu
ried Heterostructure）型のＤＦＢレーザ８０Ａ及びＥ
Ａ光変調器８０Ｂから構成された半導体光素子であっ
て、図６（ａ）に示すように、ＤＦＢレーザ８０ＡとＥ
Ａ光変調器８０Ｂとを一つのｎ−ＩｎＰ基板上１２に導
波方向に同軸状でモノリシックに集積させたものであ
る。
を参照して、従来のＥＡ光変調器−ＤＦＢレーザ・集積
半導体光素子（以下、ＥＡ−ＤＦＢレーザと言う）８０
の構成を説明する。図５は従来のＥＡ−ＤＦＢレーザの
平面図で、図６（ａ）は図５の線II−IIに沿った断面図
であり、図６（ｂ）は図５の線III−IIIに沿った断面図
であり、図６（ｃ）は線IV−IVに沿った断面図である。
従来のＥＡ−ＤＦＢレーザ８０は、半絶縁性埋め込み層
で多重量子井戸構造を含むヘテロ接合構造を埋め込ん
だ、ＧａＩｎＡｓＰ系ＳＩ−ＢＨ（Semi-Insulating Bu
ried Heterostructure）型のＤＦＢレーザ８０Ａ及びＥ
Ａ光変調器８０Ｂから構成された半導体光素子であっ
て、図６（ａ）に示すように、ＤＦＢレーザ８０ＡとＥ
Ａ光変調器８０Ｂとを一つのｎ−ＩｎＰ基板上１２に導
波方向に同軸状でモノリシックに集積させたものであ
る。
【０００４】ＤＦＢレーザ８０Ａは、図６（ａ）に示す
ように、ＥＡ光変調器８０Ｂと共通のｎ−ＩｎＰ基板１
２のＤＦＢレーザ領域上に、膜厚１００ｎｍのｎ−Ｉｎ
Ｐ下部クラッド層１４、バンドギャップ波長λｇが１．
５５μｍでＧａＩｎＡｓＰからなる井戸数５のＳＣＨ−
ＭＱＷ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド
層１８、バンドギャップ波長λｇが１．２μｍのＧａＩ
ｎＡｓＰからなる膜厚１０ｎｍの回折格子形成層２０を
エッチングして形成された回折格子２０ａと、ｐ−Ｉｎ
Ｐキャップ層２２を含む膜厚２００ｎｍのｐ−ＩｎＰ上
部クラッド層２４と、並びにそれぞれＥＡ光変調器８０
Ｂと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッ
ド層３２及び、膜厚３００ｎｍのｐ−ＧａＩｎＡｓコン
タクト層３８との積層構造を有する。
ように、ＥＡ光変調器８０Ｂと共通のｎ−ＩｎＰ基板１
２のＤＦＢレーザ領域上に、膜厚１００ｎｍのｎ−Ｉｎ
Ｐ下部クラッド層１４、バンドギャップ波長λｇが１．
５５μｍでＧａＩｎＡｓＰからなる井戸数５のＳＣＨ−
ＭＱＷ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド
層１８、バンドギャップ波長λｇが１．２μｍのＧａＩ
ｎＡｓＰからなる膜厚１０ｎｍの回折格子形成層２０を
エッチングして形成された回折格子２０ａと、ｐ−Ｉｎ
Ｐキャップ層２２を含む膜厚２００ｎｍのｐ−ＩｎＰ上
部クラッド層２４と、並びにそれぞれＥＡ光変調器８０
Ｂと共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッ
ド層３２及び、膜厚３００ｎｍのｐ−ＧａＩｎＡｓコン
タクト層３８との積層構造を有する。
【０００５】上述の積層構造の下部クラッド層１４の上
部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格
子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッ
ド層２４、上部クラッド層３２、及びコンタクト層３４
は、図６（ｂ）に示すように、メサ構造４６として形成
されている。更に、メサ構造４６の両側は、ＥＡ光変調
器８０Ｂと共通の半絶縁性のＦｅドープＩｎＰ層（以
下、Ｆｅ−ＩｎＰ層と言う）３６で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜４４が、コ
ンタクト層３４上の窓５０を除いてメサ構造４６の両側
のＦｅ−ＩｎＰ層３６上に成膜されている。コンタクト
層３４上には窓５０を介してｐ側電極３８が、また、共
通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極４２
が形成されている。
部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格
子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッ
ド層２４、上部クラッド層３２、及びコンタクト層３４
は、図６（ｂ）に示すように、メサ構造４６として形成
されている。更に、メサ構造４６の両側は、ＥＡ光変調
器８０Ｂと共通の半絶縁性のＦｅドープＩｎＰ層（以
下、Ｆｅ−ＩｎＰ層と言う）３６で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜４４が、コ
ンタクト層３４上の窓５０を除いてメサ構造４６の両側
のＦｅ−ＩｎＰ層３６上に成膜されている。コンタクト
層３４上には窓５０を介してｐ側電極３８が、また、共
通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極４２
が形成されている。
【０００６】ＥＡ光変調器８０Ｂは、図６（ａ）に示す
ように、ＤＦＢレーザ８０Ａと共通のｎ−ＩｎＰ基板１
２のＥＡ光変調器領域上に、膜厚５０ｎｍのｎ−ＩｎＰ
バッファー層２６、バンドギャップ波長λｇが１．５０
μｍのＧａＩｎＡｓＰからなる井戸数９のＳＣＨ−ＭＱ
Ｗ２８、膜厚１５０ｎｍのｐ−ＩｎＰ上部クラッド層３
０、並びにそれぞれＤＦＢレーザ８０Ａと共通の、膜厚
２０００ｎｍのｐ−ＩｎＰ上部クラッド層３２及び膜厚
３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層３４との積
層構造を有する。
ように、ＤＦＢレーザ８０Ａと共通のｎ−ＩｎＰ基板１
２のＥＡ光変調器領域上に、膜厚５０ｎｍのｎ−ＩｎＰ
バッファー層２６、バンドギャップ波長λｇが１．５０
μｍのＧａＩｎＡｓＰからなる井戸数９のＳＣＨ−ＭＱ
Ｗ２８、膜厚１５０ｎｍのｐ−ＩｎＰ上部クラッド層３
０、並びにそれぞれＤＦＢレーザ８０Ａと共通の、膜厚
２０００ｎｍのｐ−ＩｎＰ上部クラッド層３２及び膜厚
３００ｎｍのｐ−ＧａＩｎＡｓコンタクト層３４との積
層構造を有する。
【０００７】上述の積層構造のｎ−ＩｎＰバッファー層
２６の上部、ＳＣＨ−ＭＱＷ２８、上部クラッド層３
０、上部クラッド層３２、及びコンタクト層３４は、導
波方向に沿ってメサ構造４８として形成されている。更
に、メサ構造４８の両側はＤＦＢレーザ８０Ａと共通の
半絶縁性のＦｅ−ＩｎＰ層３６で埋め込まれている。Ｓ
ｉＮ膜からなる共通のパッシベーション膜４４が、コン
タクト層３４上の窓５２を除いてメサ構造４８の両側の
Ｆｅ−ＩｎＰ層３６上に成膜されている。コンタクト層
３４上には窓を介してｐ側電極４０が、また、共通のｎ
−ＩｎＰ基板１２の裏面には共通のｎ側電極４０が形成
されている。
２６の上部、ＳＣＨ−ＭＱＷ２８、上部クラッド層３
０、上部クラッド層３２、及びコンタクト層３４は、導
波方向に沿ってメサ構造４８として形成されている。更
に、メサ構造４８の両側はＤＦＢレーザ８０Ａと共通の
半絶縁性のＦｅ−ＩｎＰ層３６で埋め込まれている。Ｓ
ｉＮ膜からなる共通のパッシベーション膜４４が、コン
タクト層３４上の窓５２を除いてメサ構造４８の両側の
Ｆｅ−ＩｎＰ層３６上に成膜されている。コンタクト層
３４上には窓を介してｐ側電極４０が、また、共通のｎ
−ＩｎＰ基板１２の裏面には共通のｎ側電極４０が形成
されている。
【０００８】各層のキャリア濃度は、それぞれ、下部ク
ラッド層１４で５×１０17ｃｍ-3、上部クラッド層２４
で５×１０17ｃｍ-3、バッファー層２６で５×１０17ｃ
ｍ-3、上部クラッド層３０で５×１０17ｃｍ-3、上部ク
ラッド層３２で１×１０18ｃｍ-3、コンタクト層３８で
１×１０19ｃｍ-3である。
ラッド層１４で５×１０17ｃｍ-3、上部クラッド層２４
で５×１０17ｃｍ-3、バッファー層２６で５×１０17ｃ
ｍ-3、上部クラッド層３０で５×１０17ｃｍ-3、上部ク
ラッド層３２で１×１０18ｃｍ-3、コンタクト層３８で
１×１０19ｃｍ-3である。
【０００９】上述の従来のＥＡ−ＤＦＢレーザ８０の作
製方法を説明する。図７（ａ）から（ｄ）は、それぞ
れ、ＥＡ−ＤＦＢレーザを作製する際の各工程を示す断
面図であり、図８（ａ）、（ｂ）は、それぞれ、ＥＡ−
ＤＦＢレーザを作製する際のマスクパターンを示す平面
図である。先ず、ＤＦＢレーザ領域とＥＡ光変調器領域
を有するｎ−ＩｎＰ基板１２上の全面に、ＧａＩｎＡｓ
Ｐ系ＤＦＢレーザ構造を導波層まで形成する。即ち、ｎ
−ＩｎＰ基板１２上全面に、例えばＭＯＣＶＤ法によっ
てｎ−ＩｎＰ下部クラッド層１４、ＳＣＨ−ＭＱＷ１
６、ｐ−ＩｎＰ上部クラッド層１８、回折格子形成層２
０、及びｐ−ＩｎＰキャップ層２２をエピタキシャル成
長させる。次いで、図７（ａ）に示すように、キャップ
層２２及び回折格子形成層２０をエッチングして回折格
子２０ａを形成し、続いてｐ−ＩｎＰ上部クラッド層２
４をエピタキシャル成長させて、回折格子２０ａを埋め
込むと共に回折格子２０ａ上にクラッド層２４を有する
積層構造体を形成する。
製方法を説明する。図７（ａ）から（ｄ）は、それぞ
れ、ＥＡ−ＤＦＢレーザを作製する際の各工程を示す断
面図であり、図８（ａ）、（ｂ）は、それぞれ、ＥＡ−
ＤＦＢレーザを作製する際のマスクパターンを示す平面
図である。先ず、ＤＦＢレーザ領域とＥＡ光変調器領域
を有するｎ−ＩｎＰ基板１２上の全面に、ＧａＩｎＡｓ
Ｐ系ＤＦＢレーザ構造を導波層まで形成する。即ち、ｎ
−ＩｎＰ基板１２上全面に、例えばＭＯＣＶＤ法によっ
てｎ−ＩｎＰ下部クラッド層１４、ＳＣＨ−ＭＱＷ１
６、ｐ−ＩｎＰ上部クラッド層１８、回折格子形成層２
０、及びｐ−ＩｎＰキャップ層２２をエピタキシャル成
長させる。次いで、図７（ａ）に示すように、キャップ
層２２及び回折格子形成層２０をエッチングして回折格
子２０ａを形成し、続いてｐ−ＩｎＰ上部クラッド層２
４をエピタキシャル成長させて、回折格子２０ａを埋め
込むと共に回折格子２０ａ上にクラッド層２４を有する
積層構造体を形成する。
【００１０】次いで、図７（ｂ）に示すように、ＤＦＢ
レーザ領域の積層構造体を覆う、図８（ａ）に示すＳｉ
Ｎのバットジョイントマスク６０を形成し、マスクから
露出しているＥＡ光変調器領域に形成された積層構造体
をエッチングしてｎ−ＩｎＰ基板１２を露出させる。続
いて、図７（ｃ）に示すように、ＧａＩｎＡｓＰ系ＥＡ
光変調器構造を露出させたＥＡ光変調器領域のｎ−Ｉｎ
Ｐ基板１２上に選択成長させる。つまり、ｎ−ＩｎＰ基
板１２上に、例えばＭＯＣＶＤ法によって、ｎ−ＩｎＰ
バッファー層２６、ＳＣＨ−ＭＱＷ２８、ｐ−ＩｎＰ上
部クラッド層３０をエピタキシャル成長させて、積層構
造体を形成する。
レーザ領域の積層構造体を覆う、図８（ａ）に示すＳｉ
Ｎのバットジョイントマスク６０を形成し、マスクから
露出しているＥＡ光変調器領域に形成された積層構造体
をエッチングしてｎ−ＩｎＰ基板１２を露出させる。続
いて、図７（ｃ）に示すように、ＧａＩｎＡｓＰ系ＥＡ
光変調器構造を露出させたＥＡ光変調器領域のｎ−Ｉｎ
Ｐ基板１２上に選択成長させる。つまり、ｎ−ＩｎＰ基
板１２上に、例えばＭＯＣＶＤ法によって、ｎ−ＩｎＰ
バッファー層２６、ＳＣＨ−ＭＱＷ２８、ｐ−ＩｎＰ上
部クラッド層３０をエピタキシャル成長させて、積層構
造体を形成する。
【００１１】次に、ＤＦＢレーザ領域のバットジョイン
トマスク６０を除去した後、図７（ｄ）に示すように、
基板全面にｐ−ＩｎＰ上部クラッド層３２及びｐ−Ｇａ
ＩｎＡｓコンタクト層３４をエピタキシャル成長させ
る。次いで、図８（ｂ）に示す幅２μｍのストライプ状
の、ＳｉＮのストライプマスク６４をそれぞれＤＦＢレ
ーザ領域の積層構造体及びＥＡ光変調器領域の積層構造
体上に連続して形成し、続いてそれらをマスクにしてド
ライエッチングを行う。これにより、ＤＦＢレーザ領域
には、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１
６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰ
キャップ層２２を含む上部クラッド層２４、上部クラッ
ド層３２、及びコンタクト層３４からなるメサ構造４６
を形成する。一方、ＥＡ光変調器領域には、ｎ−ＩｎＰ
バッファー層２６の上部、ＳＣＨ−ＭＱＷ２８、ｐ−Ｉ
ｎＰ上部クラッド層３０、上部クラッド層３２、及びコ
ンタクト層３４からなるメサ構造４８を形成する。
トマスク６０を除去した後、図７（ｄ）に示すように、
基板全面にｐ−ＩｎＰ上部クラッド層３２及びｐ−Ｇａ
ＩｎＡｓコンタクト層３４をエピタキシャル成長させ
る。次いで、図８（ｂ）に示す幅２μｍのストライプ状
の、ＳｉＮのストライプマスク６４をそれぞれＤＦＢレ
ーザ領域の積層構造体及びＥＡ光変調器領域の積層構造
体上に連続して形成し、続いてそれらをマスクにしてド
ライエッチングを行う。これにより、ＤＦＢレーザ領域
には、下部クラッド層１４の上部、ＳＣＨ−ＭＱＷ１
６、上部クラッド層１８、回折格子２０ａ、ｐ−ＩｎＰ
キャップ層２２を含む上部クラッド層２４、上部クラッ
ド層３２、及びコンタクト層３４からなるメサ構造４６
を形成する。一方、ＥＡ光変調器領域には、ｎ−ＩｎＰ
バッファー層２６の上部、ＳＣＨ−ＭＱＷ２８、ｐ−Ｉ
ｎＰ上部クラッド層３０、上部クラッド層３２、及びコ
ンタクト層３４からなるメサ構造４８を形成する。
【００１２】次いで、ストライプマスク６４を、ＤＦＢ
レーザ領域及びＥＡ光変調器領域のそれぞれで、選択成
長マスクとして使用し、半絶縁性のＦｅ−ＩｎＰ電流ブ
ロッキング層３６を埋め込み成長させ、形成したメサ構
造４６、４８の両側を埋め込む。更に、パッシベーショ
ン膜４４、ｐ側電極３８、４０及びｎ側電極４０等を形
成することにより、ＥＡ−ＤＦＢレーザ８０を作製する
ことができる。従来例 上述の従来の作製方法で、本従来例の試料を作製したと
ころ、ＥＡ−ＤＦＢレーザのデバイス特性として、しき
い値電流１２ｍＡ、３Ｖバイアス時における消光比１５
ｄＢ、またＦＦＰ（ファーフィールドパターン）のノイ
ズが有る、という結果であった。
レーザ領域及びＥＡ光変調器領域のそれぞれで、選択成
長マスクとして使用し、半絶縁性のＦｅ−ＩｎＰ電流ブ
ロッキング層３６を埋め込み成長させ、形成したメサ構
造４６、４８の両側を埋め込む。更に、パッシベーショ
ン膜４４、ｐ側電極３８、４０及びｎ側電極４０等を形
成することにより、ＥＡ−ＤＦＢレーザ８０を作製する
ことができる。従来例 上述の従来の作製方法で、本従来例の試料を作製したと
ころ、ＥＡ−ＤＦＢレーザのデバイス特性として、しき
い値電流１２ｍＡ、３Ｖバイアス時における消光比１５
ｄＢ、またＦＦＰ（ファーフィールドパターン）のノイ
ズが有る、という結果であった。
【００１３】
【発明が解決しようとする課題】しかし、上述した作製
方法に従って作製された従来のＥＡ−ＤＦＢレーザに
は、以下のような問題があった。第一の問題として、Ｄ
ＦＢレーザからＥＡ光変調器に入射した光は、図６
（ａ）中に模式的に示すように、結合面でのモードフィ
ールド７２ａと７２ｂとの相違により、結合損失が大き
くなるという問題があった。ここで、モードフィールド
とは、素子の内部を伝播する光の分布形状を言う。結合
損失とは、異なるエリア間での光の結合時の損失を言
い、モードフィールドの違いに大きく起因する。更に、
本作製方法ではバットジョイント法を用いているため、
マスクによる側面成長により、実際は、図９（ａ）に模
式的に示すように、ＥＡ光変調器では、結合部附近の膜
厚が大きくなる。これにより、結合面でのモードフィー
ルド７４ａと７４ｂとの相違が更に大きくなるため、結
合損失は予想以上に大きくなっていた。図９（ａ）に従
来のＥＡ−ＤＦＢレーザ８０で、側面成長を考慮に入れ
た実際の層構造、及びモードフィールドを示す。
方法に従って作製された従来のＥＡ−ＤＦＢレーザに
は、以下のような問題があった。第一の問題として、Ｄ
ＦＢレーザからＥＡ光変調器に入射した光は、図６
（ａ）中に模式的に示すように、結合面でのモードフィ
ールド７２ａと７２ｂとの相違により、結合損失が大き
くなるという問題があった。ここで、モードフィールド
とは、素子の内部を伝播する光の分布形状を言う。結合
損失とは、異なるエリア間での光の結合時の損失を言
い、モードフィールドの違いに大きく起因する。更に、
本作製方法ではバットジョイント法を用いているため、
マスクによる側面成長により、実際は、図９（ａ）に模
式的に示すように、ＥＡ光変調器では、結合部附近の膜
厚が大きくなる。これにより、結合面でのモードフィー
ルド７４ａと７４ｂとの相違が更に大きくなるため、結
合損失は予想以上に大きくなっていた。図９（ａ）に従
来のＥＡ−ＤＦＢレーザ８０で、側面成長を考慮に入れ
た実際の層構造、及びモードフィールドを示す。
【００１４】結合面での結合損失を抑制するために、従
来、モードフィールドが一致するように、ＤＦＢレーザ
及びＥＡ光変調器のそれぞれの層構造を構成することが
試みられている。しかし、この手法では、ＥＡ−ＤＦＢ
レーザとしてのデバイスの特性を最適化した構造とは異
なる場合が多く、例えば、発振しきい値の増大や消光比
の低下のようなデバイス特性を悪化させるという問題が
あった。
来、モードフィールドが一致するように、ＤＦＢレーザ
及びＥＡ光変調器のそれぞれの層構造を構成することが
試みられている。しかし、この手法では、ＥＡ−ＤＦＢ
レーザとしてのデバイスの特性を最適化した構造とは異
なる場合が多く、例えば、発振しきい値の増大や消光比
の低下のようなデバイス特性を悪化させるという問題が
あった。
【００１５】第二の問題として、図９（ｂ）に示すよう
に、ＥＡ光変調器中でのバンドギャップ波長は、結合面
に近づくにつれ、側面成長の無い領域（平坦領域）に比
べて長くなるため、光吸収が生じるという問題があっ
た。即ち、ＥＡ光変調器中でのバンドギャップ波長は、
側面成長の無い領域（平坦領域）では１５００ｎｍであ
るが、結合面に近づくにつれ少しづつ長くなり、結合面
では１５５０ｎｍ程度までになっている。図９（ｂ）に
従来のＥＡ−ＤＦＢレーザ８０のリッジストライプに沿
ったバンドギャップ波長のグラフ示す。
に、ＥＡ光変調器中でのバンドギャップ波長は、結合面
に近づくにつれ、側面成長の無い領域（平坦領域）に比
べて長くなるため、光吸収が生じるという問題があっ
た。即ち、ＥＡ光変調器中でのバンドギャップ波長は、
側面成長の無い領域（平坦領域）では１５００ｎｍであ
るが、結合面に近づくにつれ少しづつ長くなり、結合面
では１５５０ｎｍ程度までになっている。図９（ｂ）に
従来のＥＡ−ＤＦＢレーザ８０のリッジストライプに沿
ったバンドギャップ波長のグラフ示す。
【００１６】更には、これらの結合損失や光吸収は、レ
ーザ光出力が低減したり、消光比が劣化したり、出射光
にノイズ多くなるなどの、デバイス特性が悪化する問題
を引き起こしていた。そこで、本発明の目的は、結合損
失が低減され、光吸収が少ない層構造を備え、かつ良好
なデバイス特性を示す化合物半導体デバイス、及びその
作製方法を提供することである。
ーザ光出力が低減したり、消光比が劣化したり、出射光
にノイズ多くなるなどの、デバイス特性が悪化する問題
を引き起こしていた。そこで、本発明の目的は、結合損
失が低減され、光吸収が少ない層構造を備え、かつ良好
なデバイス特性を示す化合物半導体デバイス、及びその
作製方法を提供することである。
【００１７】
【課題を解決するための手段】本発明者は、結合部付近
での結合損失を抑制するために、バットジョイント成長
時のマスクの形状を変えることにより、ＥＡ光変調器の
結合部付近の膜厚を変化させることを着想し、実験によ
り確認し、本発明を発明するに到った。即ち、ＥＡ光変
調器の結合部付近の膜厚を、従来より小さくし、かつＤ
ＦＢレーザの膜厚に近づける構造を形成すれば、結合面
でのモードフィールドの相違は小さくなる。そのために
は、バットジョイント成長時に、従来の図８（ａ）のマ
スクに代えて、図４（ａ）に示すようなマスクを用い
る。図４（ａ）に示すマスクは、ＤＦＢレーザ領域上の
バットジョイントマスク６０と、ＥＡ光変調器領域上の
選択領域成長マスク６２からなり、バットジョイントマ
スク６０と選択領域成長マスク６２とは、所定の間隔だ
け離して配置する。図４（ａ）に示すようなマスクを用
いることにより、図１に示すように、結合部付近での側
面成長による膜厚の増大を狭い領域にとどめ、また、結
合面から離れるに従い、膜厚は一旦薄くなり、その後徐
々に増大する形状となる。上記形状をとることにより、
図１中に模式的に示すように、結合面でのモードフィー
ルド７０と７０ｂとの相違が小さくなり、結合損失は低
減する。
での結合損失を抑制するために、バットジョイント成長
時のマスクの形状を変えることにより、ＥＡ光変調器の
結合部付近の膜厚を変化させることを着想し、実験によ
り確認し、本発明を発明するに到った。即ち、ＥＡ光変
調器の結合部付近の膜厚を、従来より小さくし、かつＤ
ＦＢレーザの膜厚に近づける構造を形成すれば、結合面
でのモードフィールドの相違は小さくなる。そのために
は、バットジョイント成長時に、従来の図８（ａ）のマ
スクに代えて、図４（ａ）に示すようなマスクを用い
る。図４（ａ）に示すマスクは、ＤＦＢレーザ領域上の
バットジョイントマスク６０と、ＥＡ光変調器領域上の
選択領域成長マスク６２からなり、バットジョイントマ
スク６０と選択領域成長マスク６２とは、所定の間隔だ
け離して配置する。図４（ａ）に示すようなマスクを用
いることにより、図１に示すように、結合部付近での側
面成長による膜厚の増大を狭い領域にとどめ、また、結
合面から離れるに従い、膜厚は一旦薄くなり、その後徐
々に増大する形状となる。上記形状をとることにより、
図１中に模式的に示すように、結合面でのモードフィー
ルド７０と７０ｂとの相違が小さくなり、結合損失は低
減する。
【００１８】また、上記の構造は以下の理由で、光吸収
を少なくさせる効果がある。即ち、ＥＡ光変調器中のバ
ンドギャップ波長は、前述のようにバットジョイントマ
スク６０のみの場合は、図２（ｂ）の（i）に示すよう
に、接合面に近づくにつれて、波長が長くなる効果があ
る。また、選択領域成長マスクの場合、図２（ｂ）の
（ii）に示すように、選択成長領域マスクの領域から離
れるにつれて、波長が短くなる効果がある。上記のパタ
ーンマスクを用いてＥＡ−ＤＦＢを形成することによ
り、この（i）及び（ii）の両方の効果を組み合わせ、
図２（ｂ）の（iii）に示すように、結合面に近づくに
つれてバンドギャップ波長が少しづつ短くなるような構
成をとることができる。
を少なくさせる効果がある。即ち、ＥＡ光変調器中のバ
ンドギャップ波長は、前述のようにバットジョイントマ
スク６０のみの場合は、図２（ｂ）の（i）に示すよう
に、接合面に近づくにつれて、波長が長くなる効果があ
る。また、選択領域成長マスクの場合、図２（ｂ）の
（ii）に示すように、選択成長領域マスクの領域から離
れるにつれて、波長が短くなる効果がある。上記のパタ
ーンマスクを用いてＥＡ−ＤＦＢを形成することによ
り、この（i）及び（ii）の両方の効果を組み合わせ、
図２（ｂ）の（iii）に示すように、結合面に近づくに
つれてバンドギャップ波長が少しづつ短くなるような構
成をとることができる。
【００１９】そこで、上記目的を達成するために、上記
の知見に基づいて、本発明に係る化合物半導体デバイス
（以下、第１の発明と言う）は、共通の基板上に、相互
に構成の異なる少なくとも２個の化合物半導体光素子を
突き合わせ結合方式により結合、集積してなる化合物半
導体デバイスにおいて、基板上に形成されている第１の
化合物半導体光素子の結合面に突き合わせ結合させた第
２の化合物半導体光素子の活性層の膜厚が、結合面の近
傍で最小になり、次いで結合面から離隔するにつれて逓
増し所定の膜厚に達していることを特徴としている。
の知見に基づいて、本発明に係る化合物半導体デバイス
（以下、第１の発明と言う）は、共通の基板上に、相互
に構成の異なる少なくとも２個の化合物半導体光素子を
突き合わせ結合方式により結合、集積してなる化合物半
導体デバイスにおいて、基板上に形成されている第１の
化合物半導体光素子の結合面に突き合わせ結合させた第
２の化合物半導体光素子の活性層の膜厚が、結合面の近
傍で最小になり、次いで結合面から離隔するにつれて逓
増し所定の膜厚に達していることを特徴としている。
【００２０】本発明に係る別の化合物半導体デバイス
（以下、第２の発明と言う）は、共通の基板上に、相互
に構成の異なる少なくとも２個の化合物半導体光素子を
突き合わせ結合方式により結合、集積してなる化合物半
導体デバイスにおいて、基板上に形成されている第１の
化合物半導体光素子の結合面に突き合わせ結合させた第
２の化合物半導体光素子の活性層のバンドギャップ波長
は、結合面で最小になり、結合面から離隔するにつれて
漸増し所定のバンドギャップに達していることを特徴と
している。
（以下、第２の発明と言う）は、共通の基板上に、相互
に構成の異なる少なくとも２個の化合物半導体光素子を
突き合わせ結合方式により結合、集積してなる化合物半
導体デバイスにおいて、基板上に形成されている第１の
化合物半導体光素子の結合面に突き合わせ結合させた第
２の化合物半導体光素子の活性層のバンドギャップ波長
は、結合面で最小になり、結合面から離隔するにつれて
漸増し所定のバンドギャップに達していることを特徴と
している。
【００２１】また、本発明に係る化合物半導体デバイス
の作製方法は、共通の基板上に、相互に構成の異なる少
なくとも２個の化合物半導体光素子を突き合わせ結合方
式により結合、集積してなる化合物半導体デバイスの作
製方法において、基板上に形成されている第１の化合物
半導体光素子の結合面に第２の化合物半導体光素子の層
構造を突き合わせ結合させる際、第１の化合物半導体光
素子の積層構造を覆う第１のマスクを形成する工程と、
第１のマスクを使って第２の化合物半導体光素子形成領
域上の第１の化合物半導体光素子の積層構造をエッチン
グする工程と、第１のマスクから所定寸法離隔して、選
択領域成長マスクを第２の化合物半導体光素子形成領域
上に形成し、第２の化合物半導体光素子の積層構造を成
長させる工程とを有し、選択領域成長マスクとして、相
互に離隔してレーザストライプ方向に延在する２個のマ
スクを形成する。
の作製方法は、共通の基板上に、相互に構成の異なる少
なくとも２個の化合物半導体光素子を突き合わせ結合方
式により結合、集積してなる化合物半導体デバイスの作
製方法において、基板上に形成されている第１の化合物
半導体光素子の結合面に第２の化合物半導体光素子の層
構造を突き合わせ結合させる際、第１の化合物半導体光
素子の積層構造を覆う第１のマスクを形成する工程と、
第１のマスクを使って第２の化合物半導体光素子形成領
域上の第１の化合物半導体光素子の積層構造をエッチン
グする工程と、第１のマスクから所定寸法離隔して、選
択領域成長マスクを第２の化合物半導体光素子形成領域
上に形成し、第２の化合物半導体光素子の積層構造を成
長させる工程とを有し、選択領域成長マスクとして、相
互に離隔してレーザストライプ方向に延在する２個のマ
スクを形成する。
【００２２】上記の工程の順序は必須ではなく、本発明
に係る化合物半導体デバイスの別の作製方法は、共通の
基板上に、相互に構成の異なる少なくとも２個の化合物
半導体光素子を突き合わせ結合方式により結合、集積し
てなる化合物半導体デバイスの作製方法において、基板
上に形成されている第１の化合物半導体光素子の結合面
に第２の化合物半導体光素子の層構造を突き合わせ結合
させる際、第１の化合物半導体光素子の積層構造を覆う
第１のマスクと、第１のマスクから所定寸法離隔して、
選択領域成長マスクを第２の化合物半導体光素子形成領
域上に形成する工程と、第１のマスクと選択領域成長マ
スクを使って第２の化合物半導体光素子形成領域上の第
１の化合物半導体光素子の積層構造をエッチングする工
程と、第２の化合物半導体光素子の積層構造を成長させ
る工程とを有し、選択領域成長マスクとして、相互に離
隔してレーザストライプ方向に延在する２個のマスクを
形成する。
に係る化合物半導体デバイスの別の作製方法は、共通の
基板上に、相互に構成の異なる少なくとも２個の化合物
半導体光素子を突き合わせ結合方式により結合、集積し
てなる化合物半導体デバイスの作製方法において、基板
上に形成されている第１の化合物半導体光素子の結合面
に第２の化合物半導体光素子の層構造を突き合わせ結合
させる際、第１の化合物半導体光素子の積層構造を覆う
第１のマスクと、第１のマスクから所定寸法離隔して、
選択領域成長マスクを第２の化合物半導体光素子形成領
域上に形成する工程と、第１のマスクと選択領域成長マ
スクを使って第２の化合物半導体光素子形成領域上の第
１の化合物半導体光素子の積層構造をエッチングする工
程と、第２の化合物半導体光素子の積層構造を成長させ
る工程とを有し、選択領域成長マスクとして、相互に離
隔してレーザストライプ方向に延在する２個のマスクを
形成する。
【００２３】
【発明の実施の形態】以下に、添付図面を参照し、実施
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。実施形態例 本実施形態例は、本発明に係る化合物半導体デバイスの
実施形態例であり、本実施形態例で説明する化合物半導
体デバイスはＥＡ−ＤＦＢレーザである。図１は本実施
形態例に係るＥＡ−ＤＦＢレーザの層構造、及びモード
フィールドを示す断面図で、図２（ａ）は本実施形態例
に係るＥＡ−ＤＦＢレーザの平面図である。図１の断面
図は、図２（ａ）のI−Iに沿った断面を示す。本実施形
態例のＥＡ−ＤＦＢレーザは、ＥＡ光変調器の構成が従
来技術で説明したＥＡ−ＤＦＢレーザと異なることを除
いて、従来技術のＥＡ−ＤＦＢレーザ８０と同じ構成を
している。本実施形態例のＥＡ−ＤＦＢレーザ１０は、
図１に示すように、半絶縁性埋め込み層で多重量子井戸
構造を含むヘテロ接合構造を埋め込んだ、ＧａＩｎＡｓ
Ｐ系ＳＩ−ＢＨ型のＤＦＢレーザ１０Ａ及びＥＡ光変調
器１０Ｂから構成された半導体光素子であって、ＤＦＢ
レーザ１０ＡとＥＡ光変調器１０Ｂとを一つのｎ−Ｉｎ
Ｐ基板上１２に導波方向に同軸状でモノリシックに集積
させたものである。
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。実施形態例 本実施形態例は、本発明に係る化合物半導体デバイスの
実施形態例であり、本実施形態例で説明する化合物半導
体デバイスはＥＡ−ＤＦＢレーザである。図１は本実施
形態例に係るＥＡ−ＤＦＢレーザの層構造、及びモード
フィールドを示す断面図で、図２（ａ）は本実施形態例
に係るＥＡ−ＤＦＢレーザの平面図である。図１の断面
図は、図２（ａ）のI−Iに沿った断面を示す。本実施形
態例のＥＡ−ＤＦＢレーザは、ＥＡ光変調器の構成が従
来技術で説明したＥＡ−ＤＦＢレーザと異なることを除
いて、従来技術のＥＡ−ＤＦＢレーザ８０と同じ構成を
している。本実施形態例のＥＡ−ＤＦＢレーザ１０は、
図１に示すように、半絶縁性埋め込み層で多重量子井戸
構造を含むヘテロ接合構造を埋め込んだ、ＧａＩｎＡｓ
Ｐ系ＳＩ−ＢＨ型のＤＦＢレーザ１０Ａ及びＥＡ光変調
器１０Ｂから構成された半導体光素子であって、ＤＦＢ
レーザ１０ＡとＥＡ光変調器１０Ｂとを一つのｎ−Ｉｎ
Ｐ基板上１２に導波方向に同軸状でモノリシックに集積
させたものである。
【００２４】ＤＦＢレーザ１０Ａは、図１に示すよう
に、ＥＡ光変調器１０Ｂと共通のｎ−ＩｎＰ基板１２の
ＤＦＢレーザ領域上に、膜厚１００ｎｍのｎ−ＩｎＰ下
部クラッド層１４、バンドギャップ波長λｇが１．５５
μｍでＧａＩｎＡｓＰからなる井戸数５のＳＣＨ−ＭＱ
Ｗ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド層１
８、バンドギャップ波長λｇが１．２μｍのＧａＩｎＡ
ｓＰからなる膜厚１０ｎｍの回折格子形成層２０をエッ
チングして形成された回折格子２０ａと、ｐ−ＩｎＰキ
ャップ層２２を含む膜厚２００ｎｍのｐ−ＩｎＰ上部ク
ラッド層２４と、並びにそれぞれＥＡ光変調器１０Ｂと
共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層
３２及び、膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタク
ト層３４との積層構造を有する。
に、ＥＡ光変調器１０Ｂと共通のｎ−ＩｎＰ基板１２の
ＤＦＢレーザ領域上に、膜厚１００ｎｍのｎ−ＩｎＰ下
部クラッド層１４、バンドギャップ波長λｇが１．５５
μｍでＧａＩｎＡｓＰからなる井戸数５のＳＣＨ−ＭＱ
Ｗ１６、膜厚１００ｎｍのｐ−ＩｎＰ上部クラッド層１
８、バンドギャップ波長λｇが１．２μｍのＧａＩｎＡ
ｓＰからなる膜厚１０ｎｍの回折格子形成層２０をエッ
チングして形成された回折格子２０ａと、ｐ−ＩｎＰキ
ャップ層２２を含む膜厚２００ｎｍのｐ−ＩｎＰ上部ク
ラッド層２４と、並びにそれぞれＥＡ光変調器１０Ｂと
共通の、膜厚２０００ｎｍのｐ−ＩｎＰ上部クラッド層
３２及び、膜厚３００ｎｍのｐ−ＧａＩｎＡｓコンタク
ト層３４との積層構造を有する。
【００２５】上述の積層構造の下部クラッド層１４の上
部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格
子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッ
ド層２４、上部クラッド層３２、及びコンタクト層３４
は、図６（ｂ）に示すように、メサ構造４６として形成
されている。更に、メサ構造４６の両側は、ＥＡ光変調
器１０Ｂと共通の半絶縁性のＦｅドープＩｎＰ層（以
下、Ｆｅ−ＩｎＰ層と言う）３６で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜４４が、コ
ンタクト層３４上の窓５０を除いてメサ構造４６の両側
のＦｅ−ＩｎＰ層３６上に成膜されている。コンタクト
層３４上には窓５０を介してｐ側電極３８が、また、共
通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極４２
が形成されている。
部、ＳＣＨ−ＭＱＷ１６、上部クラッド層１８、回折格
子２０ａ、ｐ−ＩｎＰキャップ層２２を含む上部クラッ
ド層２４、上部クラッド層３２、及びコンタクト層３４
は、図６（ｂ）に示すように、メサ構造４６として形成
されている。更に、メサ構造４６の両側は、ＥＡ光変調
器１０Ｂと共通の半絶縁性のＦｅドープＩｎＰ層（以
下、Ｆｅ−ＩｎＰ層と言う）３６で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜４４が、コ
ンタクト層３４上の窓５０を除いてメサ構造４６の両側
のＦｅ−ＩｎＰ層３６上に成膜されている。コンタクト
層３４上には窓５０を介してｐ側電極３８が、また、共
通のｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極４２
が形成されている。
【００２６】ＥＡ光変調器１０Ｂは、図１に示すよう
に、ＤＦＢレーザ１０Ａと共通のｎ−ＩｎＰ基板１２の
ＥＡ光変調器領域上に、膜厚５０ｎｍのｎ−ＩｎＰバッ
ファー層２６、バンドギャップ波長λｇが１．５２μｍ
のＧａＩｎＡｓＰからなる井戸数９のＳＣＨ−ＭＱＷ２
８、膜厚１５０ｎｍのｐ−ＩｎＰ上部クラッド層３０、
並びにそれぞれＤＦＢレーザ１０Ａと共通の、膜厚２０
００ｎｍのｐ−ＩｎＰ上部クラッド層３２及び膜厚３０
０ｎｍのｐ−ＧａＩｎＡｓコンタクト層３４との積層構
造を有する。
に、ＤＦＢレーザ１０Ａと共通のｎ−ＩｎＰ基板１２の
ＥＡ光変調器領域上に、膜厚５０ｎｍのｎ−ＩｎＰバッ
ファー層２６、バンドギャップ波長λｇが１．５２μｍ
のＧａＩｎＡｓＰからなる井戸数９のＳＣＨ−ＭＱＷ２
８、膜厚１５０ｎｍのｐ−ＩｎＰ上部クラッド層３０、
並びにそれぞれＤＦＢレーザ１０Ａと共通の、膜厚２０
００ｎｍのｐ−ＩｎＰ上部クラッド層３２及び膜厚３０
０ｎｍのｐ−ＧａＩｎＡｓコンタクト層３４との積層構
造を有する。
【００２７】上述の積層構造のｎ−ＩｎＰバッファー層
２６の上部、ＳＣＨ−ＭＱＷ２８、上部クラッド層３
０、上部クラッド層３２、及びコンタクト層３４は、導
波方向に沿ってメサ構造４８として形成されている。更
に、メサ構造４８の両側は、ＤＦＢレーザ１０Ａと共通
の半絶縁性のＦｅ−ＩｎＰ層３６で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜４４が、コ
ンタクト層３４上の窓５２を除いてメサ構造４８の両側
のＦｅ−ＩｎＰ層３６上に成膜されている。コンタクト
層３４上には窓を介してｐ側電極４０が、また、共通の
ｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極４０が形
成されている。
２６の上部、ＳＣＨ−ＭＱＷ２８、上部クラッド層３
０、上部クラッド層３２、及びコンタクト層３４は、導
波方向に沿ってメサ構造４８として形成されている。更
に、メサ構造４８の両側は、ＤＦＢレーザ１０Ａと共通
の半絶縁性のＦｅ−ＩｎＰ層３６で埋め込まれている。
ＳｉＮ膜からなる共通のパッシベーション膜４４が、コ
ンタクト層３４上の窓５２を除いてメサ構造４８の両側
のＦｅ−ＩｎＰ層３６上に成膜されている。コンタクト
層３４上には窓を介してｐ側電極４０が、また、共通の
ｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極４０が形
成されている。
【００２８】各層のキャリア濃度は、それぞれ、下部ク
ラッド層１４で５×１０17ｃｍ-3、上部クラッド層２４
で５×１０17ｃｍ-3、バッファー層２６で５×１０17ｃ
ｍ-3、上部クラッド層３０で５×１０17ｃｍ-3、上部ク
ラッド層３２で１×１０18ｃｍ-3、コンタクト層３８で
１×１０19ｃｍ-3である。
ラッド層１４で５×１０17ｃｍ-3、上部クラッド層２４
で５×１０17ｃｍ-3、バッファー層２６で５×１０17ｃ
ｍ-3、上部クラッド層３０で５×１０17ｃｍ-3、上部ク
ラッド層３２で１×１０18ｃｍ-3、コンタクト層３８で
１×１０19ｃｍ-3である。
【００２９】上述の実施形態例のＥＡ−ＤＦＢレーザ１
０の作製方法を説明する。本実施形態例のＥＡ−ＤＦＢ
レーザ１０は、バットジョイント成長時のマスクパター
ンが、従来のＥＡ−ＤＦＢレーザ８０のバットジョイン
ト成長時のマスクパターンと異なることを除いて、同じ
作製方法で作製することができる。図３（ａ）から
（ｄ）に、実施形態例の作製方法でＥＡ−ＤＦＢレーザ
を作製する際の各工程の断面図を、図４に、本実施形態
例の作製方法でＥＡ−ＤＦＢレーザを作製する際のパッ
トジョイント作製時のマスクパターンの平面図を示す。
先ず、ＤＦＢレーザ領域とＥＡ光変調器領域を有するｎ
−ＩｎＰ基板１２上の全面に、ＧａＩｎＡｓＰ系ＤＦＢ
レーザ構造を導波層まで形成する。即ち、ｎ−ＩｎＰ基
板１２上全面に、例えばＭＯＣＶＤ法によってｎ−Ｉｎ
Ｐ下部クラッド層１４、ＳＣＨ−ＭＱＷ１６、ｐ−Ｉｎ
Ｐ上部クラッド層１８、回折格子形成層２０、及びｐ−
ＩｎＰキャップ層２２をエピタキシャル成長させる。次
いで、図３（ａ）に示すように、キャップ層２２及び回
折格子形成層２０をエッチングして回折格子２０ａを形
成し、続いてｐ−ＩｎＰ上部クラッド層２４をエピタキ
シャル成長させて、回折格子２０ａを埋め込むと共に回
折格子２０ａ上にクラッド層２４を有する積層構造体を
形成する。
０の作製方法を説明する。本実施形態例のＥＡ−ＤＦＢ
レーザ１０は、バットジョイント成長時のマスクパター
ンが、従来のＥＡ−ＤＦＢレーザ８０のバットジョイン
ト成長時のマスクパターンと異なることを除いて、同じ
作製方法で作製することができる。図３（ａ）から
（ｄ）に、実施形態例の作製方法でＥＡ−ＤＦＢレーザ
を作製する際の各工程の断面図を、図４に、本実施形態
例の作製方法でＥＡ−ＤＦＢレーザを作製する際のパッ
トジョイント作製時のマスクパターンの平面図を示す。
先ず、ＤＦＢレーザ領域とＥＡ光変調器領域を有するｎ
−ＩｎＰ基板１２上の全面に、ＧａＩｎＡｓＰ系ＤＦＢ
レーザ構造を導波層まで形成する。即ち、ｎ−ＩｎＰ基
板１２上全面に、例えばＭＯＣＶＤ法によってｎ−Ｉｎ
Ｐ下部クラッド層１４、ＳＣＨ−ＭＱＷ１６、ｐ−Ｉｎ
Ｐ上部クラッド層１８、回折格子形成層２０、及びｐ−
ＩｎＰキャップ層２２をエピタキシャル成長させる。次
いで、図３（ａ）に示すように、キャップ層２２及び回
折格子形成層２０をエッチングして回折格子２０ａを形
成し、続いてｐ−ＩｎＰ上部クラッド層２４をエピタキ
シャル成長させて、回折格子２０ａを埋め込むと共に回
折格子２０ａ上にクラッド層２４を有する積層構造体を
形成する。
【００３０】次いで、図３（ｂ）に示すように、ＤＦＢ
レーザ領域の積層構造体を覆う、図４に示すＳｉＮのバ
ットジョイントマスク６０を形成し、マスクから露出し
ているＥＡ光変調器領域６６に形成された積層構造体を
エッチングしてｎ−ＩｎＰ基板１２を露出させる。続い
て、露出させたｎ−ＩｎＰ基板１２上に、図４に示すＳ
ｉＮの選択領域成長マスク６２を形成する。そして、バ
ットジョイントマスク６０及び選択領域成長マスク６２
を選択成長マスクとして、ＧａＩｎＡｓＰ系ＥＡ光変調
器構造をｎ−ＩｎＰ基板１２上の露出させた領域に選択
成長させる。つまり、図３（ｃ）に示すように、ｎ−Ｉ
ｎＰ基板１２上の露出させた領域に、例えばＭＯＣＶＤ
法によって、ｎ−ＩｎＰバッファー層２６、ＳＣＨ−Ｍ
ＱＷ２８、ｐ−ＩｎＰ上部クラッド層３０をエピタキシ
ャル成長させて、積層構造体を形成する。
レーザ領域の積層構造体を覆う、図４に示すＳｉＮのバ
ットジョイントマスク６０を形成し、マスクから露出し
ているＥＡ光変調器領域６６に形成された積層構造体を
エッチングしてｎ−ＩｎＰ基板１２を露出させる。続い
て、露出させたｎ−ＩｎＰ基板１２上に、図４に示すＳ
ｉＮの選択領域成長マスク６２を形成する。そして、バ
ットジョイントマスク６０及び選択領域成長マスク６２
を選択成長マスクとして、ＧａＩｎＡｓＰ系ＥＡ光変調
器構造をｎ−ＩｎＰ基板１２上の露出させた領域に選択
成長させる。つまり、図３（ｃ）に示すように、ｎ−Ｉ
ｎＰ基板１２上の露出させた領域に、例えばＭＯＣＶＤ
法によって、ｎ−ＩｎＰバッファー層２６、ＳＣＨ−Ｍ
ＱＷ２８、ｐ−ＩｎＰ上部クラッド層３０をエピタキシ
ャル成長させて、積層構造体を形成する。
【００３１】次に、バットジョイントマスク６０を除去
した後、選択領域成長マスク６２の領域を除く基板全面
にｐ−ＩｎＰ上部クラッド層３２及びｐ−ＧａＩｎＡｓ
コンタクト層３４をエピタキシャル成長させる。次い
で、図８（ｂ）に示す幅２μｍのストライプ状の、Ｓｉ
Ｎのストライプマスク６４を、上記の選択領域成長マス
ク６２を構成する２つのマスクの中央付近に、かつそれ
ぞれＤＦＢレーザ領域の積層構造体及びＥＡ光変調器領
域の積層構造体上に連続して形成し、続いてそれらをマ
スクにしてドライエッチングを行う。これにより、ＤＦ
Ｂレーザ領域には、下部クラッド層１４の上部、ＳＣＨ
−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、
ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、
上部クラッド層３２、及びコンタクト層３４からなるメ
サ構造４６を形成する。一方、ＥＡ光変調器領域には、
ｎ−ＩｎＰバッファー層２６の上部、ＳＣＨ−ＭＱＷ２
８、ｐ−ＩｎＰ上部クラッド層３０、上部クラッド層３
２、及びコンタクト層３４からなるメサ構造４８を形成
する。
した後、選択領域成長マスク６２の領域を除く基板全面
にｐ−ＩｎＰ上部クラッド層３２及びｐ−ＧａＩｎＡｓ
コンタクト層３４をエピタキシャル成長させる。次い
で、図８（ｂ）に示す幅２μｍのストライプ状の、Ｓｉ
Ｎのストライプマスク６４を、上記の選択領域成長マス
ク６２を構成する２つのマスクの中央付近に、かつそれ
ぞれＤＦＢレーザ領域の積層構造体及びＥＡ光変調器領
域の積層構造体上に連続して形成し、続いてそれらをマ
スクにしてドライエッチングを行う。これにより、ＤＦ
Ｂレーザ領域には、下部クラッド層１４の上部、ＳＣＨ
−ＭＱＷ１６、上部クラッド層１８、回折格子２０ａ、
ｐ−ＩｎＰキャップ層２２を含む上部クラッド層２４、
上部クラッド層３２、及びコンタクト層３４からなるメ
サ構造４６を形成する。一方、ＥＡ光変調器領域には、
ｎ−ＩｎＰバッファー層２６の上部、ＳＣＨ−ＭＱＷ２
８、ｐ−ＩｎＰ上部クラッド層３０、上部クラッド層３
２、及びコンタクト層３４からなるメサ構造４８を形成
する。
【００３２】次いで、選択領域成長マスク６２を除去し
た後、ＳｉＮのストライプマスク６４を、ＤＦＢレーザ
領域及びＥＡ光変調器領域のそれぞれで、選択成長マス
クとして使用し、半絶縁性のＦｅ−ＩｎＰ電流ブロッキ
ング層３６を埋め込み成長させ、形成したメサ構造４
６、４８の両側を埋め込む。更に、パッシベーション膜
４４、ｐ側電極３８、４０及びｎ側電極４０等を形成す
ることにより、結合損失が低減され、かつ光吸収が少な
い構成を備えたＥＡ−ＤＦＢレーザ１０を作製すること
ができる。
た後、ＳｉＮのストライプマスク６４を、ＤＦＢレーザ
領域及びＥＡ光変調器領域のそれぞれで、選択成長マス
クとして使用し、半絶縁性のＦｅ−ＩｎＰ電流ブロッキ
ング層３６を埋め込み成長させ、形成したメサ構造４
６、４８の両側を埋め込む。更に、パッシベーション膜
４４、ｐ側電極３８、４０及びｎ側電極４０等を形成す
ることにより、結合損失が低減され、かつ光吸収が少な
い構成を備えたＥＡ−ＤＦＢレーザ１０を作製すること
ができる。
【００３３】尚、本実施形態例では本発明に係る化合物
半導体デバイスの例として、ＥＡ−ＤＦＢレーザを挙げ
たが、本発明は本実施形態例に限られるものではない。
例えば、レーザダイオード、フォトダイオード、導波
路、半導体光アンプ等を集積した他の集積デバイスで
も、本発明を用いることにより、結合損失が低減された
構成を形成することができる。また、デバイス構造につ
いても、本実施形態例ではＳＩ−ＢＨの例を示したが、
ＳＩ−ＰＢＨ（Semi-Insulating Planar Buried Hetero
structure）、ｐ／ｎ埋込、リッジ構造等、また、それ
らを組み合せたデバイスでも、本発明の考え方により、
結合部の特性を向上させることができる。更に、材料に
ついても、本実施形態例ではＧａＩｎＡｓＰを用いた
が、例えばＡｌＧａＡｓ系、ＡｌＧａＩｎＡｓ系等や、
それらを組み合せた場合にも、本発明を適用することが
できる。
半導体デバイスの例として、ＥＡ−ＤＦＢレーザを挙げ
たが、本発明は本実施形態例に限られるものではない。
例えば、レーザダイオード、フォトダイオード、導波
路、半導体光アンプ等を集積した他の集積デバイスで
も、本発明を用いることにより、結合損失が低減された
構成を形成することができる。また、デバイス構造につ
いても、本実施形態例ではＳＩ−ＢＨの例を示したが、
ＳＩ−ＰＢＨ（Semi-Insulating Planar Buried Hetero
structure）、ｐ／ｎ埋込、リッジ構造等、また、それ
らを組み合せたデバイスでも、本発明の考え方により、
結合部の特性を向上させることができる。更に、材料に
ついても、本実施形態例ではＧａＩｎＡｓＰを用いた
が、例えばＡｌＧａＡｓ系、ＡｌＧａＩｎＡｓ系等や、
それらを組み合せた場合にも、本発明を適用することが
できる。
【００３４】具体例
上述の本実施形態例の具体例として、バットジョイント
マスク６０及び選択領域成長マスク６２の寸法、及び各
マスク間の間隔として、図４（ａ）で、ＬDFBを３００
μｍ、ＬEA1を３０μｍ、ＬEA2を３００μｍ、ＷEA1を
１０μｍ、ＷDFBを３０μｍ、ＷEA2を１０μｍとした。
マスク６０及び選択領域成長マスク６２の寸法、及び各
マスク間の間隔として、図４（ａ）で、ＬDFBを３００
μｍ、ＬEA1を３０μｍ、ＬEA2を３００μｍ、ＷEA1を
１０μｍ、ＷDFBを３０μｍ、ＷEA2を１０μｍとした。
【００３５】上述の寸法で、本具体例の試料を作製した
ところ、ＥＡ−ＤＦＢレーザのデバイス特性として、し
きい値電流１０ｍＡ、３Ｖバイアス時における消光比２
１ｄＢが得られ、またＦＦＰ（ファーフィールドパター
ン）のノイズは無かった。上記結果から、本実施形態例
のＥＡ−ＤＦＢレーザは、従来例のＥＡ−ＤＦＢレーザ
と比べてのデバイス特性が向上したと評価できる。
ところ、ＥＡ−ＤＦＢレーザのデバイス特性として、し
きい値電流１０ｍＡ、３Ｖバイアス時における消光比２
１ｄＢが得られ、またＦＦＰ（ファーフィールドパター
ン）のノイズは無かった。上記結果から、本実施形態例
のＥＡ−ＤＦＢレーザは、従来例のＥＡ−ＤＦＢレーザ
と比べてのデバイス特性が向上したと評価できる。
【００３６】尚、上記バットジョイントマスク６０を形
成する工程で、選択領域成長マスク６２をバットジョイ
ントマスク６０と同時に形成し、以下同様の工程を経る
ことにより、同様の効果を奏する構造が得られる。即
ち、図３（ａ）に示す積層構造体に、図４に示すバット
ジョイントマスク６０と選択領域成長マスク６２を形成
し、マスクから露出しているＥＡ光変調器領域６６のみ
をエッチングして、図３（ｂ）に示すように、ｎ−Ｉｎ
Ｐ基板１２を露出させる。続いて、バットジョイントマ
スク６０及び選択領域成長マスク６２を選択成長マスク
として、図３（ｃ）に示すように、ＧａＩｎＡｓＰ系Ｅ
Ａ光変調器構造をｎ−ＩｎＰ基板１２上の露出させた領
域６６に選択成長させる。
成する工程で、選択領域成長マスク６２をバットジョイ
ントマスク６０と同時に形成し、以下同様の工程を経る
ことにより、同様の効果を奏する構造が得られる。即
ち、図３（ａ）に示す積層構造体に、図４に示すバット
ジョイントマスク６０と選択領域成長マスク６２を形成
し、マスクから露出しているＥＡ光変調器領域６６のみ
をエッチングして、図３（ｂ）に示すように、ｎ−Ｉｎ
Ｐ基板１２を露出させる。続いて、バットジョイントマ
スク６０及び選択領域成長マスク６２を選択成長マスク
として、図３（ｃ）に示すように、ＧａＩｎＡｓＰ系Ｅ
Ａ光変調器構造をｎ−ＩｎＰ基板１２上の露出させた領
域６６に選択成長させる。
【００３７】
【発明の効果】本発明によれば、バットジョイント成長
時に、バットジョイントマスクとは別に、選択領域成長
マスクを組み合せて使用することにより、結合損失が低
減され、光吸収が少ない層構造を備え、かつ良好なデバ
イス特性を示す化合物半導体デバイスを実現している。
時に、バットジョイントマスクとは別に、選択領域成長
マスクを組み合せて使用することにより、結合損失が低
減され、光吸収が少ない層構造を備え、かつ良好なデバ
イス特性を示す化合物半導体デバイスを実現している。
【図１】実施形態例に係るＥＡ−ＤＦＢレーザの層構
造、及びモードフィールドを示す断面図である。
造、及びモードフィールドを示す断面図である。
【図２】図２（ａ）は、実施形態例に係るＥＡ−ＤＦＢ
レーザの平面図であり、図２（ｂ）は、実施形態例のＥ
Ａ−ＤＦＢレーザの各位置でのバンドギャップ波長を示
すグラフである。
レーザの平面図であり、図２（ｂ）は、実施形態例のＥ
Ａ−ＤＦＢレーザの各位置でのバンドギャップ波長を示
すグラフである。
【図３】図３（ａ）から（ｄ）は実施形態例の作製方法
でＥＡ−ＤＦＢレーザを作製する際の各工程の断面図で
ある。
でＥＡ−ＤＦＢレーザを作製する際の各工程の断面図で
ある。
【図４】図４は実施形態例の作製方法でＥＡ−ＤＦＢレ
ーザを作製する際のパットジョイント作製時のマスクパ
ターンを示す平面図である。
ーザを作製する際のパットジョイント作製時のマスクパ
ターンを示す平面図である。
【図５】従来のＥＡ−ＤＦＢレーザの平面図である。
【図６】図６（ａ）は、図５で線II−IIに沿った断面図
であり、図６（ｂ）は、図５で線III−IIIに沿った断面
図であり、図６（ｃ）は、図５で線IV−IVに沿った断面
図である。
であり、図６（ｂ）は、図５で線III−IIIに沿った断面
図であり、図６（ｃ）は、図５で線IV−IVに沿った断面
図である。
【図７】図７（ａ）から（ｄ）は従来の作製方法でＥＡ
−ＤＦＢレーザを作製する際の各工程の断面図である。
−ＤＦＢレーザを作製する際の各工程の断面図である。
【図８】図８（ａ）及び（ｂ）は従来の作製方法でＥＡ
−ＤＦＢレーザを作製する際のマスクパターンを示す平
面図である。
−ＤＦＢレーザを作製する際のマスクパターンを示す平
面図である。
【図９】図９（ａ）は従来のＥＡ−ＤＦＢレーザで、側
面成長を考慮に入れた実際の、層構造、及びモードフィ
ールドを示す断面図であり、図９（ｂ）は従来のＥＡ−
ＤＦＢレーザの各位置でのバンドギャップ波長を示すグ
ラフである。
面成長を考慮に入れた実際の、層構造、及びモードフィ
ールドを示す断面図であり、図９（ｂ）は従来のＥＡ−
ＤＦＢレーザの各位置でのバンドギャップ波長を示すグ
ラフである。
１０ 実施形態例のＥＡ−ＤＦＢレーザ
１０Ａ ＤＦＢレーザ
１０Ｂ ＥＡ光変調器
１２ ｎ−ＩｎＰ基板
１４ ｎ−ＩｎＰ下部クラッド層
１６ λgが１．５５μｍのＧａＩｎＡｓＰからなるＳ
ＣＨ−ＭＱＷ １８ ｐ−ＩｎＰ上部クラッド層 ２０ 回折格子形成層 ２０ａ 回折格子 ２２ ｐ−ＩｎＰキャップ層 ２４ ｐ−ＩｎＰ上部クラッド層 ２６ ｎ−ＩｎＰ下部クラッド層 ２８ λgが１．５０μｍのＧａＩｎＡｓＰからなるＳ
ＣＨ−ＭＱＷ ３０ ｐ−ＩｎＰ上部クラッド層 ３２ ｐ−ＩｎＰ上部クラッド層 ３４ ｐ−ＧａＩｎＡｓコンタクト層 ３６ Ｆｅ−ＩｎＰ電流ブロッキング層 ３８ ＤＦＢレーザ領域のｐ側電極 ４０ ＥＡ光変調器領域のｐ側電極 ４２ ｎ側電極 ４４ ＳｉＮパッシベーション膜 ４６ ＤＦＢレーザ領域のメサ構造 ４８ ＥＡ光変調器領域のメサ構造 ５０ ＤＦＢレーザ領域の窓 ５２ ＥＡ光変調器領域の窓 ６０ バットジョイントマスク ６２ 選択領域成長マスク ６４ ストライプマスク ６６ マスクから露出しているＥＡ光変調器領域 ７０ａ、７０ｂ、７０ｃ、７２ａ、７２ｂ、７４ａ、７
４ｂ、７４ｃ モードフィールド ８０ 従来のＥＡ−ＤＦＢレーザ ８０Ａ ＤＦＢレーザ領域 ８０Ｂ ＥＡ光変調器領域
ＣＨ−ＭＱＷ １８ ｐ−ＩｎＰ上部クラッド層 ２０ 回折格子形成層 ２０ａ 回折格子 ２２ ｐ−ＩｎＰキャップ層 ２４ ｐ−ＩｎＰ上部クラッド層 ２６ ｎ−ＩｎＰ下部クラッド層 ２８ λgが１．５０μｍのＧａＩｎＡｓＰからなるＳ
ＣＨ−ＭＱＷ ３０ ｐ−ＩｎＰ上部クラッド層 ３２ ｐ−ＩｎＰ上部クラッド層 ３４ ｐ−ＧａＩｎＡｓコンタクト層 ３６ Ｆｅ−ＩｎＰ電流ブロッキング層 ３８ ＤＦＢレーザ領域のｐ側電極 ４０ ＥＡ光変調器領域のｐ側電極 ４２ ｎ側電極 ４４ ＳｉＮパッシベーション膜 ４６ ＤＦＢレーザ領域のメサ構造 ４８ ＥＡ光変調器領域のメサ構造 ５０ ＤＦＢレーザ領域の窓 ５２ ＥＡ光変調器領域の窓 ６０ バットジョイントマスク ６２ 選択領域成長マスク ６４ ストライプマスク ６６ マスクから露出しているＥＡ光変調器領域 ７０ａ、７０ｂ、７０ｃ、７２ａ、７２ｂ、７４ａ、７
４ｂ、７４ｃ モードフィールド ８０ 従来のＥＡ−ＤＦＢレーザ ８０Ａ ＤＦＢレーザ領域 ８０Ｂ ＥＡ光変調器領域
Claims (4)
- 【請求項１】 共通の基板上に、相互に構成の異なる少
なくとも２個の化合物半導体光素子を突き合わせ結合方
式により結合、集積してなる化合物半導体デバイスにお
いて、 基板上に形成されている第１の化合物半導体光素子の結
合面に突き合わせ結合させた第２の化合物半導体光素子
の活性層の膜厚が、結合面の近傍で最小になり、次いで
結合面から離隔するにつれて漸増し所定の膜厚に達して
いることを特徴とする化合物半導体デバイス。 - 【請求項２】 共通の基板上に、相互に構成の異なる少
なくとも２個の化合物半導体光素子を突き合わせ結合方
式により結合、集積してなる化合物半導体デバイスにお
いて、 基板上に形成されている第１の化合物半導体光素子の結
合面に突き合わせ結合させた第２の化合物半導体光素子
の活性層のバンドギャップ波長は、結合面で最小にな
り、結合面から離隔するにつれて逓増し所定のバンドギ
ャップ波長に達していることを特徴とする化合物半導体
デバイス。 - 【請求項３】 共通の基板上に、相互に構成の異なる少
なくとも２個の化合物半導体光素子を突き合わせ結合方
式により結合、集積してなる化合物半導体デバイスの作
製方法において、 基板上に形成されている第１の化合物半導体光素子の結
合面に第２の化合物半導体光素子の層構造を突き合わせ
結合させる際、 第１の化合物半導体光素子の積層構造を覆う第１のマス
クを形成する工程と、 第１のマスクを使って第２の化合物半導体光素子形成領
域上の第１の化合物半導体光素子の積層構造をエッチン
グする工程と、 第１のマスクから所定寸法離隔して、選択領域成長マス
クを第２の化合物半導体光素子形成領域上に形成し、第
２の化合物半導体光素子の積層構造を成長させる工程と
を有し、選択領域成長マスクとして、相互に離隔してレ
ーザストライプ方向に延在する２個のマスクを形成する
ことを特徴とする化合物半導体デバイスの作製方法。 - 【請求項４】 共通の基板上に、相互に構成の異なる少
なくとも２個の化合物半導体光素子を突き合わせ結合方
式により結合、集積してなる化合物半導体デバイスの作
製方法において、 基板上に形成されている第１の化合物半導体光素子の結
合面に第２の化合物半導体光素子の層構造を突き合わせ
結合させる際、 第１の化合物半導体光素子の積層構造を覆う第１のマス
クと、第１のマスクから所定寸法離隔して、選択領域成
長マスクを第２の化合物半導体光素子形成領域上に形成
する工程と、 第１のマスクと選択領域成長マスクを使って第２の化合
物半導体光素子形成領域上の第１の化合物半導体光素子
の積層構造をエッチングする工程と、 第２の化合物半導体光素子の積層構造を成長させる工程
とを有し、選択領域成長マスクとして、相互に離隔して
レーザストライプ方向に延在する２個のマスクを形成す
ることを特徴とする化合物半導体デバイスの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001374282A JP4014861B2 (ja) | 2001-12-07 | 2001-12-07 | 化合物半導体デバイス及びその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001374282A JP4014861B2 (ja) | 2001-12-07 | 2001-12-07 | 化合物半導体デバイス及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174224A true JP2003174224A (ja) | 2003-06-20 |
| JP4014861B2 JP4014861B2 (ja) | 2007-11-28 |
Family
ID=19182865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001374282A Expired - Lifetime JP4014861B2 (ja) | 2001-12-07 | 2001-12-07 | 化合物半導体デバイス及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4014861B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141188A (ja) * | 2007-12-07 | 2009-06-25 | Mitsubishi Electric Corp | 集積型半導体光素子 |
| JP2010199219A (ja) * | 2009-02-24 | 2010-09-09 | Hamamatsu Photonics Kk | 分布帰還型半導体レーザ及びその製造方法 |
| JP2012109630A (ja) * | 2006-08-10 | 2012-06-07 | Mitsubishi Electric Corp | 半導体光集積素子 |
| US8565279B2 (en) | 2010-03-29 | 2013-10-22 | Fujitsu Limited | Semiconductor optical integrated device and method for fabricating the same |
| JP2020174140A (ja) * | 2019-04-11 | 2020-10-22 | 住友電気工業株式会社 | 半導体集積光デバイス、半導体集積光デバイスを作製する方法 |
| CN111819743A (zh) * | 2018-03-07 | 2020-10-23 | 日本电信电话株式会社 | 半导体光集成元件及其制造方法 |
| JP2021068820A (ja) * | 2019-10-24 | 2021-04-30 | 住友電気工業株式会社 | 半導体レーザ素子及び半導体レーザ素子の製造方法 |
-
2001
- 2001-12-07 JP JP2001374282A patent/JP4014861B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012109630A (ja) * | 2006-08-10 | 2012-06-07 | Mitsubishi Electric Corp | 半導体光集積素子 |
| JP2009141188A (ja) * | 2007-12-07 | 2009-06-25 | Mitsubishi Electric Corp | 集積型半導体光素子 |
| JP2010199219A (ja) * | 2009-02-24 | 2010-09-09 | Hamamatsu Photonics Kk | 分布帰還型半導体レーザ及びその製造方法 |
| US8565279B2 (en) | 2010-03-29 | 2013-10-22 | Fujitsu Limited | Semiconductor optical integrated device and method for fabricating the same |
| US8987117B2 (en) | 2010-03-29 | 2015-03-24 | Fujitsu Limited | Semiconductor optical integrated device and method for fabricating the same |
| CN111819743A (zh) * | 2018-03-07 | 2020-10-23 | 日本电信电话株式会社 | 半导体光集成元件及其制造方法 |
| CN111819743B (zh) * | 2018-03-07 | 2023-09-26 | 日本电信电话株式会社 | 半导体光集成元件及其制造方法 |
| JP2020174140A (ja) * | 2019-04-11 | 2020-10-22 | 住友電気工業株式会社 | 半導体集積光デバイス、半導体集積光デバイスを作製する方法 |
| CN111817131A (zh) * | 2019-04-11 | 2020-10-23 | 住友电气工业株式会社 | 半导体集成光学器件以及制造半导体集成光学器件的方法 |
| JP2021068820A (ja) * | 2019-10-24 | 2021-04-30 | 住友電気工業株式会社 | 半導体レーザ素子及び半導体レーザ素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4014861B2 (ja) | 2007-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0827243A1 (en) | Optical semiconductor device and method for making the same | |
| JP2008294124A (ja) | 光半導体素子 | |
| JP3484394B2 (ja) | 光半導体装置およびその製造方法 | |
| JP4676068B2 (ja) | 半導体光素子の作製方法 | |
| JP6839035B2 (ja) | 半導体装置の製造方法 | |
| JP4690515B2 (ja) | 光変調器、半導体光素子、及びそれらの作製方法 | |
| JP2006261340A (ja) | 半導体デバイス及びその製造方法 | |
| JP4014861B2 (ja) | 化合物半導体デバイス及びその作製方法 | |
| WO2020250291A1 (ja) | 半導体光集積素子および半導体光集積素子の製造方法 | |
| JP4833457B2 (ja) | 光集積デバイスの作製方法 | |
| JP2002169132A (ja) | 電界吸収型光変調器およびその製造方法 | |
| JP4151043B2 (ja) | 光半導体装置の製造方法 | |
| JP2009038120A (ja) | 半導体光集積素子およびその製造方法 | |
| JP2009194149A (ja) | 半導体光集積素子及びその作製方法 | |
| JP2011077329A (ja) | 半導体光集積素子、及びその製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP5163355B2 (ja) | 半導体レーザ装置 | |
| JP2003177367A (ja) | 半導体光素子 | |
| JP2004311556A (ja) | 半導体レーザ並びにそれを用いた光モジュール及び機能集積型レーザ | |
| JP2003060284A (ja) | 光集積デバイスの作製方法 | |
| JPH0951146A (ja) | リッジ型半導体光素子及びその作製方法 | |
| JPH0677583A (ja) | 半導体レーザ／光変調器集積化光源 | |
| JP3295932B2 (ja) | 半導体レーザ素子 | |
| US7598106B2 (en) | Optical semiconductor device and fabrication method therefor | |
| JPH11121787A (ja) | 集積型光素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4014861 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |