JP2012084123A - メモリ制御装置、メモリ制御方法 - Google Patents
メモリ制御装置、メモリ制御方法 Download PDFInfo
- Publication number
- JP2012084123A JP2012084123A JP2011161055A JP2011161055A JP2012084123A JP 2012084123 A JP2012084123 A JP 2012084123A JP 2011161055 A JP2011161055 A JP 2011161055A JP 2011161055 A JP2011161055 A JP 2011161055A JP 2012084123 A JP2012084123 A JP 2012084123A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- power saving
- access request
- control device
- memory access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3225—Monitoring of peripheral devices of memory devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Memory System (AREA)
Abstract
【解決手段】複数のマスタ0,1,2と省電力モードを有する複数のメモリ110,111に接続されたメモリ制御装置100であって、複数のマスタ0,1,2からのメモリアクセスを調停し、複数メモリのそれぞれが省電力状態であるか否かを監視し、省電力モードの検出結果に応じてメモリアクセスの優先順序を決定する。
【選択図】図1
Description
以下、図1、図2に基づき、本発明の一実施形態である第1の実施形態のメモリ制御装置(以下、メモリ制御回路と称す)について説明する。図1は実施形態1のメモリ制御回路の概略構成を示すブロック図である。
第1の実施形態では省電力モードではないメモリに対するアクセス要求は必ず省電力モードのメモリに対するアクセス要求よりも優先して選択されるものである。ここで、省電力モードではないメモリに対するアクセス要求が連続でおこり、省電力モードであるメモリに対するアクセスが長時間待たされることで省電力モードのメモリにアクセス要求を行ったバスマスタの性能が低下することが考えられる。
第2の実施形態では許可されなかった回数を考慮したが、本実施形態では省電力モードのメモリに対するアクセスが優先されない時間の上限を用いる。例えば、調停回路106はバスマスタごとのカウンタを持ち、転送要求が開始されてからの時間をカウントする。カウント値が一定時間に達すると、省電力モードであるバスマスタへのアクセス要求であっても、前記リストに追加する。
101 省電力モード制御回路
102 省電力モード監視回路
103 アクセス保持回路
104 メモリコマンド生成回路
105 デコード回路
106 調停回路
106 選択回路
110 メモリ0
111 メモリ1
Claims (7)
- 複数のマスタと省電力状態に遷移可能な複数のメモリに接続されたメモリ制御装置であって、
前記複数のマスタからのメモリアクセスを調停し、前記複数のマスタの1つにメモリアクセス要求を許可する調停手段と、
前記複数のメモリのそれぞれが省電力状態であるか否かを監視する監視手段とを有し、
前記調停手段は、前記監視手段の検出結果に応じて省電力状態でないメモリに対するメモリアクセス要求を優先的に選択することを特徴とするメモリ制御装置。 - 前記調停手段は、前記監視手段の検出結果に応じて省電力状態でないメモリに対するメモリアクセス要求を候補として、当該候補の中から許可するメモリアクセス要求を選択する請求項1に記載のメモリ制御装置。
- 前記調停手段は、前記候補の中に選択すべきメモリアクセス要求がない場合に、省電力状態にあるメモリに対するメモリアクセス要求を候補として、当該候補の中から許可するメモリアクセス要求を選択する請求項2に記載のメモリ制御装置。
- 前記調停手段は、マスタからのメモリアクセス要求が、省電力状態に投入されているメモリに対するアクセスであった場合に、メモリアクセス要求の優先順位を低くすることを特徴とする請求項1に記載のメモリ制御装置。
- 前記調停手段は、省電力状態に投入されているメモリに対するメモリアクセス要求が所定回数以上、受け付けられなかった場合に、省電力状態にあるメモリへのメモリアクセス要求を含む複数のメモリから選択すること特徴とする請求項1乃至4のいずれか1項に記載のメモリ制御装置。
- 前記調停手段は、省電力状態に投入されているメモリに対するメモリアクセス要求が所定時間以上、受け付けられなかった場合に、省電力状態にあるメモリへのメモリアクセス要求を含む複数のメモリから選択すること特徴とする請求項1乃至5のいずれか1項に記載のメモリ制御装置。
- 複数のマスタと省電力状態に遷移可能な複数のメモリに接続されたメモリ制御装置におけるメモリ制御方法であって、
前記複数のマスタからのメモリアクセスを調停し、前記複数のマスタの1つにメモリアクセス要求を許可する調停工程と、
前記複数のメモリのそれぞれが省電力状態であるか否かを監視する監視工程とを有し、
前記調停工程では、前記監視工程の検出結果に応じて省電力状態でないメモリに対するメモリアクセス要求を優先的に選択することを特徴とするメモリ制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011161055A JP5932261B2 (ja) | 2010-09-17 | 2011-07-22 | メモリ制御装置、メモリ制御方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010209418 | 2010-09-17 | ||
JP2010209418 | 2010-09-17 | ||
JP2011161055A JP5932261B2 (ja) | 2010-09-17 | 2011-07-22 | メモリ制御装置、メモリ制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012084123A true JP2012084123A (ja) | 2012-04-26 |
JP2012084123A5 JP2012084123A5 (ja) | 2014-09-04 |
JP5932261B2 JP5932261B2 (ja) | 2016-06-08 |
Family
ID=45818779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011161055A Expired - Fee Related JP5932261B2 (ja) | 2010-09-17 | 2011-07-22 | メモリ制御装置、メモリ制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8856465B2 (ja) |
JP (1) | JP5932261B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020067961A (ja) * | 2018-10-26 | 2020-04-30 | キヤノン株式会社 | 動作停止信号に従って動作停止状態となり、且つ、少なくとも動作停止信号が入力されていないことを条件に省電力モードに移行可能なデバイスを備える情報処理装置 |
JP2020129205A (ja) * | 2019-02-07 | 2020-08-27 | キヤノン株式会社 | 制御装置および制御方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10698846B2 (en) * | 2018-11-07 | 2020-06-30 | Realtek Semiconductor Corporation | DDR SDRAM physical layer interface circuit and DDR SDRAM control device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080040562A1 (en) * | 2006-08-09 | 2008-02-14 | International Business Machines Corporation | Systems and methods for providing distributed autonomous power management in a memory system |
WO2011130548A1 (en) * | 2010-04-14 | 2011-10-20 | Qualcomm Incorporated | Methods of bus arbitration for low power memory access |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5664089A (en) * | 1994-04-26 | 1997-09-02 | Unisys Corporation | Multiple power domain power loss detection and interface disable |
JP2647035B2 (ja) | 1994-11-30 | 1997-08-27 | 日本電気株式会社 | バス制御回路 |
JP4436367B2 (ja) * | 2004-06-24 | 2010-03-24 | パナソニック株式会社 | 低バンド幅で局所集中アクセスを保証する調停装置、調停方法、及び調停装置を含む動画処理装置 |
JP5104123B2 (ja) * | 2007-08-17 | 2012-12-19 | 富士通セミコンダクター株式会社 | 半導体メモリ |
-
2011
- 2011-07-22 JP JP2011161055A patent/JP5932261B2/ja not_active Expired - Fee Related
- 2011-09-02 US US13/225,294 patent/US8856465B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080040562A1 (en) * | 2006-08-09 | 2008-02-14 | International Business Machines Corporation | Systems and methods for providing distributed autonomous power management in a memory system |
WO2011130548A1 (en) * | 2010-04-14 | 2011-10-20 | Qualcomm Incorporated | Methods of bus arbitration for low power memory access |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020067961A (ja) * | 2018-10-26 | 2020-04-30 | キヤノン株式会社 | 動作停止信号に従って動作停止状態となり、且つ、少なくとも動作停止信号が入力されていないことを条件に省電力モードに移行可能なデバイスを備える情報処理装置 |
JP7159002B2 (ja) | 2018-10-26 | 2022-10-24 | キヤノン株式会社 | 動作停止信号に従って動作停止状態となり、且つ、少なくとも動作停止信号が入力されていないことを条件に省電力モードに移行可能なデバイスを備える情報処理装置 |
JP2020129205A (ja) * | 2019-02-07 | 2020-08-27 | キヤノン株式会社 | 制御装置および制御方法 |
JP7292044B2 (ja) | 2019-02-07 | 2023-06-16 | キヤノン株式会社 | 制御装置および制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5932261B2 (ja) | 2016-06-08 |
US8856465B2 (en) | 2014-10-07 |
US20120072681A1 (en) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9372526B2 (en) | Managing a power state of a processor | |
US7155618B2 (en) | Low power system and method for a data processing system | |
JP5553392B2 (ja) | スレッドスロットリング | |
US8291244B2 (en) | Power management in a data processing device having masters and slaves | |
JP5893632B2 (ja) | ストリームトランザクション情報に基づいてページ管理ポリシーを適用するためのメモリコントローラ、システム、および方法 | |
JP5584821B2 (ja) | 低電力メモリアクセスのためのバスアービトレーションの方法 | |
KR20190022428A (ko) | 고속 메모리 인터페이스들을 위한 명령 중재 | |
JP6161301B2 (ja) | 割り込みスプレッド方法、割り込み要求信号スプレッダ回路、及びそれを備えるシステムオンチップ | |
JP2008276391A (ja) | メモリアクセス制御装置 | |
JP2019522257A (ja) | 低電力メモリのスロットリング | |
US8484418B2 (en) | Methods and apparatuses for idle-prioritized memory ranks | |
JP2010262537A (ja) | メモリ制御回路 | |
US8166316B2 (en) | Single interface access to multiple bandwidth and power memory zones | |
JP5932261B2 (ja) | メモリ制御装置、メモリ制御方法 | |
JP5528939B2 (ja) | マイクロコンピュータ | |
JP5393289B2 (ja) | メモリ制御回路、メモリシステム及び制御方法 | |
JP3914404B2 (ja) | 省電力インターフェース装置及び省電力方法 | |
Fang et al. | Conservative row activation to improve memory power efficiency | |
KR20240063978A (ko) | 감소된 전력 상태 사이의 2 스테이지 전이를 위한 디바이스 및 방법 | |
JP2010287057A (ja) | メモリ制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140718 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160428 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5932261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |