JP5553392B2 - スレッドスロットリング - Google Patents
スレッドスロットリング Download PDFInfo
- Publication number
- JP5553392B2 JP5553392B2 JP2012521653A JP2012521653A JP5553392B2 JP 5553392 B2 JP5553392 B2 JP 5553392B2 JP 2012521653 A JP2012521653 A JP 2012521653A JP 2012521653 A JP2012521653 A JP 2012521653A JP 5553392 B2 JP5553392 B2 JP 5553392B2
- Authority
- JP
- Japan
- Prior art keywords
- thread
- core
- temperature
- execution
- memory bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4893—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues taking into account power or heat criteria
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/206—Cooling means comprising thermal management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
Description
本出願は、以下の同時継続出願、すなわち、2009年7月23日に出願された、「Core Selection For Applications Running On Multiprocessor Systems Based On Core and Application Characteristics」という表題の出願第12/508、552号(整理番号第HVW01−016−US)に関する。
を発行することが可能であり、この場合、第1の指数(a...n)は、要求226に関連するスレッド220を表すことが可能であり、第2の指数(1...o)は、特定のスレッド220に関連する要求226の数を表すことが可能である。
Claims (18)
- コンピュータシステム内でスレッドの実行をスケジューリングする方法であって、
前記コンピュータシステム内のメモリバンクの温度を測定すること、
前記メモリバンクの前記温度が特定の温度を超えるかどうかを決定すること、
前記スレッドが前記メモリバンク内に格納されたデータを求める要求を含むかどうかを決定すること、及び
前記メモリバンクの前記温度が前記特定の温度を超えるとの決定、及び前記スレッドが前記メモリバンク内に格納されたデータを求める要求を含むとの決定に応答して、前記スレッドの実行を減速させることをスケジューリングすること
を含み、
前記スレッドの実行を前記減速させることを前記スケジューリングすることは、
前記コンピュータシステムの第1のコア上で実行している第1の先行タスクセットおよび前記コンピュータシステムの第2のコア上で実行している第2の先行タスクセットのうち、どちらが1番目に完了されることになり、どちらが2番目に完了されることになるかを決定すること、及び
2番目に完了されることになると決定された先行タスクセットを実行しているコア上で実行するように、前記スレッドをスケジューリングすること
を含む、
方法。 - 前記スレッドが優先順位値を有し、前記スレッドの実行を前記減速させることを前記スケジューリングすることが更に、前記優先順位値を低減させることを含む、請求項1に記載の方法。
- 前記優先順位値を前記低減させることが、前記優先順位値を最小優先順位値まで低減させることを含む、請求項2に記載の方法。
- 前記優先順位値を前記低減させることが、前記優先順位値を約1%から約99%低減させることを含む、請求項2に記載の方法。
- 前記スレッドの実行を前記減速させることを前記スケジューリングすることが、オペレーティングシステムによって実行され、
前記コンピュータシステムが、前記第1及び第2のコアに動作可能に結合されたコンピュータ可読媒体を備え、
前記オペレーティングシステムが、前記コンピュータ可読媒体内で符号化される
請求項1乃至4のいずれかに記載の方法。 - 前記スレッドの実行を前記減速させることを前記スケジューリングすることが更に、遅延の後で、前記第1又は第2のコア上で実行するように前記スレッドをスケジューリングすることを含む、請求項1乃至5のいずれかに記載の方法。
- 前記遅延が、実行するために前記スレッドが公称でかけることになる時間の約1倍から約1000倍である、請求項6に記載の方法。
- 前記特定の温度が、前記メモリバンクが確実に動作するほぼ最大温度である、請求項1乃至7のいずれかに記載の方法。
- 前記特定の温度が、電力使用レベルを示すスライディングスケールから、アプリケーションプログラムによって選択され、
前記コンピュータシステムが、前記第1及び第2のコアに動作可能に結合されたコンピュータ可読媒体を備え、
前記アプリケーションプログラムが、前記コンピュータ可読媒体内で符号化される
請求項1に記載の方法。 - 前記温度が熱電対によって測定される、請求項1乃至9のいずれかに記載の方法。
- コンピュータシステム内でのスレッドの実行をスケジューリングするための、コンピュータ可読媒体内で符号化されるソフトウェアを有するコンピュータプログラムであって、前記ソフトウェアは命令を含み、該命令は、実行に応答して、
前記コンピュータシステム内のメモリバンクの温度を測定し、
前記メモリバンクの前記温度が特定の温度を超えるかどうかを決定し、
前記スレッドが前記メモリバンク内に格納されたデータを求める要求を含むかどうかを決定し、且つ
前記メモリバンクの前記温度が前記特定の温度を超えるとの決定、及び前記スレッドが前記メモリバンク内に格納されたデータを求める要求を含むとの決定に応答して、前記スレッドの実行を減速させることをスケジューリングする
ように作用し、
前記スレッドの実行を減速させることをスケジューリングするための前記命令は、実行に応答して、
前記コンピュータシステムの第1のコア上で実行している第1の先行タスクセットおよび前記コンピュータシステムの第2のコア上で実行している第2の先行タスクセットのうち、どちらが1番目に完了されることになり、どちらが2番目に完了されることになるかを決定し、且つ
2番目に完了されることになると決定された先行タスクセットを実行しているコア上で実行するように、前記スレッドをスケジューリングする
ように作用する命令を含む、
コンピュータプログラム。 - 前記スレッドの実行を減速させることをスケジューリングするための前記命令は更に、実行に応答して、前記スレッドの優先順位値を低減させるように作用する命令を含む、請求項11に記載のコンピュータプログラム。
- 前記スレッドの優先順位値を低減させるための前記命令が、実行に応答して、前記スレッドの前記優先順位値を約1%から約99%低減させるように作用する命令を含む、請求項12に記載のコンピュータプログラム。
- 当該コンピュータプログラムはオペレーティングシステムである、請求項11乃至13のいずれかに記載のコンピュータプログラム。
- 前記スレッドの実行を減速させることをスケジューリングするための前記命令は更に、実行に応答して、遅延の後で、前記第1又は第2のコア上で実行するように前記スレッドをスケジューリングするように作用する命令を含む、請求項11乃至14のいずれかに記載のコンピュータプログラム。
- 第1のコアおよび第2のコアと、
前記第1のコアおよび前記第2のコアに動作可能に結合されたメモリバンクと、
前記第1のコアおよび前記第2のコアに動作可能に結合されたコンピュータ可読媒体とを備えるコンピュータシステムであって、
前記コンピュータ可読媒体はコンピュータ実行可能命令を含み、該コンピュータ実行可能命令は、当該コンピュータシステムによる実行に応答して、
前記メモリバンクの温度を測定し、
前記メモリバンクの前記温度が特定の温度を超えるかどうかを決定し、
スレッドが前記メモリバンク内に格納されたデータを求める要求を含むかどうかを決定し、且つ
前記メモリバンクの前記温度が前記特定の温度を超えるとの決定、及び前記スレッドが前記メモリバンク内に格納されたデータを求める要求を含むとの決定に応答して、前記スレッドの実行を減速させることをスケジューリングする
ように当該コンピュータシステムを構成し、
前記スレッドの実行を減速させることをスケジューリングするように当該コンピュータシステムを構成するための前記コンピュータ実行可能命令は、
前記第1のコア上で実行している第1の先行タスクセットおよび前記第2のコア上で実行している第2の先行タスクセットのうち、どちらが1番目に完了されることになり、どちらが2番目に完了されることになるかを決定し、且つ
2番目に完了されることになると決定された先行タスクセットを実行しているコア上で実行するように、前記スレッドをスケジューリングする
ための命令を有する、
コンピュータシステム。 - 前記メモリバンクの前記温度を測定するように適合された温度センサをさらに有し、前記温度センサが、前記第1のコアおよび前記第2のコアに動作可能に結合された、請求項16に記載のコンピュータシステム。
- 前記温度センサが熱電対である、請求項17に記載のコンピュータシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/507,952 US8819686B2 (en) | 2009-07-23 | 2009-07-23 | Scheduling threads on different processor cores based on memory temperature |
US12/507,952 | 2009-07-23 | ||
PCT/US2010/039939 WO2011011156A1 (en) | 2009-07-23 | 2010-06-25 | Thread throttling |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012533828A JP2012533828A (ja) | 2012-12-27 |
JP5553392B2 true JP5553392B2 (ja) | 2014-07-16 |
Family
ID=43498401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012521653A Expired - Fee Related JP5553392B2 (ja) | 2009-07-23 | 2010-06-25 | スレッドスロットリング |
Country Status (5)
Country | Link |
---|---|
US (1) | US8819686B2 (ja) |
JP (1) | JP5553392B2 (ja) |
KR (1) | KR101373947B1 (ja) |
CN (1) | CN102473137B (ja) |
WO (1) | WO2011011156A1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006044476A2 (en) | 2004-10-12 | 2006-04-27 | Robert Vernon Vanman | Method of and system for mobile surveillance and event recording |
WO2009102480A2 (en) | 2008-02-15 | 2009-08-20 | Enforcement Video, Llc | System and method for multi-resolution storage of images |
US9286256B2 (en) * | 2009-09-28 | 2016-03-15 | Nvidia Corporation | Sharing data crossbar for reads and writes in a data cache |
US8548639B2 (en) * | 2010-07-15 | 2013-10-01 | Seagate Technology Llc | Temperature monitoring systems and methods |
US8719828B2 (en) * | 2011-10-14 | 2014-05-06 | Intel Corporation | Method, apparatus, and system for adaptive thread scheduling in transactional memory systems |
JP6041610B2 (ja) * | 2012-10-02 | 2016-12-14 | キヤノン株式会社 | 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体 |
US20140188302A1 (en) * | 2012-12-28 | 2014-07-03 | Vasudevan Srinivasan | Priority based intelligent platform passive thermal management |
KR20150050135A (ko) | 2013-10-31 | 2015-05-08 | 삼성전자주식회사 | 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법 |
KR101538458B1 (ko) * | 2014-01-03 | 2015-07-23 | 연세대학교 산학협력단 | 3차원 매니코어 프로세서를 위한 전압섬 형성 방법 |
US9886326B2 (en) * | 2014-02-13 | 2018-02-06 | Advanced Micro Devices, Inc. | Thermally-aware process scheduling |
US9557797B2 (en) | 2014-05-20 | 2017-01-31 | Qualcomm Incorporated | Algorithm for preferred core sequencing to maximize performance and reduce chip temperature and power |
US10095286B2 (en) | 2014-05-30 | 2018-10-09 | Apple Inc. | Thermally adaptive quality-of-service |
US10203746B2 (en) | 2014-05-30 | 2019-02-12 | Apple Inc. | Thermal mitigation using selective task modulation |
US9575537B2 (en) | 2014-07-25 | 2017-02-21 | Intel Corporation | Adaptive algorithm for thermal throttling of multi-core processors with non-homogeneous performance states |
US9898071B2 (en) | 2014-11-20 | 2018-02-20 | Apple Inc. | Processor including multiple dissimilar processor cores |
US9958932B2 (en) | 2014-11-20 | 2018-05-01 | Apple Inc. | Processor including multiple dissimilar processor cores that implement different portions of instruction set architecture |
US9928115B2 (en) | 2015-09-03 | 2018-03-27 | Apple Inc. | Hardware migration between dissimilar cores |
TWI564807B (zh) | 2015-11-16 | 2017-01-01 | 財團法人工業技術研究院 | 排程方法及應用其的處理裝置 |
US10341605B1 (en) | 2016-04-07 | 2019-07-02 | WatchGuard, Inc. | Systems and methods for multiple-resolution storage of media streams |
US9910673B2 (en) * | 2016-04-19 | 2018-03-06 | Xiaolin Wang | Reconfigurable microprocessor hardware architecture |
US10445099B2 (en) | 2016-04-19 | 2019-10-15 | Xiaolin Wang | Reconfigurable microprocessor hardware architecture |
US10133610B2 (en) | 2016-08-16 | 2018-11-20 | International Business Machines Corporation | System, method and recording medium for temperature-aware task scheduling |
US10459517B2 (en) * | 2017-03-31 | 2019-10-29 | Qualcomm Incorporated | System and methods for scheduling software tasks based on central processing unit power characteristics |
US10700954B2 (en) * | 2017-12-20 | 2020-06-30 | Advanced Micro Devices, Inc. | Scheduling memory bandwidth based on quality of service floorbackground |
US11568236B2 (en) | 2018-01-25 | 2023-01-31 | The Research Foundation For The State University Of New York | Framework and methods of diverse exploration for fast and safe policy improvement |
US10671453B1 (en) | 2019-04-29 | 2020-06-02 | EMC IP Holding Company LLC | Data storage system employing two-level scheduling of processing cores |
US11005970B2 (en) | 2019-07-24 | 2021-05-11 | EMC IP Holding Company LLC | Data storage system with processor scheduling using distributed peek-poller threads |
TW202141290A (zh) | 2020-01-07 | 2021-11-01 | 韓商愛思開海力士有限公司 | 記憶體中處理(pim)系統和pim系統的操作方法 |
US11635911B2 (en) | 2020-01-07 | 2023-04-25 | SK Hynix Inc. | Processing-in-memory (PIM) system and operating methods of the PIM system |
KR102291912B1 (ko) * | 2020-11-25 | 2021-08-23 | 오픈엣지테크놀로지 주식회사 | 메모리 컨트롤러 및 이를 이용한 메모리 열 쓰로틀링 방법 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2272085A (en) | 1992-10-30 | 1994-05-04 | Tao Systems Ltd | Data processing system and operating system. |
US5480772A (en) | 1993-02-03 | 1996-01-02 | Brandeis University | In vitro activation of a nucleus |
JPH09167141A (ja) | 1995-12-18 | 1997-06-24 | Hitachi Ltd | 負荷分散制御方法 |
US6298370B1 (en) | 1997-04-04 | 2001-10-02 | Texas Instruments Incorporated | Computer operating process allocating tasks between first and second processors at run time based upon current processor load |
US6021076A (en) * | 1998-07-16 | 2000-02-01 | Rambus Inc | Apparatus and method for thermal regulation in memory subsystems |
US6772352B1 (en) | 2000-09-29 | 2004-08-03 | Intel Corporation | Method and apparatus for reducing the rate of commands being issued if the rate exceeds a threshold which is based upon a temperature curve |
US7140016B2 (en) | 2000-11-29 | 2006-11-21 | Texas Instruments Incorporated | Media accelerator quality of service |
JP3817449B2 (ja) | 2001-07-30 | 2006-09-06 | 株式会社ルネサステクノロジ | データ処理装置 |
DE10313605B4 (de) | 2003-03-26 | 2009-03-19 | Qimonda Ag | Vorrichtung und Verfahren zum Steuern mehrerer Speicherbausteine |
JP2004355435A (ja) | 2003-05-30 | 2004-12-16 | Canon Inc | アクセス調停装置 |
JP4213572B2 (ja) | 2003-11-28 | 2009-01-21 | 株式会社東芝 | 電子機器およびプロセッサ速度制御方法 |
JP3870189B2 (ja) | 2003-12-15 | 2007-01-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリアクセスに関する設定を行うデータ転送レート制御装置、情報処理装置、制御方法、プログラム、及び記録媒体 |
US7984442B2 (en) | 2004-01-29 | 2011-07-19 | Klingman Edwin E | Intelligent memory device multilevel ASCII interpreter |
JP3862715B2 (ja) * | 2004-06-01 | 2006-12-27 | 株式会社ソニー・コンピュータエンタテインメント | タスク管理方法、タスク管理装置、半導体集積回路、電子装置、およびタスク管理システム |
US8122187B2 (en) | 2004-07-02 | 2012-02-21 | Qualcomm Incorporated | Refreshing dynamic volatile memory |
JP4197672B2 (ja) | 2004-09-30 | 2008-12-17 | 株式会社東芝 | マルチプロセッサ計算機及びプログラム |
JP2006209525A (ja) | 2005-01-28 | 2006-08-10 | Matsushita Electric Ind Co Ltd | メモリシステム |
JP4367856B2 (ja) * | 2005-07-07 | 2009-11-18 | レノボ シンガポール プライヴェート リミテッド | プロセス制御システム及びその制御方法 |
US7412353B2 (en) | 2005-09-28 | 2008-08-12 | Intel Corporation | Reliable computing with a many-core processor |
US7590473B2 (en) | 2006-02-16 | 2009-09-15 | Intel Corporation | Thermal management using an on-die thermal sensor |
US7596430B2 (en) | 2006-05-03 | 2009-09-29 | International Business Machines Corporation | Selection of processor cores for optimal thermal performance |
US7406407B2 (en) | 2006-06-01 | 2008-07-29 | Microsoft Corporation | Virtual machine for operating N-core application on M-core processor |
US20070294693A1 (en) | 2006-06-16 | 2007-12-20 | Microsoft Corporation | Scheduling thread execution among a plurality of processors based on evaluation of memory access data |
US7493477B2 (en) | 2006-06-30 | 2009-02-17 | Intel Corporation | Method and apparatus for disabling a processor core based on a number of executions of an application exceeding a threshold |
US7830690B2 (en) | 2006-10-30 | 2010-11-09 | Intel Corporation | Memory module thermal management |
US7596714B2 (en) | 2006-11-20 | 2009-09-29 | Intel Corporation | Methods and apparatus to manage throttling in computing environments |
US20080234953A1 (en) | 2007-03-22 | 2008-09-25 | Ignowski James S | Power estimation for a semiconductor device |
US8001338B2 (en) | 2007-08-21 | 2011-08-16 | Microsoft Corporation | Multi-level DRAM controller to manage access to DRAM |
US8332865B2 (en) | 2008-02-21 | 2012-12-11 | International Business Machines Corporation | Adjunct processor load balancing |
US8161304B2 (en) * | 2009-01-20 | 2012-04-17 | Microsoft Corporation | Power management for large memory subsystems |
US8055805B2 (en) | 2009-03-31 | 2011-11-08 | Intel Corporation | Opportunistic improvement of MMIO request handling based on target reporting of space requirements |
-
2009
- 2009-07-23 US US12/507,952 patent/US8819686B2/en not_active Expired - Fee Related
-
2010
- 2010-06-25 KR KR1020117030823A patent/KR101373947B1/ko active IP Right Grant
- 2010-06-25 WO PCT/US2010/039939 patent/WO2011011156A1/en active Application Filing
- 2010-06-25 JP JP2012521653A patent/JP5553392B2/ja not_active Expired - Fee Related
- 2010-06-25 CN CN201080032322.4A patent/CN102473137B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012533828A (ja) | 2012-12-27 |
CN102473137B (zh) | 2015-07-15 |
KR101373947B1 (ko) | 2014-03-12 |
CN102473137A (zh) | 2012-05-23 |
KR20120017455A (ko) | 2012-02-28 |
US20110023039A1 (en) | 2011-01-27 |
US8819686B2 (en) | 2014-08-26 |
WO2011011156A1 (en) | 2011-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5553392B2 (ja) | スレッドスロットリング | |
JP5560331B2 (ja) | 分離によるバッチスケジューリング | |
US9372526B2 (en) | Managing a power state of a processor | |
US8839255B2 (en) | Scheduling of threads by batch scheduling | |
CN1717645B (zh) | 用于多线程处理器性能控制的装置和方法 | |
JP5752242B2 (ja) | マルチコアプロセッサに関するマルチスレッドアプリケーション・アウェア・メモリスケジューリングスキーム | |
US20190065243A1 (en) | Dynamic memory power capping with criticality awareness | |
JPWO2014188561A1 (ja) | マルチcpuシステム及びマルチcpuシステムのスケーリング方法 | |
US20110191539A1 (en) | Coprocessor session switching | |
JP2008276391A (ja) | メモリアクセス制御装置 | |
KR101635395B1 (ko) | 멀티포트 데이터 캐시 장치 및 멀티포트 데이터 캐시 장치의 제어 방법 | |
KR101377881B1 (ko) | 메모리 요청 스케줄링의 어플리케이션 선택 | |
US8166316B2 (en) | Single interface access to multiple bandwidth and power memory zones | |
US8392640B2 (en) | Pre-memory resource contention resolution | |
JP5911548B1 (ja) | 共有メモリへのアクセス要求をスケジューリングするための装置、方法およびコンピュータプログラム | |
JP2009129112A (ja) | コンピュータ・システムおよびプロセスに対するデバイスの管理方法 | |
JP5932261B2 (ja) | メモリ制御装置、メモリ制御方法 | |
KR20110127707A (ko) | 기억 제어 장치 및 그 제어 방법 | |
JP5058116B2 (ja) | ストリーミングidメソッドによるdmac発行メカニズム | |
Ha et al. | Dynamic Capacity Service for Improving CXL Pooled Memory Efficiency | |
Jang et al. | NP-completeness of memory-aware virtual machine scheduling problem | |
JP2011022936A (ja) | ディスクアレイ装置及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140513 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5553392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |