JP2012048032A - 画像形成装置および帯電器の制御方法 - Google Patents

Abstract

【課題】複数の帯電器へ共通に帯電電圧が印加される構成において、精度良くグリッド電流を定電流化し、グリッド電圧を定電圧化する技術を提供する。
【解決手段】画像形成装置は、帯電電圧ＣＨＧを複数の帯電器４１に共通に印加する電圧印加部６０と、各帯電器に対応したグリッド定電圧回路７１とを備える。各定電圧回路７１は、グリッド電圧ＧＲＩＤに応じた電圧Ｖｇｒを検出する電圧検出部７３と、電圧検出部に流れる第１電流Ｉｄを検出する第１電流検出部７４と、検出電圧Ｖｇｒが所定電圧値Ｖｔｈとなるように、電圧制御ラインＬｎを介したフィードバック制御を行う演算制御装置ＯＰ１とを含む。第２電流検出部７２は、電圧制御ラインＬｎに流れる第２電流Ｉｒを検出する。制御部５１は、いずれか一つの帯電器４１に対応する第１電流および第２電流の和が所定電流値となるように、電圧印加部６０を制御する。
【選択図】図２

Description

本発明は画像形成装置および帯電器の制御方法に関し、詳しくは画像形成装置に使用される複数の帯電器に共通の帯電電圧を供給する際の、各帯電器を制御する技術に関する。

従来、複数の帯電器に共通の帯電電圧を供給する際の、各帯電器を制御する技術として、例えば、特許文献１に示された技術が知られている。特許文献１には、複数のコロナ帯電器に一つの高圧電源ユニットから電源を供給する技術が開示されている。

特開平０３−１４２４８３号公報

上記特許文献１の技術では、複数のコロナ帯電器に帯電電圧を印加するための回路を共通化することができ、高圧電源回路の低コスト化、小型化を実現することができる。電圧印加回路が共通化されたとき、各グリッドを定電圧にし、複数のグリッド電流値ではなく、一つのグリッド電流値に基づいて、そのグリッドのグリッド電流が定電流となるように制御することになるが、その際、グリッド電流の精度良い定電流化およびグリッド電圧の精度良い定電圧化が求められていた。

本発明は、複数の帯電器へ帯電電圧を印加する印加回路を共通化する構成において、各グリッド電圧の精度良い定電圧化およびグリッド電流の精度良い定電流化を実現する技術を提供するものである。

第１の発明に係る画像形成装置は、一または複数の感光体と、各々がグリッドを有する複数の帯電器であって、前記一の感光体に対して複数設けられるか、あるいは前記複数の感光体に対してそれぞれ設けられ、前記一または複数の感光体を帯電させる複数の帯電器と、帯電電圧を生成し、生成した前記帯電電圧を前記複数の帯電器に共通に印加する電圧印加部と、各帯電器に対応して設けられた複数のグリッド定電圧回路であって、前記帯電電圧の印加に応じて前記グリッドに生成されるグリッド電圧に応じた電圧を検出する電圧検出部と、前記電圧検出部に流れる第１電流を検出する第１電流検出部と、前記グリッド電圧を定電圧化するための電圧制御ラインと、前記電圧検出部によって検出された検出電圧が所定電圧値となるように、前記電圧制御ラインを介したフィードバック制御を行う演算制御装置とをそれぞれ含む、複数のグリッド定電圧回路と、少なくとも一つのグリッド定電圧回路に対応して設けられ、前記電圧制御ラインに流れる第２電流を検出する、少なくとも一つの第２電流検出部と、前記複数の帯電器のうちいずれか一つの帯電器に対応する前記第１電流および前記第２電流の和が所定電流値となるように、前記電圧印加部を制御する制御部とを備える。

本構成によれば、各グリッド電圧の定電圧化が、素子バラツキを有する複数の定電圧素子を用いる代わりに、演算制御装置を用いたフィードバック制御によって行われる。その際、フィードバック回路にグリッド電流の一部が流れ込む構成となるが、その流れ込み電流（第１電流）を考慮して、グリッド電流が定電流化される。そのため、複数の帯電器へ帯電電圧を印加する印加回路を共通化する構成において、各グリッド電圧の精度良い定電圧化を実現することができる。また、その際、いずれか一つの帯電器を精度良く定電流制御できる。例えば、放電ワイヤが最も汚れている帯電器、すなわち、グリッド電流が最小の帯電器を定電流制御することによって、放電ワイヤが最も汚れている帯電器によっても十分に感光体を帯電できる。

第２の発明は、第１の発明の画像形成装置において、前記第２電流検出部は、各グリッド定電圧回路に対応して設けられ、前記制御部は、いずれの帯電器に対応する第２電流検出部が最小の第２電流を検出したかを判断し、最小の第２電流が検出された帯電器に対応する前記第１電流および前記第２電流の和が所定電流値となるように、前記電圧印加部を制御する。
本構成によれば、放電ワイヤが最も汚れている帯電器、すなわち、グリッド電流が最小の帯電器でも十分に感光体を帯電できる。

第３の発明は、第１または第２の発明の画像形成装置において、各グリッド定電圧回路は、前記演算制御装置の出力側に接続され、前記電圧制御ラインの電圧を制御するトランジスタを含み、各第２電流検出部は、前記トランジスタとＧＮＤ間で前記第２電流を検出する。
本構成によれば、例えば、演算制御装置の出力によってバイポーラトランジスタのベース電圧を所定電圧とするようにフィードバック制御することによって、コレクタ−エミッタ間電圧を所定電圧にすることができる。それによって、グリッド電圧をより正確に定電圧化することができる。

第４の発明は、第３の発明の画像形成装置において、前記トランジスタは制御端子を有し、各第２電流検出部は、第２電流を検出するための電圧検出信号を生成する第１抵抗素子を含み、前記制御部は、前記電圧検出信号による電圧値に応じて前記トランジスタの前記制御端子の電圧を制御することによって、前記電圧制御ラインの電圧を定電圧化する。
本構成によれば、電圧検出信号による電圧値はグリッド電流に応じて変化するため、グリッド電流に応じてトランジスタのコレクタ−エミッタ間電圧を変化させることにより、グリッド電圧を所定の電圧に定電圧化することができる。すなわち、グリッド電流に応じて感光体の表面電位を所定値に変更できる。

第５の発明は、第３または第４の発明の画像形成装置において、前記グリッド定電圧回路は、前記トランジスタとしてフォトトランジスタを含む。
本構成によれば、トランジスタのベース−エミッタ間の電流を削減できるため、第２電流、すなわちグリッド電流をより精度良く検出できる。

第６の発明は、第３から第５のいずれか一つの発明の画像形成装置において、前記トランジスタは第１および第２端子を有し、各グリッド定電圧回路は、前記電圧制御ラインにおいて、前記グリッドと前記トランジスタの第１端子との間に設けられた第２抵抗素子と、前記トランジスタの前記第１端子と前記第２端子との間に設けられた第３抵抗素子または定電圧素子とを含む。
本構成によれば、トランジスタの第１端子−第２端子間電圧を耐圧内に制限でき、トランジスタの信頼性が向上する。

第７の発明は、第３から第５のいずれか一つの発明の画像形成装置において、各グリッド定電圧回路は、前記電圧制御ラインにおいて、前記グリッドと前記トランジスタとの間に設けられた定電圧素子を含む。
本構成によれば、トランジスタのコレクタ−エミッタ間あるいはソース−ドレイン間電圧を耐圧内に制限でき、トランジスタの信頼性が向上する。

第８の発明は、第１から第７のいずれか一つの発明の画像形成装置において、前記制御部は、各第２電流検出部によって検出された第２電流が多くなるほど前記所定の定電圧が低くなるように、各グリッド定電圧回路を制御する。
通常、グリッド電流が多くなるにしたがって感光体の表面電位が上昇するため、グリッド電流が多くなるほどグリッド電圧を低減させることによって、感光体の表面電位のバラツキを抑制して、印字画質の低下を抑制することができる。

第９の発明に係る帯電器の制御方法は、複数の感光体と、各感光体に対応して設けられ、グリッドを有し、各感光体を帯電する複数の帯電器と、帯電電圧を生成し、生成した前記帯電電圧を前記複数の帯電器に共通に印加する電圧印加部と、各帯電器に対応して設けられ、電圧検出部、演算制御装置および電圧制御ラインを含む複数のグリッド定電圧回路とを備えた画像形成装置における、前記複数の帯電器を制御する方法であって、各電圧検出部によって、前記帯電電圧の印加によって各グリッドに生成されるグリッド電圧に応じた電圧をそれぞれ検出する工程と、各演算制御装置を用いて、前記電圧検出部によって検出された検出電圧が所定電圧値となるように、各電圧制御ラインを介してフィードバック制御することによって、各グリッド電圧を定電圧化する工程と、各電圧検出部に流れる各第１電流をそれぞれ検出する工程と、各電圧制御ラインに流れる第２電流のうち、少なくとも一つの電圧制御ラインに流れる第２電流を検出する工程と、前記複数の帯電器のうちいずれか一つの帯電器に対応する前記第１電流および前記第２電流の和が所定電流値となるように、前記電圧印加部を制御する工程とを含む。
本構成によれば、第１の発明と同様に、複数の帯電器へ帯電電圧を印加する印加回路を共通化する構成において、各グリッド電圧の精度良い定電圧化およびグリッド電流の精度良い定電流化を実現することができる。

本発明の画像形成装置および帯電器の制御方法によれば、複数の帯電器へ帯電電圧を印加する印加回路を共通化する構成において、各グリッド電圧の精度良い定電圧化およびグリッド電流の精度良い定電流化を実現することができる。

本発明の実施形態１に係るプリンタの内部構成を表す概略断面図 プリンタの高圧電源装置に係る概略的なブロック図 本発明の実施形態２に係るグリッド定電圧回路を示す回路図 別のグリッド定電圧回路を示す回路図

＜実施形態１＞
本発明の実施形態１を、図１〜図２を参照しつつ説明する。
１．プリンタの全体構成
図１は、実施形態１のカラープリンタ１（画像形成装置の一例）の内部構成を表す概略断面図である。以下の説明では、各構成要素について、色毎に区別する場合は各部の符号にＹ（イエロー），Ｍ（マゼンタ），Ｃ（シアン），Ｋ（ブラック）の添え字を付し、区別しない場合は添え字を省略する。なお、画像形成装置は、カラープリンタに限られず、例えば、ＦＡＸおよびコピー機能を有する複合機であってもよい。

カラープリンタ（以下、単に「プリンタ」という）１は、給紙部３、画像形成部５、搬送機構７、定着部９、および高圧電源装置５０を含む。プリンタ１は、例えば外部から入力される画像データに応じた１または複数色（本実施形態ではイエロー、マゼンタ、シアン、ブラックの４色）のトナー（現像剤）からなるトナー像を、シート１５（用紙、ＯＨＰシートなど）に形成する。

給紙部３は、プリンタ１の最下部に設けられており、シート１５を収容するトレイ１７と、ピックアップローラ１９とを含む。トレイ１７に収容されたシート１５は、ピックアップローラ１９により１枚ずつ取り出され、搬送ローラ１１，レジストレーションローラ１２を介して搬送機構７に送られる。

搬送機構７は、シート１５を搬送するためのものであり、例えば、プリンタ１内に形成された所定の装着部（図示せず）に着脱自在に装着される。搬送機構７は、駆動ローラ３１、従動ローラ３２、およびベルト３４を含み、ベルト３４は、駆動ローラ３１と従動ローラ３２との間に架け渡されている。駆動ローラ３１が回動すると、ベルト３４は、感光ドラム４４と対向する側の表面が、図１中の右方向から左方向へ移動する。これにより、レジストレーションローラ１２から送られてきたシート１５が、画像形成部５へと搬送される。また、搬送機構７は、４つの転写ローラ３３を含む。

画像形成部５は、４個のプロセスユニット４０Ｙ，４０Ｍ，４０Ｃ，４０Ｋおよび４個の露光装置４５を含む。各プロセスユニット４０は、帯電器４１、感光ドラム（感光体の一例）４４、ユニットケース４６、現像ローラ４７、および供給ローラ４８を含む。各プロセスユニット４０Ｙ，４０Ｍ，４０Ｃ，４０Ｋは、プリンタ１内に形成された所定の装着部（図示せず）に着脱自在に着される。

感光ドラム４４は、例えば、アルミニウム製の基材上に、正帯電性の感光層が形成されたものであり、アルミニウム製の基材が、例えば、導電性の軸４４ａを介してプリンタ１のグランドラインに接続されている。帯電器４１は、例えば、スコロトロン型の帯電器であり、放電ワイヤ４２およびグリッド４３を有する。放電ワイヤ４２に帯電電圧ＣＨＧが印加され、グリッド４３のグリッド電圧ＧＲＩＤは、感光ドラム４４の表面がほぼ同電位（例えば、＋７００Ｖ）になるように制御される。

露光装置４５は、例えば、感光ドラム４４の回転軸方向に沿って一列状に並んだ複数の発光素子（例えばＬＥＤ）を有し、複数の発光素子を、外部より入力される画像データに応じて発光制御することにより、感光ドラム４４の表面に静電潜像を形成する。なお、露光装置４５は、プリンタ１内に固定設置される。露光装置４５はレーザを使用したものであってもよい。

ユニットケース４６は、各色のトナー（本実施形態では、例えば正帯電性の非磁性１成分トナー）を収納するとともに、現像ローラ４７および供給ローラ４８を有する。トナーは、供給ローラ４８の回転により現像ローラ４７に供給され、供給ローラ４８と現像ローラ４７との間で正に摩擦帯電される。さらに、現像ローラ４７が、トナーを均一な薄層として感光ドラム４４上へ供給することによって静電潜像を現像して、感光ドラム４４上にトナー象を形成する。

各転写ローラ３３は、各感光ドラム４４との間でベルト３４を挟む位置に配置されている。各転写ローラ３３は、感光ドラム４４との間にトナーの帯電極性とは逆極性（ここでは、負極性）の転写電圧が印加されることで、感光ドラム４４上に形成されたトナー像をシート１５に転写する。その後、シート１５は、搬送機構７により定着部９へと搬送され、定着部９にてトナー像が熱定着され、プリンタ１の上面に排出される。

２．高圧電源装置の構成
次に、図２を参照して、プリンタ１の本発明に関連する電気的構成を説明する。図２は、回路基板（図示せず）に実装される高圧電源装置５０の概略的なブロック図および高圧電源装置５０に関連する接続構成を示す。

高圧電源装置５０は、ＡＳＩＣ（特定用途向けＩＣ：制御部の一例）５１、ＡＳＩＣ５１に接続された高圧電源回路５２、ＲＯＭ５３、およびＲＡＭ５４を含む。ＡＳＩＣ５１は、高圧電源回路５２の制御の他に、プリンタ全体の制御を司る。ＲＯＭ５３は、ＡＳＩＣ５１が実行する各種の動作プログラム等を記憶し、ＲＡＭ５４は印刷処理に用いる画像データ等を記憶する。なお、制御部はＡＳＩＣに限られず、例えば、ＣＰＵであってもよい。

高圧電源回路５２は、帯電電圧生成回路（電圧印加部の一例）６０、グリッド定電圧回路７１、およびライン電流検出回路（第２電流検出部の一例）７２を含む。ここで、帯電電圧生成回路６０は、各帯電器（４１Ｋ〜４１Ｃ）に対して共通に設けられ、グリッド定電圧回路（７１Ｋ〜７１Ｃ）およびライン電流検出回路（７２Ｋ〜７２Ｃ）は、各帯電器（４１Ｋ〜４１Ｃ）に対応して設けられる。なお、これに限られず、ライン電流検出回路７２は、少なくとも一つの帯電器４１に対応して、すなわち、少なくとも一つのグリッド定電圧回路７１に対応して設けられるものであればよい。例えば、いずれか一つの特定の帯電器４１に対応した、すなわち、いずれか一つの特定のグリッド定電圧回路７１に対応した一つのライン電流検出回路７２が設けられるようにしてもよい。

帯電電圧生成回路６０は、例えば、ＰＷＭ信号制御回路６１、トランスドライブ回路６２、昇圧回路６３、および出力電圧検出回路６８を含む。

帯電電圧生成回路６０は、各帯電器（４１Ｋ〜４１Ｃ）の各放電ワイヤ（４２Ｋ〜４２Ｃ）に共通に印加する帯電電圧ＣＨＧを生成する。また、共通の帯電電圧ＣＨＧと各グリッド定電圧回路７１によって、各グリッド電圧ＧＲＩＤが生成される。帯電電圧ＣＨＧは、例えば、約５．５ｋＶ〜７ｋＶであり、グリッド電圧ＧＲＩＤは、例えば、約７００Ｖである。

ＰＷＭ信号制御回路６１は、例えば抵抗およびコンデンサ（図示せず）を含み、ＡＳＩＣ５１のポートＰＷＭ１からのＰＷＭ（Pulse Width Modulation；パルス幅変調）信号Ｓｐ１を平滑し、平滑されたＰＷＭ信号Ｓｐ１をトランスドライブ回路６２に供給する。

トランスドライブ回路６２は、例えば、ＰＷＭ信号制御回路６１から受けた平滑ＰＷＭ信号に基づき、昇圧回路６３のトランス６４の１次側巻線６４ａに発振電流を流すように構成されている。そして、ここでは、ＰＷＭ信号Ｓｐ１のデューティ比に応じて、帯電電圧ＣＨＧの値が制御されている。例えば、ＰＷＭ信号Ｓｐ１のデューティ比が大きくなるほど昇圧回路６３によって生成される帯電電圧ＣＨＧが大きくなるように制御される。

昇圧回路６３は、例えば、トランス６４、整流ダイオード６５、平滑コンデンサ６６、および出力抵抗６７を含む。トランス６４は、１次側巻線６４ａ，２次側巻線６４ｂ、および補助巻線６４ｃを備えている。

このような構成により、１次側巻線６４ａの電圧は、昇圧回路６３において昇圧および整流され、各帯電器（４１Ｋ〜４１Ｃ）の放電ワイヤ（４２Ｋ〜４２Ｃ）に帯電電圧ＣＨＧとして印加される。

また、出力電圧検出回路６８は、トランス６４の補助巻線６４ｃと、ＡＳＩＣ５１との間に接続されている。出力電圧検出回路６８は、例えば平滑回路および分圧抵抗を含む。出力電圧検出回路６８は、出力電圧である帯電電圧ＣＨＧの生成に応じて補助巻線６４ｃの間で発生する出力電圧ｖ１を検出して、出力電圧ｖ１を平滑および分圧して出力電圧検出信号Ｓｖ１を生成する。出力電圧検出信号Ｓｖ１は、ＡＳＩＣ５１のポートＡ／Ｄ１に供給される。

また、各グリッド定電圧回路７１は、それぞれ、電圧検出回路（電圧検出部の一例）７３、分流電流検出回路（第１電流検出部に相当）７４、電圧制御ラインＬｎおよび演算増幅器ＯＰ１（演算制御装置の一例）を含む。なお、各グリッド定電圧回路７１の構成は同一のため、以下の説明において、Ｋ（ブラック）色に対応するグリッド定電圧回路７１Ｋについてのみ説明する。

電圧検出回路７３Ｋは、分圧抵抗Ｒ７，Ｒ８を含み、分圧抵抗Ｒ７，Ｒ８によってグリッド４３Ｋのグリッド電圧ＧＲＩＤ１に応じた電圧Ｖｇｒ１を検出する。検出電圧Ｖｇｒ１は演算増幅器ＯＰ１の非反転入力端子に入力される。

分流電流検出回路７４Ｋは、ここでは、電圧検出回路７３Ｋの分圧抵抗Ｒ８によって構成され、電圧検出回路７３Ｋに流れる分流電流（第１電流に相当）Ｉｄ１を検出する。詳しくは、分流電流検出回路７４Ｋは、分圧抵抗Ｒ８の端子電圧（検出電圧Ｖｇｒ１と同一）である分流検出信号Ｓｉｄ１を生成し、分流検出信号Ｓｉｄ１をＡＳＩＣ５１のポートＡ／Ｄ２に供給する。ＡＳＩＣ５１は、分圧抵抗Ｒ８の抵抗値と、分流検出信号Ｓｉｄ１の電圧値から分流電流Ｉｄ１を算出する。

また、ＡＳＩＣ５１は、分流検出信号Ｓｉｄ１の電圧値と、分圧抵抗Ｒ７、Ｒ８の抵抗値による分圧比から、グリッド電圧ＧＲＩＤ１を算出することができる。すなわち、ＡＳＩＣ５１は、分流検出信号Ｓｉｄ１からグリッド電圧ＧＲＩＤ１を検出することができる。

電圧制御ラインＬｎ１は、グリッド電圧ＧＲＩＤ１を定電圧化するための回路であり、直列接続された抵抗Ｒ１，Ｒ２，Ｒ３を含む。

演算増幅器ＯＰ１は、電圧検出回路７３Ｋによって検出された検出電圧Ｖｇｒ１が基準電圧（「所定電圧値」に相当）Ｖｔｈとなるように、電圧制御ラインＬｎ１を介したフィードバック制御を行う。基準電圧Ｖｔｈは、ここでは、例えば、５Ｖの電源電圧Ｖｃｃを分圧抵抗Ｒ９，Ｒ１０によって分圧した値であり、分圧電圧は演算増幅器ＯＰ１の反転入力端子に入力される。演算増幅器ＯＰ１の出力と反転入力端子とは、抵抗Ｒ６とコンデンサＣ２によって接続されている。

また、演算増幅器ＯＰ１の出力側にトランジスタＱ１が接続されている。トランジスタＱ１のコレクタ（「第１端子」に相当）が抵抗Ｒ１（「第２抵抗素子」に相当）と抵抗Ｒ２（「第３抵抗素子」に相当）の間に接続され、そのエミッタ（第２端子に相当）が抵抗Ｒ２と抵抗Ｒ３の間に接続されている。トランジスタＱ１は、演算増幅器ＯＰ１によってベース電流が制御されることによって、コレクタ−エミッタ間の電圧を変化させる。それによって、グリッド電圧ＧＲＩＤが調整される。

ここで、トランジスタＱ１のコレクタ−エミッタ間に抵抗Ｒ２が設けられ抵抗Ｒ２の端子間の電圧がコレクタ−エミッタ間の耐圧以内となるように、抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値が設定されている。そのため、トランジスタＱ１の信頼性が向上し、グリッド定電圧回路７１の信頼性が向上する。なお、トランジスタＱ１はバイポーラトランジスタに限られず、例えば、ＦＥＴ（電界効果トランジスタ）であってもよい。また、抵抗Ｒ２の代わりに、ツェナーダイオード等の定電圧素子を用いてもよい。定電圧素子の電圧は、トランジスタＱ１のコレクタ−エミッタ間の耐圧以内となるようにする。

すなわち、演算増幅器ＯＰ１は、フィードバック制御において、検出電圧Ｖｇｒ１が基準電圧Ｖｔｈとなるようにベース電圧（「制御端子の電圧」に相当）を変動させてグリッド電圧ＧＲＩＤを変動させる。そして、フィードバック制御によって検出電圧Ｖｇｒ１が基準電圧Ｖｔｈとなることによって、グリッド電圧ＧＲＩＤ１を所定の電圧に定電圧化する。

また、トランジスタＱ１とＧＮＤ間で電圧制御ラインＬｎ１に流れるライン電流（第２電流に相当）Ｉｒ１を検出するライン電流検出回路７２Ｋ（「第２電流検出部」に相当）が、トランジスタＱ１とＧＮＤと間に設けられている。ライン電流検出回路７２Ｋは、ここでは、電圧制御ラインＬｎ１に設けられた抵抗Ｒ３によって構成される。ライン電流検出回路７２Ｋは、抵抗Ｒ３（「第１抵抗素子」に相当）の端子電圧であるライン電流検出信号（「電圧検出信号」に相当）Ｓｉｒ１を生成し、ライン電流検出信号Ｓｉｒ１をＡＳＩＣ５１のポートＡ／Ｄ３に供給する。ＡＳＩＣ５１は、抵抗Ｒ３の抵抗値と、ライン電流検出信号Ｓｉｒ１の電圧値からライン電流Ｉｒ１を算出する。また、ＡＳＩＣ５１は、ライン電流Ｉｒ１に分流電流Ｉｄ１を加算することによって、グリッド電流Ｉｇ１を求める。
なお、コンデンサＣ１，Ｃ３，Ｃ４等は、それぞれ関連する抵抗に発生する電圧を遅延させる充電コンデンサである。

ＡＳＩＣ５１は、４個の帯電器（４１Ｋ〜４１Ｃ）のうちいずれか一つの帯電器に対応する分流電流Ｉｄおよびライン電流Ｉｒの和（グリッド電流Ｉｇ）が所定電流値となるように、帯電電圧生成回路６０を制御する。本実施形態では、ＡＳＩＣ５１は、いずれの帯電器４１に対応するライン電流検出回路７２が最小のライン電流Ｉｒを検出したかを判断し、最小のライン電流Ｉｒが検出された帯電器４１に対応する分流電流Ｉｄおよびライン電流Ｉｒの和（グリッド電流Ｉｇ）が所定電流値、例えば、２５０μＡとなるように、帯電電圧生成回路６０を定電流制御する。ここで、最小のライン電流Ｉｒが検出された帯電器４１は、放電ワイヤ４２が最も汚れている帯電器４１と想定される。通常、放電ワイヤ４２の汚れに応じて、放電電流、すなわち、グリッド電流Ｉｇが減少するからである。

なお、定電流制御される、いずれか一つの帯電器４１は、最小のライン電流Ｉｒが検出された帯電器４１に限られず、プリンタ１の使用状況に応じて、適宜選択されればよい。

３．帯電器の制御動作
次に上記構成の帯電電圧生成回路６０および複数（本実施形態では、４個）のグリッド定電圧回路７１とを備えたプリンタ１における、複数（本実施形態では、４個）の帯電器４１の制御動作を説明する。ここでは、本実施形態に係る、帯電器４１のグリッド電圧ＧＲＩＤの定電圧化に関連する制御動作を説明する。

まず、帯電電圧生成回路６０による所定の帯電電圧ＣＨＧの各帯電器４１への印加のもとに、各グリッド定電圧回路７１の各電圧検出回路７３は、各グリッド４３のグリッド電圧ＧＲＩＤに応じた電圧Ｖｇｒを、分圧抵抗Ｒ７，Ｒ８によって、それぞれ検出する。

次いで、各演算増幅器ＯＰ１によって、各電圧検出回路７３によって検出された検出電圧Ｖｇｒが基準電圧Ｖｔｈとなるように、各電圧制御ラインＬｎを介してフィードバック制御することによって、各グリッド電圧ＧＲＩＤが定電圧化される。その際、各分流電流検出回路７４およびＡＳＩＣ５１は、各電圧検出回路７３に流れる各分流電流Ｉｄを検出する。

また、各ライン電流検出回路７２およびＡＳＩＣ５１は、各電圧制御ラインＬｎに流れるライン電流Ｉｒをそれぞれ検出する。

そして、ＡＳＩＣ５１は、４つの帯電器４１のうちいずれか一つの帯電器４１に対応する分流電流Ｉｄおよびライン電流Ｉｒの和が所定電流値、例えば、２５０μＡとなるように、帯電電圧生成回路６０を制御する。その際、好ましくは、ＡＳＩＣ５１は、いずれの帯電器４１に対応するライン電流検出回路７２が最小のライン電流Ｉｒを検出したかを判断し、最小のライン電流Ｉｒが検出された帯電器４１に対応する分流電流Ｉｄおよびライン電流Ｉｒの和が所定電流値、例えば、２５０μＡとなるように、帯電電圧生成回路６０を制御する。そして、このとき帯電電圧生成回路６０によって生成された帯電電圧ＣＨＧが、各帯電器４１に共通に印加される。
このように、本実施形態では、４つの帯電器４１のうちいずれか一つの帯電器４１のグリッド電流Ｉｇが定電流となるように帯電電圧生成回路６０が定電流される。一方、各帯電器４１のグリッド電圧ＧＲＩDは、それぞれグリッド定電圧回路７１によって定電圧制御される。その際、定電圧制御される各グリッド電圧ＧＲＩDは同一電圧値であってもよいし、それぞれ異なる電圧値であってもよい。

４．実施形態の効果
本実施形態では、各グリッド電圧ＧＲＩＤの定電圧化が、素子バラツキを有する複数の定電圧素子を用いる代わりに、例えば、複数のツェナーダイオードを用いる代わりに、演算増幅器ＯＰ１を用いたフィードバック制御によって行われる。このようなフィードバック制御に係る素子バラツキのグリッド電圧ＧＲＩＤの定電圧化への影響は、定電圧素子を用いる場合より少ない。その際、電圧検出回路７３等のフィードバック回路にグリッド電流の一部（分流電流）Ｉｄが流れ込む構成となるが、その流れ込み電流Ｉｄを考慮して、グリッド電流Ｉｇが所定の電流値に定電流化される。

そのため、複数の帯電器４１へ帯電電圧ＣＨＧを印加する帯電電圧生成回路６０を共通化する構成において、各グリッド電圧ＧＲＩＤの精度良い定電圧化を実現することができる。また、その際、放電ワイヤ４２が最も汚れている帯電器４１、すなわち、グリッド電流Ｉｇが最小の帯電器４１が精度良く定電流制御されるため、放電ワイヤ４２が最も汚れている帯電器４１によっても十分に感光ドラム４４を帯電できる。

＜実施形態２＞
次に、本発明の画像形成装置の実施形態２を、図３を参照して説明する。実施形態２は、実施形態１と、グリッド定電圧回路の構成のみが異なる。そのため、グリッド定電圧回路７１についてのみを説明する。

図３は、実施形態２のグリッド定電圧回路の構成を示す回路図である。なお、各色に対応するグリッド定電圧回路の構成は、図３に示されるグリッド定電圧回路７１Ａの構成と同一である。

実施形態２のグリッド定電圧回路７１Ａは、実施形態１のグリッド定電圧回路７１の構成に加えて、基準電圧Ｖｔｈを調整する基準電圧調整回路７５Ａを含む。基準電圧調整回路７５Ａは、主に、トランジスタＱ２と、平滑回路（Ｒ１２，Ｃ５）を含む。

トランジスタＱ２は、ＡＳＩＣ５１のポートＰＷＭ２から供給されるＰＷＭ信号Ｓｐ２によってオン・オフされる。平滑回路（Ｒ１２，Ｃ５）は、抵抗Ｒ１２とコンデンサＣ５を含み、トランジスタＱ２のコネクタ出力を平滑して基準電圧Ｖｔｈを生成する。すなわち、基準電圧ＶｔｈはＰＷＭ信号Ｓｐ２のパルス幅が変更されることによって基準電圧Ｖｔｈが調整（変更）され、基準電圧Ｖｔｈの調整に伴って、定電圧化されるグリッド電圧ＧＲＩＤの値が調整（変更）される。なお、抵抗Ｒ１３，１４は、トランジスタＱ２のベース電流を適当な大きさの電流となるように調整するための抵抗である。

その際、ＡＳＩＣ５１は、ライン電流検出回路７２Ａによって生成されるライン電流検出信号Ｓｉｒに基づいて、ＰＷＭ信号Ｓｐ２を生成する。すなわち、ＡＳＩＣ５１は、ライン電流検出信号（電圧値）Ｓｉｒに応じて基準電圧Ｖｔｈを調整し、それによってトランジスタＱ１のベース電圧を制御することによって、電圧制御ラインの電圧（グリッド電圧ＧＲＩＤ）を調整（変更）し、定電圧化する。

そのため、ライン電流検出信号Ｓｉｒはグリッド電流Ｉｇに応じて変化するが、ライン電流検出信号Ｓｉｒによる電圧値に応じて、トランジスタのコレクタ−エミッタ間電圧を変化させることにより、グリッド電圧ＧＲＩＤを所定の電圧に定電圧化することができる。すなわち、グリッド電流Ｉｇに応じて、グリッド電圧ＧＲＩＤを所定の電圧に定電圧化することができる。

ここでは、ＡＳＩＣ５１は、ライン電流検出回路７２Ａによって検出されたライン電流Ｉｒ（グリッド電流Ｉｇ）が大きくなるほど、定電圧化されるグリッド電圧ＧＲＩＤ（所定の定電圧）が低くなるように、グリッド定電圧回路７１Ａを制御する。その際、ここでは、ライン電流検出信号Ｓｉｒに基づいてＰＷＭ信号Ｓｐ２が生成され、ＰＷＭ信号Ｓｐ２が基準電圧調整回路７５Ａに供給される。

従来、グリッド電流Ｉｇが大きくなるほど、言い換えれば帯電電流Ｉｃｈｇが大きくなるほど、感光ドラム４４の表面電位が高くなることが知られている。そのため、グリッド電流Ｉｇの大きい色のグリッド電圧ＧＲＩＤを低く設定することによって、各色に対応する感光ドラム４４の表面電位のバラツキを抑制して、印字画質の低下を抑制することができる。なお、グリッド電流Ｉｇと感光ドラム４４の表面電位との関係、およびグリッド電流Ｉｇとグリッド電圧ＧＲＩＤとの関係は、事前の実験等によって知られているものとする。
なお、基準電圧調整回路７５Ａの構成は、図３に示される構成に限られない。基準電圧調整回路７５Ａの構成は、ＡＳＩＣ５１がライン電流検出信号（電圧信号）Ｓｉｒに基づいて基準電圧Ｖｔｈを変更できる構成であればよい。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

（１）上記各実施形態おいて、図４に示されるように、グリッド定電圧回路７１は、トランジスタとしてフォトトランジスタＰＣ１を含むようにしてもよい。この場合、オペアンプＯＰ１から電流検出抵抗Ｒ３に流れ込む電流を抑制することができるため、ライン電流Ｉｒ（第２電流）すなわち、グリッド電流Ｉｇをより精度良く検出できる。なお、フォトトランジスタＰＣ１は、図２に示されるグリッド定電圧回路７１の構成において、トランジスタＱ１に置き換えて設けられてもよいし、図４に示されるように、ダーリントン接続されるトランジスタＱ２およびバリスタＶＲ１とともに設けられてもよい。

（２）また、図４に示されるように、グリッド定電圧回路７１は、電圧制御ラインＬｎにおいて、グリッド４３とトランジスタとの間に設けられた、例えばバリスタＶＲ１等の定電圧素子を含むようにしてもよい。この場合、トランジスタのコレクタ−エミッタ間あるいはソース−ドレイン間の耐圧を制限でき、信頼性が向上する。なお、定電圧素子は、図２に示されるグリッド定電圧回路７１の構成において、抵抗Ｒ１に置き換えて設けられてもよいし、図４に示されるように、フォトトランジスタＰＣ１にダーリントン接続されるトランジスタＱ２に接続されるようにして設けられてもよい。

（３）上記各実施形態おいては、一つの感光ドラム４４に一つの帯電器４１を対応させたもの（言い換えれば、各色ごとに感光ドラム４４を有するもの）を例示したがこれに限定されない。本発明は、一つの感光ドラムに対して複数の帯電器４４を対応させて配置したもの、すなわち、一つの感光ドラム４４上に各色のトナー像を重ねた後、シートに一括転写するプリンタ（画像形成装置）にも適用することが可能である。

１…プリンタ
４１…帯電器
４２…放電ワイヤ
４３…グリッド
４４…感光ドラム
５１…ＡＳＩＣ
６０…帯電電圧生成回路
７１…グリッド定電圧回路
７２…ライン電流検出回路
７３…電圧検出回路
７４…分流電流検出回路

Claims (9)

1. 一または複数の感光体と、
   各々がグリッドを有する複数の帯電器であって、前記一の感光体に対して複数設けられるか、あるいは前記複数の感光体に対してそれぞれ設けられ、前記一または複数の感光体を帯電させる複数の帯電器と、
   帯電電圧を生成し、生成した前記帯電電圧を前記複数の帯電器に共通に印加する電圧印加部と、
   各帯電器に対応して設けられた複数のグリッド定電圧回路であって、前記帯電電圧の印加に応じて前記グリッドに生成されるグリッド電圧に応じた電圧を検出する電圧検出部と、前記電圧検出部に流れる第１電流を検出する第１電流検出部と、前記グリッド電圧を定電圧化するための電圧制御ラインと、前記電圧検出部によって検出された検出電圧が所定電圧値となるように、前記電圧制御ラインを介したフィードバック制御を行う演算制御装置とをそれぞれ含む、複数のグリッド定電圧回路と、
   少なくとも一つのグリッド定電圧回路に対応して設けられ、前記電圧制御ラインに流れる第２電流を検出する、少なくとも一つの第２電流検出部と、
   前記複数の帯電器のうちいずれか一つの帯電器に対応する前記第１電流および前記第２電流の和が所定電流値となるように、前記電圧印加部を制御する制御部と、
   を備える画像形成装置。
2. 請求項１に記載の画像形成装置において、
   前記第２電流検出部は、各グリッド定電圧回路に対応して設けられ、
   前記制御部は、いずれの帯電器に対応する第２電流検出部が最小の第２電流を検出したかを判断し、最小の第２電流が検出された帯電器に対応する前記第１電流および前記第２電流の和が所定電流値となるように、前記電圧印加部を制御する、画像形成装置。
3. 請求項１または請求項２に記載の画像形成装置において、
   各グリッド定電圧回路は、前記演算制御装置の出力側に接続され、前記電圧制御ラインの電圧を制御するトランジスタを含み、
   各第２電流検出部は、前記トランジスタとＧＮＤ間で前記第２電流を検出する、画像形成装置。
4. 請求項３に記載の画像形成装置において、
   前記トランジスタは制御端子を有し、
   各第２電流検出部は、第２電流を検出するための電圧検出信号を生成する第１抵抗素子を含み、
   前記制御部は、前記電圧検出信号による電圧値に応じて前記トランジスタの前記制御端子の電圧を制御することによって、前記電圧制御ラインの電圧を定電圧化する、画像形成装置。
5. 請求項３または請求項４に記載の画像形成装置において、
   前記グリッド定電圧回路は、前記トランジスタとしてフォトトランジスタを含む、画像形成装置。
6. 請求項３から請求項５のいずれか一項に記載の画像形成装置において、
   前記トランジスタは第１および第２端子を有し
   各グリッド定電圧回路は、前記電圧制御ラインにおいて、前記グリッドと前記トランジスタの第１端子との間に設けられた第２抵抗素子と、前記トランジスタの前記第１端子と前記第２端子との間に設けられた第３抵抗素子または定電圧素子とを含む、画像形成装置。
7. 請求項３から請求項５のいずれか一項に記載の画像形成装置において、
   各グリッド定電圧回路は、前記電圧制御ラインにおいて、前記グリッドと前記トランジスタとの間に設けられた定電圧素子を含む、画像形成装置。
8. 請求項１から請求項７のいずれか一項に記載の画像形成装置において、
   前記制御部は、各第２電流検出部によって検出された第２電流が多くなるほど前記所定の定電圧が低くなるように、各グリッド定電圧回路を制御する、画像形成装置。
9. 複数の感光体と、各感光体に対応して設けられ、グリッドを有し、各感光体を帯電する複数の帯電器と、帯電電圧を生成し、生成した前記帯電電圧を前記複数の帯電器に共通に印加する電圧印加部と、各帯電器に対応して設けられ、電圧検出部、演算制御装置および電圧制御ラインを含む複数のグリッド定電圧回路とを備えた画像形成装置における、前記複数の帯電器を制御する方法であって、
   各電圧検出部によって、前記帯電電圧の印加によって各グリッドに生成されるグリッド電圧に応じた電圧をそれぞれ検出する工程と、
   各演算制御装置を用いて、前記電圧検出部によって検出された検出電圧が所定電圧値となるように、各電圧制御ラインを介してフィードバック制御することによって、各グリッド電圧を定電圧化する工程と、
   各電圧検出部に流れる各第１電流をそれぞれ検出する工程と、
   各電圧制御ラインに流れる第２電流のうち、少なくとも一つの電圧制御ラインに流れる第２電流を検出する工程と、
   前記複数の帯電器のうちいずれか一つの帯電器に対応する前記第１電流および前記第２電流の和が所定電流値となるように、前記電圧印加部を制御する工程と、
   を含む帯電器の制御方法。

Images