JP2019012232A - 画像形成装置 - Google Patents

Abstract

【課題】制御装置における異常放電検出信号を入力する入力ポートの数を削減しつつ、異常放電を精度良く検出できる画像形成装置を提供すること。【解決手段】プリンタ１のＡＳＩＣ６１は、複数の異常放電検出回路７２と接続されるポートＡ／Ｄ１を有し、複数の異常放電検出回路７２の各々からポートＡ／Ｄ１に異常放電検出信号Ｓｖを入力する。そして、複数の異常放電検出回路７２の各々は、複数の帯電電圧出力回路７１のうち互いに異なる帯電電圧出力回路７１に接続される。【選択図】図４

Description

本発明に開示の技術は、コロナ放電により感光体を帯電させるコロナ帯電器の異常放電を検出する技術である。

従来、感光体を帯電させるコロナ帯電器の異常放電を検出する異常放電検出回路を備える画像形成装置がある（例えば、特許文献１など）。特許文献１に記載されるコロナ帯電器は、複数の感光体のそれぞれに対向して配置されている。複数のコロナ帯電器の各々は、帯電電圧生成回路から帯電ワイヤにワイヤ電圧を印加されることで、帯電ワイヤと感光体との間にコロナ放電を発生させ、感光体の表面を一様に正帯電させる。複数のコロナ帯電器は、１つの異常放電検出回路に接続されている。異常放電検出回路は、各コロナ帯電器のいずれかに発生した異常放電を検出すると、異常放電検出信号をＣＰＵに出力する。ここでいう異常放電とは、例えば、コロナ放電とは異なり、帯電ワイヤの汚れ等によって生じる火花放電やアーク放電である。

特開２００７−１７８５９５号公報

上記した画像形成装置では、複数のコロナ帯電器で異常放電検出回路を共用し、ＣＰＵに出力する異常放電検出信号の信号経路を１つにまとめている。このため、ＣＰＵにおける異常放電検出信号を入力する入力ポートの数を、低減することができる。しかしながら、例えば、カラー印刷のプリンタにおいて、ブラックに対応するコロナ帯電器の帯電電圧生成回路と、他の色（シアン、マゼンタ、イエロー）に対応するコロナ帯電器の帯電電圧生成回路とを別の回路とすると、異常放電の態様が異なってくる。より具体的には、１つの帯電電圧生成回路に１つのコロナ帯電器を接続した場合と、１つの帯電電圧生成回路に複数のコロナ帯電器を接続した場合とでは、帯電電圧生成回路に要求される出力が異なってくる。この場合、例えば、各コロナ帯電器で発生する異常放電電流の電流値の変動などが異なってくる。このため、異常放電検出回路を共通の回路とすると、各コロナ帯電器で発生する異常放電を精度良く検出できない虞があった。

本願は、上記の課題に鑑み提案されたものであって、制御装置における異常放電検出信号を入力する入力ポートの数を削減しつつ、異常放電を精度良く検出できる画像形成装置を提供することを目的とする。

上記課題を解決するためになされた画像形成装置は、感光体と、コロナ放電により感光体を帯電させる複数のコロナ帯電器と、複数のコロナ帯電器の各々に印加する電圧である帯電電圧を出力する複数の帯電出力回路と、複数のコロナ帯電器の各々で発生する異常放電に応じた異常放電検出信号を出力する複数の異常放電検出回路と、複数の異常放電検出回路と接続される共通入力ポートを有し、複数の異常放電検出回路の各々から共通入力ポートに異常放電検出信号を入力する制御装置と、を備え、複数の異常放電検出回路の各々は、複数の帯電出力回路のうち互いに異なる帯電出力回路に接続される。

これによれば、コロナ帯電器で発生する異常放電に応じた異常放電検出信号を出力する異常放電検出回路は、複数の帯電出力回路のそれぞれに接続される。制御装置は、複数の異常放電検出回路と接続される共通入力ポートを有し、複数の異常放電検出回路の各々から共通入力ポートに異常放電検出信号を入力する。これにより、制御装置における異常放電検出信号を入力する入力ポートの数を削減することができる。また、各帯電出力回路に別々の異常放電検出回路を接続することで、各々の異常放電検出回路の回路定数などを異なる値に変更できる。これにより、異常放電検出信号を出力する条件、即ち、異常放電を検出する感度を、各コロナ帯電器で発生する異常放電の特性（各帯電出力回路の出力能力など）に応じて最適化することができる。その結果、制御装置における異常放電検出信号を入力する入力ポートの数を削減しつつ、異常放電を精度良く検出できる。

第一実施形態のカラーレーザプリンタの概略構成を示す断面図である。 プリンタの高圧電源装置に係る概略的な回路図である。 帯電電圧生成回路の回路図である。 第一実施形態におけるＡＳＩＣ、異常放電検出回路、帯電電圧出力回路の接続関係を示す回路図である。 第二実施形態におけるＡＳＩＣ、異常放電検出回路、帯電電圧出力回路の接続関係を示す回路図である。 第四実施形態におけるＡＳＩＣ、異常放電検出回路、帯電電圧出力回路の接続関係を示す回路図である。 別例の異常放電検出回路であって、演算増幅器を設けた異常放電検出回路の回路図である。 別例の異常放電検出回路であって、コンパレータを設けた異常放電検出回路の回路図である。

（第一実施形態）
以下、本願の第一実施形態について図面を参照して説明する。図１に示す本願に係る画像形成装置の第一実施形態であるレーザプリンタ１は、電子写真方式により用紙Ｐ等にカラー画像を形成するカラーレーザプリンタであり、４色のトナーを用いる所謂タンデム方式のレーザプリンタである。尚、以下の説明では、図１に示すように、同図の紙面右側をレーザプリンタ１の前面側、紙面左側を後面側と規定する。以下、レーザプリンタ１を、単にプリンタ１という。また、図１の紙面手前側をプリンタ１の前面側から見た左側、紙面奥側を右側と規定する。また、図１の紙面上側をプリンタ１の上側、紙面下側を下側と規定する。

図１に示すように、プリンタ１は、略箱状の本体筐体２を有しており、当該本体筐体２の内部に、給紙部１０、画像形成部２０等を収納している。本体筐体２の上面には、画像が形成された用紙Ｐを積層状態で収納する排出トレイ５が設けられている。給紙部１０は、用紙Ｐが収容された給紙トレイ１１及び各種ローラを有しており、各種ローラを駆動して用紙Ｐを画像形成部２０に給紙する。また、給紙トレイ１１は、本体筐体２の下部に対して着脱可能に構成されている。

画像形成部２０は、搬送ユニット２１、４つのプロセスカートリッジ３０Ｃ，３０Ｍ，３０Ｙ，３０Ｋ、露光部３５、及び定着部５０を有している。搬送ユニット２１は、給紙部１０とプロセスカートリッジ３０Ｃ等との上下方向の間に設けられており、搬送ベルト２３及び４つの転写ローラ２５等を有している。搬送ベルト２３は、ベルトを環状にして構成された無端ベルトであり、画像形成部２０の後端側下方に位置する駆動ローラ２７及び前端側下方に位置する従動ローラ２９に巻き付けられている。搬送ベルト２３の上側の面は、プロセスカートリッジ３０Ｃ等の直下において略水平に延在しており、給紙部１０より供給された用紙Ｐの裏面と当接する。駆動ローラ２７は、搬送ベルト２３を所定方向に回転させる。また、搬送ベルト２３は、各転写ローラ２５に転写バイアスが印加されることにより負帯電し静電気力で用紙Ｐを上側の面に吸着させつつ、吸着した用紙Ｐを搬送経路Ｒに沿って排出トレイ５へ向かって搬送する。

プロセスカートリッジ３０Ｃ，３０Ｍ，３０Ｙ，３０Ｋの各々は、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の４色に対応している。プロセスカートリッジ３０Ｃ等の各々は、対応する色（Ｃ、Ｍ、Ｙ、Ｋ）のトナーが収容されている。また、４つのプロセスカートリッジ３０Ｃ等は、プリンタ１の前方から後方に向かって、プロセスカートリッジ３０Ｋ，３０Ｙ，３０Ｍ，３０Ｃの順に設けられている。

プロセスカートリッジ３０Ｃは、ドラム形状である感光体３１、コロナ帯電器４１、及びトナーカートリッジ３３等を有している。尚、他のプロセスカートリッジ３０Ｍ，３０Ｙ，３０Ｋは、異なるトナー色であるものの、その他の構成はプロセスカートリッジ３０Ｃと同様となっている。このため、以下の説明では、代表してプロセスカートリッジ３０Ｃについて説明し、他のプロセスカートリッジ３０Ｍ，３０Ｙ，３０Ｋについての説明を適宜省略する。

感光体３１は、転写ローラ２５の上方に位置し、転写ローラ２５との上下方向の間に搬送ベルト２３を挟んでいる。コロナ帯電器４１は、例えば、帯電ワイヤ４２及びグリッド４３をシールドケース４５に収容されたスコロトロン型のコロナ帯電器である。帯電ワイヤ４２は、金属、例えば、金メッキされたタングステン、又はタングステン単体で形成されている。シールドケース４５は、左右方向に沿って長尺となる略角筒型に形成されている。シールドケース４５の感光体３１に面した部分には、開口が形成されている。グリッド４３は、このシールドケース４５の開口において、導電性の線材をメッシュ状に張設して構成されている。また、帯電ワイヤ４２は、シールドケース４５内において左右方向に沿って張設され、感光体３１に対して後方側の上部の位置に間隔を隔てて配置されている。従って、グリッド４３は、感光体３１と帯電ワイヤ４２との間に配置されている。

コロナ帯電器４１は、画像形成に際し、感光体３１の表面を一様に正帯電させる。具体的には、帯電ワイヤ４２及びグリッド４３に電圧が印加されることで、帯電ワイヤ４２と感光体３１との間には、電場が形成されコロナ放電が発生する。帯電ワイヤ４２とグリッド４３との間に電場が形成される際、グリッド４３には帯電ワイヤ４２とは異なる電圧が印加されており、これにより電場の強さが制御され感光体３１の帯電量が制御される。

露光部３５は、本体筐体２の内部の最上方に設けられており、帯電された各感光体３１の表面に画像データに基づく静電潜像を形成する。トナーカートリッジ３３は、収容しているトナーを現像ローラ４７の表面に担持させることによって、感光体３１の表面にトナーを供給する。感光体３１は、表面に形成された静電潜像にトナーを供給されることによってトナー像を形成される。搬送ユニット２１は、用紙Ｐを定着部５０へ向けて搬送しつつ、転写ローラ２５に転写バイアスを印加されることで感光体３１の表面に現像されたトナー像を用紙Ｐに転写させる。

定着部５０は、搬送ユニット２１に比べて搬送経路Ｒの下流側に設けられている。定着部５０は、加熱ローラ５１と加圧ローラ５２とを有している。加熱ローラ５１は、用紙Ｐの画像形成面側に配設されており、搬送ベルト２３等と同期して回転し、用紙Ｐに転写されたトナーを加熱しつつ、用紙Ｐを搬送する。加圧ローラ５２は、加熱ローラ５１との間に用紙Ｐを挟んで、当該用紙Ｐを加熱ローラ５１側に押圧しながら従動回転する。これにより、定着部５０は、用紙Ｐに転写されたトナーを加熱溶融させて用紙Ｐに定着させつつ、用紙Ｐを搬送経路Ｒに沿って搬送する。

次に、図２を参照して、プリンタ１の本願に関連する電気的構成を説明する。図２は、プリンタ１に内蔵される回路基板（図示略）に実装される高圧電源装置６０の概略的な回路図及び高圧電源装置６０に関連する接続構成を示している。尚、以下の説明では、各構成要素について、色毎に区別する場合は、各部の符号にＹ（イエロー）、Ｍ（マゼンタ）、Ｃ（シアン）、Ｋ（ブラック）の添え字、又は「１〜４」などの添え字（例えば、グリッド電圧ＧＲＩＤ１〜ＧＲＩＤ４など）を付し、区別しない場合は添え字を省略（例えば、グリッド電圧ＧＲＩＤと表記）する。

高圧電源装置６０は、ＡＳＩＣ（特定用途向けＩＣ）６１、ＡＳＩＣ６１に接続された高圧電源回路６２、ＲＯＭ６３、及びＲＡＭ６４を有している。ＡＳＩＣ６１（制御装置の一例）は、高圧電源回路６２の制御の他に、プリンタ１全体を統括制御する。ＲＯＭ６３は、ＡＳＩＣ６１が実行する各種の動作プログラム等を記憶する記憶媒体である。ＲＡＭ６４は、各種処理における一時データや印刷処理に用いる画像データ等を記憶する。

高圧電源回路６２は、各色に対応する複数の帯電電圧生成回路７０、グリッド電流検出回路８２を備えるグリッド電圧調整回路８１を有している。帯電電圧生成回路７０は、各色に対応して４つ設けられている（帯電電圧生成回路７０Ｋ，７０Ｙ，７０Ｍ，７０Ｃ）。帯電電圧生成回路７０Ｋ，７０Ｙ，７０Ｍ，７０Ｃの各々は、この順にＡＳＩＣ６１のポートＰＴ１〜ＰＴ４のそれぞれに接続されている。帯電電圧生成回路７０Ｋ〜７０Ｃの各々は、ポートＰＴ１〜ＰＴ４を介してＡＳＩＣ６１からＰＷＭ（Pulse Width Modulation；パルス幅変調）信号Ｓｐ１〜Ｓｐ４を供給される。また、帯電電圧生成回路７０Ｋ〜７０Ｃの各々は、各色の感光体３１を帯電させるコロナ帯電器４１（４１Ｋ〜４１Ｃ）と接続されている。４つの帯電電圧生成回路７０の各々は、各コロナ帯電器４１にワイヤ電圧ＣＨＧ１〜ＣＨＧ４を印加する。帯電電圧生成回路７０の各々は、ＰＷＭ信号Ｓｐ１〜Ｓｐ４のデューティ比に応じて、ワイヤ電圧ＣＨＧ１〜ＣＨＧ４の電圧値を制御される。例えば、ＰＷＭ信号Ｓｐ１のデューティ比を高くするのにともなって、ワイヤ電圧ＣＨＧ１の電圧値は、徐々に大きくなる。尚、帯電電圧生成回路７０の詳細な構成については後述する。

また、グリッド電圧調整回路８１Ｋ〜８１Ｃ及びグリッド電流検出回路８２Ｋ〜８２Ｃは、各コロナ帯電器４１Ｋ〜４１Ｃに対応して設けられる。グリッド４３に印加されるグリッド電圧ＧＲＩＤ１〜ＧＲＩＤ４は、各グリッド電圧調整回路８１Ｋ〜８１Ｃによって調整される。ワイヤ電圧ＣＨＧは、例えば、約５．５ｋＶ〜７ｋＶである。また、グリッド電圧ＧＲＩＤは、例えば、約７００Ｖである。

グリッド電圧調整回路８１の各々は、電圧検出回路８３及び演算増幅器ＯＰ１を有している。尚、グリッド電圧調整回路８１Ｋ〜８１Ｃの各々の回路構成は同様であるため、以下の説明では、Ｋ（ブラック）色に対応するグリッド電圧調整回路８１Ｋについて説明し、他のグリッド電圧調整回路８１Ｙ〜８１Ｃについての説明を適宜省略する。電圧検出回路８３Ｋは、直列接続された２つの分圧抵抗Ｒ７，Ｒ８を有する。分圧抵抗Ｒ７，Ｒ８には、グリッド４３Ｋに流れるグリッド電流Ｉｇ１の分流電流Ｉｄ１が流れる。電圧検出回路８３Ｋは、２つの分圧抵抗Ｒ７，Ｒ８の接続点からグリッド４３Ｋに印加されるグリッド電圧ＧＲＩＤ１に応じた検出電圧Ｖｇｒ１を出力する。電圧検出回路８３Ｋは、検出電圧Ｖｇｒ１を分圧検出信号Ｓｉｄ１としてＡＳＩＣ６１のポートＡ／Ｄ２に供給する。コンデンサＣ３は、分圧抵抗Ｒ８と並列に接続されることによって、ＲＣフィルタを構成している。

また、演算増幅器ＯＰ１には、出力抵抗Ｒ９を介してＡＳＩＣ６１のポートＰＷＭ２が接続されている。出力抵抗Ｒ９は、コンデンサＣ４を介してグランドに接地されている。ＡＳＩＣ６１は、ポートＰＷＭ２からＰＷＭ信号Ｓｐｐ１を供給し、出力抵抗Ｒ９を介して演算増幅器ＯＰ１にＰＷＭ信号Ｓｐｐ１を供給する。従って、ＡＳＩＣ６１は、演算増幅器ＯＰ１の基準電圧等を変更可能に構成されている。

演算増幅器ＯＰ１の出力端子には、分圧抵抗Ｒ４及びコンデンサＣ２を含む平滑回路が接続されている。分圧抵抗Ｒ４のグリッド４３Ｋ側（演算増幅器ＯＰ１の出力端子と反対側）の接続点は、コンデンサＣ２を介してグランドに接地されている。また、分圧抵抗Ｒ４のグリッド４３Ｋ側の接続点には、グリッド電圧ＧＲＩＤ１を定電圧化するためのトランジスタＱ１のベースが接続されている。また、トランジスタＱ１は、分圧抵抗Ｒ７とグリッド４３Ｋとの間の接続点に接続された電圧制御ラインＬｎ１に接続されている。トランジスタＱ１は、例えば、ＮＰＮトランジスタであり、コレクタをグリッド４３Ｋ側の接続点（電圧制御ラインＬｎ１）に接続され、エミッタをグリッド電流検出回路８２Ｋ（抵抗Ｒ３）に接続されている。尚、トランジスタＱ１はバイポーラトランジスタに限らず、例えば、ＦＥＴ（電界効果トランジスタ）であってもよい。

トランジスタＱ１は、演算増幅器ＯＰ１の出力によってベース電流を制御される。トランジスタＱ１は、ベース電流の大きさによってコレクタ抵抗を変化され、可変抵抗として機能する。ここでいうコレクタ抵抗とは、コレクタ−エミッタ間電圧をコレクタ電流で割った抵抗値である。例えば、ベース電流を大きくすることで抵抗値が下がり、反対にベース電流を小さくすることで、抵抗値が上がる。これにより、コレクタ・エミッタ間電圧が変更される。

ＡＳＩＣ６１は、電圧検出回路８３Ｋによって検出された検出電圧Ｖｇｒ１に基づいたフィードバック制御を行う。ＡＳＩＣ６１は、ＰＷＭ信号Ｓｐｐ１を変更しトランジスタＱ１のベース電流を変更し、グリッド電圧ＧＲＩＤ１を変更する。従って、ＡＳＩＣ６１は、ＰＷＭ信号Ｓｐｐ１のデューティ比を変更することによって、グリッド電圧ＧＲＩＤ１の電圧値を所定の目標電圧値に変更することが可能となっている。尚、電圧制御ラインＬｎ１とグリッド４３Ｋとの間には、グリッド電圧ＧＲＩＤが充電されるコンデンサＣ１が設けられている。

また、電圧制御ラインＬｎ１には、グリッド４３Ｋを流れるグリッド電流Ｉｇ１に応じたライン電流Ｉｒ１を検出するグリッド電流検出回路８２Ｋが接続されている。グリッド電流検出回路８２Ｋの抵抗Ｒ３は、トランジスタＱ１のエミッタとグランドとの間に接続されている。グリッド電流検出回路８２Ｋは、抵抗Ｒ３の正側の端子電圧をライン電圧検出信号Ｓｉｒ１としてＡＳＩＣ６１のポートＡ／Ｄ３に供給する。

ＡＳＩＣ６１は、グリッド電流Ｉｇ１（ライン電圧検出信号Ｓｉｒ１）の電流値に基づいて帯電電圧生成回路７０から供給するワイヤ電圧ＣＨＧ１の電圧値を制御する。同様に、ＡＳＩＣ６１は、他の色のグリッド電流Ｉｇ２〜Ｉｇ４（ライン電圧検出信号Ｓｉｒ２〜Ｓｉｒ４）に基づいて、帯電電圧生成回路７０Ｙ，７０Ｍ，７０Ｃのワイヤ電圧ＣＨＧ２〜ＣＨＧ４の電圧値を制御する。

例えば、ＡＳＩＣ６１は、抵抗Ｒ３の抵抗値と、ライン電圧検出信号Ｓｉｒ１の電圧値からライン電流Ｉｒ１（グリッド電流Ｉｇ１）を算出する。ＡＳＩＣ６１は、算出したグリッド電流Ｉｇ１の電流値に基づいて帯電電圧生成回路７０Ｋを制御し、グリッド電流Ｉｇ１の電流値を所望の目標電流値に一致させる。ＡＳＩＣ６１は、ポートＰＴ１から出力するＰＷＭ信号Ｓｐ１のデューティ比を変更し、グリッド電流Ｉｇ１の電流値を所望の目標電流値に一致させる。同様に、ＡＳＩＣ６１は、他のポートＰＴ２〜ＰＴ４から出力するＰＷＭ信号Ｓｐ２〜Ｓｐ４のデューティ比を変更し、グリッド電流Ｉｇ２〜Ｉｇ４の電流値を所望の目標電流値に一致させる。

（帯電電圧生成回路７０の構成）
次に、帯電電圧生成回路７０の回路構成について説明する。本実施形態の４つ帯電電圧生成回路７０Ｋ〜７０Ｃでは、回路定数（抵抗値、静電容量値、トランスの巻き数比など）や出力能力が異なる場合があるものの、同様の回路構成となっている。このため、以下の説明では、主にブラック（Ｋ）に対応する帯電電圧生成回路７０Ｋについて説明し、他の帯電電圧生成回路７０Ｙ，７０Ｍ，７０Ｃについての詳細な説明を省略する。

図３に示すように、帯電電圧生成回路７０Ｋは、帯電電圧出力回路７１Ｋ、異常放電検出回路７２Ｋを有している。帯電電圧出力回路７１Ｋ（帯電出力回路の一例）は、トランス駆動回路７３及び昇圧回路７４を有している。帯電電圧出力回路７１Ｋは、コロナ帯電器４１Ｋ（図２参照）の帯電ワイヤ４２Ｋに印加するワイヤ電圧ＣＨＧ１を生成する。

トランス駆動回路７３は、ＡＳＩＣ６１のポートＰＴ１からのＰＷＭ信号Ｓｐ１を入力し、ＰＷＭ信号Ｓｐ１を平滑化する。トランス駆動回路７３は、平滑化後のＰＷＭ信号Ｓｐ１をドライブ用のトランジスタ（図示略）に供給し、ドライブ用のトランジスタを駆動することで昇圧回路７４のトランス７５の１次側巻線７５ａに発振電流を供給する。昇圧回路７４は、トランス７５、整流ダイオード７６、平滑コンデンサ７７を有している。トランス７５の１次側巻線７５ａには、直流電源（２４Ｖ）が接続されている。トランス７５は、トランス駆動回路７３から供給される発振電流のデューティ比に応じて、２次側巻線７５ｂから出力する出力電圧（ワイヤ電圧ＣＨＧ１）の電圧値を変更される。例えば、ＰＷＭ信号Ｓｐ１のデューティ比が大きくなればなるほど、トランス７５は電圧値の大きなワイヤ電圧ＣＨＧ１を生成する。２次側巻線７５ｂには、整流ダイオード７６、平滑コンデンサ７７が接続されている。

これにより、トランス７５の１次側巻線７５ａに発生する電圧は、２次側巻線７５ｂを介して昇圧され、整流ダイオード７６及び平滑コンデンサ７７によって整流・平滑され、ワイヤ電圧ＣＨＧ１として生成される。ワイヤ電圧ＣＨＧ１は、昇圧回路７４の高圧側出力端部Ｔ１及び電力線Ｌ１を介して、昇圧回路７４からコロナ帯電器４１Ｋの帯電ワイヤ４２Ｋに印加される。ワイヤ電圧ＣＨＧ１を帯電ワイヤ４２Ｋに印加することで、帯電ワイヤ４２Ｋと感光体３１Ｋとの間にコロナ放電が発生する。このコロナ放電にともなって、グリッド４３Ｋにはグリッド電圧ＧＲＩＤ１が生じる。

異常放電検出回路７２Ｋは、昇圧回路７４の低圧側出力端部Ｔ２とグランドとの間に設けられている。低圧側出力端部Ｔ２は、トランス７５の２次側巻線７５ｂの低電圧側に接続されている。異常放電検出回路７２Ｋは、コロナ帯電器４１Ｋで発生する異常放電に起因してグリッド４３Ｋやグランドを介して瞬間的に流れる異常放電電流に基づいて、異常放電の発生の有無を検出する。尚、異常放電とは、例えば、コロナ放電とは異なり、トナーや紙粉による帯電ワイヤの汚れ等によって生じる火花放電やアーク放電である。

通常動作の場合、トランス７５の２次側巻線７５ｂの高電圧側からコロナ帯電器４１Ｋにワイヤ電圧ＣＨＧ１が印加されると、グリッド４３Ｋを流れるグリッド電流Ｉｇ１（図２参照）は、例えば、グリッド電流検出回路８２Ｋ（図２参照）を介してグランドに流れる。また、コロナ帯電器４１Ｋに異常放電が発生した場合、異常放電電流の一部は、例えば、グリッド電流検出回路８２Ｋからグランドを介して異常放電検出回路７２Ｋへと流れ、低圧側出力端部Ｔ２からトランス７５の２次側巻線７５ｂの低電圧側に戻る。このようなグランドを介して戻ってくる異常放電電流が所定の電流値以上となると、異常放電検出回路７２Ｋは、異常放電の発生を示す異常放電検出信号Ｓｖ１を出力する。

異常放電検出回路７２Ｋは、例えば、ツェナーダイオード９１、検出抵抗９２、コンデンサ９３、トランジスタＴｒ１、抵抗９４，９５及びコンデンサ９６を含む。検出抵抗９２及びコンデンサ９３の正側の端子は、昇圧回路７４の低圧側出力端部Ｔ２に接続されている。検出抵抗９２及びコンデンサ９３の負側の端子は、グランドに接地されている。検出抵抗９２及びコンデンサ９３は、グランドを介して戻ってくる異常放電電流を平滑化する。検出抵抗９２及びコンデンサ９３の正側の端子は、ツェナーダイオード９１のアノードに接続されている。

トランジスタＴｒ１は、例えば、ＰＮＰトランジスタであり、エミッタを直流電源Ｖｃｃ１に接続されている。直流電源Ｖｃｃ１の電圧は、例えば、５．０Ｖである。トランジスタＴｒ１のベースには、抵抗９４を介してツェナーダイオード９１のカソードが接続されている。また、抵抗９５は、トランジスタＴｒ１のエミッタと、抵抗９４のベース側の端子との間に接続されている。同様に、コンデンサ９６は、トランジスタＴｒ１のエミッタと、抵抗９４のベース側の端子との間に接続されている。尚、本実施形態の異常放電検出回路７２Ｋの回路構成は、一例であり、適宜変更可能である。例えば、異常放電検出回路７２Ｋは、コンデンサ９６を備えなくとも良い。また、トランジスタＴｒ１はバイポーラトランジスタに限らず、例えば、ＦＥＴ（電界効果トランジスタ）であってもよい。

例えば、帯電ワイヤ４２Ｋとグリッド４３Ｋとの間で火花放電が発生すると、グリッド４３Ｋに流れる異常放電電流は、断続的に大きく変動する。異常放電電流の一部がグランドを介して検出抵抗９２に流れ、検出抵抗９２の正側の端子の電圧が低下する。検出抵抗９２の正側の端子の電圧がツェナーダイオード９１のツェナー電圧（降伏電圧）まで低下すると、トランジスタＴｒ１のベースに急激にベース電流が流れる。そして、所定の電流値以上の異常放電電流（火花放電）が発生すると、トランジスタＴｒ１はオン状態となる。トランジスタＴｒ１がオン状態となることで、トランジスタＴｒ１のエミッタ・コレクタ間に電流が流れ、コレクタから直流電源Ｖｃｃ１の電圧値に応じた異常放電検出信号Ｓｖ１が出力される。

図４は、異常放電検出回路７２とＡＳＩＣ６１との接続関係を示している。尚、図４では、図面が煩雑となるのを避けるため、シアンに対応する帯電電圧出力回路７１Ｃの図示を省略している。図４に示すように、４つの異常放電検出回路７２の各々は、共通の信号線である共通信号線ＳＬに接続されている。各異常放電検出回路７２におけるトランジスタＴｒ１のコレクタは、共通信号線ＳＬを介してＡＳＩＣ６１のポートＡ／Ｄ１に接続されている。従って、帯電電圧生成回路７０を各色に対応させて設けているものの、帯電電圧生成回路７０（異常放電検出回路７２）から出力される異常放電検出信号Ｓｖ１〜Ｓｖ４の信号経路の共通化を図っている。

本実施形態のＡＳＩＣ６１は、４つ異常放電検出回路７２と接続されるポートＡ／Ｄ１（共通入力ポートの一例）を有し、各異常放電検出回路７２の各々からポートＡ／Ｄ１に異常放電検出信号Ｓｖ１〜Ｓｖ４を入力する構成となっている。そして、異常放電検出回路７２の各々は、互いに異なる帯電電圧出力回路７１Ｋ〜７１Ｃ（帯電出力回路の一例）に接続されている。

共通信号線ＳＬとＡＳＩＣ６１との間には、異常放電検出信号Ｓｖを検出するための検出抵抗１０１が接続されている。検出抵抗１０１のＡＳＩＣ６１側の端子には、抵抗１０３、コンデンサ１０４が接続されている。抵抗１０３及びコンデンサ１０４は、一端を検出抵抗１０１（ＡＳＩＣ６１のポートＡ／Ｄ１）に接続され、他端をグランドに接地されている。抵抗１０３及びコンデンサ１０４は、検出抵抗１０１で検出された異常放電検出信号Ｓｖを平滑化する。

通常時においてトランジスタＴｒ１はオフ状態となる。異常放電検出信号Ｓｖは、トランジスタＴｒ１のコレクタから出力されない。また、異常放電が発生すると、トランジスタＴｒ１はオン状態となる。異常放電検出信号Ｓｖは、トランジスタＴｒ１からＡＳＩＣ６１へと入力される。ＡＳＩＣ６１は、ポートＡ／Ｄ１から入力した異常放電検出信号Ｓｖに基づいて、異常放電の発生の有無を検出することができる。ＡＳＩＣ６１は、例えば、異常放電を検出すると、その旨をユーザに報知し、帯電ワイヤ４２の清掃を促すなどの処理を行う。

ここで、異常放電検出回路７２のトランジスタＴｒ１のオン・オフ特性、即ち、異常放電（異常放電電流）の大きさに対して異常放電検出信号Ｓｖを出力する特性（感度）は、異常放電検出回路７２の回路定数などを変更することによって変更できる。例えば、ツェナーダイオード９１を、ツェナー電圧（降伏電圧）の異なるものに変更する。抵抗９４，９５やコンデンサ９６を、抵抗値や静電容量値の異なるものに変更する。あるいはトランジスタＴｒ１をＩ−Ｖ特性の異なるものに変更するなどである。

例えば、グランドを介した検出抵抗９２とコロナ帯電器４１との接続経路が長く、コロナ帯電器４１から検出抵抗９２に至るまでの異常放電電流の減衰が大きい異常放電検出回路７２では、他の異常放電検出回路７２に比べて感度を上げる必要が生じる。感度を上げたい場合、例えば、ツェナーダイオード９１のツェナー電圧（降伏電圧）の絶対値を小さくし、トランジスタＴｒ１をオンし易く（より小さい電流値の異常放電電流でオンするように）して異常放電検出回路７２の感度を上げる。逆に、感度を下げたい場合、例えば、ツェナーダイオード９１のツェナー電圧の絶対値を大きくし、トランジスタＴｒ１をオンし難く（より大きい電流値の異常放電電流でオンするように）して異常放電検出回路７２の感度を下げる。このように個々の異常放電検出回路７２の感度を調整することで、異常放電の感度の平均化や、検出精度の向上を図ることができる。尚、感度の高い異常放電検出回路７２の感度を下げて調整することは、全体の感度を下げることとなる。このため、感度調整は、感度の低い異常放電検出回路７２の感度を上げることが好ましい。

一方で、本実施形態の４つの異常放電検出回路７２は、同一の回路構成となっている。異常放電検出回路７２は、回路構成を同一としながらも、回路定数などを変更することで感度を調整することができる。このため、製造コストの低減を図りながら、各異常放電検出回路７２の感度を個別に変更することが可能となっている。

因みに、プリンタ１は、画像形成装置の一例である。ＡＳＩＣ６１は、制御装置の一例である。帯電電圧出力回路７１は、帯電出力回路の一例である。ポートＡ／Ｄ１は、共通入力ポートの一例である。ワイヤ電圧ＣＨＧは、帯電電圧の一例である。

上記した第一実施形態によれば、以下の効果を奏する。
（１）第一実施形態のプリンタ１（画像形成装置）は、感光体３１と、コロナ放電により感光体３１を帯電させる複数のコロナ帯電器４１と、複数のコロナ帯電器４１の各々に印加する電圧であるワイヤ電圧ＣＨＧ（帯電電圧）を出力する複数の帯電電圧出力回路７１（帯電出力回路）と、複数のコロナ帯電器４１の各々で発生する異常放電に応じた異常放電検出信号Ｓｖを出力する複数の異常放電検出回路７２と、複数の異常放電検出回路７２と接続されるポートＡ／Ｄ１（共通入力ポート）を有し、複数の異常放電検出回路７２の各々からポートＡ／Ｄ１に異常放電検出信号Ｓｖを入力するＡＳＩＣ６１（制御装置）と、を備える。複数の異常放電検出回路７２の各々は、複数の帯電電圧出力回路７１のうち互いに異なる帯電電圧出力回路７１に接続される。

これによれば、コロナ帯電器４１で発生する異常放電に応じた異常放電検出信号Ｓｖを出力する異常放電検出回路７２は、複数の帯電電圧出力回路７１（帯電出力回路）のそれぞれに接続される。ＡＳＩＣ６１は、複数の異常放電検出回路７２と接続されるポートＡ／Ｄ１（共通入力ポート）を有し、複数の異常放電検出回路７２の各々からポートＡ／Ｄ１に異常放電検出信号Ｓｖ１〜Ｓｖ４を入力する。これにより、ＡＳＩＣ６１における異常放電検出信号Ｓｖ１〜Ｓｖ４を入力する入力ポートの数を削減することができる。また、各帯電電圧出力回路７１に別々の異常放電検出回路７２を接続することで、各々の異常放電検出回路７２の回路定数などを異なる値に変更できる。これにより、異常放電検出信号Ｓｖを出力する条件、即ち、異常放電を検出する感度を、各コロナ帯電器４１で発生する異常放電の特性や接続構成などに応じて最適化することができる。その結果、ＡＳＩＣ６１における異常放電検出信号Ｓｖ１〜Ｓｖ４を入力する入力ポートの数を削減しつつ、異常放電を精度良く検出できる。

（２）また、複数のコロナ帯電器４１の各々は、帯電ワイヤ４２と、感光体３１と帯電ワイヤ４２との間に設けられるグリッド４３と、を有する。帯電電圧出力回路７１（帯電出力回路）のうち少なくとも１つは、複数のコロナ帯電器４１の各々に設けられた帯電ワイヤ４２に接続され、ワイヤ電圧ＣＨＧ（帯電電圧）を帯電ワイヤ４２に印加する。

仮に、本願の帯電出力回路（例えば、グリッド電圧調整回路８１）をグリッド４３に接続し、グリッド４３に異常放電検出回路７２を接続した場合（図６参照）、グリッド４３に異常放電電流が流れなければ異常放電を検出できない可能性が高くなる。一方、帯電電圧出力回路７１（帯電出力回路）を帯電ワイヤ４２に接続し、帯電ワイヤ４２に異常放電検出回路７２を接続した場合（第一実施形態）、グリッド４３側に異常放電電流が流れていなくとも、例えば、帯電ワイヤ４２側で異常放電電流が流れグランドを介して異常放電検出回路７２に異常放電電流が戻ってくれば、異常放電を検出することが可能となる。従って、帯電ワイヤ４２側に異常放電検出回路７２を設ける構成では、グリッド４３側に異常放電検出回路７２を設ける構成に比べて異常放電の検出精度をより高めることが可能となる。

（第二実施形態）
次に、第二実施形態の構成について図５を参照しつつ、説明する。上記した第一実施形態では、１つの帯電電圧出力回路７１に１つのコロナ帯電器４１を接続しワイヤ電圧ＣＨＧを供給していた。これに対し、第二実施形態では、１つの帯電電圧出力回路７１に複数のコロナ帯電器４１を接続する。例えば、図５に示すように、帯電電圧出力回路７１Ｙに３つのコロナ帯電器４１Ｙ，４１Ｍ，４１Ｃを並列に接続し、帯電電圧出力回路７１Ｙからコロナ帯電器４１Ｙ，４１Ｍ，４１Ｃにワイヤ電圧ＣＨＧ２を供給する。この場合、プリンタ１は、２つの帯電電圧出力回路７１Ｋ，７１Ｙ（帯電電圧生成回路７０Ｋ，７０Ｙ）のみを備える構成にできる。尚、以下の説明では、上記した第一実施形態と同様の構成については同一符号を付し、その説明を適宜省略する。

ブラック用の帯電電圧出力回路７１Ｋには、ブラックに対応する感光体３１Ｋを帯電させるコロナ帯電器４１Ｋのみが接続されている。これにより、例えば、モノクロ印刷する場合、ＡＳＩＣ６１は、ブラックに対応する回路など（帯電電圧生成回路７０Ｋや感光体３１Ｋ）のみを駆動して印刷を実行することができる。駆動する回路等を減らすことで消費電力の抑制や、機器の消耗を抑制できる。

また、カラー印刷をする場合、ＡＳＩＣ６１は、例えば、全ての帯電電圧生成回路７０や感光体３１を駆動して印刷を実行する。この際、ＡＳＩＣ６１は、例えば、３つのグリッド電流Ｉｇ２〜Ｉｇ４のうち、最も電流値の小さいグリッド電流Ｉｇに基づいて帯電電圧出力回路７１Ｙを制御し、ワイヤ電圧ＣＨＧ２を調整する。例えば、帯電ワイヤ４２へのトナーや紙粉の付着によって、グリッド電流Ｉｇ２〜Ｉｇ４の電流値の増大にばらつきが生じる。そこで、電流値の増大の最も小さいグリッド電流Ｉｇを基準としてワイヤ電圧ＣＨＧ２を制御する。これにより、グリッド電流Ｉｇ２〜Ｉｇ４の変化量にばらつきがある場合に、全てのグリッド電流Ｉｇ２〜Ｉｇ４の電流値を目標電流値以上の大きさに増大することができる。

このような１つの帯電電圧出力回路７１Ｙに複数のコロナ帯電器４１Ｙ，４１Ｍ，４１Ｃを接続し帯電電圧出力回路７１Ｙを共用する場合、帯電電圧出力回路７１Ｙのワイヤ電圧ＣＨＧ２を出力する経路の負荷は高くなる。即ち、帯電電圧出力回路７１Ｙは、帯電電圧出力回路７１Ｋに比べて出力経路の負荷の大きい高負荷出力回路となる。換言すれば、帯電電圧出力回路７１Ｋは、帯電電圧出力回路７１Ｙに比べて出力経路の負荷の小さい低負荷出力回路となる。高負荷出力回路である帯電電圧出力回路７１Ｙは、負荷の増大に対して所望のワイヤ電圧ＣＨＧ２を印加する必要があり、例えば、電力不足とならないように、出力（電力）を大きくする必要が生じる。例えば、第二実施形態の帯電電圧出力回路７１Ｙは、帯電電圧出力回路７１Ｋに比べて出力を大きくしたハイパワーの帯電出力回路となる。この場合、帯電電圧出力回路７１Ｋ，７１Ｙの出力の違いから、コロナ帯電器４１Ｋと、コロナ帯電器４１Ｙ，４１Ｍ，４１Ｃとでは、異常放電の態様（異常放電電流の電流値など）が異なってくる。そして、仮に、出力の異なる帯電電圧出力回路７１Ｋ，７１Ｙに１つの異常放電検出回路７２を接続すると、各コロナ帯電器４１で発生する異常放電を精度良く検出できない虞がある。

そこで、第二実施形態では、出力（負荷）の異なる帯電電圧出力回路７１Ｙと帯電電圧出力回路７１Ｋとに別々の異常放電検出回路７２Ｋ，７２Ｙを接続している。これにより、出力や負荷の違いから生じる異常放電の態様に合わせて、各異常放電検出回路７２Ｋ，７２Ｙの回路定数などを変更し感度を調整し、異常放電の検出精度を高めることができる。例えば、ハイパワーの帯電電圧出力回路７１Ｙに接続された異常放電検出回路７２Ｙの感度を下げる。また、ローパワーの帯電電圧出力回路７１Ｋに接続された異常放電検出回路７２Ｋの感度を上げることが考えられる。あるいは、異常放電検出回路７２Ｋ，７２Ｙのどちらか一方のみの感度を調整しても良い。尚、上記した例では、１つの帯電電圧出力回路７１Ｙに３つのコロナ帯電器４１Ｙ，４１Ｍ，４１Ｃを接続したが、２つ又は４つ以上のコロナ帯電器４１を接続しても良い。

因みに、帯電電圧出力回路７１Ｙは、高負荷出力回路の一例である。帯電電圧出力回路７１Ｋは、低負荷出力回路の一例である。

上記した第二実施形態によれば、以下の効果を奏する。
（１）第二実施形態のプリンタ１において、複数の帯電電圧出力回路７１（帯電出力回路）は、帯電電圧出力回路７１Ｙ（高負荷出力回路）と、ワイヤ電圧ＣＨＧ（帯電電圧）を出力する経路の負荷が帯電電圧出力回路７１Ｙのワイヤ電圧ＣＨＧを出力する経路の負荷より低い帯電電圧出力回路７１Ｋ（低負荷出力回路）とを含む。帯電電圧出力回路７１Ｙに接続される異常放電検出回路７２Ｙの異常放電を検出する感度は、帯電電圧出力回路７１Ｋに接続される異常放電検出回路７２Ｋの異常放電を検出する感度より低く設定される。

これによれば、帯電電圧出力回路７１Ｙ（高負荷出力回路）のワイヤ電圧ＣＨＧ２（帯電電圧）を出力する経路の負荷が高く、帯電電圧出力回路７１Ｙ（高負荷出力回路）は、帯電電圧出力回路７１Ｋ（低負荷出力回路）に比べて出力を高くする構成とされる。例えば、出力経路の負荷は、出力経路により多くのコロナ帯電器４１を接続する、あるいは帯電電圧出力回路７１（帯電出力回路）とコロナ帯電器４１との接続経路の長さを長くすると高くなる。この場合に、例えば、帯電電圧出力回路７１Ｙ（高負荷出力回路）に接続された異常放電検出回路７２Ｙの感度を、出力の高さに応じて下げる。また、帯電電圧出力回路７１Ｋ（低負荷出力回路）に接続された異常放電検出回路７２Ｋの感度を、出力の低さに応じて上げる。これにより、帯電電圧出力回路７１Ｋ，７１Ｙの出力能力の違いに応じて感度を調整でき、異常放電を精度良く検出できる。

（２）また、帯電電圧出力回路７１Ｙ（高負荷出力回路）に接続される異常放電検出回路７２Ｙは、帯電電圧出力回路７１Ｋ（低負荷出力回路）に接続される異常放電検出回路７２Ｋと同一の回路構成である。帯電電圧出力回路７１Ｙに接続される異常放電検出回路７２Ｙの異常放電を検出する感度が、帯電電圧出力回路７１Ｋに接続される異常放電検出回路７２Ｋの異常放電を検出する感度に比べて低くなるように、帯電電圧出力回路７１Ｙ，７１Ｋに接続される異常放電検出回路７２Ｋ，７２Ｙの回路定数が設定される。

これによれば、帯電電圧出力回路７１Ｙ（高負荷出力回路）に接続される異常放電検出回路７２Ｙと、帯電電圧出力回路７１Ｋ（低負荷出力回路）に接続される異常放電検出回路７２Ｋとは、同一の回路構成である。一方で、帯電電圧出力回路７１Ｙに接続される異常放電検出回路７２Ｙの感度を、帯電電圧出力回路７１Ｋに接続される異常放電検出回路７２Ｋの感度に比べて低くなるように、異常放電検出回路７２Ｋ，７２Ｙの回路定数が設定される。例えば、異常放電検出回路７２Ｋの抵抗９４，９５やコンデンサ９６を変更し、より小さい電流値の異常放電電流でトランジスタＴｒ１をオンするように異常放電を検出する感度を上げる。これにより、異常放電検出回路７２Ｋ，７２Ｙの回路構成を統一することで製造コストの低減を図りつつ、回路定数を変更することで帯電電圧出力回路７１Ｋ，７１Ｙの出力能力の違いに応じて感度を調整できる。

（３）また、第二実施形態では、帯電電圧出力回路７１Ｙ（高負荷出力回路）に接続されるコロナ帯電器４１の数（本実施形態では３つ）を、帯電電圧出力回路７１Ｋ（低負荷出力回路）に接続されるコロナ帯電器４１の数（本実施形態では１つ）に比べて多くして構成される。

これによれば、例えば、帯電電圧出力回路７１Ｙ（高負荷出力回路）は、より多くのコロナ帯電器４１を接続され、帯電電圧出力回路７１Ｋ（低負荷出力回路）に比べて出力を高くする構成とされる。このような帯電電圧出力回路７１Ｋ，７１Ｙの出力能力の違いに応じて感度を調整し、感度の差を調整することができる。

（４）また、複数のコロナ帯電器４１の各々は、帯電ワイヤ４２と、感光体３１と帯電ワイヤ４２との間に設けられるグリッド４３と、を有する。帯電電圧出力回路７１Ｙ（高負荷出力回路）は、複数のコロナ帯電器４１Ｙ，４１Ｍ，４１Ｃの各々に設けられた帯電ワイヤ４２Ｙ，４２Ｍ，４２Ｃに接続され、ワイヤ電圧ＣＨＧ２（帯電電圧）を帯電ワイヤ４２Ｙ，４２Ｍ，４２Ｃに印加する。

帯電ワイヤ４２にワイヤ電圧ＣＨＧ（帯電電圧）を印加する帯電出力回路（帯電電圧出力回路７１）は、グリッド４３にグリッド電圧ＧＲＩＤ（帯電電圧）を印加する帯電出力回路（グリッド電圧調整回路８１）に比べて高い電圧値の帯電電圧を要求される。従って、高負荷出力回路（帯電電圧出力回路７１Ｙ）から帯電ワイヤ４２Ｙ，４２Ｍ，４２Ｃにワイヤ電圧ＣＨＧ２（帯電電圧）を印加する場合、帯電電圧出力回路７１Ｙ（高負荷出力回路）と帯電電圧出力回路７１Ｋ（低負荷出力回路）との出力の差が増大する。このため、高負荷出力回路（帯電電圧出力回路７１Ｙ）から帯電ワイヤ４２Ｙ，４２Ｍ，４２Ｃにワイヤ電圧ＣＨＧ２（帯電電圧）を印加する構成において、異常放電検出回路７２Ｋ，７２Ｙの回路定数などを変更し感度を調整することは極めて有効である。

（５）また、プリンタ１は、複数の感光体３１を備える。複数のコロナ帯電器４１の各々は、複数の感光体３１の各々に対応して設けられる。複数の感光体３１は、ブラックのトナー（現像剤）を担持する感光体３１Ｋを含む。帯電電圧出力回路７１Ｋ（低負荷出力回路）は、ブラックのトナーを担持する感光体３１Ｋを帯電させるコロナ帯電器４１Ｋの帯電ワイヤ４２Ｋに接続されワイヤ電圧ＣＨＧ１（帯電電圧）を出力する。

第二実施形態では、ブラックのコロナ帯電器４１Ｋ（帯電ワイヤ４２Ｋ）にワイヤ電圧ＣＨＧ１を印加する帯電電圧出力回路７１Ｋ（低負荷出力回路）と、他の色（イエロー、マゼンタ、シアン）のコロナ帯電器４１Ｙ，４１Ｍ，４１Ｃ（帯電ワイヤ４２Ｙ，４２Ｍ，４２Ｃ）を並列に接続されワイヤ電圧ＣＨＧ２を印加する異常放電検出回路７２Ｙ（高負荷出力回路）とを別々に設けている。これにより、モノクロ印刷の場合は、ブラックに対応する帯電電圧出力回路７１Ｋやコロナ帯電器４１Ｋのみを駆動し、駆動する回路等を減らすことで消費電力の抑制や、機器の消耗を抑制できる。この構成では、高負荷出力回路と低負荷出力回路との出力の差は大きくなるため、異常放電検出回路７２の回路定数などを変更し感度を調整することは極めて有効である。

（第三実施形態）
次に、第三実施形態の構成について説明する。第三実施形態では、図４に示す各異常放電検出回路７２の直流電源Ｖｃｃ１の電圧値を異なる値にする構成である。第一実施形態では、全ての異常放電検出回路７２の直流電源Ｖｃｃ１の電圧を５．０Ｖで統一した。これに対し、第三実施形態では、例えば、ブラックに対応する異常放電検出回路７２Ｋの直流電源Ｖｃｃ１の電圧値を６．５Ｖに設定する。また、イエローに対応する異常放電検出回路７２Ｙの直流電源Ｖｃｃ１の電圧値を５．０Ｖに設定する。また、マゼンタに対応する異常放電検出回路７２Ｍの直流電源Ｖｃｃ１の電圧値を３．３Ｖに設定する。また、シアンに対応する異常放電検出回路７２Ｃの直流電源Ｖｃｃ１の電圧値を１．７Ｖに設定する。

そして、例えば、４つの異常放電検出回路７２の回路定数を同一にする。この場合、同一の電流値の異常放電電流が異常放電検出回路７２に流れると、異常放電検出回路７２の各々は、直流電源Ｖｃｃ１の電圧値に応じて異なる電圧値（信号レベル）の異常放電検出信号Ｓｖ１〜Ｓｖ４を出力することとなる。尚、異常放電検出回路７２の回路定数を異なる値とし、各異常放電検出回路７２を、異なる電圧値（信号レベル）の異常放電検出信号Ｓｖ１〜Ｓｖ４を出力する構成としても良い。

ＡＳＩＣ６１は、ポートＡ／Ｄ１から入力した異常放電検出信号Ｓｖ１〜Ｓｖ４の信号レベルを検出することで、異常放電検出信号Ｓｖを出力した異常放電検出回路７２、即ち、異常放電の発生したコロナ帯電器４１Ｋ〜４１Ｃを特定することが可能となる。ＡＳＩＣ６１は、例えば、プリンタ１の表示部（図示略）に異常放電の発生した印刷色を表示する。これにより、ユーザは、表示部の内容を確認することで、異常放電の発生したコロナ帯電器４１の帯電ワイヤ４２を清掃しトナーや紙粉を除去することで、次の印刷時における異常放電の発生を抑制できる。

上記した第三実施形態によれば、以下の効果を奏する。
（１）第三実施形態のプリンタ１は、複数の感光体３１を備える。複数のコロナ帯電器４１の各々は、複数の感光体３１の各々に対応して設けられる。複数の異常放電検出回路７２は、異なる電源（直流電源Ｖｃｃ１）に接続され、互いに異なる信号レベルの異常放電検出信号Ｓｖ１〜Ｓｖ４を出力する。

これによれば、複数の異常放電検出回路７２は、複数のコロナ帯電器４１（感光体３１）の各々に対応して設けられる。複数の異常放電検出回路７２は、異なる直流電源Ｖｃｃ１に接続され、信号レベル（電圧値や電流値）の異なる異常放電検出信号Ｓｖ１〜Ｓｖ４をＡＳＩＣ６１（制御装置）に出力する。これにより、ＡＳＩＣ６１は、異常放電検出信号Ｓｖの信号レベルに基づいて、異常放電の発生したコロナ帯電器４１を特定することができる。従って、例えば、異常放電の発生したコロナ帯電器４１（印刷色など）をユーザに通知することで、ユーザは、異常放電の発生したコロナ帯電器４１の帯電ワイヤ４２を清掃するなど、適切な対応を行うことができる。

（第四実施形態）
次に、第四実施形態の構成について図６を参照しつつ、説明する。上記実施形態では、異常放電検出回路７２を、帯電電圧生成回路７０に接続し、コロナ帯電器４１における帯電ワイヤ４２側に接続した。この場合、帯電電圧生成回路７０が本願における帯電出力回路となる。これに対し、第四実施形態では、異常放電検出回路７２を、グリッド４３（グリッド電圧調整回路８１）側に接続する。一例として、図６に示すように、マゼンタに対応するグリッド電圧調整回路８１Ｍに異常放電検出回路７２Ｍを接続する場合を説明する。尚、以下の説明では、上記した各実施形態と同様の構成については同一符号を付し、その説明を適宜省略する。また、図６に示す構成は一例であり、例えば、４つの異常放電検出回路７２の全てをグリッド４３（グリッド電圧調整回路８１）側に接続しても良い。

第四実施形態の異常放電検出回路７２Ｍは、グリッド電圧調整回路８１ＭのノードＮＤに接続されている。このノードＮＤは、図２に示すように、例えば、トランジスタＱ１とグリッド４３Ｍとの間の接続点である。グリッド４３Ｍは、コロナ放電や異常放電時に生じる電圧によってノードＮＤへ向かって電流を出力する。図６に示すように、ノードＮＤとグランドとの間には、異常放電検出回路７２Ｍの可変抵抗１２１及び検出抵抗１２３が直列に接続されている。可変抵抗１２１及び検出抵抗１２３は、グリッド４３Ｍに発生するグリッド電圧ＧＲＩＤ３を所定の電圧とするように、ノードＮＤの電圧を調整するためのものである。ノードＮＤの電圧は、可変抵抗１２１の抵抗値を調整することによって変更することが可能である。ノードＮＤと可変抵抗１２１との接続点は、コンデンサ１２５を介してトランジスタＴｒ１のベースに接続されている。

コンデンサ１２５は、通常時において、ノードＮＤ側からトランジスタＴｒ１のベースへ流れる電流を遮断する。これにより、異常放電検出回路７２Ｍは、ノードＮＤに供給される電流にノイズを含む場合にトランジスタＴｒ１をオンされるのを抑制し、異常放電の誤検知を抑制できる。また、コンデンサ１２５は、異常放電の発生時に生じる急激に増大する異常放電電流を、ノードＮＤからトランジスタＴｒ１側へ流す。コンデンサ１２５は、異常放電電流に含まれる交流成分を取りだしてトランジスタＴｒ１側へ流す。

第一実施形態の異常放電検出回路７２では、トランジスタＴｒ１のベースにツェナーダイオード９１を接続した。帯電電圧生成回路７０では、異常放電の発生の瞬間のみならず、その後も通常時より大きな電圧を異常放電検出回路７２に印加する可能性がある。このため、ツェナーダイオード９１を用いることで、異常放電の発生後に大きな電圧を印加された場合に、異常放電検出回路７２の回路を保護することが可能となる。

一方で、グリッド電圧調整回路８１では、異常放電の瞬間のみ大きな電流が生じる可能性が高い。このため、異常放電後の回路保護のために、ツェナーダイオード９１を必ずしも用いる必要がなくなる。そこで、グリッド電圧調整回路８１に異常放電検出回路７２を接続する場合、トランジスタＴｒ１のベースにツェナーダイオード９１を接続する代わりにコンデンサ１２５を接続することで、製造コストの低減を図ることが可能となる。

上記した構成の異常放電検出回路７２Ｍでは、第一実施形態の異常放電検出回路７２Ｍと同様に、コロナ帯電器４１に異常放電が発生し、グリッド４３Ｍに異常放電電流が流れると、トランジスタＴｒ１がオン状態となる。ＡＳＩＣ６１は、異常放電検出回路７２ＭのトランジスタＴｒ１から異常放電検出信号Ｓｖ３を入力することで、異常放電の発生を検出することができる。

上記した第四実施形態によれば、以下の効果を奏する。
（１）第四実施形態のプリンタ１において、複数のコロナ帯電器４１の各々は、帯電ワイヤ４２と、感光体３１と帯電ワイヤ４２との間に設けられるグリッド４３と、を有する。複数の帯電出力回路（帯電電圧生成回路７０及びグリッド電圧調整回路８１）のうち少なくとも一つ（グリッド電圧調整回路８１Ｍ）は、複数のコロナ帯電器４１の各々に設けられたグリッド４３に接続され、グリッド電圧ＧＲＩＤ３（帯電電圧）をグリッド４３Ｍに印加する。

これによれば、グリッド４３Ｍに異常放電検出回路７２Ｍを接続し異常放電を検出できる。そして、グリッド４３Ｍに接続した異常放電検出回路７２Ｍの感度を調整することで、異常放電を精度良く検出できる。

尚、本願は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、上記各実施形態の異常放電検出回路７２の構成は一例であり、適宜変更可能である。例えば、図７に示すように、異常放電検出回路７２Ｋの出力部分に異常放電検出信号Ｓｖ１を増幅させる演算増幅器ＯＰ２（増幅回路の一例）を設けてもよい。尚、以下の説明では、上記した各実施形態と同様の構成については同一符号を付し、その説明を適宜省略する。

図７に示すように、演算増幅器ＯＰ２の非反転入力端子は、抵抗１３１を介してトランジスタＴｒ１のコレクタに接続されている。また、演算増幅器ＯＰ２の非反転入力端子は、抵抗１３２を介してグランドに接地されている。また、演算増幅器ＯＰ２の出力端子は、抵抗１３５，１３６を介して反転入力端子に接続されている。演算増幅器ＯＰ２は、非反転入力端子に入力された異常放電検出信号Ｓｖ１を増幅してＡＳＩＣ６１（図４参照）へ出力する。

例えば、図４に示す回路構成の異常放電検出回路７２の回路定数を変更しただけでは感度を調整しきれない場合に、演算増幅器ＯＰ２を接続することは有効である。具体的には、回路の配置によって異常放電検出回路７２ＫとＡＳＩＣ６１とが離れた配置となり、異常放電検出信号Ｓｖ１を伝送する共通信号線ＳＬ（図４参照）の線路長が長くなった場合が考えられる。この場合、共通信号線ＳＬの伝送中における異常放電検出信号Ｓｖの減衰率が高くなり、結果として異常放電検出回路７２Ｋの感度が低下する虞がある。この場合、演算増幅器ＯＰ２を接続して、異常放電検出信号Ｓｖ１を増幅することで感度を高くし、異常放電検出信号Ｓｖ１の信号レベルを調整することができる。

また、図７に示すように、図５（第二実施形態）で説明したローパワーの帯電電圧出力回路７１Ｋの異常放電検出回路７２Ｋに演算増幅器ＯＰ２を設けることが考えられる。即ち、帯電電圧出力回路７１Ｋ（低負荷出力回路）に接続される異常放電検出回路７２Ｋに、異常放電検出信号Ｓｖ１を増幅する演算増幅器ＯＰ２（増幅回路）を接続しても良い。

これによれば、例えば、高負荷出力回路と低負荷出力回路との出力差が大きく、回路定数の変更では感度を調整しきれない場合に、異常放電検出回路７２Ｋ（低負荷出力回路）から出力する異常放電検出信号Ｓｖ１を増幅することで感度を高くし、感度の差を調整することができる。

また、例えば、図８に示すように、ローパワーの帯電電圧出力回路７１Ｋの異常放電検出回路７２Ｋにコンパレータ１４１（比較回路の一例）を設けて、感度を調整してもよい。図８に示すように、コンパレータ１４１の非反転入力端子には、コンデンサ９３の正側の端子、検出抵抗９２の正側の端子、帯電電圧出力回路７１Ｋ（図３の低圧側出力端部Ｔ２）が接続されている。また、コンパレータ１４１の反転入力端子には、直流電源Ｖｃｃ１を分圧抵抗１４２，１４３で分圧した基準電圧が入力される。コンパレータ１４１の出力端子には、出力抵抗１４５が接続されている。コンパレータ１４１は、非反転入力端子に入力される電圧（異常放電で生じる電圧）と、基準電圧とを比較し、比較結果を異常放電検出信号Ｓｖ１としてＡＳＩＣ６１に出力する。

図８に示す構成では、帯電電圧出力回路７１Ｋ（低負荷出力回路）に接続される異常放電検出回路７２Ｋは、異常放電の電圧を基準電圧と比較して異常放電検出信号Ｓｖ１を出力するコンパレータ１４１を有する。これによれば、例えば、コンパレータ１４１における基準電圧の電圧値を低くすることで異常放電を検出する感度を高くし、感度の差を調整することができる。また、例えば、コンパレータ１４１における基準電圧の電圧値を高くすることで異常放電を検出する感度を下げることも可能となる。また、図８に示すコンパレータ１４１を有する異常放電検出回路７２Ｋでは、図７に示すトランジスタＴｒ１等が不要となる。

尚、図７及び図８に示す例では、ローパワーの帯電電圧出力回路７１Ｋ（異常放電検出回路７２Ｋ）に演算増幅器ＯＰ２やコンパレータ１４１を接続したが、これに限らない。例えば、図４に示す各異常放電検出回路７２に演算増幅器ＯＰ２等を設けても良い。また、図５に示すハイパワーの帯電電圧出力回路７１Ｙ（異常放電検出回路７２Ｙ）に演算増幅器ＯＰ２等を設けても良い。また、図６に示すグリッド電圧調整回路８１Ｍ（グリッド４３Ｍ側の異常放電検出回路７２Ｍ）に演算増幅器ＯＰ２等を設けても良い。

また、上記各実施形態において、一つの感光体３１に一つのコロナ帯電器４１を対応させたものを例示して説明したが、これに限定されない。本願は、一つの感光体３１に対して複数のコロナ帯電器４１を対応させた構成、例えば、一つの感光体３１上に各色のトナー像を重ねた後、用紙Ｐに一括転写するプリンタ（画像形成装置）にも適用することが可能である。この場合、感光体３１は、１つでもよい。
また、プリンタ１は、ブラックに対応する感光体３１Ｋのみを備えるモノクロのプリンタでも良い。

また、高圧電源回路６２は、帯電ワイヤ４２側に接続された異常放電検出回路７２と、グリッド４３側に接続された異常放電検出回路７２とが混在する構成でも良い。この場合、本願における帯電出力回路は、帯電電圧出力回路７１とグリッド電圧調整回路８１との両方に相当する。
また、１つのコロナ帯電器４１に対し、異常放電検出回路７２を、帯電ワイヤ４２側とグリッド４３側との両方に設けてもよい。この場合、ＡＳＩＣ６１は、帯電ワイヤ４２側とグリッド４３側の両方の異常放電検出回路７２の検出結果を比較して異常放電の発生の有無を判定しても良い。
また、上記各実施形態では、感光体として、ドラム形状の感光体３１を例示したが、感光体は、これに限らず、例えば、ベルト形状の感光体でも良い。
また、本願のコロナ帯電器として、グリッド４３を備えたスコロトロン型のコロナ帯電器４１を採用したが、これに限らない。本願のコロナ帯電器としては、グリッド４３を備えていないコロトロン型のコロナ帯電器でも良い。
また、上記各実施形態では、制御装置としてＡＳＩＣ６１を用いたが、本願における制御装置は、ＡＳＩＣ６１などの専用のハードウェアにより構成する場合に限定されず、例えば、ＣＰＵ上で動作するソフトウェアで構成してもよい。また、制御装置は、ＣＰＵを搭載するＡＳＩＣでも良い。
また、上記各実施形態では、本願の画像形成装置として、電子写真方式のレーザプリンタ１を採用したが、これに限らない。本願の画像形成装置としては、複合機、ファクシミリ装置、コピー機などでも良い。

１ レーザプリンタ（画像形成装置）、３１ 感光体、４１ コロナ帯電器、４２ 帯電ワイヤ、４３ グリッド、６１ ＡＳＩＣ（制御装置）、７１ 帯電電圧出力回路（帯電出力回路）、７１Ｙ 帯電電圧出力回路（高負荷出力回路）、７１Ｋ 帯電電圧出力回路（低負荷出力回路）、７２ 異常放電検出回路、８１ グリッド電圧調整回路（帯電出力回路）、１４１ コンパレータ（比較回路）、Ａ／Ｄ１ ポート（共通入力ポート）、ＣＨＧ ワイヤ電圧（帯電電圧）、ＧＲＩＤ グリッド電圧（帯電電圧）、Ｓｖ 異常放電検出信号、ＯＰ２ 演算増幅器（増幅回路）、Ｖｃｃ１ 直流電源（電源）。

Claims (10)

1. 感光体と、
   コロナ放電により前記感光体を帯電させる複数のコロナ帯電器と、
   前記複数のコロナ帯電器の各々に印加する電圧である帯電電圧を出力する複数の帯電出力回路と、
   前記複数のコロナ帯電器の各々で発生する異常放電に応じた異常放電検出信号を出力する複数の異常放電検出回路と、
   前記複数の異常放電検出回路と接続される共通入力ポートを有し、前記複数の異常放電検出回路の各々から前記共通入力ポートに前記異常放電検出信号を入力する制御装置と、を備え、
   前記複数の異常放電検出回路の各々は、前記複数の帯電出力回路のうち互いに異なる帯電出力回路に接続される、画像形成装置。
2. 前記複数の帯電出力回路は、高負荷出力回路と、前記帯電電圧を出力する経路の負荷が前記高負荷出力回路の前記帯電電圧を出力する経路の負荷より低い低負荷出力回路とを含み、
   前記高負荷出力回路に接続される異常放電検出回路の前記異常放電を検出する感度は、前記低負荷出力回路に接続される異常放電検出回路の前記異常放電を検出する感度より低く設定される、請求項１に記載の画像形成装置。
3. 前記高負荷出力回路に接続される前記異常放電検出回路は、前記低負荷出力回路に接続される前記異常放電検出回路と同一の回路構成であり、
   前記高負荷出力回路に接続される前記異常放電検出回路の前記異常放電を検出する感度が、前記低負荷出力回路に接続される前記異常放電検出回路の前記異常放電を検出する感度に比べて低くなるように、前記高負荷出力回路及び前記低負荷出力回路に接続される前記異常放電検出回路の回路定数が設定される、請求項２に記載の画像形成装置。
4. 前記低負荷出力回路に接続される前記異常放電検出回路は、前記異常放電検出信号を増幅する増幅回路、及び前記異常放電の電圧を基準電圧と比較して前記異常放電検出信号を出力する比較回路のうち、少なくとも一方の回路を有する、請求項２又は請求項３に記載の画像形成装置。
5. 前記高負荷出力回路に接続されるコロナ帯電器の数を、前記低負荷出力回路に接続されるコロナ帯電器の数に比べて多くして構成される、請求項２乃至請求項４の何れかに記載の画像形成装置。
6. 前記複数のコロナ帯電器の各々は、帯電ワイヤと、前記感光体と前記帯電ワイヤとの間に設けられるグリッドと、を有し、
   前記高負荷出力回路は、前記複数のコロナ帯電器の各々に設けられた前記帯電ワイヤに接続され、前記帯電電圧を前記帯電ワイヤに印加する、請求項２乃至請求項５の何れかに記載の画像形成装置。
7. 複数の前記感光体を備え、
   前記複数のコロナ帯電器の各々は、複数の前記感光体の各々に対応して設けられ、
   複数の前記感光体は、ブラックの現像剤を担持する前記感光体を含み、
   前記低負荷出力回路は、ブラックの現像剤を担持する前記感光体を帯電させる前記コロナ帯電器の前記帯電ワイヤに接続され前記帯電電圧を出力する、請求項６に記載の画像形成装置。
8. 複数の前記感光体を備え、
   前記複数のコロナ帯電器の各々は、複数の前記感光体の各々に対応して設けられ、
   前記複数の異常放電検出回路は、異なる電源に接続され、互いに異なる信号レベルの前記異常放電検出信号を出力する、請求項１乃至請求項７の何れかに記載の画像形成装置。
9. 前記複数のコロナ帯電器の各々は、帯電ワイヤと、前記感光体と前記帯電ワイヤとの間に設けられるグリッドと、を有し、
   前記複数の帯電出力回路のうち少なくとも一つは、前記複数のコロナ帯電器の各々に設けられた前記帯電ワイヤに接続され、前記帯電電圧を前記帯電ワイヤに印加する、請求項１乃至請求項８の何れかに記載の画像形成装置。
10. 前記複数のコロナ帯電器の各々は、帯電ワイヤと、前記感光体と前記帯電ワイヤとの間に設けられるグリッドと、を有し、
    前記複数の帯電出力回路のうち少なくとも一つは、前記複数のコロナ帯電器の各々に設けられた前記グリッドに接続され、前記帯電電圧を前記グリッドに印加する、請求項１乃至請求項９の何れかに記載の画像形成装置。

Images