JP2012028443A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2012028443A
JP2012028443A JP2010163965A JP2010163965A JP2012028443A JP 2012028443 A JP2012028443 A JP 2012028443A JP 2010163965 A JP2010163965 A JP 2010163965A JP 2010163965 A JP2010163965 A JP 2010163965A JP 2012028443 A JP2012028443 A JP 2012028443A
Authority
JP
Japan
Prior art keywords
adhesive
circuit board
semiconductor device
back surface
base body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010163965A
Other languages
English (en)
Other versions
JP5429092B2 (ja
Inventor
Takeshi Ishikawa
岳史 石川
Toru Nomura
徹 野村
Kengo Oka
賢吾 岡
Tasuke Fukuda
太助 福田
Noriya Hirasawa
憲也 平沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010163965A priority Critical patent/JP5429092B2/ja
Publication of JP2012028443A publication Critical patent/JP2012028443A/ja
Application granted granted Critical
Publication of JP5429092B2 publication Critical patent/JP5429092B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】シリコーン系の接着剤にて接着された回路基板およびベース体を封止する封止部材の密着力の低下を抑制し得る半導体装置および半導体装置の製造方法を提供する。
【解決手段】回路基板１１の裏面１１ｂとヒートシンク１２の接着面１２ａとの間には、両部材１１，１２を接着する接着剤２０として、粘度が１００Ｐａ・ｓ以上であるシリコーン系接着剤が塗布されており、回路基板１１の裏面１１ｂとヒートシンク１２の接着面１２ａとの間から押し出された接着剤２０の押出端部２１が断面山形状に盛り上がるように形成されている。
【選択図】図２

Description

本発明は、接着剤により接着された回路基板およびベース体が封止部材により封止される半導体装置および半導体装置の製造方法に関するものである。
従来、接着剤により接着された回路基板およびベース体が封止部材により封止される半導体装置では、接着剤として主にシリコーン系材料のものが採用されている。シリコーン系の接着剤は、接着時にシリコーン系材料の低分子成分が基板側面や表面まで染み出してしまう場合があり、このように染み出した低分子成分は密着力を低下させるため、モールド樹脂と基板との界面での剥離が引き起こされることがある。
そこで、下記特許文献１に開示される半導体装置では、アルミナ基板（半導体素子）におけるリードフレームに搭載される面の外周部には、接着剤はみだし防止手段として突起が設けられている。これにより、リードフレームにアルミナ基板を搭載した際に、接着剤が突起よりも外周部にはみだすことが防止され、接着剤がアルミナ基板におけるパワーチップやチップコンデンサを搭載した面に流れてしまうことを防止している。
また、下記特許文献２に開示される半導体装置では、回路基板のリードフレームが接着される基板接着部に、余剰の接着剤を吸収するスルーホールが設けられている。これにより、接着剤を余剰に接着剤吸収部に配設する場合でも、接着剤が基板接着部以外の回路基板やリードフレームに広がることを防止している。
また、下記特許文献３に開示される半導体装置では、密着性の低下を抑制する接着剤として、同一分子中にケイ素原子結合アルケニル基とケイ素原子結合水素原子をそれぞれ平均して２個以上有するオルガノポリシロキサンを主成分とする付加反応硬化型シリコーンゴム組成物からなるものを採用している。
また、下記特許文献４に開示される半導体装置では、基板と半導体チップとを接着する接着剤は、半導体チップの側面に至るように設けられている。また、基板における半導体チップが搭載された面で半導体チップの周囲には、封止材が設けられおり、この封止材は、半導体チップの上面及び接着剤の一部が露出するように設けられている。このように、半導体チップの上面を封止材から露出させることで、放熱性を向上させている。また、接着剤の一部が露出するように封止材を設けることで、当該接着剤から水蒸気を逃がしている。
また、下記特許文献５に開示される電子部品では、封止ケースにおける配線基板との接着面には、凹型溝が全周に渡って設けており、封止ケースは、マウンタ等で、接着剤が塗布された配線基板上の位置にマウント、圧着される。その結果、接着剤は、封止ケースと配線基板間を押し広げられるが、余剰な接着剤は、封止ケースに設けた凹型溝に逃げるため、封止ケースの周囲にはみ出す量が抑制される。
また、下記特許文献６に開示される半導体チップの実装方法では、半導体チップを実装基板に接着する接着剤として、シリコーン系の接着剤と異なりエポキシ系の接着剤が採用されている。この接着剤によって実装基板の実装面を被着する場合は、事前に実装基板を加熱して接着剤が最軟化する直前の温度に加熱して行い、実装基板の実装面を接着剤によって被覆した状態で半導体チップを実装基板に加圧して搭載する。接着剤は加熱されて軟化しているから、半導体チップを実装基板に押圧すると接着剤が流動して余分の接着剤が半導体チップの下側から外側に押し出されて、半導体チップの側面と実装基板との間でフィレットが形成される。このようにフィレットが形成されると、接着剤の濡れ力が半導体チップを実装基板に引き込むように作用するため、半導体チップの位置ずれが防止されて半導体チップと実装基板との接続が確実になされることとなる。
特開２００４−２７３９４６号公報 特開平０９−１８１２４４号公報 特開２００１−２７９２２３号公報 特開２００３−２６４２５７号公報 特開平０７−１３０９１６号公報 特開２００１−３３２５８３号公報
ところで、上記特許文献１，２，５のように、接着剤のはみだしを防ぐための特別な構成を採用すると、煩雑であり低コスト化の阻害要因となってしまう。また、上記特許文献３のように、接着剤の材料自体を改良することは接着特性を劣化させる恐れがあり、開発に時間を要する。また、上記特許文献４では、放熱性等が考慮されているものの、接着剤の接着特性に関してそもそも言及されていない。また、上記特許文献６では、エポキシ系の接着剤が採用されることを前提としたものであり、シリコーン系等の他の接着剤についてそもそも言及されていない。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、シリコーン系の接着剤にて接着された回路基板およびベース体を封止する封止部材の密着力の低下を抑制し得る半導体装置および半導体装置の製造方法を提供することにある。
上記目的を達成するため、特許請求の範囲に記載の請求項１の半導体装置では、回路基板とこの回路基板が接着剤により接着されるベース体との少なくとも一部が封止部材により封止される半導体装置において、前記回路基板の裏面と前記ベース体の接着面との間には、前記接着剤として粘度が１００Ｐａ・ｓ以上であるシリコーン系接着剤が塗布され、前記回路基板の裏面と前記ベース体の接着面との間から押し出された前記接着剤が断面山形状に盛り上がるように形成されることを特徴とする。
請求項２の発明は、請求項１に記載の半導体装置において、前記ベース体の接着面の表面粗さは、前記回路基板の裏面の表面粗さよりも大きいことを特徴とする。
請求項３の発明は、請求項１または２に記載の半導体装置において、前記回路基板の裏面には、外縁部が中央部よりも厚みが薄くなるように段部が形成されることを特徴とする。
請求項４の発明は、請求項１〜３のいずれか一項に記載の半導体装置において、前記シリコーン系接着剤に含まれるフィラーの割合が７０ｗｔ％以上であることを特徴とする。
特許請求の範囲に記載の請求項５の半導体装置の製造方法では、回路基板とこの回路基板が接着剤により接着されるベース体との少なくとも一部が封止部材により封止される半導体装置の製造方法において、前記接着剤として粘度が１００Ｐａ・ｓ以上であるシリコーン系接着剤を、前記ベース体の接着面および前記回路基板の裏面のいずれか一方に塗布する第１工程と、前記回路基板の裏面と前記ベース体の接着面とを前記接着剤を介して接着するとともにこれら両面間から押し出された接着剤を断面山形状に盛り上げる第２工程と、接着された前記回路基板および前記ベース体の少なくとも一部を前記封止部材により封止する第３工程と、を備えることを特徴とする。
請求項６の発明は、請求項５に記載の半導体装置の製造方法において、前記ベース体の接着面の表面粗さは、前記回路基板の裏面の表面粗さよりも大きいことを特徴とする。
請求項７の発明は、請求項５または６に記載の半導体装置の製造方法において、前記回路基板の裏面には、外縁部が中央部よりも厚みが薄くなるように段部が形成されることを特徴とする。
請求項８の発明は、請求項５〜７のいずれか一項に記載の半導体装置の製造方法において、前記シリコーン系接着剤に含まれるフィラーの割合が７０ｗｔ％以上であることを特徴とする。
請求項９の発明は、請求項５〜８のいずれか一項に記載の半導体装置の製造方法において、前記第１工程では、前記接着剤は、前記回路基板の中央部および四隅に対応する部位の厚さが他の部位より厚く塗布されることを特徴とする。
請求項１０の発明は、請求項９に記載の半導体装置の製造方法において、前記第１工程では、前記回路基板の中央部および四隅に対応する前記接着剤の部位の少なくともいずれかは、要求される厚みに応じた形状の溝付スキージを用いて、他の部位より厚く塗布されることを特徴とする。
請求項１１の発明は、請求項９に記載の半導体装置の製造方法において、前記第１工程では、前記回路基板の中央部および四隅に対応する前記接着剤の部位の少なくともいずれかは、ディスペンス法により、他の部位より厚く塗布されることを特徴とする。
請求項１の発明では、回路基板の裏面とベース体の接着面との間には、両部材を接着する接着剤として、粘度が１００Ｐａ・ｓ以上であるシリコーン系接着剤が塗布されており、回路基板の裏面とベース体の接着面との間から押し出された接着剤が断面山形状に盛り上がるように形成されている。
回路基板の裏面とベース体の接着面との間には、高い粘度のシリコーン系接着剤が塗布されているので、接着時にこれら両面間から押し出された接着剤は、回路基板の側面にてフィレットを形成することなく断面山形状に盛り上がることとなる。このため、両面間から押し出された接着剤が回路基板の側面に接触しにくくなるので、シリコーン系接着剤に含まれる低分子成分が回路基板の側面を介して基板表面まで染み出す距離が長くなる。これにより、シリコーン系接着剤を使用する場合でも、上記両面間の接着後に封止部材により封止されるまでに、シリコーン系材料の低分子成分が基板表面等まで染み出すことが抑制される。
したがって、シリコーン系の接着剤にて接着された回路基板およびベース体を封止する封止部材の密着力の低下を抑制することができる。
請求項２の発明では、ベース体の接着面の表面粗さは、回路基板の裏面の表面粗さよりも大きいため、接着時における両面間の接着剤は回路基板の裏面に沿い流れやすくなり、両面間から押し出された回路基板側の接着剤がベース体の接着面に向かうように流れることとなる。これにより、接着時に両面間から押し出された接着剤を、回路基板の側面に対してより接触しにくくすることができる。
請求項３の発明では、回路基板の裏面には、外縁部が中央部よりも厚みが薄くなるように段部が形成されるため、接着時に中央部から外縁部へ押し出される接着剤が当該外縁部に接触しにくくなる。これにより、接着時に両面間から押し出される直前の接着剤はベース体の接着面にのみ接触し回路基板の裏面には接触しないので、両面間から押し出された接着剤を、回路基板の側面に対してより接触しにくくすることができる。
請求項４の発明では、シリコーン系接着剤の粘度を高くするために、シリコーン系接着剤に含まれるフィラーの割合が７０ｗｔ％以上に設定されている。これにより、シリコーン系接着剤の粘度を好適に高くして、接着時に上記両面間から押し出された接着剤を回路基板の側面に対してより接触しにくくすることができる。
請求項５の発明では、第１工程により、接着剤として粘度が１００Ｐａ・ｓ以上であるシリコーン系接着剤が、ベース体の接着面および回路基板の裏面のいずれか一方に塗布され、第２工程により、回路基板の裏面とベース体の接着面とが接着剤を介して接着されるとともにこれら両面間から押し出された接着剤が断面山形状に盛り上げられ、第３工程により、接着された回路基板およびベース体の少なくとも一部が封止部材により封止される。
回路基板の裏面とベース体の接着面との間には、高い粘度のシリコーン系接着剤が塗布されているので、接着時にこれら両面間から押し出された接着剤は、回路基板の側面にてフィレットを形成することなく断面山形状に盛り上がることとなる。このため、両面間から押し出された接着剤が回路基板の側面に接触しにくくなるので、シリコーン系接着剤に含まれる低分子成分が回路基板の側面を介して基板表面まで染み出す距離が長くなる。これにより、シリコーン系接着剤を使用する場合でも、上記両面間の接着後に封止部材により封止されるまでに、シリコーン系材料の低分子成分が基板表面等まで染み出すことが抑制される。
したがって、シリコーン系の接着剤にて接着された回路基板およびベース体を封止する封止部材の密着力の低下を抑制することができる。
請求項６の発明では、ベース体の接着面の表面粗さは、回路基板の裏面の表面粗さよりも大きいため、両面間の接着剤は回路基板の裏面に沿い流れやすくなり、両面間から押し出された回路基板側の接着剤がベース体の接着面に向かうように流れることとなる。これにより、両面間から押し出された接着剤を、回路基板の側面に対してより接触しにくくすることができる。
請求項７の発明では、回路基板の裏面には、外縁部が中央部よりも厚みが薄くなるように段部が形成されるため、中央部から外縁部へ押し出される接着剤が当該外縁部に接触しにくくなる。これにより、両面間から押し出される直前の接着剤はベース体の接着面にのみ接触し回路基板の裏面には接触しないので、両面間から押し出された接着剤を、回路基板の側面に対してより接触しにくくすることができる。
請求項８の発明では、シリコーン系接着剤の粘度を高くするために、シリコーン系接着剤に含まれるフィラーの割合が７０ｗｔ％以上に設定されている。これにより、シリコーン系接着剤の粘度を好適に高くして、上記両面間から押し出された接着剤を回路基板の側面に対してより接触しにくくすることができる。
請求項９の発明では、第１工程では、接着剤は、回路基板の中央部および四隅に対応する部位の厚さが他の部位より厚く塗布される。
印刷用マスク等を使用してベース体の接着面および回路基板の裏面のいずれか一方に塗布された接着剤は、印刷用マスク等を外すときに端部の厚さが厚くなるため、両面間の接着時にこれら両面間にて接着剤を押し潰すと、中央部の空気が抜けきれずに当該接着剤内にボイドが発生する場合がある。特に、接着剤として粘度が高いものを採用する場合には、上記ボイドが発生しやすくなってしまう。そこで、回路基板の中央部に対応する部位の厚さを他の部位より厚く塗布することで、両面間の接着時に、接着剤の上記中央部が押し潰されながらボイドの元となる空気を外方へ押し出して広がるので、ボイドの発生を抑制することができる。
また、回路基板の中央部に対応する部位の厚さのみが他の部位より厚く塗布されている場合、接着剤を押し潰す圧力が過剰であると接着剤がベース体からはみ出してしまい、当該圧力が不足すると回路基板の四隅に対応する部位にて接着剤との間で隙間が発生してしまう。そこで、回路基板の中央部に加えて四隅に対応する部位の厚さを他の部位より厚く塗布することで、ベース体から接着剤のはみ出しをなくすとともに上記両面と接着剤との隙間をなくした接着状態を容易に成形することができる。
請求項１０の発明のように、第１工程にて、回路基板の中央部および四隅に対応する接着剤の部位の少なくともいずれかを、要求される厚みに応じた形状の溝付スキージを用いて、他の部位より厚く塗布してもよい。
また、請求項１１の発明のように、第１工程にて、回路基板の中央部および四隅に対応する接着剤の部位の少なくともいずれかを、ディスペンス法により、他の部位より厚く塗布してもよい。
図１（Ａ）は、第１実施形態に係る半導体装置の構成を示す概略構成図であり、図１（Ｂ）は、図１（Ａ）の１Ｂ−１Ｂ線相当の切断面を概略的に示す断面図である。 図１の回路基板の側面近傍における接着剤の押出端部を示す断面図である。 回路基板の側面に形成されるフィレットの状態を示す断面図である。 低分子成分の染み出し長さと放置時間との関係を示すグラフである。 接着剤の粘度とフィレット高さとの関係を示すグラフである。 フィラー割合と接着剤の粘度との関係を示すグラフである。 本第１実施形態に係る半導体装置の製造工程の一部を示す説明図である。 本第１実施形態に係る半導体装置の製造工程の一部を示す説明図である。 図８（Ｄ）の接着剤が塗布されたヒートシンクを接着面側から見た上面図である。 加圧力が過剰である場合の接着剤の広がり状態を示す上面図である。 加圧力が不足する場合の接着剤の広がり状態を示す上面図である。 第１実施形態の半導体装置の製造方法に係る第１変形例の要部を示す上面図である。 第１実施形態の半導体装置の製造方法に係る第２変形例の要部を示す上面図である。 第１実施形態の半導体装置の製造方法に係る第３変形例の要部を示す上面図である。 第２実施形態に係る半導体装置の要部を示す断面図である。 接着時の接着剤２０の流れを示す説明図である。 第３実施形態に係る半導体装置の要部を示す断面図である。
［第１実施形態］
以下、本発明の半導体装置および半導体装置の製造方法を具現化した第１実施形態について、図面を参照して説明する。図１（Ａ）は、第１実施形態に係る半導体装置１０の構成を示す概略構成図であり、図１（Ｂ）は、図１（Ａ）の１Ｂ−１Ｂ線相当の切断面を概略的に示す断面図である。図２は、図１の回路基板１１の側面１１ｃ近傍における接着剤２０の押出端部２１を示す断面図である。なお、図１（Ａ）では、便宜上、回路基板１１の上部のモールド樹脂１３を除いて図示している。
図１（Ａ），（Ｂ）に示すように、半導体装置１０は、回路基板１１とこの回路基板１１が接着剤２０により接着されるヒートシンク１２とがモールド樹脂１３により封止されて構成されている。回路基板１１の表面１１ａには、ＩＣチップ等が実装されている。また、回路基板１１の表面１１ａには、電極パッド（図示せず）が形成されており、この電極パッドと対応するリードフレーム１４とは、ワイヤボンディングによるワイヤ１５等を介してそれぞれ電気的に接続されている。
ヒートシンク１２は、回路基板１１等にて発生した熱を放熱する機能を有するもので、その下端部が外部に露出するようにモールド樹脂１３にて封止されている。なお、ヒートシンク１２およびモールド樹脂１３は、特許請求の範囲に記載の「ベース体」および「封止部材」の一例に相当し得る。
また、接着剤２０として、粘度が比較的高いシリコーン系接着剤が採用されており、この接着剤２０により、回路基板１１の裏面１１ｂとヒートシンク１２の接着面１２ａとが接着固定されている。この接着剤２０は、図２に示すように、両面１１ｂ，１２ａ間から押し出された部分（以下、押出端部２１ともいう）が、回路基板１１の側面１１ｃに接触することなく断面山形状に盛り上がるように形成されている。
ここで、接着剤２０として粘度が比較的高いシリコーン系接着剤を採用する理由について、以下に説明する。図３は、回路基板１１の側面１１ｃに形成されるフィレット２２の状態を示す断面図である。図４は、低分子成分の染み出し長さｄｘと放置時間ｔとの関係を示すグラフである。図５は、接着剤２０の粘度μとフィレット高さｄｆとの関係を示すグラフである。図６は、フィラー割合と接着剤２０の粘度μとの関係を示すグラフである。
接着剤２０として粘度が比較的低いシリコーン系接着剤を採用すると、図３に示すように、上記両面１１ｂ，１２ａ間から押し出された接着剤の部分は、回路基板１１の側面１１ｃに接触して、フィレット２２を形成する。この場合、フィレット２２の先端からシリコーン系材料の低分子成分が側面１１ｃや表面１１ａに染み出すこととなる。なお、図３にて、フィレット２２の高さをフィレット高さｄｆとし、回路基板１１の厚さを基板厚さｄｓとする。また、フィレット２２の先端から回路基板１１の表面１１ａまでの距離（すなわち、接着剤２０が側面１１ｃに接触する部位から表面１１ａまでの距離）を染み出し可能長さｄｚとし、上記両面１１ｂ，１２ａ間における接着剤２０の厚さを接着剤厚さｄａとする。
このとき、図４に示すように、フィレット高さｄｆが高くなるほど、染み出し可能長さｄｚが短くなり、上記低分子成分が表面１１ａに染み出すまでの時間が短くなるため、モールド樹脂１３と回路基板１１の表面１１ａ等との界面での剥離が引き起こされやすくなる。なお、図４にて示す時間ｔ２は、例えば、２０分程度である。
そこで、本第１実施形態では、比較的粘度の高いシリコーン系接着剤を採用することで、接着時に回路基板１１の裏面１１ｂとヒートシンク１２の接着面１２ａの間から押し出された接着剤２０を、フィレット２２を形成することなく、断面山形状に盛り上がるように形成する（図２参照）。このため、両面１１ｂ，１２ａ間から押し出された接着剤２０が回路基板１１の側面１１ｃに接触しにくくなるので、染み出し可能長さｄｚが長くなる（フィレット高さｄｆが短くなる）。これにより、接着剤２０としてシリコーン系接着剤を使用する場合でも、上記両面１１ｂ，１２ａ間の接着後にモールド樹脂１３により封止されるまでに、上記低分子成分が回路基板１１の表面１１ａ等まで染み出すことが抑制される。
なお、本第１実施形態では、粘度が１００Ｐａ・ｓ程度のシリコーン系接着剤が採用されている。これは、図５に示すように、接着剤２０の粘度μとフィレット高さｄｆとの関係では、接着剤２０の粘度μを高くするほどフィレット高さｄｆが低くなるからである。
また、図６に示すように、接着剤２０の粘度μとフィラーが当該接着剤２０に含有される割合（以下、フィラー割合ともいう）との関係では、フィラー割合を高くするほど接着剤２０の粘度μが高くなる。そこで、本第１実施形態では、接着剤２０の粘度を１００Ｐａ・ｓ程度に設定するため、フィラー割合が７０ｗｔ％程度に設定されている。すなわち、接着剤２０におけるフィラー割合を７０ｗｔ％以上にして接着剤２０の粘度を１００Ｐａ・ｓ以上にすることで、接着剤２０を回路基板１１の側面１１ｃに接触させずに染み出し可能長さｄｚを長くすることができる。
次に、本第１実施形態に係る半導体装置１０の製造方法の工程を図７〜図１１を用いて詳細に説明する。図７（Ａ）〜（Ｃ）および図８（Ｄ）〜（Ｇ）は、第１実施形態における半導体装置１０の製造方法の工程を示す説明図である。図９は、図８（Ｄ）の接着剤２０が塗布されたヒートシンク１２を接着面１２ａ側から見た上面図である。図１０は、加圧力Ｆが過剰である場合の接着剤２０の広がり状態を示す上面図である。図１１は、加圧力Ｆが不足する場合の接着剤２０の広がり状態を示す上面図である。なお、図１０および図１１では、回路基板１１を波線にて図示している。
まず、図７（Ａ）に示すように、所定の形状に成形されたヒートシンク１２を用意し、このヒートシンク１２の接着面１２ａ側に対して、印刷用マスク３１を所定の位置に配置する。次に、ヒートシンク１２の接着面１２ａに所定量の接着剤２０を塗布した後に、図７（Ｂ）に示すように、溝付スキージ３２をヒートシンク１２の一辺と略平行に移動させることで、回路基板１１の裏面１１ｂの中央部に対応する接着剤２０の部分を盛り上げるように残して中央部２３を形成する。
続いて、図７（Ｃ）に示すように、印刷用マスク３１を取り外すことで、ヒートシンク１２の接着面１２ａに中央部２３と端部とが盛り上がった接着剤２０が塗布されることとなる。
そして、図８（Ｄ）および図９に示すように、ディスペンス法により、回路基板１１の裏面１１ｂの四隅に対応する接着剤２０の部分に新たな接着剤を塗布して４つの四隅部２４を盛り上げるように形成する。なお、図７（Ａ）〜（Ｃ）および図８（Ｄ）に示す工程は、特許請求の範囲に記載の「第１工程」の一例に相当し得る。
ここで、接着剤２０の中央部２３および四隅部２４を盛り上げるように形成する理由について以下に説明する。
印刷用マスク３１を使用してヒートシンク１２の接着面１２ａに塗布された接着剤２０は、印刷用マスク３１を外すときに端部の厚さが厚くなるため、両面１１ｂ，１２ａ間の接着時にこれら両面１１ｂ，１２ａ間にて接着剤２０を押し潰すと、中央部の空気が抜けきれずに当該接着剤２０内にボイドが発生する場合がある。特に、接着剤２０として粘度が高いものを採用する場合には、上記ボイドが発生しやすくなってしまう。そこで、回路基板１１の中央部に対応する中央部２３の厚さを他の部位より厚く塗布することで、両面１１ｂ，１２ａ間の接着時に、接着剤２０の中央部２３が押し潰されながらボイドの元となる空気を外方へ押し出して広がるので、ボイドの発生を抑制することができる。
また、回路基板１１の中央部に対応する中央部２３の厚さのみが他の部位より厚く塗布されている場合、治具３３等を介して作用する接着剤２０を押し潰す加圧力Ｆが過剰であると図１０に示すように接着剤２０がヒートシンク１２からはみ出してしまい、当該加圧力Ｆが不足すると図１１に示すように回路基板１１の四隅に対応する部位にて接着剤６０との間で隙間が発生してしまう。そこで、中央部２３に加えて四隅部２４の厚さを他の部位より厚く塗布することで、ヒートシンク１２から接着剤２０のはみ出しをなくすとともに上記両面１１ｂ，１２ａと接着剤２０との隙間をなくした接着状態を容易に成形することができる。
上述のように接着剤２０が塗布等されると、ＩＣチップ等が実装された回路基板１１を用意し、この回路基板１１を、図８（Ｅ）に示すように、ヒートシンク１２に対して位置決めする。続いて、図８（Ｆ）に示すように、回路基板１１の裏面１１ｂにてヒートシンク１２に塗布された接着剤２０を押し潰すようにして、回路基板１１をヒートシンク１２に接着固定する。なお、図８（Ｅ），（Ｆ）では、便宜上、回路基板１１に実装されるＩＣチップ等の図示を省略している。
このとき、回路基板１１の裏面１１ｂとヒートシンク１２の接着面１２ａの間から押し出された接着剤２０が、フィレット２２を形成することなく断面山形状に盛り上がり、回路基板１１の側面１１ｃ近傍にて押出端部２１が形成される。なお、図８（Ｆ）に示す工程は、特許請求の範囲に記載の「第２工程」の一例に相当し得る。
そして、ヒートシンク１２に接着された回路基板１１に形成された電極パッドとリードフレーム１４とをワイヤボンディングによるワイヤ１５等を介して電気的に接続する。そして、上述のように接着された回路基板１１およびヒートシンク１２等を、図８（Ｇ）に示すように、モールド樹脂１３にて封止することで、図１に示す半導体装置１０が完成する。なお、図８（Ｇ）に示す工程は、特許請求の範囲に記載の「第３工程」の一例に相当し得る。
以上説明したように、本第１実施形態に係る半導体装置１０では、回路基板１１の裏面１１ｂとヒートシンク１２の接着面１２ａとの間には、両部材１１，１２を接着する接着剤２０として、粘度が１００Ｐａ・ｓ以上であるシリコーン系接着剤が塗布されており、回路基板１１の裏面１１ｂとヒートシンク１２の接着面１２ａとの間から押し出された接着剤２０の押出端部２１が断面山形状に盛り上がるように形成されている。
そして、本第１実施形態に係る半導体装置１０の製造方法では、図７（Ａ）〜図８（Ｄ）に示す工程により、接着剤６０として粘度が１００Ｐａ・ｓ以上であるシリコーン系接着剤が、ヒートシンク１２の接着面１２ａに塗布され、図８（Ｆ）に示す工程により、回路基板１１の裏面１１ｂとヒートシンク１２の接着面１２ａとが接着剤２０を介して接着されるとともにこれら両面１１ｂ，１２ａ間から押し出された接着剤２０の押出端部２１が断面山形状に盛り上げられ、図８（Ｇ）に示す工程により、接着された回路基板１１およびヒートシンク１２がモールド樹脂１３により封止される。
これにより、接着時に上記両面１１ｂ，１２ａ間から押し出された接着剤２０の押出端部２１は、回路基板１１の側面１１ｃにてフィレット２２を形成することなく断面山形状に盛り上がることとなり、両面１１ｂ，１２ａ間から押し出された接着剤２０が回路基板１１の側面１１ｃに接触しにくくなるので、シリコーン系接着剤を使用する場合でも、上記両面１１ｂ，１２ａ間の接着後にモールド樹脂１３により封止されるまでに、シリコーン系材料の低分子成分が基板表面１１ａ等まで染み出すことが抑制される。
したがって、シリコーン系の接着剤にて接着された回路基板１１およびヒートシンク１２を封止するモールド樹脂１３の密着力の低下を抑制することができる。
また、本第１実施形態に係る半導体装置１０およびその製造方法では、シリコーン系接着剤の粘度を高くするために、シリコーン系接着剤に含まれるフィラーの割合が７０ｗｔ％以上に設定されている。これにより、シリコーン系接着剤の粘度を好適に高くして、接着時に上記両面１１ｂ，１２ａ間から押し出された接着剤２０を回路基板１１の側面１１ｃに対してより接触しにくくすることができる。
さらに、本第１実施形態に係る半導体装置１０の製造方法では、図７（Ｂ）および図８（Ｄ）に示す工程により、接着剤２０は、回路基板１１の中央部および四隅に対応する部位である中央部２３および四隅部２４の厚さが他の部位より厚く塗布される。
これにより、接着剤２０として粘度が高いものを採用する場合でも、ボイドの発生を抑制することができ、ヒートシンク１２から接着剤２０のはみ出しをなくすとともに上記両面１１ｂ，１２ａと接着剤２０との隙間をなくした接着状態を容易に成形することができる。
図１２は、第１実施形態の半導体装置１０の製造方法に係る第１変形例の要部を示す説明図であり、図１２（Ａ）は上面図、図１２（Ｂ）は側面図である。図１３は、第１実施形態の半導体装置１０の製造方法に係る第２変形例の要部を示す説明図であり、図１３（Ａ）は上面図、図１３（Ｂ）は側面図である。図１４は、第１実施形態の半導体装置１０の製造方法に係る第３変形例の要部を示す上面図である。
図１２（Ａ），（Ｂ）に示すように、溝付スキージ３２を使用することなく、中央部２３および各四隅部２４を、ディスペンス法により、他の部位と比べて盛り上げるように形成してもよい。また、図１３（Ａ），（Ｂ）に示すように、ディスペンス法を用いることなく、中央部２３および各四隅部２４を、所定の形状の溝付スキージをヒートシンク１２の一辺と略平行に移動させることで、他の部位と比べて盛り上げるように形成してもよい。また、図１４に示すように、ディスペンス法を用いることなく、中央部２３および各四隅部２４を、所定の形状の溝付スキージをヒートシンク１２の各辺と交差するように移動させることで、他の部位と比べて盛り上げるように形成してもよい。この場合、図１４に示すように、対角に位置する２つの四隅部２４と中央部２３とが連結することとなる。
このように、図７（Ｂ）および図８（Ｄ）に示す工程にて、回路基板１１の中央部および四隅に対応する接着剤２０の中央部２３および各四隅部２４の少なくともいずれかを、要求される厚みに応じた形状の溝付スキージを用いて他の部位より厚く塗布してもよいし、ディスペンス法により他の部位より厚く塗布してもよい。
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置について図１５および図１６を参照して説明する。図１５は、第２実施形態に係る半導体装置１０の要部を示す断面図である。図１６（Ａ）〜（Ｄ）は、接着時の接着剤２０の流れを示す説明図である。
図１５に示すように、本第２実施形態に係る半導体装置１０は、回路基板１１の裏面１１ｂに表面粗さが小さい裏面樹脂４０が貼り付けされている点が、上記第１実施形態および各変形例に係る半導体装置と異なる。したがって、第１実施形態の半導体装置と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。
回路基板１１の裏面１１ｂに表面粗さが小さい裏面樹脂４０が貼り付けられることで、ヒートシンク１２の接着面１２ａの表面粗さは、回路基板１１の裏面１１ｂの表面粗さよりも大きくなる。このため、図１６（Ａ）に示すように、接着剤２０が塗布されたヒートシンク１２に対して裏面樹脂４０が貼り付けられた回路基板１１を位置決めし、図１６（Ｂ）に示すように、裏面樹脂４０と接着面１２ａとで接着剤２０を押しつぶす場合、両面１１ｂ，１２ａ間の接着剤２０は回路基板１１の裏面１１ｂに沿い流れやすくなる。このため、図１６（Ｃ）に示すように、両面１１ｂ，１２ａ間から押し出された回路基板１１側の接着剤２０がヒートシンク１２の接着面１２ａに向かうように流れることとなる（図１６の矢印α参照）。これにより、接着時に両面１１ｂ，１２ａ間から押し出された接着剤２０を、回路基板１１の側面１１ｃに対してより接触しにくくすることができる（図１６（Ｄ）参照）。
なお、ヒートシンク１２の接着面１２ａの表面粗さを回路基板１１の裏面１１ｂの表面粗さよりも大きくするために、回路基板１１の裏面１１ｂに裏面樹脂４０を貼り付けることに限らず、例えば、表面加工等を施すことで、接着面１２ａの表面粗さを大きくしてもよいし、裏面１１ｂの表面粗さを小さくしてもよい。
［第３実施形態］
次に、本発明の第３実施形態に係る半導体装置について図１７を参照して説明する。図１７は、第３実施形態に係る半導体装置１０の要部を示す断面図である。
図１７に示すように、本第３実施形態に係る半導体装置１０は、回路基板１１の裏面１１ｂに外縁部１１ｅが中央部１１ｆよりも厚みが薄くなるように段部１１ｄが形成されている点が、上記第１実施形態および各変形例に係る半導体装置と異なる。したがって、第１実施形態の半導体装置と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。
回路基板１１の裏面１１ｂに外縁部１１ｅが中央部１１ｆよりも厚みが薄くなるように段部１１ｄが形成されるため、接着時に中央部１１ｆから外縁部１１ｅへ押し出される接着剤２０が当該外縁部１１ｅに接触しにくくなる。これにより、接着時に両面１１ｂ，１２ａ間から押し出される直前の接着剤２０は、ヒートシンク１２の接着面１２ａにのみ接触し回路基板１１の裏面１１ｂには接触しないので、両面１１ｂ，１２ａ間から押し出された接着剤２０を、回路基板１１の側面１１ｃに対してより接触しにくくすることができる。
なお、回路基板１１の裏面１１ｂに段部１１ｄを形成するために、中央部１１ｆに相当する部分に厚みのある裏面樹脂４０等を貼り付けることで、外縁部１１ｅの厚みを中央部１１ｆよりも薄くしてもよい。
なお、本発明は上記各実施形態およびその変形例に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態およびその変形例と同等の作用・効果が得られる。
（１）回路基板１１は、ヒートシンク１２に代えて、リードフレームなどベース体となり得るものの接着面に対して接着剤２０にて接着されて封止部材であるモールド樹脂１３にて封止されてもよい。
（２）図７（Ａ）〜（Ｃ）および図８（Ｄ）に示す工程では、接着剤２０がヒートシンク１２に代えて回路基板１１の裏面１１ｂに塗布されることで、回路基板１１およびヒートシンク１２を接着剤２０にて接着固定してもよい。
（３）接着剤２０に含まれるシリコーン系材料の低分子成分が基板表面１１ａ等まで染み出しにくい場合や染み出し可能長さｄｚが長い場合などには、１００Ｐａ・ｓよりも小さな粘度、例えば、８０Ｐａ・ｓ程度の粘度の接着剤を、回路基板１１およびヒートシンク１２の接着固定に使用してもよい。
１０…半導体装置
１１…回路基板
１１ａ…表面
１１ｂ…裏面
１１ｃ…側面
１１ｄ…段部
１２…ヒートシンク（ベース体）
１２ａ…接着面
１３…モールド樹脂（封止部材）
２０…接着剤
２１…押出端部
２２…フィレット
２３…中央部
２４…四隅部
３１…印刷用マスク
３２…溝付スキージ
４０…裏面樹脂

Claims (11)

  1. 回路基板とこの回路基板が接着剤により接着されるベース体との少なくとも一部が封止部材により封止される半導体装置において、
    前記回路基板の裏面と前記ベース体の接着面との間には、前記接着剤として粘度が１００Ｐａ・ｓ以上であるシリコーン系接着剤が塗布され、
    前記回路基板の裏面と前記ベース体の接着面との間から押し出された前記接着剤が断面山形状に盛り上がるように形成されることを特徴とする半導体装置。
  2. 前記ベース体の接着面の表面粗さは、前記回路基板の裏面の表面粗さよりも大きいことを特徴とする請求項１に記載の半導体装置。
  3. 前記回路基板の裏面には、外縁部が中央部よりも厚みが薄くなるように段部が形成されることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記シリコーン系接着剤に含まれるフィラーの割合が７０ｗｔ％以上であることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
  5. 回路基板とこの回路基板が接着剤により接着されるベース体との少なくとも一部が封止部材により封止される半導体装置の製造方法において、
    前記接着剤として粘度が１００Ｐａ・ｓ以上であるシリコーン系接着剤を、前記ベース体の接着面および前記回路基板の裏面のいずれか一方に塗布する第１工程と、
    前記回路基板の裏面と前記ベース体の接着面とを前記接着剤を介して接着するとともにこれら両面間から押し出された接着剤を断面山形状に盛り上げる第２工程と、
    接着された前記回路基板および前記ベース体の少なくとも一部を前記封止部材により封止する第３工程と、
    を備えることを特徴とする半導体装置の製造方法。
  6. 前記ベース体の接着面の表面粗さは、前記回路基板の裏面の表面粗さよりも大きいことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記回路基板の裏面には、外縁部が中央部よりも厚みが薄くなるように段部が形成されることを特徴とする請求項５または６に記載の半導体装置の製造方法。
  8. 前記シリコーン系接着剤に含まれるフィラーの割合が７０ｗｔ％以上であることを特徴とする請求項５〜７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記第１工程では、前記接着剤は、前記回路基板の中央部および四隅に対応する部位の厚さが他の部位より厚く塗布されることを特徴とする請求項５〜８のいずれか一項に記載の半導体装置の製造方法。
  10. 前記第１工程では、前記回路基板の中央部および四隅に対応する前記接着剤の部位の少なくともいずれかは、要求される厚みに応じた形状の溝付スキージを用いて、他の部位より厚く塗布されることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記第１工程では、前記回路基板の中央部および四隅に対応する前記接着剤の部位の少なくともいずれかは、ディスペンス法により、他の部位より厚く塗布されることを特徴とする請求項９に記載の半導体装置の製造方法。
JP2010163965A 2010-07-21 2010-07-21 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5429092B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010163965A JP5429092B2 (ja) 2010-07-21 2010-07-21 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010163965A JP5429092B2 (ja) 2010-07-21 2010-07-21 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012028443A true JP2012028443A (ja) 2012-02-09
JP5429092B2 JP5429092B2 (ja) 2014-02-26

Family

ID=45781052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010163965A Expired - Fee Related JP5429092B2 (ja) 2010-07-21 2010-07-21 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5429092B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015198911A1 (ja) * 2014-06-26 2015-12-30 ソニー株式会社 半導体装置および半導体装置の製造方法
CN108695273A (zh) * 2017-07-17 2018-10-23 睿力集成电路有限公司 窗口型球栅阵列封装组件
JP7549214B2 (ja) 2020-10-30 2024-09-11 日亜化学工業株式会社 発光装置及びその製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07180277A (ja) * 1993-12-21 1995-07-18 Sekisui Chem Co Ltd 床パネル
JPH08236578A (ja) * 1995-03-01 1996-09-13 Nec Corp 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JPH09275170A (ja) * 1996-04-03 1997-10-21 Fuji Electric Co Ltd 半導体装置
JP2003525974A (ja) * 2000-02-29 2003-09-02 シーメンス アクチエンゲゼルシヤフト 熱伝導性接着剤継目および該熱伝導性接着剤継目の製造法
JP2005116566A (ja) * 2003-10-02 2005-04-28 Sumitomo Bakelite Co Ltd 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法
JP2007168786A (ja) * 2006-12-25 2007-07-05 Hitachi Ltd 車載電子機器および熱式流量計
JP2009016659A (ja) * 2007-07-06 2009-01-22 Denso Corp 部品接続構造体および部品の接続方法
JP2009071218A (ja) * 2007-09-18 2009-04-02 Denso Corp 電子装置
JP2009256400A (ja) * 2008-04-11 2009-11-05 Shin Etsu Chem Co Ltd 半導体素子用シリコーン接着剤
JP2010077013A (ja) * 2008-08-29 2010-04-08 Kyocera Corp 炭素−金属複合体およびこれを用いた回路部材または放熱部材

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07180277A (ja) * 1993-12-21 1995-07-18 Sekisui Chem Co Ltd 床パネル
JPH08236578A (ja) * 1995-03-01 1996-09-13 Nec Corp 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JPH09275170A (ja) * 1996-04-03 1997-10-21 Fuji Electric Co Ltd 半導体装置
JP2003525974A (ja) * 2000-02-29 2003-09-02 シーメンス アクチエンゲゼルシヤフト 熱伝導性接着剤継目および該熱伝導性接着剤継目の製造法
JP2005116566A (ja) * 2003-10-02 2005-04-28 Sumitomo Bakelite Co Ltd 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法
JP2007168786A (ja) * 2006-12-25 2007-07-05 Hitachi Ltd 車載電子機器および熱式流量計
JP2009016659A (ja) * 2007-07-06 2009-01-22 Denso Corp 部品接続構造体および部品の接続方法
JP2009071218A (ja) * 2007-09-18 2009-04-02 Denso Corp 電子装置
JP2009256400A (ja) * 2008-04-11 2009-11-05 Shin Etsu Chem Co Ltd 半導体素子用シリコーン接着剤
JP2010077013A (ja) * 2008-08-29 2010-04-08 Kyocera Corp 炭素−金属複合体およびこれを用いた回路部材または放熱部材

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015198911A1 (ja) * 2014-06-26 2015-12-30 ソニー株式会社 半導体装置および半導体装置の製造方法
CN106415826A (zh) * 2014-06-26 2017-02-15 索尼公司 半导体器件和制造半导体器件的方法
US10553457B2 (en) 2014-06-26 2020-02-04 Sony Corporation Semiconductor device to suppress warpage of the semiconductor device
CN108695273A (zh) * 2017-07-17 2018-10-23 睿力集成电路有限公司 窗口型球栅阵列封装组件
CN108695273B (zh) * 2017-07-17 2020-05-26 长鑫存储技术有限公司 窗口型球栅阵列封装组件
JP7549214B2 (ja) 2020-10-30 2024-09-11 日亜化学工業株式会社 発光装置及びその製造方法

Also Published As

Publication number Publication date
JP5429092B2 (ja) 2014-02-26

Similar Documents

Publication Publication Date Title
CN108109927B (zh) 半导体器件及其制造方法
JP6076675B2 (ja) 半導体装置
US10262912B2 (en) Semiconductor device
JPWO2013099545A1 (ja) 電力用半導体装置及びその製造方法
EP3285289A1 (en) Semiconductor device
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
US8841166B2 (en) Manufacturing method of semiconductor device, and semiconductor device
CN107210233B (zh) 半导体器件及其制造方法
JP5429092B2 (ja) 半導体装置および半導体装置の製造方法
JP2009105366A (ja) 半導体装置及び半導体装置の製造方法ならびに半導体装置の実装体
JP5126201B2 (ja) 半導体モジュールおよびその製造方法
JP2019040994A (ja) 半導体装置およびその製造方法
JP2006253354A (ja) 回路装置およびその製造方法
US9960126B2 (en) Semiconductor device
JP6255118B2 (ja) 半導体装置
JP6797002B2 (ja) 半導体装置および半導体装置の製造方法
JP2014090103A (ja) モールドパッケージおよびその製造方法
JP4591362B2 (ja) 電子装置の製造方法
TWI345823B (en) Semiconductor package with wire-bonding connections
JP2005093635A (ja) 樹脂封止型半導体装置
US20230142695A1 (en) Semiconductor device and manufacturing method therefor
JP7086324B2 (ja) 電力用半導体装置
WO2022264298A1 (ja) 半導体装置および半導体装置の製造方法
JP2018190865A (ja) 半導体モジュール、及び半導体モジュールの製造方法
JP2008288566A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R151 Written notification of patent or utility model registration

Ref document number: 5429092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees